JP2021090030A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021090030A
JP2021090030A JP2019221021A JP2019221021A JP2021090030A JP 2021090030 A JP2021090030 A JP 2021090030A JP 2019221021 A JP2019221021 A JP 2019221021A JP 2019221021 A JP2019221021 A JP 2019221021A JP 2021090030 A JP2021090030 A JP 2021090030A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
protrusion
base plate
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019221021A
Other languages
English (en)
Inventor
瀧澤　直樹
Naoki Takizawa
直樹 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019221021A priority Critical patent/JP2021090030A/ja
Priority to US17/078,568 priority patent/US11637052B2/en
Priority to CN202011178660.0A priority patent/CN112928080A/zh
Publication of JP2021090030A publication Critical patent/JP2021090030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】一定の放熱性を保つことができるはんだ厚さが維持される。【解決手段】中心線ＣＬから離間して配置領域がおもて面に設定された金属ベース板３０と、配置領域にはんだ２５ａ，２５ｂを介して設けられたセラミック回路基板２１と、を有している。この際、はんだ２５ａ，２５ｂは、その中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。はんだ２５ａ，２５ｂの外側の領域は、引け巣の発生が抑制されている。このような製造方法により、はんだ２５ａ，２５ｂの量の増大を抑制しつつ、はんだ２５ａ，２５ｂの熱抵抗の増大も抑制され、半導体装置１０の放熱性の低下も防止される。【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、複数の基板と当該複数の基板上にそれぞれ設置された半導体素子と当該複数の基板がおもて面に接合された金属ベース板とを含む。基板は、セラミック基板とセラミック基板の裏面に設けられた金属板とセラミック基板のおもて面に設けられた回路パターンとを含む。半導体素子は、このような基板の回路パターン上に設けられている。半導体素子は、パワーデバイスである。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体素子がそれぞれ設けられた複数の基板がはんだを介して金属ベース板上に設けられている。半導体装置では、発熱した半導体素子からの熱が基板から金属ベース板に伝導して放熱される。半導体装置の放熱性を向上させるためには、基板と金属ベース板との間のはんだを薄くすることが望まれる。
特開２０１５−１７０８２６号公報
しかし、半導体装置では、はんだを薄くし過ぎると、はんだ内部にキャビティ（引け巣）が発生してしまう。はんだ内に引け巣が発生すると、当該はんだによる熱伝導性が低下する。その結果、半導体装置は放熱性が低下して、特性低下につながる。一方、引け巣を発生させないためにはんだを厚くすれば、放熱性を向上させることができなくなってしまう。
本発明は、このような点に鑑みてなされたものであり、一定の放熱性を保つことができるはんだ厚さが維持された半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、中心部から離間して配置領域がおもて面に設定された金属ベース板と、前記配置領域にはんだを介して設けられた基板と、を有し、前記はんだの、前記中心部から離れた端部の厚さは、前記中心部に近い端部の厚さよりも、厚くなっている、半導体装置が提供される。
また、本発明の一観点によれば、中心部から離間して配置領域がおもて面に設定された金属ベース板と、前記配置領域にはんだを介して設けられた基板と、を有し、前記はんだは、前記中心部から離れた端部のフィレットが、前記中心部に近い端部のフィレットよりも大きい半導体装置が提供される。
また、本発明の一観点によれば、上記の半導体装置の製造方法が提供される。
開示の技術によれば、一定の放熱性を保つことができるはんだ厚さを維持して、安定的に動作することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の半導体装置の製造方法のフローチャートである。 第１の半導体装置の製造方法のはんだ接合装置に対するセットを説明するための図である。 第１の半導体装置の製造方法のはんだ接合装置にて加熱を説明するための図である。 第１の半導体装置の製造方法のはんだ接合装置にて冷却を説明するための図である。 第２の実施の形態の半導体装置の断面図である。 第２の半導体装置の製造方法のフローチャートである。 第２の半導体装置の製造方法のはんだ接合装置に対するセットを説明するための図である。 第３の実施の形態の半導体装置の平面図である。 第３の実施の形態の半導体装置の断面図である。 第４の実施の形態の半導体装置の平面図である。 第４の実施の形態の半導体装置の断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
［第１の実施の形態］
第１の実施の形態における半導体装置について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。なお、図１には、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂの形成位置を破線で示している。図２は、図１の一点鎖線Ｘ−Ｘにおける断面図を表している。
半導体装置１０は、２つの半導体ユニット２０ａ，２０ｂと当該半導体ユニット２０ａ，２０ｂがはんだ２５ａ，２５ｂを介して設けられた金属ベース板３０とを含んでいる。なお、以下では、半導体ユニット２０ａ，２０ｂを特に区別しない場合には、半導体ユニット２０として説明する。
半導体ユニット２０は、セラミック回路基板２１とセラミック回路基板２１上にはんだを介して配置された半導体チップ２８ａ，２８ｂとを有する。セラミック回路基板２１は、平面視で矩形状である。セラミック回路基板２１は、絶縁板２２と絶縁板２２の裏面に設けられた金属板２３と絶縁板２２のおもて面に設けられた回路パターン２４ａ〜２４ｄとを含んでいる。絶縁板２２及び金属板２３は、平面視で矩形状である。また、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板２３のサイズは、平面視で、絶縁板２２のサイズより小さく、絶縁板２２の内側に形成されている。絶縁板２２は、熱伝導性の良いセラミックスにより構成されている。このようなセラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。金属板２３は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、金属板２３の厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。金属板２３の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。回路パターン２４ａ〜２４ｄは、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。また、回路パターン２４ａ〜２４ｄの厚みは０．５ｍｍ以上、１．５ｍｍ以下である。回路パターン２４ａ〜２４ｄの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。このような回路パターン２４ａ〜２４ｄは、絶縁板２２のおもて面に金属層を形成し、この金属層に対してエッチング等の処理を行って得られる。または、予め金属層から切り出した回路パターン２４ａ〜２４ｄを絶縁板２２のおもて面に圧着させてもよい。なお、図１に示す回路パターン２４ａ〜２４ｄは一例である。必要に応じて、回路パターンの個数、形状、大きさ等を適宜選択することができる。このような部品により構成されるセラミック回路基板２１に、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
半導体チップ２８ａは、スイッチング素子を含んでいる。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。半導体チップ２８ａがＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。半導体チップ２８ａがパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の半導体チップ２８ａは、その裏面が回路パターン２４ｂ，２４ｃ上にはんだ（図示を省略）により接合されている。半導体チップ２８ａのおもて面の主電極、ゲート電極に対しては、配線部材が電気的、機械的に適宜接続される。配線部材は、例えば、ボンディングワイヤ、リードフレーム、ピン状またはリボン状の部材である。
また、半導体チップ２８ｂは、ダイオードを含む。ダイオードは、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような半導体チップ２８ｂは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体チップ２８ｂは、その裏面が回路パターン２４ｂ，２４ｃ上にはんだ（図示を省略）により接合されている。半導体チップ２８ｂのおもて面の主電極に対しても、配線部材が電気的、機械的に適宜接続される。配線部材は、例えば、ボンディングワイヤ、リードフレーム、ピン状またはリボン状の部材である。なお、半導体チップ２８ａ，２８ｂに代えて、ＩＧＢＴとＦＷＢの機能を合わせ持つＲＣ（Reverse-Conducting）−ＩＧＢＴを用いてもよい。また、図１では、２組の半導体チップ２８ａ，２８ｂが設けられている場合を示しているに過ぎない。２組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。また、必要があれば、半導体装置１０の仕様等に応じて、電子部品を回路パターン２４ｂ，２４ｃに配置してもよい。電子部品は、はんだを介して、回路パターン２４ｂ，２４ｃに必要な個数がそれぞれ接合される。電子部品は、半導体装置１０が所望の機能を果たすために適宜選択される。このような電子部品は、例えば、制御ＩＣ（Integrated Circuit）、サーミスタ、コンデンサ、抵抗である。
半導体チップ２８ａ，２８ｂと回路パターン２４ｂ，２４ｃとを接合するはんだは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫−銀−銅からなる合金、錫−亜鉛−ビスマスからなる合金、錫−銅からなる合金、錫−銀−インジウム−ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。
金属ベース板３０は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、金属ベース板３０の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。また、金属ベース板３０は、セラミック回路基板２１よりも熱膨張係数が大きくなる。金属ベース板３０は、平面視で矩形状であってよい。また、角部がＲ形状や、Ｃ形状に面取りされていてもよい。このような金属ベース板３０は、放熱板３１と放熱板３１のおもて面に形成された突起部３２ａ〜３５ａ，３２ｂ〜３５ｂとを備えている。放熱板３１は、金属ベース板３０において平板状を成す部分である。放熱板３１は、図２に示すように、下に凸状に反っている。すなわち、放熱板３１は、中心部が下側になるように、放熱板３１の短辺及び長辺が中心部よりも上方に反っている。これは、後述するように、半導体装置１０の製造過程で行われる加熱が起因したものである。放熱板３１の全体の平均厚さは、１ｍｍ以上、１０ｍｍ以下である。また、放熱板３１には、中心部を中心にして対称に配置領域３６ａ，３６ｂが設定されている。配置領域３６ａ，３６ｂには後述するように半導体ユニット２０ａ，２０ｂが配置される。金属ベース板３０（放熱板３１）は、中心部を下に凸に反りが生じている。このため、配置領域３６ａ，３６ｂは、放熱板３１の中心部に設定されることはなく、放熱板３１の中心線ＣＬを挟んで対称となるように設定される。具体的には、配置領域３６ａ，３６ｂは、図１の場合には、放熱板３１の中心部を通る、短手方向に平行な中心線ＣＬを挟んで左右にそれぞれ設定されている。なお、放熱板３１は、必要に応じて、角部等に取付孔が形成される。取付孔に対してネジ止めすることにより、金属ベース板３０が所定の箇所に取り付けられ、また、後述する冷却器が取り付けられる。
また、金属ベース板３０は、突起部３２ａ〜３５ａ，３２ｂ〜３５ｂが放熱板３１の配置領域３６ａ，３６ｂの角部にそれぞれ一体的に形成されている。放熱板３１の配置領域３６ａ，３６ｂは、半導体ユニット２０ａ，２０ｂに対向する位置であってよい。すなわち、放熱板３１の配置領域３６ａ，３６ｂは、セラミック回路基板２１の金属板２３の裏面に対向する位置であってよい。したがって、突起部３２ａ〜３５ａ，３２ｂ〜３５ｂは、半導体ユニット２０ａ，２０ｂの角部に対向する位置であってよい。さらには、セラミック回路基板２１の金属板２３の裏面の角部に対向する位置であってよい。なお、第１の実施の形態では、突起部３２ａ〜３５ａ，３２ｂ〜３５ｂの高さは同一である。その高さは、例えば、０．０５ｍｍ以上、０．５ｍｍ以下である。また、突起部３２ａ〜３５ａ，３２ｂ〜３５ｂの直径は、例えば、５０μｍ以上、５００μｍ以下である。また、突起部３２ａ〜３５ａ，３２ｂ〜３５ｂは、図２に示すような棒状の場合に限らない。突起部３２ａ〜３５ａ，３２ｂ〜３５ｂは、例えば、半球体状、半楕円球状、立方体状でもよい。または、突起部３２ａ，３４ａの間が連なってセラミック回路基板２１の辺に沿った凸状の形状でもよい。突起部３３ｂ，３５ｂ、突起部３３ａ，３５ａ、突起部３２ｂ，３４ｂでも同様に、それらの間が連なってセラミック回路基板２１の辺に沿った凸状の形状でもよい。
なお、このような金属ベース板３０の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けてもよい。この際、金属ベース板３０の取付孔と冷却器とがネジ止めされる。これにより、金属ベース板３０の放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れた金属で構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク、水冷による冷却装置等を適用することができる。また、金属ベース板３０は、このような冷却器と一体化されてもよい。その場合も、熱伝導性に優れた金属により構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。そして、金属ベース板３０に一体化された冷却器の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。
金属ベース板３０の配置領域３６ａ，３６ｂにはんだ２５ａ，２５ｂを介して半導体ユニット２０ａ，２０ｂが設けられている。この際、図２に示されるように、金属ベース板３０のおもて面とセラミック回路基板２１の金属板２３の裏面との間に、はんだ２５ａ，２５ｂが形成されている。これにより、金属ベース板３０のおもて面とセラミック回路基板２１の金属板２３の裏面とが接合されている。また、はんだ２５ａ，２５ｂは、金属板２３の端部から外側へ滑らかな裾広がりの形をしたフィレットが形成されている。
さらに、図２に示されるように、金属ベース板３０の中心線ＣＬ（中心部）から離れたはんだ２５ａ，２５ｂの端部の厚さは、当該中心線ＣＬに近いはんだ２５ａ，２５ｂの端部の厚さよりも、厚くなっている。金属ベース板３０の中心線ＣＬ（中心部）から離れたはんだ２５ａ，２５ｂの端部の厚さは、当該中心線ＣＬに近いはんだ２５ａ，２５ｂの端部の厚さに対して、１０％以上、４００％以下厚いことが好ましい。例えば、中心線ＣＬ（中心部）から離れたはんだ２５ａ，２５ｂの端部の厚さは、０．４０ｍｍで、中心線ＣＬに近いはんだ２５ａ，２５ｂの端部の厚さは０．２５ｍｍである。ここで、はんだ２５ａ，２５ｂの端部の厚さは、セラミック回路基板２１に形成されている金属板２３の端部の裏面と、金属ベース板３０の突起部３２ａ〜３５ａ，３２ｂ〜３５ｂを除く放熱板３１のおもて面との間に形成されたはんだ２５ａ，２５ｂの厚さであってよい。なお、はんだ２５ａ，２５ｂは、金属ベース板３０の中心線ＣＬから離れるに連れて厚くなっていてもよい。または、金属ベース板３０の反りに応じて、はんだ２５ａ，２５ｂは中心線ＣＬに近い端部から、中心線ＣＬから離れた端部までの間に、当該中心線ＣＬから離れた端部よりも薄い部分があってもよい。
また、金属ベース板３０の中心線ＣＬに近い側にある突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂの先端部が半導体ユニット２０ａ，２０ｂの裏面に当接されている。一方、当該中心線ＣＬから離れた突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂは、その先端部を含めて全ての箇所で半導体ユニット２０ａ，２０ｂの裏面と間隙２６ａ，２６ｂを空けて離間している。なお、図２では、突起部３２ａ，３３ａ及び突起部３２ｂ，３３ｂ側を示しているに過ぎない。突起部３４ａ，３５ａ及び突起部３４ｂ，３５ｂ側も同様である。すなわち、半導体ユニット２０ａ，２０ｂは、金属ベース板３０の中心線ＣＬに近い端部が当該中心部から離れた端部の方よりも低くなるように傾斜した状態ではんだ２５ａ，２５ｂにより接合されている。そのため、はんだ２５ａ，２５ｂは、金属ベース板３０の中心線ＣＬ（中心部）から離れた端部の厚さが、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。また、金属ベース板３０のおもて面での金属板２３の端部からのはんだ２５ａ，２５ｂのはみ出し量は、中心線ＣＬ（中心部）から離れた端部の方が中心線ＣＬに近い端部よりも、大きくなっている。したがって、はんだ２５ａ，２５ｂは、金属ベース板３０の中心線ＣＬから離れた端部のフィレットが、当該中心線ＣＬに近い端部のフィレットよりも大きい。
なお、第１の実施の形態では、図示を省略しているものの、半導体装置１０を封止樹脂で封止してもよい。この場合の封止部材は、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填剤とを含んでいる。封止部材の一例として、充填剤が含有されたエポキシ樹脂がある。充填剤は、無機物フィラーが用いられる。無機物フィラーの例として、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムがある。
次に、このような半導体装置１０の製造方法について、図３〜図６を用いて説明する。図３は、第１の半導体装置の製造方法のフローチャートである。図４は、第１の半導体装置の製造方法のはんだ接合装置に対するセットを説明するための図であり、図５は、第１の半導体装置の製造方法のはんだ接合装置にて加熱を説明するための図である。図６は、第１の半導体装置の製造方法のはんだ接合装置にて冷却を説明するための図である。なお、図４〜図６は、図１の一点鎖線Ｘ−Ｘに対応する位置での断面図である。
まず、半導体チップ２８ａ，２８ｂ、セラミック回路基板２１、金属ベース板３０、はんだ板等、半導体装置１０の構成部品を用意する（ステップＳ１）。なお、金属ベース板３０は、予め、設定された配置領域３６ａ，３６ｂに突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂをそれぞれ形成しておく。
次いで、はんだ接合装置５０の所定の領域に金属ベース板３０をセットする。なお、金属ベース板３０は、多少、中心部が上に凸状に反っていてもよい。すなわち、金属ベース板３０は、中心部が短辺及び長辺よりも上方に突出して反っていてもよい。金属ベース板３０の配置領域３６ａ，３６ｂに形成された突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂに支持されるようにはんだ板２７ａ，２７ｂをそれぞれセットする。はんだ板２７ａ，２７ｂは、板状を成しており、上記のはんだ２５ａ，２５ｂと同様の組成で構成されている。また、はんだ板２７ａ，２７ｂは、平面視で、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂにより角部がそれぞれ支持される程度のサイズである。また、はんだ板２７ａ，２７ｂの厚さは、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂの高さとほぼ同じかそれよりも数％高く構成されている。このようなはんだ板２７ａ，２７ｂ上にセラミック回路基板２１をセットし、セラミック回路基板２１の回路パターン２４ｂ，２４ｃにはんだ板（図示を省略）を介して半導体チップ２８ａ，２８ｂをセットする（ステップＳ２）。なお、このはんだ板も、はんだ板２７ａ，２７ｂと同種のものとする。また、ステップＳ２は、金属ベース板３０の配置領域３６ａ，３６ｂに対して位置合わせ可能な治具が用いられる。このような治具は、平板状を成しており、平面視で金属ベース板３０と同様のサイズであって、配置領域３６ａ，３６ｂに対応する領域に、配置領域３６ａ，３６ｂのサイズよりも一回り広い開口部が形成されている。また、治具は耐熱性に優れた材質により構成されている。このような材質は、例えば、複合セラミック材料、カーボンである。金属ベース板３０にセットした治具の開口部に、はんだ板２７ａ，２７ｂ、セラミック回路基板２１、はんだ板、半導体チップ２８ａ，２８ｂをセットする。
次いで、図４に示すように、セラミック回路基板２１の金属ベース板３０の中心線ＣＬ側に錘（おもり）４１ａ，４１ｂをそれぞれセットする（ステップＳ３）。錘４１ａ，４１ｂは、例えば、平面視で矩形状である。このような錘４１ａ，４１ｂは、セラミック回路基板２１の対向する辺に沿って、セラミック回路基板２１の外縁部に設けられる。錘４１ａ，４１ｂは、例えば、側面視で、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂの上部に位置することが好ましい。なお、このような錘４１ａ，４１ｂもまた、耐熱性に優れた材質により構成されている。このような材質は、例えば、複合セラミック材料、カーボンである。
次いで、はんだ接合装置５０を駆動させて、金属ベース板３０を経由して、はんだ板２７ａ，２７ｂを加熱する（ステップＳ４）。はんだ接合装置５０から発せられた熱は金属ベース板３０の裏面に伝導する。金属ベース板３０は加熱されると中心部が下に凸となるように反りが生じる。つまり、金属ベース板３０は、短辺及び長辺が中心部よりも上方になるように反りが生じる。このため、金属ベース板３０の裏面の中心部からはんだ接合装置５０により加熱される。熱は、図５の破線の矢印に沿って、金属ベース板３０の裏面の中心部（中心線ＣＬ）から金属ベース板３０（放熱板３１）の外縁部に伝導する。熱は放熱板３１を経由して突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂに伝導する。そして、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂに支持されているはんだ板２７ａ，２７ｂは、加熱されて溶融する。はんだ板２７ａ，２７ｂから溶融された溶融はんだ２７ａ１，２７ｂ１は、セラミック回路基板２１により配置領域３６ａ，３６ｂ側に押圧される。この際、セラミック回路基板２１は錘４１ａ，４１ｂにより配置領域３６ａ，３６ｂ側に押圧されて、セラミック回路基板２１の中心線ＣＬから遠い端部が、錘４１ａ，４１ｂに押圧された側よりも浮いた状態となる。この状態ではんだ板２７ａ，２７ｂから完全に溶融した溶融はんだ２７ａ１，２７ｂ１の、金属ベース板３０の中心線ＣＬから離れた端部の厚さは、図６に示されるように、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。なお、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂは、棒状である。このため、はんだ板２７ａ，２７ｂから溶融した溶融はんだ２７ａ１，２７ｂ１が突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂを伝って配置領域３６ａ，３６ｂ側に降下しやすくなる。また、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂは、棒状であって、配置領域３６ａ，３６ｂの角部に設けられている。このため、溶融はんだ２７ａ１，２７ｂ１の配置領域３６ａ，３６ｂの広がりの妨げになりにくい。また、金属ベース板３０の中心線ＣＬに近い側にある突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂは、少なくともその先端部で半導体ユニット２０ａ，２０ｂの裏面に当接されている。一方、当該中心線ＣＬから離れた突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂは、その先端部を含めて全ての箇所で半導体ユニット２０ａ，２０ｂの裏面と間隙２６ａ，２６ｂを空けて離間している。また、セラミック回路基板２１を錘で押圧して、溶融はんだ２７ａ１，２７ｂ１が図６のような形状となるように、例えば、配置領域３６ａ，３６ｂの中心線ＣＬから遠い側の辺の外側に、中心線ＣＬに平行にレジスト部材を塗布してもよい。レジスト部材により、溶融はんだ２７ａ１，２７ｂ１の中心線ＣＬから外側への流れを防止することができる。これにより、溶融はんだ２７ａ１，２７ｂ１の、金属ベース板３０の中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、確実に厚くなる。
次いで、はんだ接合装置５０の駆動を停止して、溶融はんだ２７ａ１，２７ｂ１を冷却する（ステップＳ５）。はんだ接合装置５０の発熱を停止すると、金属ベース板３０（放熱板３１）は、図６に示す破線の矢印に沿って、中心部（中心線ＣＬ）から金属ベース板３０（放熱板３１）の外縁部に向けて冷却されていく。これに伴って、溶融はんだ２７ａ１，２７ｂ１も中心線ＣＬ側から外側に向かって冷却される。このようにして冷却される溶融はんだ２７ａ１，２７ｂ１において最後に冷却される外側の領域は凝集して、体積が収縮してしまう。この際、溶融はんだ２７ａ１，２７ｂ１の外側の領域は、収縮するに伴い、収縮分の体積を補おうとその周辺の体積をさらに凝集する。この際、補うための体積が十分なければ、空間となり、引け巣が生じてしまう。しかしながら、第１の実施の形態では、図６に示されるように、溶融はんだ２７ａ１，２７ｂ１の、金属ベース板３０の中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。このため、溶融はんだ２７ａ１，２７ｂ１の外側の領域は、収縮するに伴い、収縮分の体積を補うことができ、引け巣の発生を抑制することができる。このようにして溶融はんだ２７ａ１，２７ｂ１が冷却され固化してはんだ２５ａ，２５ｂになる。これにより、半導体ユニット２０ａ，２０ｂが金属ベース板３０にはんだ２５ａ，２５ｂにより接合されて半導体装置１０が製造される。このような半導体装置１０をはんだ接合装置５０から取り出して、図２に示した半導体装置１０が得られる。なお、図３のフローチャートでは、セラミック回路基板２１を傾かせるために錘４１ａ，４１ｂを用いている。この場合に限らず、はんだ板２７ａ，２７ｂを溶融する際に、セラミック回路基板２１の中心線ＣＬ側を押圧することができる機能を備えた部品、治具を用いてもよい。
このように半導体装置１０は、金属ベース板３０の配置領域３６ａ，３６ｂにはんだ板２７ａ，２７ｂを介してセラミック回路基板２１を設置し、セラミック回路基板２１のおもて面の金属ベース板３０の中心線ＣＬに近い側を金属ベース板３０側に押圧しながらはんだ板２７ａ，２７ｂを溶融して、セラミック回路基板２１を配置領域３６ａ，３６ｂに接合する。セラミック回路基板２１のおもて面の金属ベース板３０の中心線ＣＬに近い側を金属ベース板３０側に押圧しながらはんだ板２７ａ，２７ｂを溶融することで、溶融はんだ２７ａ１，２７ｂ１は、その中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなる。このため、溶融はんだ２７ａ１，２７ｂ１の外側の領域は、収縮するに伴い、収縮分の体積を補うことができ、引け巣の発生を抑制できる。
このようにして製造された半導体装置１０は、中心線ＣＬから離間して配置領域３６ａ，３６ｂがおもて面に設定された金属ベース板３０と、配置領域３６ａ，３６ｂにはんだ２５ａ，２５ｂを介して設けられたセラミック回路基板２１と、を有している。この際、はんだ２５ａ，２５ｂは、その中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。はんだ２５ａ，２５ｂの外側の領域は、引け巣の発生が抑制されている。このような製造方法により、はんだ２５ａ，２５ｂの量の増大を抑制しつつ、はんだ２５ａ，２５ｂの熱抵抗の増大も抑制され、半導体装置１０の放熱性の低下も防止される。したがって、半導体装置１０は信頼性の低下が抑制されて、安定的に動作する。
［第２の実施の形態］
第２の実施の形態の半導体装置１０ａについて、図７を用いて説明する。図７は、第２の実施の形態の半導体装置の断面図である。なお、図７は、図１の一点鎖線Ｘ−Ｘに対応する箇所の断面図である。また、半導体装置１０ａは、平面視は、図１と同一である。また、半導体装置１０ａは、第１の実施の形態の半導体装置１０と同じ構成には同じ符号を付して詳細な説明は簡略化、または、省略する。
半導体装置１０ａの金属ベース板３０の配置領域３６ａ，３６ｂに形成される突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂは、中心線ＣＬに対して外側の突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂの方が、中心線ＣＬ側の突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂよりも高く形成されている。突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂの高さは、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂの高さよりも、５０％以上、４００％以下高い。例えば、突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂの高さは０．３５ｍｍで、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂの高さは０．１０ｍｍである。金属ベース板３０の中心線ＣＬに近い側、遠い側にある突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂは、その先端部で半導体ユニット２０ａ，２０ｂの裏面にそれぞれ当接されている。なお、図７では、突起部３２ａ，３３ａ及び突起部３２ｂ，３３ｂ側を示しているに過ぎない。突起部３４ａ，３５ａ及び突起部３４ｂ，３５ｂ側も同様である。このような金属ベース板３０の中心線ＣＬ（中心部）から離れたはんだ２５ａ，２５ｂの端部の厚さは、当該中心線ＣＬに近いはんだ２５ａ，２５ｂの端部の厚さよりも、厚くなっている。ここで、はんだ２５ａ，２５ｂの端部の厚さは、セラミック回路基板２１に形成されている金属板２３の端部の裏面と、金属ベース板３０の突起部３２ａ〜３５ａ，３２ｂ〜３５ｂを除く放熱板３１のおもて面との間に形成されたはんだ２５ａ，２５ｂの厚さであってよい。すなわち、半導体ユニット２０ａ，２０ｂは、金属ベース板３０の中心線ＣＬに近い端部が当該中心部から離れた端部の方よりも低くなるように傾斜した状態ではんだ２５ａ，２５ｂにより接合されている。また、金属ベース板３０のおもて面での金属板２３の端部からのはんだ２５ａ，２５ｂのはみ出し量は、中心線ＣＬ（中心部）から離れた端部の方が中心線ＣＬに近い端部よりも、大きくなっている。したがって、はんだ２５ａ，２５ｂは、金属ベース板３０の中心線ＣＬから離れた端部のフィレットが、当該中心線ＣＬに近い端部のフィレットよりも大きい。また、半導体装置１０ａでも、突起部３２ａ，３４ａの間が連なってセラミック回路基板２１の辺に沿った凸状の形状でもよい。突起部３３ｂ，３５ｂ、突起部３３ａ，３５ａ、突起部３２ｂ，３４ｂでも同様に、それらの間が連なってセラミック回路基板２１の辺に沿った凸状の形状でもよい。そして、突起部３３ａ，３５ａ間が連なったものの方が、突起部３２ａ，３４ａの間が連なったものよりも高さが高い。突起部３２ｂ〜３５ｂについても同様の高さである。
また、このような半導体装置１０ａの製造方法について、図８及び図９を用いて説明する。図８は、第２の半導体装置の製造方法のフローチャートである。図９は、第２の半導体装置の製造方法のはんだ接合装置に対するセットを説明するための図である。なお、図８のフローチャートにおいて、図３のフローチャートと同じ工程の詳細な説明については簡略化、または、省略する。また、図９もまた、図１の一点鎖線Ｘ−Ｘに対応する位置での断面図であって、第１の実施の形態の図４に相当する。
まず、第１の実施の形態と同様に、半導体チップ２８ａ，２８ｂ、セラミック回路基板２１、金属ベース板３０、はんだ板等、半導体装置１０ａの構成部品を用意する（ステップＳ１）。なお、金属ベース板３０は、図７で示したものを用意する。すなわち、予め、配置領域３６ａ，３６ｂに対して中心線ＣＬに対して外側の突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂの方が、中心線ＣＬ側の突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂよりも高く形成されている金属ベース板３０を用意する。
次いで、はんだ接合装置５０の所定の領域に金属ベース板３０をセットする。なお、この場合の金属ベース板３０も、多少、中心部が上に凸状に反っていてもよい。すなわち、金属ベース板３０は、中心部が短辺及び長辺よりも上方に突出して反っていてもよい。金属ベース板３０の配置領域３６ａ，３６ｂに形成された突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂに支持されるようにはんだ板２７ａ，２７ｂをそれぞれセットする。はんだ板２７ａ，２７ｂは、高さの異なる突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂに支持されて、中心線ＣＬ側が、中心線ＣＬから離れた外側よりも低くなって傾斜する。このようなはんだ板２７ａ，２７ｂ上に、図９に示されるように、セラミック回路基板２１をセットし、セラミック回路基板２１の回路パターン２４ｂ，２４ｃにはんだ板（図示を省略）を介して半導体チップ２８ａ，２８ｂをセットする（ステップＳ２）。
ステップＳ３，Ｓ４では、図３のフローチャートのステップＳ４，Ｓ５と同様の工程が行われる。すなわち、はんだ接合装置５０を駆動させて、金属ベース板３０の裏面を経由して、はんだ板２７ａ，２７ｂを加熱する（ステップＳ３）。これにより、金属ベース板３０は中心部が下に凸状に反りが生じる。そして、はんだ板２７ａ，２７ｂから溶融した溶融はんだ２７ａ１，２７ｂ１は、セラミック回路基板２１の裏面と配置領域３６ａ，３６ｂとの間に広がる。なお、この場合でも、溶融はんだ２７ａ１，２７ｂ１の広がりすぎを抑制するために、配置領域３６ａ，３６ｂの中心線ＣＬから遠い側の辺の外側に、中心線ＣＬに平行にレジスト部材を塗布してもよい。
また、突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂが、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂよりも、例えば、１００μｍ以上高さが高い場合には、溶融はんだ２７ａ１，２７ｂ１はセラミック回路基板２１の中心線ＣＬから遠い側の端部の方が、中心線ＣＬから近い側の端部よりも薄くなるおそれがある。一方、突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂが、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂよりも、高さが十分に高い場合には、溶融はんだ２７ａ１，２７ｂ１はセラミック回路基板２１の中心線ＣＬから遠い側の端部まで満たさない場合がある。この場合、この後の工程で溶融はんだ２７ａ１，２７ｂ１から固化されたはんだ２５ａ，２５ｂは、セラミック回路基板２１の中心線ＣＬから遠い側の端部全体がフィレットにより支持されなくなってしまう。一方、突起部３３ａ，３５ａ及び突起部３２ｂ，３４ｂが、突起部３２ａ，３４ａ及び突起部３３ｂ，３５ｂよりも、高さが１００μｍ程度高い場合には、溶融はんだ２７ａ１，２７ｂ１はセラミック回路基板２１の中心線ＣＬから遠い側の端部まで確実に満たすことができる。これにより、溶融はんだ２７ａ１，２７ｂ１の、金属ベース板３０の中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。
次いで、はんだ板２７ａ，２７ｂから溶融した溶融はんだ２７ａ１，２７ｂ１を冷却する（ステップＳ４）。このようにして溶融はんだ２７ａ１，２７ｂ１が冷却され固化してはんだ２５ａ，２５ｂになり、はんだ接合装置５０から取り出して、図７に示したように、セラミック回路基板２１が金属ベース板３０に固着されて半導体装置１０ａが得られる。
このようにして半導体装置１０ａでは、金属ベース板３０の配置領域３６ａ，３６ｂに形成された突起部３２ａ，３４ａ，３３ｂ，３５ｂ及びこれらよりも高さが高い突起部３３ａ，３５ａ，３２ｂ，３４ｂにはんだ板２７ａ，２７ｂを介してセラミック回路基板２１を設置し、はんだ板２７ａ，２７ｂを溶融して、セラミック回路基板２１を配置領域３６ａ，３６ｂに接合する。これにより、溶融はんだ２７ａ１，２７ｂ１の、その中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。このため、溶融はんだ２７ａ１，２７ｂ１の外側の領域は、収縮するに伴い、収縮分の体積を補うことができ、引け巣の発生を抑制することができる。したがって、第１の実施の形態に比べると（錘４１ａ，４１ｂにより）押圧する工程を要さず、製造コストが低減される。また、半導体装置１０ａは、突起部３２ａ，３４ａ，３３ｂ，３５ｂ及びこれらよりも高さが高い突起部３３ａ，３５ａ，３２ｂ，３４ｂを用いている。このため、はんだ２５ａ，２５ｂの中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。このため、第１の実施の形態よりもより確実に、また、中心線ＣＬから離れた端部の厚さが当該中心線ＣＬに近い端部の厚さよりも厚いフィレットを形成することができる。
このようにして製造された半導体装置１０ａは、中心線ＣＬから離間して配置領域３６ａ，３６ｂがおもて面に設定された金属ベース板３０と、配置領域３６ａ，３６ｂにはんだ２５ａ，２５ｂを介して設けられたセラミック回路基板２１と、を有している。この際、はんだ２５ａ，２５ｂの、その中心線ＣＬから離れた端部の厚さは、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。はんだ２５ａ，２５ｂの外側の領域は、引け巣の発生が抑制されている。このような製造方法により、はんだ２５ａ，２５ｂの量の増大を抑制しつつ、はんだ２５ａ，２５ｂの熱抵抗の増大も抑制され、半導体装置１０ａの放熱性の低下も防止される。また、突起部３２ａ〜３５ａ及び突起部３２ｂ〜３５ｂは、いずれも、半導体ユニット２０ａ，２０ｂの裏面を支持している。このため、金属ベース板３０に対するはんだ２５ａ，２５ｂの密着性が第１の実施の形態よりも高まり、金属ベース板３０と半導体ユニット２０ａ，２０ｂとの接合性が向上する。したがって、半導体装置１０ａは信頼性の低下が抑制されて、安定的に動作する。
［第３の実施の形態］
第３の実施の形態の半導体装置１０ｂについて図１０及び図１１を用いて説明する。図１０は、第３の実施の形態の半導体装置の平面図であり、図１１は、第３の実施の形態の半導体装置の断面図である。なお、図１１は、図１０の一点鎖線Ｘ−Ｘにおける断面図である。また、第３の実施の形態でも、第１，第２の実施の形態と同じ構成には同じ符号を付している。それらの説明については簡略化、または、省略する。
半導体装置１０ｂは、４つの半導体ユニット２０ｃ，２０ｄ，２０ｅ，２０ｆと当該半導体ユニット２０ｃ，２０ｄ，２０ｅ，２０ｆがはんだ（半導体ユニット２０ｃに対してははんだ２５ｃ）を介して設けられた金属ベース板３０とを含んでいる。なお、以下では、半導体ユニット２０ｃ，２０ｄ，２０ｅ，２０ｆを特に区別しない場合には、半導体ユニット２０として説明する。
金属ベース板３０は、放熱板３１と放熱板３１のおもて面に形成された突起部３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆとを有している。なお、図１０では、これらの突起部３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆの形成位置を破線で示している。
放熱板３１には、中心部ＣＰを中心にして対称に平面視で矩形状の配置領域３６ｃ，３６ｄ，３６ｅ，３６ｆが設定されている。具体的には、配置領域３６ｃ，３６ｆは、中心部ＣＰに対して点対称に設定されている。配置領域３６ｄ，３６ｅは、中心部ＣＰに対して点対称に設定されている。また、配置領域３６ｃ，３６ｄ並びに配置領域３６ｅ，３６ｆは、それぞれ中心部ＣＰを通る短辺に平行な直線（図示を省略）に対して線対称である。さらに、配置領域３６ｃ，３６ｅ並びに配置領域３６ｄ，３６ｆは、それぞれ中心部ＣＰを通る長辺に平行な直線（図示を省略）に対して線対称である。
配置領域３６ｃ，３６ｄ，３６ｅ，３６ｆの角部には、それぞれ、突起部３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆが一体的に形成されている。これらの突起部３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆの高さは、中心部ＣＰから遠いものが中心部ＣＰから近いものよりも高く構成されている。例えば、配置領域３６ｃの場合について説明する。図１１に示されるように、突起部３２ｃ〜３５ｃのうち、中心部ＣＰに最も近い突起部３２ｃの高さが最も低く、中心部ＣＰから最も遠い突起部３５ｃの高さが最も高い。突起部３３ｃ，３４ｃ（図１１では突起部３３ｃは図示を省略）の高さは、それらの中間の高さである。なお、図１１では、突起部３４ｃの位置を破線で示している。このように突起部３２ｃ〜３５ｃを形成することで、図８のフローチャートに従って、配置領域３６ｃにはんだ２５ｃを介してセラミック回路基板２１を設置すると、中心部ＣＰから離れたはんだ２５ｃの端部の厚さは、中心部ＣＰに近いはんだ２５ｃの端部の厚さよりも、厚くなる。ここで、はんだ２５ｃの端部の厚さは、セラミック回路基板２１に形成されている金属板２３の端部の裏面と、金属ベース板３０の突起部３２ａ〜３５ａ，３２ｂ〜３５ｂを除く放熱板３１のおもて面との間に形成されたはんだ２５ｃの厚さであってよい。この場合では、図１０に示したように、半導体ユニット２０ｃの破線で囲まれた領域Ｆｃのはんだ２５ｃの厚さが、中心部ＣＰに近い、破線で囲まれた領域Ｎｃよりも厚くなっている。同様に、他の配置領域３６ｄ，３６ｅ，３６ｆでも、突起部３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆのうち、中心部ＣＰに最も近い突起部３２ｄ，３２ｅ，３２ｆの高さが最も低く、中心部ＣＰから最も遠い突起部３５ｄ，３５ｅ，３５ｆの高さが最も高い。突起部３３ｄ，３４ｄ，３３ｅ，３４ｅ，３３ｆ，３４ｆの高さは、それらの中間の高さである。図８のフローチャートに従って、配置領域３６ｄ，３６ｅ，３６ｆにはんだ（図示を省略）を介してセラミック回路基板２１を設置すると、中心部ＣＰから離れた端部のはんだ厚さは、中心部ＣＰに近い端部のはんだ厚さよりも、厚くなる。これらの場合では、図１０に示したように、半導体ユニット２０ｄ，２０ｅ，２０ｆの破線で囲まれた領域Ｆｄ，Ｆｅ，Ｆｆのはんだ厚さが、中心部ＣＰに近い、破線で囲まれた領域Ｎｄ，Ｎｅ，Ｎｆよりも厚くなっている。また、金属ベース板３０のおもて面での金属板２３の端部からのはんだのはみ出し量は、中心部ＣＰから離れた端部の方が中心部ＣＰに近い端部よりも、大きくなっている。したがって、はんだは、金属ベース板３０の中心部ＣＰから離れた端部のフィレットが、当該中心部ＣＰに近い端部のフィレットよりも大きい。なお、以下では、半導体ユニット２０ｃ，２０ｄ，２０ｅ，２０ｆを金属ベース板３０に接合するはんだを、単に、はんだとして説明する。
このような半導体装置１０ｂは、中心部ＣＰから離間して配置領域３６ｃ，３６ｄ，３６ｅ，３６ｆがおもて面に設定された金属ベース板３０と、配置領域３６ｃ，３６ｄ，３６ｅ，３６ｆにはんだを介して設けられたセラミック回路基板２１と、を有している。この際、その中心部ＣＰから離れたはんだの端部の厚さは、当該中心部ＣＰに近いはんだの端部の厚さよりも、厚くなっている。はんだの外側の領域は、引け巣の発生が抑制されている。このような製造方法により、はんだの量の増大を抑制しつつ、はんだの熱抵抗の増大も抑制され、半導体装置１０ｂの放熱性の低下も防止される。したがって、半導体装置１０ｂは信頼性の低下が抑制されて、安定的に動作する。
なお、半導体装置１０ｂにおいて突起部３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆの高さを全て揃えた場合には、図３のフローチャートに沿って製造される。この場合、ステップＳ３において、図１０に示す領域Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆ上に錘をそれぞれセットする。または、図１０に示す領域Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆを含んで１つの錘をセットしてもよい。これにより、セラミック回路基板２１は、中心部ＣＰに最も近い突起部３２ｃ，３３ｄ，３４ｅ，３５ｆにより裏面が支持される。また、セラミック回路基板２１の裏面は、中心部ＣＰに最も遠い突起部３５ｃ，３４ｄ，３３ｅ，３２ｆの先端部と間隙が空けて離間している。
［第４の実施の形態］
第４の実施の形態では、金属ベース板に複数の半導体ユニットを直線状に配置した場合について、図１２及び図１３を用いて説明する。図１２は、第４の実施の形態の半導体装置の平面図であり、図１３は、第４の実施の形態の半導体装置の断面図である。なお、図１３は、図１２の一点鎖線Ｘ−Ｘにおける断面図である。なお、第４の実施の形態でも、第１〜第３の実施の形態と同じ構成には同じ符号を付している。それらの説明については簡略化、または、省略する。また、半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌは、半導体ユニット２０と同様の構成を成している。このため、図１２及び図１３では、半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌの各構成に対する符号を省略している。さらに、図１２では、半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌの配置を四角で表している。また、図１２では、突起部の位置を破線で示して、符号を省略している。
半導体装置１０ｃは複数の半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌと半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌが配置された金属ベース板３０とを含む。半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌ間は適宜、ボンディングワイヤにより電気的に接続されている。また、金属ベース板３０には電子部品が配置されている。電子部品は、半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌと適宜ボンディングワイヤにより電気的に接続されている。金属ベース板３０には中心線ＣＬを挟んで配置領域３６ｇ，３６ｈ，３６ｉ及び配置領域３６ｊ，３６ｋ，３６ｌがそれぞれ直線状に設定されている。半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌは、配置領域３６ｇ，３６ｈ，３６ｉ，３６ｊ，３６ｋ，３６ｌにそれぞれはんだを介して配置されている。また、配置領域３６ｇ，３６ｈ，３６ｉ，３６ｊ，３６ｋ，３６ｌの角部には、第１の実施の形態と同様に、それぞれ同じ高さの突起部が一体的に形成されている。
図１３に示されるように、金属ベース板３０の中心線ＣＬ（中心部）から最も離れた半導体ユニット２０ｇ，２０ｌ（セラミック回路基板２１）において、金属ベース板３０の中心線ＣＬ（中心部）から離れたはんだ２５ｇ，２５ｌの端部の厚さの方が、当該中心線ＣＬに近いはんだ２５ｇ，２５ｌの端部の厚さよりも、厚くなっている。ここで、はんだ２５ｇ，２５ｌの端部の厚さは、セラミック回路基板２１に形成されている金属板２３の端部の裏面と、金属ベース板３０の突起部３２ｇ，３３ｇ，３２ｌ，３３ｌを除く放熱板３１のおもて面との間に形成されたはんだ２５ｇ，２５ｌの厚さであってよい。また、金属ベース板３０のおもて面での金属板２３の端部からのはんだ２５ｇ，２５ｌのはみ出し量は、中心線ＣＬ（中心部）から離れた端部の方が中心線ＣＬに近い端部よりも、大きくなっている。したがって、はんだ２５ｇ，２５ｌは、金属ベース板３０の中心線ＣＬから離れた端部のフィレットが、当該中心線ＣＬに近い端部のフィレットよりも大きい。また、金属ベース板３０の中心線ＣＬに近い側にある突起部３２ｇ，３３ｌの先端部が半導体ユニット２０ｇ，２０ｌ（セラミック回路基板２１）の裏面に当接されている。一方、半導体ユニット２０ｇ，２０ｌ（セラミック回路基板２１）の裏面は、中心線ＣＬに最も遠い突起部３３ｇ，３２ｌと間隙２６ｇ，２６ｌが空けて離間している。
さらに、図１３に示されるように、金属ベース板３０の中心線ＣＬ（中心部）から最も離れた半導体ユニット２０ｇ，２０ｌ以外の、内側に位置する半導体ユニット２０ｈ〜２０ｋでは、それぞれのはんだの端部の厚さは、金属ベース板３０の中心線ＣＬ（中心部）から離れたはんだ端部の厚さの方が、当該中心線ＣＬに近いはんだ端部の厚さよりも、薄くてもよい。また、金属ベース板３０のおもて面での金属板２３の端部からのはんだのはみ出し量は、中心線ＣＬ（中心部）から離れた端部の方が中心線ＣＬに近い端部よりも、小さくてもよい。したがって、これらのはんだは、金属ベース板３０の中心線ＣＬから離れた端部のフィレットが、当該中心線ＣＬに近い端部のフィレットよりも小さくてもよい。また、金属ベース板３０の中心線ＣＬに近い側にある突起部の先端部は半導体ユニット２０ｈ〜２０ｋの裏面と間隙を空けて離間していてよい。一方、半導体ユニット２０ｈ〜２０ｋの裏面は、中心線ＣＬに最も遠い突起部に当接されていてよい。
このような半導体装置１０ｃは、図３に示したフローチャートに沿って製造される。この場合のステップＳ３では、金属ベース板３０上の中心線ＣＬから最も離れた（最外部の）半導体ユニット２０ｇ，２０ｌ（セラミック回路基板２１）の中心線ＣＬ側の端部に錘をセットする。この際の錘は、第１の実施の形態と同様の形状、材質のものを利用してよい。
その後、ステップＳ４において、このような金属ベース板３０がはんだ接合装置５０上に配置されると、金属ベース板３０の中心部（中心線ＣＬ）から外側に熱が伝搬する。したがって、金属ベース板３０の中心線ＣＬから最も離れた（最外部の）半導体ユニット２０ｇ，２０ｌ（セラミック回路基板２１）の中心線ＣＬから遠い側の端部のはんだ板が最後に溶融される。そして、ステップＳ５にて、はんだ接合装置５０の駆動を停止して、はんだ板から溶融された溶融はんだを冷却する。この際も、中心部（中心線ＣＬ）から金属ベース板３０の外縁部に向けて冷却されていく。溶融はんだが冷却される際には、既述の通り、最後に冷却される外側の領域は凝集してしまい、体積が収縮してしまう。このため、半導体ユニット２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌのうち、最外部の半導体ユニット２０ｇ，２０ｌの中心線ＣＬから遠い側の端部のはんだで引け巣が発生しやすくなる。そこで、半導体装置１０ｃの製造にあたり、複数の配置領域３６ｇ，３６ｈ，３６ｉ，３６ｊ，３６ｋ，３６ｌが設置された金属ベース板３０では、最外部の配置領域３６ｇ，３６ｌのセラミック回路基板２１の中心線ＣＬに近い方に錘をセットする。このようにして製造された半導体装置１０ｃは、図１３に示されるように、中心線ＣＬから最も離れた（最外部の）半導体ユニット２０ｇ，２０ｌのはんだ２５ｇ，２５ｌは、その中心線ＣＬから離れた端部の厚さが、当該中心線ＣＬに近い端部の厚さよりも、厚くなっている。はんだ２５ｇ，２５ｌの外側の領域は、引け巣の発生が抑制されているため、はんだ２５ｇ，２５ｌの量の増大を抑制しつつ、はんだ２５ｇ，２５ｌの熱抵抗の増大も抑制され、半導体装置１０ｃの放熱性の低下も防止される。したがって、半導体装置１０ｃは信頼性の低下が抑制されて、安定的に動作する。
また、半導体装置１０ｃは、金属ベース板３０の中心線ＣＬ（中心部）から最も離れた半導体ユニット２０ｇ，２０ｌを第２の実施の形態および図７に示した突起部３２ａ，３３ａ，３２ｂ，３３ｂのように形成することもできる。中心線ＣＬに対して外側の突起部３３ｇ，３２ｌの方が、中心線ＣＬ側の突起部３２ｇ，３３ｌよりも高く形成されている。金属ベース板３０の中心線ＣＬに近い側、遠い側にある突起部３２ａ，３３ａ，３２ｂ，３３ｂは、その先端で半導体ユニット２０ｇ，２０ｌの裏面にそれぞれ当接されている。
この場合、半導体装置１０ｃは、図８に示したフローチャートに沿って製造できる。この場合には、金属ベース板３０の配置領域３６ｇ，３６ｈ，３６ｉ，３６ｊ，３６ｋ，３６ｌのうち、最外部の配置領域３６ｇ，３６ｌの中心線ＣＬから遠い方の突起部（図１３では突起部３３ｇ，３２ｌ）の高さを中心線ＣＬに近い方の突起部（図１３では突起部３２ｇ，３３ｌ）よりも高くする。これにより、図１３に示されるはんだ２５ｇ，２５ｌのように、中心線ＣＬから離れた端部の厚さが、当該中心線ＣＬに近い端部の厚さよりも、厚くなる。この場合もはんだ２５ｇ，２５ｌの外側の領域は、引け巣の発生が抑制されているため、はんだ２５ｇ，２５ｌの量の増大を抑制しつつ、はんだ２５ｇ，２５ｌの熱抵抗の増大も抑制され、半導体装置１０ｃの放熱性の低下も防止される。したがって、半導体装置１０ｃは信頼性の低下が抑制されて、安定的に動作する。
また、第４の実施の形態を踏まえると、金属ベース板３０に対して、４つ以上の半導体ユニット２０を直線的に設置する場合に、少なくとも、その最外部の半導体ユニット２０において、金属ベース板３０の中心線ＣＬから離れたはんだの端部の厚さが、当該中心線ＣＬに近いはんだの端部の厚さよりも厚くすることが好ましい。また、第３の実施の形態についても、第４の実施の形態を鑑みると、金属ベース板３０に縦横に３つ以上の半導体ユニット２０を配置すると、少なくとも、縦横のそれぞれの最外部の半導体ユニット２０において、金属ベース板３０の中心部から離れたはんだの端部の厚さが、当該中心部に近いはんだの端部の厚さよりも厚くすることが好ましい。
１０，１０ａ，１０ｂ，１０ｃ 半導体装置
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ，２０ｈ，２０ｉ，２０ｊ，２０ｋ，２０ｌ 半導体ユニット
２１ セラミック回路基板
２２ 絶縁板
２３ 金属板
２４ａ，２４ｂ，２４ｃ，２４ｄ 回路パターン
２５ａ，２５ｂ，２５ｃ，２５ｇ，２５ｌ はんだ
２６ａ，２６ｂ，２６ｇ，２６ｌ 間隙
２７ａ，２７ｂ はんだ板
２７ａ１，２７ｂ１ 溶融はんだ
２８ａ，２８ｂ 半導体チップ
３０ 金属ベース板
３１ 放熱板
３２ａ〜３５ａ，３２ｂ〜３５ｂ，３２ｃ〜３５ｃ，３２ｄ〜３５ｄ，３２ｅ〜３５ｅ，３２ｆ〜３５ｆ，３２ｇ，３３ｇ，３２ｌ，３３ｌ 突起部
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ，３６ｇ，３６ｈ，３６ｉ，３６ｊ，３６ｋ，３６ｌ 配置領域
４１ａ，４１ｂ 錘
５０ はんだ接合装置

Claims (13)

  1. 中心部から離間して配置領域がおもて面に設定された金属ベース板と、
    前記配置領域にはんだを介して設けられた基板と、
    を有し、
    前記はんだの、前記中心部から離れた端部の厚さは、前記中心部に近い端部の厚さよりも、厚くなっている、
    半導体装置。
  2. 前記金属ベース板は、前記中心部が前記おもて面の反対側に突出した凸状に反っている、
    請求項１に記載の半導体装置。
  3. 前記配置領域に前記中心部に近い側の第１形成位置に形成された第１突起部と前記第１形成位置より前記中心部から遠い側の第２形成位置に形成された第２突起部とが形成されている、
    請求項１または２に記載の半導体装置。
  4. 前記第１突起部は前記基板の裏面に当接され、
    前記第２突起部は長さが前記第１突起部と略等しく、前記第２突起部と前記基板の裏面とは離間している、
    請求項３に記載の半導体装置。
  5. 前記第１突起部は前記基板の裏面に当接され、
    前記第２突起部は前記第１突起部よりも長く、前記基板の裏面に当接している、
    請求項３に記載の半導体装置。
  6. 前記金属ベース板の前記配置領域は、前記中心部を中心にして対称に設定され、
    前記基板は前記配置領域にそれぞれ設けられている、
    請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記金属ベース板の前記配置領域は前記中心部から所定の方向に沿って複数設定されると共に、前記配置領域に前記基板が前記はんだを介してそれぞれ設けられ、
    前記配置領域のうち、前記中心部から前記所定の方向に沿って最外部の前記配置領域における前記はんだの、前記中心部から離れた端部の厚さは、前記中心部に近い端部の厚さよりも、厚くなっている、
    請求項１乃至６のいずれかに記載の半導体装置。
  8. 中心部から離間して配置領域がおもて面に設定された金属ベース板と、
    前記配置領域にはんだを介して設けられた基板と、
    を有し、
    前記はんだは、前記中心部から離れた端部のフィレットが、前記中心部に近い端部のフィレットよりも大きい、
    半導体装置。
  9. 中心部から離間して配置領域がおもて面に設定され、前記中心部が前記おもて面側に突出した凸状の金属ベース板と、基板とを用意する用意工程と、
    前記配置領域にはんだを介して前記基板を設置する設置工程と、
    前記基板のおもて面の前記中心部に近い側を前記金属ベース板側に押圧しながら前記はんだを溶融して、前記基板を前記配置領域に接合する接合工程と、
    を有する半導体装置の製造方法。
  10. 前記配置領域に前記中心部に近い側の第１形成位置に形成された第１突起部と前記第１形成位置から遠い側の第２形成位置に形成された第２突起部とが形成されている、
    請求項９に記載の半導体装置の製造方法。
  11. 前記第１突起部と前記第２突起部との長さが略等しく、
    前記接合工程後、
    前記第１突起部は前記基板の裏面に当接され、
    前記第２突起部は前記基板の裏面から離間している、
    請求項１０に記載の半導体装置の製造方法。
  12. 前記第２突起部は前記第１突起部よりも長く、
    前記接合工程後、
    前記第１突起部は前記基板の裏面に当接され、
    前記第２突起部は前記基板の裏面に当接している、
    請求項１０に記載の半導体装置の製造方法。
  13. 前記接合工程において、前記基板のおもて面の前記中心部に近い側に錘を設置して、前記基板を前記金属ベース板側に押圧する、
    請求項９に記載の半導体装置の製造方法。
JP2019221021A 2019-12-06 2019-12-06 半導体装置及び半導体装置の製造方法 Pending JP2021090030A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019221021A JP2021090030A (ja) 2019-12-06 2019-12-06 半導体装置及び半導体装置の製造方法
US17/078,568 US11637052B2 (en) 2019-12-06 2020-10-23 Semiconductor device and semiconductor device manufacturing method
CN202011178660.0A CN112928080A (zh) 2019-12-06 2020-10-29 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019221021A JP2021090030A (ja) 2019-12-06 2019-12-06 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021090030A true JP2021090030A (ja) 2021-06-10

Family

ID=76163597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019221021A Pending JP2021090030A (ja) 2019-12-06 2019-12-06 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11637052B2 (ja)
JP (1) JP2021090030A (ja)
CN (1) CN112928080A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023209766A1 (ja) * 2022-04-25 2023-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115070157B (zh) * 2022-05-27 2024-06-04 浙江萃锦半导体有限公司 一种有利于改善热阻的底板结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2011233722A (ja) * 2010-04-28 2011-11-17 Honda Motor Co Ltd 回路基板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336822B2 (ja) 1995-08-10 2002-10-21 富士電機株式会社 はんだ付け方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
JP4560645B2 (ja) * 2005-09-20 2010-10-13 Ｄｏｗａメタルテック株式会社 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP2007250571A (ja) * 2006-03-13 2007-09-27 Toyota Motor Corp テープボンディング装置およびその方法
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7513035B2 (en) * 2006-06-07 2009-04-07 Advanced Micro Devices, Inc. Method of integrated circuit packaging
US8297986B2 (en) * 2007-03-16 2012-10-30 Globalfoundries Inc. Integrated circuit socket
JP4319229B2 (ja) * 2007-03-29 2009-08-26 シャープ株式会社 半導体装置
JP5136748B2 (ja) * 2007-04-16 2013-02-06 トヨタ自動車株式会社 素子の位置決め治具及び実装方法
US7907652B2 (en) * 2007-04-25 2011-03-15 Sanyo Electric Co., Ltd. Semiconductor laser device
JP5077536B2 (ja) * 2007-05-08 2012-11-21 富士電機株式会社 半導体装置の製造方法
JP4943959B2 (ja) * 2007-07-04 2012-05-30 パナソニック株式会社 半導体装置
KR101108709B1 (ko) * 2007-07-12 2012-01-30 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP4797077B2 (ja) * 2009-02-18 2011-10-19 株式会社日立製作所 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法
JP5637719B2 (ja) * 2010-03-31 2014-12-10 Ｄｏｗａメタルテック株式会社 金属セラミックス接合回路基板の製造方法
JP5811648B2 (ja) * 2011-07-12 2015-11-11 富士電機株式会社 半導体装置の組立治具およびそれを用いた半導体装置の製造方法
US9030022B2 (en) * 2011-10-24 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP2013157377A (ja) 2012-01-27 2013-08-15 Fuji Electric Co Ltd 半導体装置の半田付け方法および半田付け治具
US8859335B2 (en) * 2012-11-02 2014-10-14 Fujitsu Limited Method and system for controlling chip inclination during flip-chip mounting
JP6128993B2 (ja) * 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
JP6201828B2 (ja) 2014-03-10 2017-09-27 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
DE112016007464B4 (de) * 2016-11-21 2021-06-24 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP7334464B2 (ja) * 2019-05-15 2023-08-29 富士電機株式会社 半導体モジュール、半導体モジュールの製造方法および段差冶具

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2011233722A (ja) * 2010-04-28 2011-11-17 Honda Motor Co Ltd 回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023209766A1 (ja) * 2022-04-25 2023-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11637052B2 (en) 2023-04-25
CN112928080A (zh) 2021-06-08
US20210175148A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
WO2015045648A1 (ja) 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN112106194A (zh) 用于半导体功率模块的排热组件
JP2021090030A (ja) 半導体装置及び半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
WO2021140771A1 (ja) 半導体装置
JP3841007B2 (ja) 半導体装置
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
CN111293095A (zh) 半导体装置及其制造方法
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
US11552065B2 (en) Semiconductor device
JP7413720B2 (ja) 半導体モジュール
JP2021118216A (ja) 半導体装置
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP7428254B2 (ja) 半導体装置及び半導体装置の製造方法
US20230154889A1 (en) Semiconductor device manufacturing method and jig set
JP7543863B2 (ja) 半導体モジュール
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
US20230197470A1 (en) Semiconductor device and semiconductor device manufacturing method
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP7322369B2 (ja) 半導体装置の製造方法
JP2023128114A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240415

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240426

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240531