JP2004228352A - 電力半導体装置 - Google Patents
電力半導体装置 Download PDFInfo
- Publication number
- JP2004228352A JP2004228352A JP2003014633A JP2003014633A JP2004228352A JP 2004228352 A JP2004228352 A JP 2004228352A JP 2003014633 A JP2003014633 A JP 2003014633A JP 2003014633 A JP2003014633 A JP 2003014633A JP 2004228352 A JP2004228352 A JP 2004228352A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating substrate
- power semiconductor
- layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
【課題】本発明は、熱伝導性を高く維持し、外形寸法を小型化するとともに、改善された信頼性を有する電力半導体装置を提供することを目的とする。
【解決手段】本発明の電力半導体装置は、主面を有する放熱板と、第１の半田層を介して放熱板上に固着された絶縁基板と、第２の半田層を介して絶縁基板上に実装された少なくとも１つの半導体チップとを備える。絶縁基板は、薄層端と厚層端を有し、放熱板の主面に対して傾斜して固着され、このとき第１の半田層の厚みは、厚層端から薄層端に向かう方向に沿って薄くなっている（Ｔ１＞Ｔ２）。半導体チップは、厚層端までの距離（Ｌ１）が薄層端までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、偏った位置に実装される。
【選択図】 図２
【解決手段】本発明の電力半導体装置は、主面を有する放熱板と、第１の半田層を介して放熱板上に固着された絶縁基板と、第２の半田層を介して絶縁基板上に実装された少なくとも１つの半導体チップとを備える。絶縁基板は、薄層端と厚層端を有し、放熱板の主面に対して傾斜して固着され、このとき第１の半田層の厚みは、厚層端から薄層端に向かう方向に沿って薄くなっている（Ｔ１＞Ｔ２）。半導体チップは、厚層端までの距離（Ｌ１）が薄層端までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、偏った位置に実装される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電力半導体装置に関し、とりわけ熱衝撃試験（サーマルショックテスト）における信頼性を向上させた電力半導体装置に関する。
【０００２】
【従来の技術】
パワーモジュールなどの電力半導体装置は、概略、窒化アルミニウムなどの絶縁材料で構成された絶縁基板と、銅など金属材料で構成された放熱板とを有する。絶縁基板と放熱板との間には、半田層などの導電性固着層が設けられている。また絶縁基板上には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＦＷＤ（フリーホイールダイオード）などの半導体チップが搭載されている。そして電力半導体装置が、信頼性試験、変動する環境温度、または半導体チップから生じる熱に起因する熱衝撃に曝されたとき、絶縁基板と放熱板の線膨張係数が異なるため、介在する半田層に歪み（応力）が生じ、半田クラックが発生する。放熱板は、高温時、絶縁基板に対して中央部から周縁部に向かって拡張し、低温時、絶縁基板に対して周縁部から中央部に向かって収縮する。したがって、周縁部の半田層に生じる歪みは、中央部よりもはるかに大きいので、半田クラックは、まず周縁部の半田層において発生し、熱衝撃回数を重ねるにつれて、中央部の半田層に向かって進展する。
【０００３】
このような半田層に生じる半田クラックは、とりわけ、発熱量の大きい半導体チップの直下まで進展すると、半導体チップから生じた熱が放熱板に伝達されにくくなり、半導体チップが過熱して誤作動する惧れがある。したがって、熱衝撃に対する信頼性を改善するためには、半田クラックが半田層の周縁部から中心部へ進展することを阻止またはできるだけ遅らせる必要がある。
【０００４】
従来の電力半導体装置によれば、半田クラックの進展を阻止または遅らせるためのさまざまな手法が提案されている。例えば、１）介在する半田層の厚みを全体的に厚くし、半田に生じる歪みを吸収して、これを緩和する。２）絶縁基板のコーナ部の曲率を大きくして、コーナ部と中央部の間の距離をできるだけ小さくすることにより、コーナ部における半田に生じる歪みを緩和する。３）複数の半導体チップを絶縁基板上に対称的に配置して、半導体チップからの熱に起因した絶縁基板の位置による温度分布のばらつきを抑えて、局在的な半田に生じる歪みを緩和する。４）半田に生じる歪みが低減されるように、絶縁基板の新しい構成材料を開発する。
【０００５】
また、半田層に生じる半田クラックが半導体チップの直下まで進展しにくくするために、従来の電力半導体装置は、５）半導体チップを絶縁基板の周縁部からできるだけ離れた位置に配置するように設計されていた。
【０００６】
ところで、特開平１０−５０９２８号に記載の半導体装置において、絶縁基板と放熱板の間に介在する半田層が所定の厚みより薄くならないように管理するために、絶縁基板と放熱板の間に突起を設けることが開示されている（特許文献１参照。）。
【０００７】
また、特開平１０−１８９８４５号に記載の半導体素子の放熱装置において、放熱板が、絶縁基板の周縁部に相当する位置に溝を有し、この溝に充填される半田層の実質的な厚みを増大させて、半田層の周縁部における応力集中を緩和させている（特許文献２参照。）。
【０００８】
【特許文献１】
特開平１０−５０９２８号
【０００９】
【特許文献２】
特開平１０−１８９８４５号
【００１０】
【発明が解決しようとする課題】
しかしながら、１）介在する半田層の厚みを全体的に厚くすると、絶縁基板から半田層を介して放熱板に熱が伝わりにくくなり、熱伝導性が低下する。また、２）絶縁基板のコーナ部の曲率を大きくすること、３）複数の半導体チップを絶縁基板上に対称的に配置すること、および５）絶縁基板を周縁部から極力遠ざけることは、パワーモジュール全体の外形寸法を増大させ、小型化することが求められるパワーモジュールにとっては好ましくない。さらに、４）絶縁基板の新しい構成材料を開発する努力は続けられているものの、実際の製品に採用できるまでには、なお時間と労力を要する。
【００１１】
また特開平１０−５０９２８号に記載された突起を用いて、半田層の厚みが所定値より薄くならないように管理することはできるが、半田層の厚みを均一に、精度よく制御することは極めて困難である。このときコーナ部のいずれかに隣接する領域における半田層に応力集中が生じ、半田クラックが生じる。
【００１２】
同様に、特開平１０−１８９８４５号に記載された溝により、半田層の実質的な厚みを増大させることはできるが、絶縁基板が放熱板に対して厳格に平行となるように管理する必要がある。
【００１３】
そこで本発明は、こうした問題を解消するためになされたもので、熱伝導性を高く維持し、外形寸法を小型化するとともに、半導体チップ直下にある半田層に半田クラックが生じにくい、改善された信頼性を有する電力半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の１つの実施態様によれば、主面を有する放熱板と、第１の半田層を介して放熱板上に固着された絶縁基板と、第２の半田層を介して絶縁基板上に実装された少なくとも１つの半導体チップとを備え、絶縁基板は、薄層端と厚層端を有し、放熱板の主面に対して傾斜して固着され、このとき第１の半田層の厚みは、厚層端から薄層端に向かう方向に沿って薄くなり、半導体チップは、薄層端までの距離が厚層端までの距離よりも長くなるように、偏った位置に実装されることを特徴とする電力半導体装置を提供することができる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る電力半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語（例えば、「右方」および「左方」など）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
【００１６】
実施の形態１．
図１ないし図４を参照しながら、本発明による電力半導体装置の実施の形態１について以下詳細に説明する。図１において、実施の形態１によるパワモジュールなどの電力半導体装置１は、絶縁基板１０を有する。この絶縁基板１０上には、複数のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）１１およびＦＷＤ（フリーホイールダイオード）１２などの半導体チップが、半田層１４（図２参照）を介して実装される。図１の破線で示す、半導体チップが実装される絶縁基板１０上の領域２０を、以下、ダイボンド領域という。また、この絶縁基板１０には、アルミワイヤ（図示せず）などをワイヤボンディングするためのワイヤボンディング領域２２が設けられている。
【００１７】
図２および図３は、図１のＡ−Ａ線およびＢ−Ｂ線から見た断面図である。これらの断面図において、絶縁基板１０は、その表面に形成された表面回路パターン１６と、その裏面に形成された裏面回路パターン１８を有する。絶縁基板１０、表面回路パターン１６、および裏面回路パターン１８は、これに限定されるわけではないが、例えば、約０．６４ｍｍ厚の窒化アルミニウム板（ＡｌＮ）、約０．３０ｍｍ厚の銅箔（Ｃｕ）、および約０．１５ｍｍ厚の銅箔で構成されている。
【００１８】
このパワモジュール１は、ヒートシンクなどの放熱板３０の上に第１の半田層４０を介して固着される。複数のＩＧＢＴ１１およびＦＷＤ１２は、上述のように、表面回路パターン１６上に第２の半田層１４を介して搭載されている。さらに図示しないアルミワイヤを用いて、ＦＷＤ１２とワイヤボンディング領域２２、各ＩＧＢＴ１１と対応するＦＷＤ１２が電気的に接続されている。
【００１９】
本発明の実施の形態１に係るパワーモジュール１によれば、絶縁基板１０は、ほぼ矩形の平面形状を有し、Ａ−Ａ線方向（短辺方向）において、ヒートシンク３０の主面３２に対して傾斜し（図２参照）、Ｂ−Ｂ線方向（長辺方向）において、主面３２に対してほぼ平行となるように固着されている（図３参照）。したがって、第１の半田層４０の厚みは、図２の右方から左方に向かって徐々に薄くなっている。ここで本明細書において、図２に示すように、最大厚み（Ｔ１）を有する第１の半田層４０の領域に隣接する絶縁基板１０の端部２４を『厚層端』、同様に、最小厚み（Ｔ２）を有する第１の半田層４０の領域に隣接する絶縁基板１０の端部２６を『薄層端』と定義する。すなわち、絶縁基板１０は、第１の半田層４０が厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００２０】
一方、本発明によれば、ＩＧＢＴ１１やＦＷＤ１２などの発熱する半導体チップを搭載する絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に接近するように偏った位置に配置される。すなわち、この実施の形態に係るパワーモジュール１において、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。また、ワイヤボンディング領域２２が薄層端２６に隣接した位置に配置され、その領域２２の直下にある半田層４０は、比較的に薄い厚みを有する。
【００２１】
このように構成されたパワーモジュール１によれば、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和することができる。これにより、絶縁基板１０の厚層端２４に隣接する第１の半田層４０の周縁部から中央部に向かって（図２の右端から中央部に向かって）半田クラックが進展するのを防止または遅らせることができる。図４でハッチングした領域は、熱衝撃試験を所定回数繰り返し行った後の半田クラックの進展領域を示す。図４に示すように、半田クラックは、絶縁基板１０の薄層端２６に隣接する周縁部の半田層４０から、ワイヤボンディング領域２２の直下にある半田層４０に進展するものの、ダイボンド領域２０の直下にある半田層４０までは進展していない。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
【００２２】
さらに、ダイボンド領域２０の直下にある半田層４０における半田クラックの進展を防止できるので、ＩＧＢＴ１１およびＦＷＤ１２などの半導体チップを厚層端２４に隣接して実装できる。すなわち、この実施の形態に係るパワーモジュール１によれば、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）を従来よりも短くすることができ、パワーモジュール１全体の外形形状を小型化することができる。
【００２３】
次に、この実施の形態に係るパワーモジュール１のいくつかの製造方法について以下に説明する。
まず絶縁基板１０の表面および裏面に、表面回路パターン１６および裏面回路パターン１８を形成する。この裏面回路パターン１８を形成するとき、厚層端２４近傍の２点において、例えば、裏面回路パターン１８と同じ構成材料（銅）を積層して、裏面回路パターン１８から延びる突起部５０を形成する。
そして表面回路パターン１６上に第２の半田層１４を介して、半導体チップ１１，１２を実装する。
また、放熱板３０を用意し、この上に半田ペーストを塗布しておき、この絶縁基板１０を傾斜するように配置し、これをリフロー処理して、絶縁基板１０を放熱板３０に固着させる。
絶縁基板１０は、放熱板３０に対向する突起部５０を有するので、これを確実に、放熱板３０に対して傾斜させた状態で固着できる。
【００２４】
択一的には、裏面回路パターン１８から延びる突起部５０を形成する代わりに、厚層端２４近傍の２点において、例えば、アルミニウムからなる緩衝部を放熱板３０上に形成してもよい。放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部は、ともに絶縁基板１０が放熱板３０の主面に対して傾斜して固着させるためのスペーサ部材５０として構成される。
【００２５】
さらに択一的には、上記スペーサ部材５０を設けることなく、絶縁基板１０を硬化前の半田ペースト上に配置したとき、薄層端２６に隣接した位置において放熱板３０に向かって絶縁基板１０を押圧することにより、絶縁基板１０を放熱板３０に対して傾斜して固着させることができる。この場合、スペーサ部材５０を別途設ける必要がないので、スペーサ部材５０を形成するステップを省略できる。
【００２６】
また、上記スペーサ部材（突起部または緩衝部）５０は、厚層端２４近傍の２点に形成したが、３点またはそれ以上の点において形成してもよい。さらに、上記スペーサ部材は、厚層端２４近傍だけに設けたが、薄層端２６の近傍に設けてもよい。ただし、薄層端２６の近傍にもスペーサ部材（突起部または緩衝部）５２を設ける場合、同様に、絶縁基板１０をヒートシンク３０の主面３２に対して傾斜するように、スペーサ部材５０，５２の高さを調整する必要がある。
【００２７】
上述のように、従来の製造プロセスにおいて、半田層４０の厚みを均一に維持することは極めて困難であるが、第１の半田層４０が徐々に薄くなるように、絶縁基板１０をヒートシンク３０に対して傾斜して固着させることは、比較的に容易である。すなわち、固着ステップにおける固着精度はあまり厳格でなくてもよい。
【００２８】
さらに、本発明のスペーサ部材は、上記従来技術による放熱板の周縁溝よりも簡単な構成であるので、従来技術よりも安価に、熱衝撃試験に対する高い信頼性を有するパワモジュールを製造することができる。
【００２９】
換言すると、半田層４０の厚みを均一に維持することは困難なので、本発明においては、意図的に、絶縁基板１０をヒートシンク３０に対して傾斜させる一方、絶縁基板１０のダイボンド領域２０が半田層４０の厚い領域上に配置されるように、その傾斜方向を制御する。
【００３０】
なお、上記の実施の形態では、絶縁基板１０の厚層端２４により近接した位置に配置する半導体チップを、発熱量のより大きいＩＧＢＴ１１としたが、ＦＷＤ１２であってもよい。
【００３１】
実施の形態２．
図５ないし図７を参照しながら、本発明による電力半導体装置の実施の形態２について以下詳細に説明する。実施の形態２の電力半導体装置２は、３相モータ駆動用パワーモジュールであって、各相（Ｕ相、Ｖ相、およびＷ相）に対応するＩＧＢＧ１１およびＦＷＤ１２を備える点以外、実施の形態１の電力半導体装置１と同様の構成を有するので、重複する点については説明を省略する。
【００３２】
実施の形態２に係るパワーモジュール２によれば、絶縁基板１０は、同様に、ほぼ矩形の平面形状を有し、Ａ−Ａ線方向（短辺方向）において、ヒートシンク３０の主面３２に対して傾斜するように固着されている。すなわち、図６に示すように、絶縁基板１０の厚層端２４および薄層端２６は、対向する一対の長辺の側面により構成され、絶縁基板１０は、第１の半田層４０の厚みが厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００３３】
同様に、この実施の形態によるパワーモジュール２において、絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に隣接するように偏った位置に配置される。すなわち、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。
【００３４】
こうして、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和することができる。図７でハッチングで示す領域は、熱衝撃試験を所定回数繰り返し行った後に半田クラックが進展した領域を示し、本発明によれば、第１の半田層４０の周縁部から中央部に向かう（図６の右端から中央部に向かう）半田クラックの進展を防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
さらに、半田層４０における半田クラックの進展を防止できるので、半導体チップ１１，１２を厚層端２４に隣接して実装でき、従来よりも小型の外形形状を有するパワーモジュール２を提供することができる。
【００３５】
絶縁基板１０を放熱板３０の主面に対して傾斜して固着させるために、実施の形態１と同様、放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部５０を設けてもよいし、絶縁基板１０を、薄層端に隣接した位置において放熱板に向かって押圧してもよい。
【００３６】
実施の形態３．
図８ないし図１０を参照しながら、本発明による電力半導体装置の実施の形態３について以下詳細に説明する。実施の形態３の電力半導体装置３は、実施の形態２の電力半導体装置２と同様の構成を有するので、重複する点については説明を省略する。
【００３７】
実施の形態３に係るパワーモジュール３によれば、絶縁基板１０は、同様に、ほぼ矩形の平面形状を有し、Ｂ−Ｂ線方向（長辺方向）において、ヒートシンク３０の主面３２に対して傾斜するように固着されている。すなわち、図８に示すように、絶縁基板１０の厚層端２４および薄層端２６は、対向する一対の短辺の側面により構成され、絶縁基板１０は、第１の半田層４０の厚みが厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００３８】
同様に、この実施の形態によるパワーモジュール３において、絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に隣接するように偏った位置に配置される。すなわち、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。
【００３９】
こうして、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和して、図１０に示すように、半田クラックの進展を防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
さらに、半導体チップ１１，１２を厚層端２４に隣接させて、従来よりも小型の外形形状を有するパワーモジュール３を提供することができる。
【００４０】
絶縁基板１０を放熱板３０の主面に対して傾斜して固着させるために、実施の形態１または２と同様、放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部を設けてもよいし、絶縁基板１０を、薄層端に隣接した位置において放熱板に向かって押圧してもよい。
【００４１】
【発明の効果】
本発明に係る実施の形態のパワーモジュールにおいて、ダイボンド領域の直下にある第１の半田層を十分に厚くして、ここに生じる歪み（応力）を緩和し、半田クラックが進展するのを防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
また、半導体チップを厚層端に隣接して実装できるので、パワーモジュール全体の外形形状を小型化することができる。
さらに、絶縁基板をヒートシンクに対して傾斜して固着させることは、比較的に容易であるので、従来技術よりも簡便な製造プロセスで、高信頼性のパワモジュールを製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明に係る実施の形態１の電力半導体装置の平面図である。
【図２】図２は、図１のＡ−Ａ線から見た電力半導体装置の断面図である。
【図３】図３は、図１のＢ−Ｂ線から見た電力半導体装置の断面図である。
【図４】図４は、熱衝撃試験を所定回数繰り返し行った後の半田クラックの進展領域を示す透視平面図である。
【図５】図５は、実施の形態２の電力半導体装置の平面図である。
【図６】図６は、図５のＡ−Ａ線から見た電力半導体装置の断面図である。
【図７】図７は、半田クラックの進展領域を示す透視平面図である。
【図８】図８は、実施の形態３の電力半導体装置の平面図である。
【図９】図９は、図８のＢ−Ｂ線から見た電力半導体装置の断面図である。
【図１０】図１０は、半田クラックの進展領域を示す透視平面図である。
【符号の説明】
１，２，３ 電力半導体装置（パワモジュール）、１０ 絶縁基板、１１ ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、１２ ＦＷＤ（フリーホイールダイオード）、１４ 第２の半田層、１６ 表面回路パターン、１８ 裏面回路パターン、２０ダイボンド領域、２２ ワイヤボンディング領域、２４ 厚層端、２６ 薄層端、３０ 放熱板、３２ 主面、４０ 第１の半田層、５０，５２ スペーサ部材（突起部，緩衝部）。
【発明の属する技術分野】
本発明は、電力半導体装置に関し、とりわけ熱衝撃試験（サーマルショックテスト）における信頼性を向上させた電力半導体装置に関する。
【０００２】
【従来の技術】
パワーモジュールなどの電力半導体装置は、概略、窒化アルミニウムなどの絶縁材料で構成された絶縁基板と、銅など金属材料で構成された放熱板とを有する。絶縁基板と放熱板との間には、半田層などの導電性固着層が設けられている。また絶縁基板上には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＦＷＤ（フリーホイールダイオード）などの半導体チップが搭載されている。そして電力半導体装置が、信頼性試験、変動する環境温度、または半導体チップから生じる熱に起因する熱衝撃に曝されたとき、絶縁基板と放熱板の線膨張係数が異なるため、介在する半田層に歪み（応力）が生じ、半田クラックが発生する。放熱板は、高温時、絶縁基板に対して中央部から周縁部に向かって拡張し、低温時、絶縁基板に対して周縁部から中央部に向かって収縮する。したがって、周縁部の半田層に生じる歪みは、中央部よりもはるかに大きいので、半田クラックは、まず周縁部の半田層において発生し、熱衝撃回数を重ねるにつれて、中央部の半田層に向かって進展する。
【０００３】
このような半田層に生じる半田クラックは、とりわけ、発熱量の大きい半導体チップの直下まで進展すると、半導体チップから生じた熱が放熱板に伝達されにくくなり、半導体チップが過熱して誤作動する惧れがある。したがって、熱衝撃に対する信頼性を改善するためには、半田クラックが半田層の周縁部から中心部へ進展することを阻止またはできるだけ遅らせる必要がある。
【０００４】
従来の電力半導体装置によれば、半田クラックの進展を阻止または遅らせるためのさまざまな手法が提案されている。例えば、１）介在する半田層の厚みを全体的に厚くし、半田に生じる歪みを吸収して、これを緩和する。２）絶縁基板のコーナ部の曲率を大きくして、コーナ部と中央部の間の距離をできるだけ小さくすることにより、コーナ部における半田に生じる歪みを緩和する。３）複数の半導体チップを絶縁基板上に対称的に配置して、半導体チップからの熱に起因した絶縁基板の位置による温度分布のばらつきを抑えて、局在的な半田に生じる歪みを緩和する。４）半田に生じる歪みが低減されるように、絶縁基板の新しい構成材料を開発する。
【０００５】
また、半田層に生じる半田クラックが半導体チップの直下まで進展しにくくするために、従来の電力半導体装置は、５）半導体チップを絶縁基板の周縁部からできるだけ離れた位置に配置するように設計されていた。
【０００６】
ところで、特開平１０−５０９２８号に記載の半導体装置において、絶縁基板と放熱板の間に介在する半田層が所定の厚みより薄くならないように管理するために、絶縁基板と放熱板の間に突起を設けることが開示されている（特許文献１参照。）。
【０００７】
また、特開平１０−１８９８４５号に記載の半導体素子の放熱装置において、放熱板が、絶縁基板の周縁部に相当する位置に溝を有し、この溝に充填される半田層の実質的な厚みを増大させて、半田層の周縁部における応力集中を緩和させている（特許文献２参照。）。
【０００８】
【特許文献１】
特開平１０−５０９２８号
【０００９】
【特許文献２】
特開平１０−１８９８４５号
【００１０】
【発明が解決しようとする課題】
しかしながら、１）介在する半田層の厚みを全体的に厚くすると、絶縁基板から半田層を介して放熱板に熱が伝わりにくくなり、熱伝導性が低下する。また、２）絶縁基板のコーナ部の曲率を大きくすること、３）複数の半導体チップを絶縁基板上に対称的に配置すること、および５）絶縁基板を周縁部から極力遠ざけることは、パワーモジュール全体の外形寸法を増大させ、小型化することが求められるパワーモジュールにとっては好ましくない。さらに、４）絶縁基板の新しい構成材料を開発する努力は続けられているものの、実際の製品に採用できるまでには、なお時間と労力を要する。
【００１１】
また特開平１０−５０９２８号に記載された突起を用いて、半田層の厚みが所定値より薄くならないように管理することはできるが、半田層の厚みを均一に、精度よく制御することは極めて困難である。このときコーナ部のいずれかに隣接する領域における半田層に応力集中が生じ、半田クラックが生じる。
【００１２】
同様に、特開平１０−１８９８４５号に記載された溝により、半田層の実質的な厚みを増大させることはできるが、絶縁基板が放熱板に対して厳格に平行となるように管理する必要がある。
【００１３】
そこで本発明は、こうした問題を解消するためになされたもので、熱伝導性を高く維持し、外形寸法を小型化するとともに、半導体チップ直下にある半田層に半田クラックが生じにくい、改善された信頼性を有する電力半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の１つの実施態様によれば、主面を有する放熱板と、第１の半田層を介して放熱板上に固着された絶縁基板と、第２の半田層を介して絶縁基板上に実装された少なくとも１つの半導体チップとを備え、絶縁基板は、薄層端と厚層端を有し、放熱板の主面に対して傾斜して固着され、このとき第１の半田層の厚みは、厚層端から薄層端に向かう方向に沿って薄くなり、半導体チップは、薄層端までの距離が厚層端までの距離よりも長くなるように、偏った位置に実装されることを特徴とする電力半導体装置を提供することができる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る電力半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語（例えば、「右方」および「左方」など）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
【００１６】
実施の形態１．
図１ないし図４を参照しながら、本発明による電力半導体装置の実施の形態１について以下詳細に説明する。図１において、実施の形態１によるパワモジュールなどの電力半導体装置１は、絶縁基板１０を有する。この絶縁基板１０上には、複数のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）１１およびＦＷＤ（フリーホイールダイオード）１２などの半導体チップが、半田層１４（図２参照）を介して実装される。図１の破線で示す、半導体チップが実装される絶縁基板１０上の領域２０を、以下、ダイボンド領域という。また、この絶縁基板１０には、アルミワイヤ（図示せず）などをワイヤボンディングするためのワイヤボンディング領域２２が設けられている。
【００１７】
図２および図３は、図１のＡ−Ａ線およびＢ−Ｂ線から見た断面図である。これらの断面図において、絶縁基板１０は、その表面に形成された表面回路パターン１６と、その裏面に形成された裏面回路パターン１８を有する。絶縁基板１０、表面回路パターン１６、および裏面回路パターン１８は、これに限定されるわけではないが、例えば、約０．６４ｍｍ厚の窒化アルミニウム板（ＡｌＮ）、約０．３０ｍｍ厚の銅箔（Ｃｕ）、および約０．１５ｍｍ厚の銅箔で構成されている。
【００１８】
このパワモジュール１は、ヒートシンクなどの放熱板３０の上に第１の半田層４０を介して固着される。複数のＩＧＢＴ１１およびＦＷＤ１２は、上述のように、表面回路パターン１６上に第２の半田層１４を介して搭載されている。さらに図示しないアルミワイヤを用いて、ＦＷＤ１２とワイヤボンディング領域２２、各ＩＧＢＴ１１と対応するＦＷＤ１２が電気的に接続されている。
【００１９】
本発明の実施の形態１に係るパワーモジュール１によれば、絶縁基板１０は、ほぼ矩形の平面形状を有し、Ａ−Ａ線方向（短辺方向）において、ヒートシンク３０の主面３２に対して傾斜し（図２参照）、Ｂ−Ｂ線方向（長辺方向）において、主面３２に対してほぼ平行となるように固着されている（図３参照）。したがって、第１の半田層４０の厚みは、図２の右方から左方に向かって徐々に薄くなっている。ここで本明細書において、図２に示すように、最大厚み（Ｔ１）を有する第１の半田層４０の領域に隣接する絶縁基板１０の端部２４を『厚層端』、同様に、最小厚み（Ｔ２）を有する第１の半田層４０の領域に隣接する絶縁基板１０の端部２６を『薄層端』と定義する。すなわち、絶縁基板１０は、第１の半田層４０が厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００２０】
一方、本発明によれば、ＩＧＢＴ１１やＦＷＤ１２などの発熱する半導体チップを搭載する絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に接近するように偏った位置に配置される。すなわち、この実施の形態に係るパワーモジュール１において、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。また、ワイヤボンディング領域２２が薄層端２６に隣接した位置に配置され、その領域２２の直下にある半田層４０は、比較的に薄い厚みを有する。
【００２１】
このように構成されたパワーモジュール１によれば、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和することができる。これにより、絶縁基板１０の厚層端２４に隣接する第１の半田層４０の周縁部から中央部に向かって（図２の右端から中央部に向かって）半田クラックが進展するのを防止または遅らせることができる。図４でハッチングした領域は、熱衝撃試験を所定回数繰り返し行った後の半田クラックの進展領域を示す。図４に示すように、半田クラックは、絶縁基板１０の薄層端２６に隣接する周縁部の半田層４０から、ワイヤボンディング領域２２の直下にある半田層４０に進展するものの、ダイボンド領域２０の直下にある半田層４０までは進展していない。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
【００２２】
さらに、ダイボンド領域２０の直下にある半田層４０における半田クラックの進展を防止できるので、ＩＧＢＴ１１およびＦＷＤ１２などの半導体チップを厚層端２４に隣接して実装できる。すなわち、この実施の形態に係るパワーモジュール１によれば、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）を従来よりも短くすることができ、パワーモジュール１全体の外形形状を小型化することができる。
【００２３】
次に、この実施の形態に係るパワーモジュール１のいくつかの製造方法について以下に説明する。
まず絶縁基板１０の表面および裏面に、表面回路パターン１６および裏面回路パターン１８を形成する。この裏面回路パターン１８を形成するとき、厚層端２４近傍の２点において、例えば、裏面回路パターン１８と同じ構成材料（銅）を積層して、裏面回路パターン１８から延びる突起部５０を形成する。
そして表面回路パターン１６上に第２の半田層１４を介して、半導体チップ１１，１２を実装する。
また、放熱板３０を用意し、この上に半田ペーストを塗布しておき、この絶縁基板１０を傾斜するように配置し、これをリフロー処理して、絶縁基板１０を放熱板３０に固着させる。
絶縁基板１０は、放熱板３０に対向する突起部５０を有するので、これを確実に、放熱板３０に対して傾斜させた状態で固着できる。
【００２４】
択一的には、裏面回路パターン１８から延びる突起部５０を形成する代わりに、厚層端２４近傍の２点において、例えば、アルミニウムからなる緩衝部を放熱板３０上に形成してもよい。放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部は、ともに絶縁基板１０が放熱板３０の主面に対して傾斜して固着させるためのスペーサ部材５０として構成される。
【００２５】
さらに択一的には、上記スペーサ部材５０を設けることなく、絶縁基板１０を硬化前の半田ペースト上に配置したとき、薄層端２６に隣接した位置において放熱板３０に向かって絶縁基板１０を押圧することにより、絶縁基板１０を放熱板３０に対して傾斜して固着させることができる。この場合、スペーサ部材５０を別途設ける必要がないので、スペーサ部材５０を形成するステップを省略できる。
【００２６】
また、上記スペーサ部材（突起部または緩衝部）５０は、厚層端２４近傍の２点に形成したが、３点またはそれ以上の点において形成してもよい。さらに、上記スペーサ部材は、厚層端２４近傍だけに設けたが、薄層端２６の近傍に設けてもよい。ただし、薄層端２６の近傍にもスペーサ部材（突起部または緩衝部）５２を設ける場合、同様に、絶縁基板１０をヒートシンク３０の主面３２に対して傾斜するように、スペーサ部材５０，５２の高さを調整する必要がある。
【００２７】
上述のように、従来の製造プロセスにおいて、半田層４０の厚みを均一に維持することは極めて困難であるが、第１の半田層４０が徐々に薄くなるように、絶縁基板１０をヒートシンク３０に対して傾斜して固着させることは、比較的に容易である。すなわち、固着ステップにおける固着精度はあまり厳格でなくてもよい。
【００２８】
さらに、本発明のスペーサ部材は、上記従来技術による放熱板の周縁溝よりも簡単な構成であるので、従来技術よりも安価に、熱衝撃試験に対する高い信頼性を有するパワモジュールを製造することができる。
【００２９】
換言すると、半田層４０の厚みを均一に維持することは困難なので、本発明においては、意図的に、絶縁基板１０をヒートシンク３０に対して傾斜させる一方、絶縁基板１０のダイボンド領域２０が半田層４０の厚い領域上に配置されるように、その傾斜方向を制御する。
【００３０】
なお、上記の実施の形態では、絶縁基板１０の厚層端２４により近接した位置に配置する半導体チップを、発熱量のより大きいＩＧＢＴ１１としたが、ＦＷＤ１２であってもよい。
【００３１】
実施の形態２．
図５ないし図７を参照しながら、本発明による電力半導体装置の実施の形態２について以下詳細に説明する。実施の形態２の電力半導体装置２は、３相モータ駆動用パワーモジュールであって、各相（Ｕ相、Ｖ相、およびＷ相）に対応するＩＧＢＧ１１およびＦＷＤ１２を備える点以外、実施の形態１の電力半導体装置１と同様の構成を有するので、重複する点については説明を省略する。
【００３２】
実施の形態２に係るパワーモジュール２によれば、絶縁基板１０は、同様に、ほぼ矩形の平面形状を有し、Ａ−Ａ線方向（短辺方向）において、ヒートシンク３０の主面３２に対して傾斜するように固着されている。すなわち、図６に示すように、絶縁基板１０の厚層端２４および薄層端２６は、対向する一対の長辺の側面により構成され、絶縁基板１０は、第１の半田層４０の厚みが厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００３３】
同様に、この実施の形態によるパワーモジュール２において、絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に隣接するように偏った位置に配置される。すなわち、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。
【００３４】
こうして、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和することができる。図７でハッチングで示す領域は、熱衝撃試験を所定回数繰り返し行った後に半田クラックが進展した領域を示し、本発明によれば、第１の半田層４０の周縁部から中央部に向かう（図６の右端から中央部に向かう）半田クラックの進展を防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
さらに、半田層４０における半田クラックの進展を防止できるので、半導体チップ１１，１２を厚層端２４に隣接して実装でき、従来よりも小型の外形形状を有するパワーモジュール２を提供することができる。
【００３５】
絶縁基板１０を放熱板３０の主面に対して傾斜して固着させるために、実施の形態１と同様、放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部５０を設けてもよいし、絶縁基板１０を、薄層端に隣接した位置において放熱板に向かって押圧してもよい。
【００３６】
実施の形態３．
図８ないし図１０を参照しながら、本発明による電力半導体装置の実施の形態３について以下詳細に説明する。実施の形態３の電力半導体装置３は、実施の形態２の電力半導体装置２と同様の構成を有するので、重複する点については説明を省略する。
【００３７】
実施の形態３に係るパワーモジュール３によれば、絶縁基板１０は、同様に、ほぼ矩形の平面形状を有し、Ｂ−Ｂ線方向（長辺方向）において、ヒートシンク３０の主面３２に対して傾斜するように固着されている。すなわち、図８に示すように、絶縁基板１０の厚層端２４および薄層端２６は、対向する一対の短辺の側面により構成され、絶縁基板１０は、第１の半田層４０の厚みが厚層端２４から薄層端２６に向かう方向に沿って薄くなるように（Ｔ１＞Ｔ２）、ヒートシンク３０の主面３２に対して傾斜して固着されている。
【００３８】
同様に、この実施の形態によるパワーモジュール３において、絶縁基板１０のダイボンド領域２０が、絶縁基板１０の薄層端２６よりも厚層端２４に隣接するように偏った位置に配置される。すなわち、絶縁基板１０の厚層端２４からＩＧＢＴ１１までの距離（Ｌ１）が、薄層端２６からＦＷＤ１２までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、ダイボンド領域２０が設定されている。
【００３９】
こうして、ダイボンド領域２０の直下にある第１の半田層４０を十分に厚くして、ここに生じる歪み（応力）を緩和して、図１０に示すように、半田クラックの進展を防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板３０に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
さらに、半導体チップ１１，１２を厚層端２４に隣接させて、従来よりも小型の外形形状を有するパワーモジュール３を提供することができる。
【００４０】
絶縁基板１０を放熱板３０の主面に対して傾斜して固着させるために、実施の形態１または２と同様、放熱板３０から延びる緩衝部および裏面回路パターン１８から延びる突起部を設けてもよいし、絶縁基板１０を、薄層端に隣接した位置において放熱板に向かって押圧してもよい。
【００４１】
【発明の効果】
本発明に係る実施の形態のパワーモジュールにおいて、ダイボンド領域の直下にある第１の半田層を十分に厚くして、ここに生じる歪み（応力）を緩和し、半田クラックが進展するのを防止または遅らせることができる。したがって、半導体チップから生じた熱を放熱板に効率よく放熱させることができ、熱衝撃試験における信頼性の高いパワモジュールを実現することができる。
また、半導体チップを厚層端に隣接して実装できるので、パワーモジュール全体の外形形状を小型化することができる。
さらに、絶縁基板をヒートシンクに対して傾斜して固着させることは、比較的に容易であるので、従来技術よりも簡便な製造プロセスで、高信頼性のパワモジュールを製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明に係る実施の形態１の電力半導体装置の平面図である。
【図２】図２は、図１のＡ−Ａ線から見た電力半導体装置の断面図である。
【図３】図３は、図１のＢ−Ｂ線から見た電力半導体装置の断面図である。
【図４】図４は、熱衝撃試験を所定回数繰り返し行った後の半田クラックの進展領域を示す透視平面図である。
【図５】図５は、実施の形態２の電力半導体装置の平面図である。
【図６】図６は、図５のＡ−Ａ線から見た電力半導体装置の断面図である。
【図７】図７は、半田クラックの進展領域を示す透視平面図である。
【図８】図８は、実施の形態３の電力半導体装置の平面図である。
【図９】図９は、図８のＢ−Ｂ線から見た電力半導体装置の断面図である。
【図１０】図１０は、半田クラックの進展領域を示す透視平面図である。
【符号の説明】
１，２，３ 電力半導体装置（パワモジュール）、１０ 絶縁基板、１１ ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、１２ ＦＷＤ（フリーホイールダイオード）、１４ 第２の半田層、１６ 表面回路パターン、１８ 裏面回路パターン、２０ダイボンド領域、２２ ワイヤボンディング領域、２４ 厚層端、２６ 薄層端、３０ 放熱板、３２ 主面、４０ 第１の半田層、５０，５２ スペーサ部材（突起部，緩衝部）。
Claims (10)
- 電力半導体装置であって、
主面を有する放熱板と、
第１の半田層を介して前記放熱板上に固着された絶縁基板と、
第２の半田層を介して前記絶縁基板上に実装された少なくとも１つの半導体チップとを備え、
前記絶縁基板は、薄層端と厚層端を有し、前記放熱板の主面に対して傾斜して固着され、このとき前記第１の半田層の厚みは、前記厚層端から薄層端に向かう方向に沿って薄くなり（Ｔ１＞Ｔ２）、
前記半導体チップは、前記厚層端までの距離（Ｌ１）が前記薄層端までの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、偏った位置に実装されることを特徴とする電力半導体装置。 - 請求項１に記載の電力半導体装置であって、
複数の半導体チップが前記第２の半田層を介して前記絶縁基板上に実装され、前記厚層端から最も近い前記半導体チップまでの距離（Ｌ１）が、前記薄層端から最も近い該半導体チップまでの距離（Ｌ２）よりも短い（Ｌ１＜Ｌ２）ことを特徴とする電力半導体装置。 - 請求項１に記載の電力半導体装置であって、
前記厚層端に隣接し、前記放熱板と前記絶縁基板の間に形成されたスペーサをさらに有することを特徴とする電力半導体装置。 - 請求項３に記載の電力半導体装置であって、
前記スペーサは、前記絶縁基板から延びる突起部であることを特徴とする電力半導体装置。 - 請求項３に記載の電力半導体装置であって、
前記スペーサは、前記放熱板から延びる緩衝部であることを特徴とする電力半導体装置。 - 請求項１に記載の電力半導体装置であって、
少なくとも１つの第１および第２の半導体チップをさらに有し、
前記厚層端から最も近い前記第１の半導体チップまでの距離（Ｌ１）が、前記薄層端から最も近い前記第２の半導体チップまでの距離（Ｌ２）よりも短くなるように（Ｌ１＜Ｌ２）、前記第１および第２の半導体チップが、前記第２の半田層を介して前記絶縁基板上に実装されることを特徴とする電力半導体装置。 - 請求項６に記載の電力半導体装置であって、
前記第１の半導体チップの発熱量が、前記第２の半導体チップの発熱量よりも大きいことを特徴とする電力半導体装置。 - 請求項７に記載の電力半導体装置であって、
前記第１の半導体チップが絶縁ゲートバイポーラトランジスタであり、前記第２の半導体チップがフリーホイールダイオードであることを特徴とする電力半導体装置。 - 請求項１に記載の電力半導体装置であって、
前記絶縁基板は、前記薄層端に隣接して形成されたワイヤボンド領域をさらに有することを特徴とする電力半導体装置。 - 請求項１に記載の電力半導体装置であって、
前記絶縁基板は、互いに実質的に平行に延び、対向する一対の側面を有し、
前記一対の側面が前記厚層端および薄層端を構成することを特徴とする電力半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014633A JP2004228352A (ja) | 2003-01-23 | 2003-01-23 | 電力半導体装置 |
| US10/445,931 US6762491B1 (en) | 2003-01-23 | 2003-05-28 | Power semiconductor device |
| DE10339239A DE10339239A1 (de) | 2003-01-23 | 2003-08-26 | Leistungs-Halbleitereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014633A JP2004228352A (ja) | 2003-01-23 | 2003-01-23 | 電力半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228352A true JP2004228352A (ja) | 2004-08-12 |
Family
ID=32677542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003014633A Pending JP2004228352A (ja) | 2003-01-23 | 2003-01-23 | 電力半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6762491B1 (ja) |
| JP (1) | JP2004228352A (ja) |
| DE (1) | DE10339239A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049085A (ja) * | 2005-08-12 | 2007-02-22 | Dowa Holdings Co Ltd | はんだ引けを改善した半導体基板用放熱板 |
| JP2010153639A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | パワー半導体装置およびその製造方法 |
| WO2021235002A1 (ja) * | 2020-05-18 | 2021-11-25 | 日立Astemo株式会社 | パワーモジュール |
| WO2023209766A1 (ja) * | 2022-04-25 | 2023-11-02 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1936683A1 (en) * | 2006-12-22 | 2008-06-25 | ABB Technology AG | Base plate for a heat sink and electronic device with a base plate |
| JP5512377B2 (ja) * | 2010-04-28 | 2014-06-04 | 本田技研工業株式会社 | 回路基板 |
| GB201701173D0 (en) * | 2017-01-24 | 2017-03-08 | Element Six Tech Ltd | Synthetic diamond plates |
| JP7282048B2 (ja) * | 2020-02-12 | 2023-05-26 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| EP4280271A1 (en) * | 2022-05-16 | 2023-11-22 | Infineon Technologies AG | Power semiconductor module arrangement and method for producing the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839660A (en) * | 1973-02-05 | 1974-10-01 | Gen Motors Corp | Power semiconductor device package |
| JPS55121654A (en) * | 1979-03-13 | 1980-09-18 | Toshiba Corp | Compression bonded semiconductor device |
| JPS55143042A (en) * | 1979-04-25 | 1980-11-08 | Hitachi Ltd | Semiconductor device |
| JPS5780747A (en) | 1980-11-07 | 1982-05-20 | Toshiba Corp | Semiconductor device |
| JPS5899172A (ja) * | 1981-12-07 | 1983-06-13 | 株式会社日立製作所 | 電気絶縁基板 |
| US4482913A (en) * | 1982-02-24 | 1984-11-13 | Westinghouse Electric Corp. | Semiconductor device soldered to a graphite substrate |
| JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
| JP2838625B2 (ja) * | 1992-09-08 | 1998-12-16 | 株式会社日立製作所 | 半導体モジュール |
| JP2912526B2 (ja) * | 1993-07-05 | 1999-06-28 | 三菱電機株式会社 | 半導体パワーモジュールおよび複合基板 |
| JP3157362B2 (ja) * | 1993-09-03 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
| US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
| JPH1050928A (ja) | 1996-05-27 | 1998-02-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10189845A (ja) | 1996-12-25 | 1998-07-21 | Denso Corp | 半導体素子の放熱装置 |
| JP3139426B2 (ja) * | 1997-10-15 | 2001-02-26 | 日本電気株式会社 | 半導体装置 |
| JPH11330283A (ja) * | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
| DE69937739T2 (de) * | 1999-05-11 | 2008-11-27 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
| JP2001189416A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | パワーモジュール |
| JP3679687B2 (ja) * | 2000-06-08 | 2005-08-03 | 三洋電機株式会社 | 混成集積回路装置 |
| JP2002141463A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体モジュール |
| JP3627738B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
| JP3813098B2 (ja) * | 2002-02-14 | 2006-08-23 | 三菱電機株式会社 | 電力用半導体モジュール |
-
2003
- 2003-01-23 JP JP2003014633A patent/JP2004228352A/ja active Pending
- 2003-05-28 US US10/445,931 patent/US6762491B1/en not_active Expired - Fee Related
- 2003-08-26 DE DE10339239A patent/DE10339239A1/de not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049085A (ja) * | 2005-08-12 | 2007-02-22 | Dowa Holdings Co Ltd | はんだ引けを改善した半導体基板用放熱板 |
| JP4560644B2 (ja) * | 2005-08-12 | 2010-10-13 | Ｄｏｗａメタルテック株式会社 | はんだ引けを改善した半導体基板用放熱板 |
| JP2010153639A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | パワー半導体装置およびその製造方法 |
| WO2021235002A1 (ja) * | 2020-05-18 | 2021-11-25 | 日立Astemo株式会社 | パワーモジュール |
| JP7356402B2 (ja) | 2020-05-18 | 2023-10-04 | 日立Astemo株式会社 | パワーモジュール |
| WO2023209766A1 (ja) * | 2022-04-25 | 2023-11-02 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6762491B1 (en) | 2004-07-13 |
| DE10339239A1 (de) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3627738B2 (ja) | 半導体装置 | |
| US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
| JP4533152B2 (ja) | 半導体装置 | |
| JP6743916B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7284566B2 (ja) | 半導体装置 | |
| JP2005123233A (ja) | 半導体装置の冷却構造 | |
| JP2011054732A (ja) | 半導体モジュール | |
| JP6217884B2 (ja) | 半導体装置とその製造方法 | |
| JP5301497B2 (ja) | 半導体装置 | |
| JP2004228352A (ja) | 電力半導体装置 | |
| JP2002217364A (ja) | 半導体実装構造 | |
| JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
| JP5092274B2 (ja) | 半導体装置 | |
| JP2008300627A (ja) | 半導体装置 | |
| JP4375299B2 (ja) | パワー半導体装置 | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| JP2007012725A (ja) | 半導体装置 | |
| JP2005116875A (ja) | 半導体装置 | |
| JP6660412B2 (ja) | 半導体装置 | |
| JP2009016380A (ja) | 半導体装置及びその製造方法 | |
| JP5062189B2 (ja) | 半導体装置の実装構造 | |
| JP2006128571A (ja) | 半導体装置 | |
| JP2000299419A (ja) | 半導体装置 | |
| JP2002158322A (ja) | 半導体モジュール | |
| JP7187814B2 (ja) | 半導体装置 |