DE10339239A1 - Leistungs-Halbleitereinrichtung - Google Patents

Leistungs-Halbleitereinrichtung Download PDF

Info

Publication number
DE10339239A1
DE10339239A1 DE10339239A DE10339239A DE10339239A1 DE 10339239 A1 DE10339239 A1 DE 10339239A1 DE 10339239 A DE10339239 A DE 10339239A DE 10339239 A DE10339239 A DE 10339239A DE 10339239 A1 DE10339239 A1 DE 10339239A1
Authority
DE
Germany
Prior art keywords
insulating substrate
semiconductor device
film edge
power semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10339239A
Other languages
English (en)
Inventor
Shinji Hatae
Korehide Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10339239A1 publication Critical patent/DE10339239A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung gibt eine Leistungs-Halbleitereinrichtung mit einem Wärmeabstrahler (30) mit einer ersten Hauptoberfläche (32) und einem auf der Hauptoberfläche des Wärmeabstrahlers mit einer ersten Lotschicht (40) gebundenen isolierenden Substrat an. Die Leistungs-Halbleitereinrichtung enthält ebenfalls mindestens einen auf dem isolierenden Substrat mit einer zweiten Lotschicht (14) gebundenen Halbleiterchip (11, 12). Das isolierende Substrat hat eine Dünnschicht- und eine Dickschichtkante (26, 24) und ist auf der Hauptoberfläche des Wärmeabstrahlers so gebunden, dass die erste Lotschicht eine entlang einer Richtung von der Dickschichtkante zur Dünnschichtkante abnehmende Dicke (T1 > T2) hat. Der Halbleiterchip ist darüber hinaus auf dem isolierenden Substrat so befestigt, dass ein erster Abstand zwischen der Dickschichtkante und dem Halbleiterchip kleiner als ein zweiter Abstand zwischen der Dünnschichtkante und dem Halbleiterchip ist (L1 < L2).

Description

  • Die Erfindung betrifft eine Leistungs-Halbleitereinrichtung, insbesondere eine Leistungs-Halbleitereinrichtung mit einer verbesserten Betriebssicherheit bei einer thermischen Schockbeanspruchung.
  • Eine Leistungs-Halbleitereinrichtung, beispielsweise ein Leistungsmodul, weist im Allgemeinen ein isolierendes Substrat und einen darauf mittels einer adhäsiven Schicht eines elektrisch leitfähigen Materials, beispielsweise einer Lotschicht, gebundenen Wärmeabstrahler (Wärmesenke) auf. Auf dem Substrat ist eine Vielzahl von Halbleiterchips angebracht, zum Beispiel ein bipolarer Transistor mit isolierendem Gate (IGBT) und eine Freilaufdiode (FWD).
  • Aufgrund einer sich verändernden Umgebungstemperatur und der von den Halbleiterchips während des Betriebs erzeugten Wärme ist die Leistungs-Halbleitereinrichtung oft einem thermischen Schock ausgesetzt. Unterschiede in den linearen Ausdehnungskoeffizienten (dem linearen Ausdehnungsvermögen) zwischen dem isolierenden Substrat und dem Wärmeabstrahler erzeugen in beträchtlichem Maße Spannungen (Stress) innerhalb der zwischengelagerten Lotschicht, wobei in dieser ein Lotbruch hervorgerufen wird. Bei einer Erwärmung dehnt sich der aus einem Metall, beispielsweise Kupfer, hergestellte Wärmeabstrahler relativ zu dem isolierenden Substrat von dessen Mittelbereich zu dessen Umfang hin aus, während bei einer Abkühlung der Wärmeabstrahler relativ zu dem isolierenden Substrat von dem Umfang zu dessen Mittelbereich hin schrumpft. Daher ist die Verspannung der Lotschicht an dem Umfang wesentlich größer als an dem Mittelbereich. Ein Lotbruch ereignet sich daher als erstes am Umfang und setzt sich zu dem Mittelbereich der Lotschicht hin fort, wenn die Leistungs-Halbleitereinrichtung wiederholt einer Anzahl thermischer Schocks ausgesetzt ist.
  • Der Lotbruch in der Lotschicht kann verschiedene Probleme hervorrufen, insbesondere dann, wenn sich der Lotbruch durch den Bereich unterhalb der eine beträchtliche Wärmemenge erzeugenden Halbleiterchips erstreckt, blockiert dieser Bruch leicht die Wärmeleitung von den Halbleiterchips zum Wärmeabstrahler. Ein Lotbruch kann somit eine Überhitzung der Halbleiterchips und daher eine Fehlfunktion verursachen. Um die Betriebssicherheit gegenüber thermischen Schocks zu verbessern, ist es notwendig, die Ausbreitung des Lotbruches vom Umfang zu dem Mittelbereich der Lotschicht zu verhindern oder so einzuschränken, dass kein Bruch des Lotes vor allem unterhalb der Halbleiterchips erzeugt wird.
  • Viele Lösungsansätze zum Verhindern und/oder Eindämmen der Ausdehnung des Lotbruches sind in herkömmliche Leistungs-Halbleitereinrichtungen eingeflossen. So besteht zum Beispiel ein erster Lösungsversuch darin, die zwischengelagerte Lotschicht mit einer erhöhten Dicke zu versehen und darin die Verspannung zu absorbieren. Ein zweiter Lösungsansatz besteht darin, für das isolierende Substrat eine abgerundete Ecke mit einem vergrößerten Krümmungsradius in der Art vorzusehen, dass der Abstand von der Ecke zum mittleren Abschnitt verringert wird.
  • Ein dritter Lösungsversuch besteht darin, eine Vielzahl von verschiedenen Halbleiterchips in einer symmetrischen Weise auf dem isolierenden Substrat so anzuordnen, dass die Abweichungen in der Temperaturverteilung des von jedem der Halbleiterchips erwärmten isolierenden Substrates minimiert werden. Ein vierter Lösungsansatz besteht darin, für das isolierende Substrat ein neues Material zum Reduzieren der Verspannung in der zwischengelagerten Lotschicht zu entwickeln.
  • Entsprechend einem fünften Lösungsversuch sind die Halbleiterchips auf dem isolierenden Substrat so weit wie möglich vom Umfang entfernt vorgesehen, um somit die Ausdehnung des Lotbruches durch den Bereich unterhalb der Halbleiterchips zu verhindern.
  • Andererseits sind entsprechend der in der Druckschrift JPA 10-50928 offenbarten Halbleiter-Einrichtung eine Vielzahl von Aufsätzen zwischen dem isolierenden Substrat und dem Wärmeabstrahler angeordnet, um zu gewährleisten, dass die zwischengelagerte Lotschicht dicker als eine vorgegebene Dicke ist.
  • Entsprechend der in der Druckschrift JPA 10-189845 offenbarten Wärmesenke einer Halbleitereinrichtung ist ein umlaufender Graben an der Wärmesenke an einer dem Umfang des isolierenden Substrates entsprechenden Stelle vorgesehen, der mit dem Lot verfüllt wird. Dies erhöht effektiv die Dicke der Lotschicht so, dass die Spannung am Umfang der Lotschicht absorbiert wird.
  • Allerdings treten bei den oben genannten Lösungsansätzen eine Reihe von Nachteilen auf. So ruft die zwischengelagerte Lotschicht mit der vergrößerten Dicke eine schlechte thermische Leitungfähigkeit für Wärme von dem isolierenden Substrat zum Wärmeabstrahler durch die zwischengelagerte Lotschicht hervor. Außerdem wird die Gehäusegröße oder die Größe der Halbleitereinrichtung vergrößert, wenn das isolierende Substrat abgerundete Ecken hat (die zweite Lösung). Ein wesentlich größerer Platz oder ein Bereich zum Anbringen der Halbleiterchips ist auch dann erforderlich, wenn die Halbleiterchips auf dem isolierenden Substrat in einer symmetrischen Anordnung (die dritte Lösung) oder an so weit wie möglich vom Umfang des isolierenden Substrates entfernten Stellen (die fünfte Lösung) befestigt sind. Obwohl neue Materialien für das isolierende Substrat entwickelt wurden (vierte Lösung), braucht es ferner Zeit und Aufwand, um das Material an die tatsächlichen Produkte anzupassen.
  • Des weiteren können die in der Druckschrift JPA 10-50928 vorgeschlagenen Aufsätze dazu verwendet werden, um sicherzustellen, dass die zwischengelagerte Lotschicht dicker als eine vorgegebene Dicke ist. Allerdings ist damit nur schwer sicherzustellen, dass die Dicke der Lotschicht in einer präzisen Weise über die gesamte Lotschicht hinweg einheitlich ist. Wenn das isolierende Substrat zur Wärmesenke in einer bestimmten Richtung geneigt ist, weist eine jede der Ecken der zwischengelagerten Lotschicht einen dünneren Bereich auf, so dass der Lotbruch sich von dem dünneren Abschnitt zu dem Bereich unterhalb der Halbleiterchips erstreckt.
  • Schließlich kann der in der JPA 10-189845 beschriebene Graben die Dicke der Lotschicht am Umfang erhöhen, wobei die Halbleitereinrichtung allerdings immer noch auf der Wärmesenke in einer flachen oder parallelen Weise anzubringen ist.
  • Um die vorgenannten Probleme zu lösen, ist es einer der Aspekte der Erfindung, eine Leistungs-Halbleitereinrichtung anzugeben, die einen Wärmeabstrahler mit einer Hauptoberfläche und ein auf dieser Hauptoberfläche mittels einer ersten Lotschicht gebundenes Substrat enthält. Die Leistungs-Halbleitereinrichtung enthält ebenso mindestens einen mittels einer zweiten Lotschicht auf dem isolierenden Substrat befestigten Halbleiterchip. Das isolierende Substrat hat eine Dünnschicht- und eine Dickschichtkante und ist auf die Hauptoberfläche des Wärmeabstrahlers so gebunden, dass die erste Lotschicht eine in der Richtung von der Dickschichtkante zu der Dünnschichtkante dünner werdende Dicke aufweist (T1 > T2). Der Halbleiterchip ist weiterhin auf dem isolierenden Substrat so angebracht, dass ein erster Abstand zwischen der Dickschichtkante und dem Halbleiterchip kleiner als ein zweiter Abstand zwischen der Dünnschichtkante und dem Halbleiterchip ist (L1 < L2).
  • Die Erfindung wird nachstehend und nur beispielhaft anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Zeichnungen zeigen in:
  • 1 eine Draufsicht einer ersten Ausführungsform einer erfindungsgemäßen Leistungs-Halbleitereinrichtung;
  • 2 einen Querschnitt der ersten Ausführungsform der Leistungs-Halbleitereinrichtung entlang der Linie A-A in 1;
  • 3 einen weiteren Querschnitt der ersten Ausführungsform der Leistungs-Halbleitereinrichtung entlang der Linie B-B in 1;
  • 4 eine Ansicht, bei welcher der Bereich des Lotbruches mittels einer Schraffur angedeutet ist;
  • 5 eine Draufsicht einer zweiten Ausführungsform der Leistungs-Halbleitereinrichtung;
  • 6 ein Querschnitt der zweiten Ausführungsform der Leistungs-Halbleitereinrichtung entlang der Linie A-A in 5;
  • 7 eine Ansicht, bei welcher der Bereich des Lotbruches mittels einer Schraffur angedeutet ist;
  • 8 eine Draufsicht einer dritten Ausführungsform einer Leistungs-Halbleitereinrichtung;
  • 9 einen Querschnitt der dritten Ausführungsform einer Leistungs-Halbleitereinrichtung entlang der Linie B-B aus 8; und
  • 10 eine Ansicht, bei welcher der Bereich des Lotbruches mittels einer Schraffur angedeutet ist.
  • Unter Bezugnahme auf die angefügten Figuren werden nachfolgend die Einzelheiten der erfindungsgemäßen Ausführungsformen beschrieben. Obwohl in diesen Beschreibungen aus praktischen Gründen eine richtungsanzeigende Terminologie (zum Beispiel „rechte Seite" und „linke Seite") verwendet wird, ist dies keinesfalls so zu interpretieren, dass diese Terminologie den Gültigkeitsbereich der Erfindung einschränkt.
  • Unter Bezugnahme auf die 1 bis 4 wird nachfolgend eine Leistungs-Halbleitereinrichtung entsprechend einer ersten Ausführungsform der Erfindung beschrieben. Wie in 1 dargestellt, enthält die erste Ausführungsform der Leistungs-Halbleitereinrichtung 1 ein isolierendes Substrat 10, auf welchem eine Vielzahl von bipolaren Transistoren mit isolierendem Gate (IGBTs) 11 und Freilaufdioden (FWDs) 12 mittels einer Lotschicht 14 angebracht sind (2). Eine in 1 durch eine gestrichelte Linie dargestellte Fläche 20, auf der diese Halbleiterchips angebracht sind, wird nachfolgend als ein „Die-Bondbereich" (Chipmontagebereich) bezeichnet. Ein weiterer Bereich 22, an welchem eine Vielzahl von Aluminiumdrähten verbunden bzw. gebondet werden, wird nachfolgend als „Drahtbondbereich" bezeichnet.
  • Die 2 und 3 zeigen Querschnitte entlang der Linien A-A beziehungsweise B-B in 1. Das isolierende Substrat 10 weist Vorder- und Rückverdrahtungsraster 16 bzw. 18 auf, die auf einer vorder- beziehungsweise rückseitigen Oberfläche ausgebildet sind. Das isolierende Substrat 10 weist ein Plättchen aus Aluminiumnitrit (AIN) mit einer Dicke von etwa 0,64 mm auf, und die Vorder- und Rückverdrahtungsraster 16, 18 enthalten ein Paar Kupferschichten (Cu) mit einer Dicke von ca. 0,30 mm bzw. 0,15 mm.
  • Die Leistungs-Halbleitereinrichtung 1 ist mittels einer ersten Lotschicht 40 auf einen Wärmeabstrahler 30, wie etwa eine Wärmesenke, gebondet oder geklebt. Wie oben beschrieben, ist eine Vielzahl von IGBTs 11 und FWDs 12 auf dem Vorderverdrahtungsraster 16 mittels der zweiten Lotschicht 14 angebracht. Ebenso wird eine Vielzahl von (hier nicht gezeigten) Aluminiumdrähten für die elektrischen Verbindungen zwischen den FWDs 12 und dem Drahtbondbereich 22 und zwischen den jeweiligen IGBTs 11 und der zugehörigen FWD 12 verwendet.
  • Wie in 2 erläutert, ist gemäß der ersten Ausführungsform des Leistungs-Halbleiterelementes 1 das eine im wesentlichen rechteckige Form aufweisende isolierende Substrat 10 über die Wärmesenke 30 gebondet und relativ zu einer Hauptoberfläche 32 der Wärmesenke 30 in einer Richtung geneigt, die in 1 von der Linie A-A (kürzere Seite) bezeichnet wird. In einer anderen, in 1 von der Linie B-B (längere Seite) bezeichneten Richtung ist das isolierende Substrat 10 vorzugsweise parallel zur Wärmesenke 30 gebondet, wie in 3 dargestellt. Die erste Lotschicht 40 weist somit eine Dicke auf, die entlang einer Richtung von der rechten Seite zur linken Seite in 2 abnimmt. Bei der hier beschriebenen Ausführungsform enthält das isolierende Substrat 10 eine Dickschicht- und eine Dünnschichtkante 24 bzw. 26, wobei die Kanten als den Bereichen der Lotschicht 40 benachbart definiert sind, die eine maximale und minimale Dicke T1 beziehungsweise T2 aufweisen. Damit ist das isolierende Substrat 10 der Erfindung relativ zu der Hauptoberfläche 32 der Wärmesenke 30 so geneigt, dass die erste Lotschicht 40 entlang einer Richtung von der Dickschichtkante 24 zu der Dünnschichtkante 26 dünner wird (T1 > T2).
  • Weiterhin ist erfindungsgemäß der Die-Bondbereich 20 auf dem isolierenden Substrat 10 näher zur Dickschichtkante 24 als zur Dünnschichtkante 26 angeordnet. Der Die-Bondbereich 20 der Erfindung ist somit so gesetzt, dass der erste Abstand (L1) zwischen der Dickschichtkante 24 und dem IGBT 11 kürzer als der zweite Abstand (L2) zwischen der Dünnschichtkante 26 und der FWD 12 ist (L1 < L2). Im Gegensatz dazu ist der Drahtbondbereich 22 näher zur Dünnschichtkante 26 als zur Dickschichtkante 24 angeordnet, so dass die erste Lotschicht 40 unterhalb des Drahtbondbereiches 22 vergleichsweise dünn ist.
  • Gemäß einer derart ausgeführten Leistungs-Halbleitereinrichtung 1 kann die erste Lotschicht 40 unter dem Die-Bondbereich 20 dick genug sein, um die darin auftretenden Spannungen zu absorbieren, so dass die Ausdehnung des Lotbruches vom Umfang zu dem Mittelbereich der Lotschicht 40 verhindert oder eingeschränkt wird. 4 illustriert mit einer Schraffur den Bereich der Loschicht 40, in welchem sich der Lotbruch erstreckt, nachdem die Leistungs-Halbleitereinrichtung 1 einer festgelegten Zahl von thermischen Schocks ausgesetzt wurde. Wie gezeigt ist, erstreckt sich der Lotbruch von dem der Dünnschichtkante 26 benachbarten Umfang durch die Lotschicht 40 unterhalb des Drahtbondbereiches 22, nicht jedoch durch die Lotschicht 40 unterhalb des Die-Bondbereiches 20. Somit können die Halbleiterchips 11, 12 über die Lotschicht 40 thermisch wirksam abstrahlen. Eine Leistungs-Halbleitereinrichtung mit einer verbesserten Betriebssicherheit gegenüber thermischen Schocks kann also erfindungsgemäß realisiert werden.
  • Weil weiterhin die Ausdehnung des Lotbruches unter dem Die-Bondbereich 20 vermieden werden kann, sind die Halbleiterchips 11, 12 der ersten Ausführungsform näher zur Dickschichtkante des isolierenden Substrates 10 hin angeordnet, als bei einer konventionellen Leistungs-Halbleitereinrichtung. Entsprechend der ersten Ausführungsform kann mit anderen Worten der erste Abstand (L1) zwischen der Dickschichtkante 24 und dem IGBT 11 kürzer sein als nach dem Stand der Technik und somit die Größe und/oder Konfiguration der Leistungs-Halbleitereinrichtung 1 reduziert werden.
  • Im Folgenden werden einige Herstellungsvorgänge der Leistungs-Halbleitereinrichtung 1 nach der ersten Ausführungsform beschrieben.
  • Als Erstes werden die Vorder- und Rückverdrahtungsraster 16, 18 auf den vorder- und rückseitigen Oberflächen des isolierenden Substrates 10 ausgeformt. Beim Ausformen der Rückverdrahtungsraster 18 wird ein Paar von hervorstehenden Elementen 50 in der Nähe der Dickschichtkante 24 angebracht, die vorzugsweise aus dem gleichen Material wie das Rückverdrahtungsraster 18 bestehen.
  • Dann werden die Halbleiterchips 11, 12 auf das Vorderverdrahtungsraster 16 mittels der zweiten Lotschicht 14 angebracht.
  • Der Wärmeabstrahler (Wärmesenke) 30 wird vorbereitet und auf der Hauptoberfläche 32 mit einer Lötpaste versehen. Schließlich wird das isolierende Substrat 10 auf der Lötpaste so positioniert, dass dieses relativ zur Wärmesenke 30 geneigt ist und dann mittels eines Reflow-Schrittes (Aufschmelzlöten) darauf gebondet. Das gegenüber der Wärmesenke 30 hervorstehende Element 50 sichert das geneigte Bonden des isolierenden Substrates relativ zu der Wärmesenke 30.
  • An Stelle des hervorstehenden Elementes 50, das sich auf dem Rückverdrahtungsraster 18 erstreckt, kann ein Paar von beulenförmigen Elementen aus Aluminium auf der Wärmesenke 30 ausgebildet sein, die sich daraus erstrecken. Sowohl die hervorstehenden Elemente als auch die beulenförmigen Elemente dienen als Abstandshalter zwischen dem isolierenden Substrat 10 und der Wärmesenke 30, wobei dadurch das geneigte Bonden des isolierenden Substrates 10 relativ zur Wärmesenke 30 gesichert ist.
  • Alternativ dazu kann das geneigte Bonden durch ein gezielten Drücken auf das isolierende Substrat 10 im Bereich des Drahtbondbereiches 22 in Richtung der Wärmesenke 30 verwirklicht werden, ohne Beabstandungselemente anzubringen. In diesem Fall kann der Schritt entfallen, Beabstandungselemente auszubilden.
  • Obwohl oben beschrieben wurde, dass zwei Beabstandungselemente (das hervorstehende Element und das beulenförmige Element) 50 in der Nähe der Dickschichtkante 24 angeordnet sind, können drei oder auch mehr Beabstandungselemente 50 in deren Nähe angeordnet sein. Obwohl entsprechend der vorhergehenden Beschreibung die Beabstandungselemente nur in der Nähe der Dickschichtkante 24 angeordnet sind, können andere Beabstandungselemente 52 auch in der Nähe der Dünnschichtkante 26 ausgebildet sein. In diesem Fall, bei dem weitere Beabstandungselemente 52 vorgesehen sind, weisen sowohl die Beabstandungselemente 50 als auch die Beabstandungselemente 52 solche Höhen auf, das sie ein geneigtes Bonden des isolierenden Substrates 10 relativ zu der Wärmesenke 30 sichern.
  • Wie bereits beschrieben, kann die Dicke der Lotschicht 40 nur schwer so eingestellt werden, dass sie über das gesamte isolierende Substrat 10 hinweg einheitlich ist. Allerdings ist relativ leicht sicherzustellen, dass das geneigte Bonden des isolierenden Substrates 10 relativ zur Wärmesenke 30 so ausgeführt ist, dass die Lotschicht 40 allmählich dünner wird. Die Genauigkeit beim Bonden, die für die Erfindung benötigt wird, ist somit geringer als nach dem Stand der Technik. Die Beabstandungselemente 50 der hier gezeigten Erfindung haben mit anderen Worten eine einfachere Struktur als ein oben erwähnter, nach dem Stand der Technik offenbarter umlaufender Graben. Somit kann bei vertretbaren Kosten eine Leistungs-Halbleitereinrichtung mit einer verbesserten Betriebssicherheit gegenüber thermischen Schocks hergestellt werden.
  • Erfindungsgemäß ist das isolierende Substrat relativ zur Wärmesenke 30 gezielt geneigt und die Neigungsrichtung ist genau so eingestellt, dass der Die-Bondbereich 20 des isolierenden Substrates 10 oberhalb einer dickeren Lotschicht 40 zu liegen kommt als diejenige, über welcher der Drahtbondbereich angeordnet ist.
  • Schließlich wird darauf hingewiesen, dass der Halbleiterchip, welche der Dickschichtkante 24 benachbart ist, als der eine größere Wärmemenge als die FWD 12 erzeugende IGTB 11 beschrieben wurde, wobei die FWD 12 allerdings durchaus auch der Dickschichtkante 24 benachbart angeordnet sein kann.
  • Unter Bezugnahme auf die 5 bis 7 wird eine weitere Leistungs-Halbleitereinrichtung entsprechend einer zweiten Ausführungsform der Erfindung beschrieben. Die Leistungs-Halbleitereinrichtung 2 der zweiten Ausführungsform weist eine der ersten Ausführungsform sehr ähnliche Struktur mit dem Unterschied auf, dass diese zur Verwendung eines Antriebs eines Dreiphasenmotors verwendet wird und die zu jeder Phase (U-, V- und W-Phase) entsprechenden IGBTs 11 und die FWD 12 enthält. Eine doppelte Beschreibung für die gleiche Struktur wird daher bei der zweiten Ausführungsform weggelassen.
  • Wie in 6 gezeigt, ist entsprechend der Leistungs-Halbleitereinrichtung 2 der zweiten Ausführungsform das eine im wesentlichen rechteckige Konfiguration aufweisende isolierende Substrat 10 ebenso in eine durch die in 5 von der Linie A-A (kürzere Seite) bezeichnete Richtung relativ zu einer Hauptoberfläche 32 der Wärmesenke 30 geneigt. Die Dickschicht- und Dünnschichtkanten 24, 26 werden von einem Paar gegenüberliegender längerer Seitenoberflächen gebildet, die sich im Wesentlichen parallel zueinander erstrecken. Das isolierende Substrat 10 der zweiten Ausführungsform ist somit relativ zur Hauptoberfläche 32 der Wärmesenke 30 geneigt, so dass die erste Lotschicht 40 entlang einer Richtung von der Dickschichtkante 24 zur Dünnschichtkante 26 dünner wird (T1 > T2).
  • Ebenso ist der Die-Bondbereich 20 des isolierenden Substrates 10 näher zur Dickschichtkante 24 als zur Dünnschichtkante 26 hin angeordnet. Daher ist der Die-Bondbereich 24 der Erfindung so gesetzt, das der erste Abstand (L1) zwischen der Dickschichtkante 24 und dem IGBT 11 kürzer als der zweite Abstand (L2) zwischen der Dünnschichtkante 26 und der FWD 12 (L1 < L2) ist.
  • Daher kann die erste Lotschicht 40 unterhalb des Die-Bondbereiches 20 dick genug sein, um die darin auftretende Verspannung zu absorbieren. 7 zeigt mit einer Schraffur den Bereich der Lotschicht 40, in dem sich der Lotbruch erstreckt, nachdem die Leistungs-Halbleitereinrichtung 1 einer festgelegten Anzahl von thermischen Schocks ausgesetzt wurde. Die Ausdehnung des Lotbruches von dem Umfang zum mittleren Abschnitt der Lotschicht 40 wird somit verhindert oder so eingeschränkt, dass die erfindungsgemäße Leistungs-Halbleitereinrichtung mit einer verbesserten Betriebssicherheit gegenüber thermischen Schocks realisiert werden kann.
  • Weil weiterhin die Ausdehnung des Lotbruches unterhalb des Die-Bondbereiches 20 verhindert werden kann, sind die Halbleiterchips 11, 12 der zweiten Ausführungsform näher zur Dickschichtkante des isolierenden Substrates als bei konventionellen Leistungs-Halbleitereinrichtungen hin angeordnet. Die Größe und/oder Konfiguration der Leistungs-Halbleitereinrichtung 1 kann somit wesentlich reduziert werden.
  • In der Nähe der Dickschichtkante 24 angeordnete Beabstandungselemente 50, z.B. die von der Rückverdrahtungsraster 18 hervorstehenden Elemente, und beulenförmige, sich von der Wärmesenke 30 erstreckende Elemente, können zum Sichern des geneigten Bondens des isolierenden Substrates auf der Wärmesenke 30 verwendet werden. Alternativ dazu kann das geneigte Bonden durch eine gezielte Druckeinwirkung in Richtung der Wärmesenke 30 auf das isolierende Substrat im Drahtbondbereich 22 ohne ein Ausbilden von Beabstandungselementen 50 erfolgen.
  • Unter Bezugnahme auf die 8 bis 10 wird eine weitere Leistungs-Halbleitereinrichtung entsprechend einer dritten Ausführungsform der Erfindung beschrieben. Die Leistungs-Halbleitereinrichtung 3 der dritten Ausführungsform hat einen den ersten und zweiten Ausführungsformenentsprechenden Aufbau. Daher wird eine doppelte Beschreibung für gleiche Strukturen der vorhergehend beschriebenen ersten und zweiten Ausführungsformen weggelassen.
  • Wie in 9 gezeigt, ist entsprechend der Leistungs-Halbleitereinrichtung 3 der dritten Ausführungsform das eine im wesentlichen rechteckige Form aufweisende isolierende Substrat 10 ebenfalls in eine durch die in 8 von der Linie B-B (längere Seite) bezeichnete Richtung relativ zu einer Hauptoberfläche 32 der Wärmesenke 30 geneigt. Die Dickschicht- und Dünnschichtkanten 24, 26 werden von einem Paar der gegenüberliegenden kürzeren Seitenoberflächen gebildet und verlaufen im Wesentlichen parallel zueinander. Somit ist das isolierende Substrat der dritten Ausführungsform relativ zur Hauptoberfläche der Wärmesenke 30 so geneigt, dass die erste Lotschicht 40 in Richtung von der Dickschichtkante 24 zu der Dünnschichtkante 26 hin dünner wird (T1 > T2).
  • Ebenfalls ist der Die-Bondbereich 20 des isolierenden Substrates näher zur Dickschichtkante 24 als zur Dünnschichtkante 26 hin angeordnet. Der Die-Bondbereich 20 der Erfindung ist damit so ausgeführt, dass der erste Abstand (L1) zwischen der Dick schichtkante 24 und dem IGBT 11 kürzer als der zweite Abstand (L2) zwischen der Dünnschichtkante 26 und der FWD 12 ist (L1 < L2).
  • Daher kann die erste Lotschicht 40 unter dem Die-Bondbereich 20 dick genug sein, um die in ihr auftretenden Verspannungen zu absorbieren. 10 zeigt mit einer Schraffur den Bereich der Lotschicht 40, innerhalb dessen sich der Lotbruch erstreckt, nachdem die Leistungs-Halbleitereinrichtung 1 einer festgelegten Anzahl von thermischen Schocks ausgesetzt wurde. Die Ausdehnung des Lotbruches von dem Umfang zu dem Mittelbereich der Lotschicht 40 kann somit verhindert oder so eingeschränkt werden, dass die erfindungsgemäße Leistungs-Halbleitereinrichtung eine verbesserte Betriebssicherheit gegenüber thermischen Schocks verwirklichen kann.
  • Weil weiterhin die Ausdehnung des Lotbruches unter dem Die-Bondbereich 20 verhindert werden kann, sind die Halbleiterchips 11, 12 der dritten Ausführungsform näher als bei der konventionellen Leistungs-Halbleitereinrichtung zur Dickschichtkante des isolierenden Substrates hin angeordnet. Die Größe und/oder Konfiguration der Leistungs-Halbleitereinrichtung 1 kann somit wesentlich reduziert werden.
  • In vergleichbarer Weise können die in der Nähe der Dickschichtkante 24 angeordneten Beabstandungselemente 50, wie zum Beispiel die hervorstehenden Elemente, die sich von dem Rückverdrahtungsraster 18 erstrecken, und die beulenförmigen Elemente, die sich von der Wärmesenke erstrecken, zum Sichern des geneigten Bondens des isolierenden Substrates 10 relativ zur Wärmesenke 30 verwendet werden. Alternativ dazu kann das geneigte Bonden durch eine gezielte Druckeinwirkung auf das isolierende Substrat im Gebiet der Plättchenbondfläche 22 in Richtung der Wärmesenke 30 erfolgen, ohne Beabstandungselemente 50 vorsehen zu müssen.

Claims (10)

  1. Leistungs-Halbleitereinrichtung, welche folgendes aufweist: – einen Wärmeabstrahler (30), der eine Hauptoberfläche (32) hat; – ein auf der Hauptoberfläche (32) des Wärmeabstrahlers (30) mittels einer ersten Lotschicht (40) gebondetes isolierendes Substrat (10); und – mindestens einen, auf dem isolierenden Substrat (10) mittels einer zweiten Lotschicht (14) angebrachten Halbleiterchip (11; 12); wobei das isolierende Substrat (10) eine Dünnschichtkante (26) und eine Dickschichtkante (24) aufweist und auf der Hauptoberfläche (32) des Wärmeabstrahlers (30) so gebondet ist, dass die erste Lotschicht (40) eine entlang einer Richtung von der Dickschichtkante (24) zur Dünnschichtkante (26) abnehmende Dicke hat; und wobei der Halbleiterchip (11; 12) so auf dem isolierenden Träger (10) angebracht ist, dass ein erster Abstand (L1) zwischen der Dickschichtkante (24) und dem Halbleiterchip (11; 12) kleiner als ein zweiter Abstand (L2) zwischen der Dünnschichtkante (26) und dem Halbleiterchip (11; 12) ist.
  2. Leistungs-Halbleitereinrichtung nach Anspruch 1, wobei eine Vielzahl von Halbleiterchips (11; 12) auf dem isolierenden Substrat (10) angebracht sind; und wobei der erste Abstand zwischen der Dickschichtkante (24) und dem einen der Dickschichtkante (24) am nächsten liegenden Halbleiterchip (11; 12) kleiner als der zweite Abstand zwischen der Dünnschichtkante (26) und dem einen der Dünnschichtkante (26) am nächsten liegenden Halbleiterchip (11; 12) ist.
  3. Leistungs-Halbleitereinrichtung nach Anspruch 1 oder 2, welche weiterhin ein zwischen den Wärmeabstrahler (30) und das isolierende Substrat (10) zwischengeschobenen und in der Nähe der Dickschichtkante (24) angeordnetes Beabstandungselement (50) aufweist.
  4. Leistungs-Halbleitereinrichtung nach Anspruch 3, wobei das Beabstandungselement (50) ein hervorstehendes Element (50) ist, welches sich von dem isolierenden Substrat (10) erstreckt.
  5. Leistungs-Halbleitereinrichtung nach Anspruch 3, wobei das Beabstandungselement (50) ein beulenförmiges Element (50) ist, welches sich von dem Wärmeabstrahler (30) erstreckt.
  6. Leistungs-Halbleitereinrichtung nach Anspruch 1, welches weiterhin einen ersten und zweiten Halbleiterchip (11, 12) aufweist, wobei der erste Abstand (L1) zwischen der Dickschichtkante (24) und dem ersten Halbleiterchip (11) kleiner als der zweite Abstand (L2) zwischen der Dünnschichtkante (26) und dem zweiten Halbleiterchip (12) ist.
  7. Leistungs-Halbleitereinrichtung nach Anspruch 6, wobei die von dem ersten Halbleiterchip (11) erzeugte Wärmemenge größer als die von dem zweiten Halbleiterchip (12) erzeugte Wärmemenge ist.
  8. Leistungs-Halbleitereinrichtung nach Anspruch 6 oder 7, wobei der erste und zweite Halbleiterchip einen bipolaren Transistor mit isolierendem Gate (11) bzw. eine Freilaufdiode (12) enthält.
  9. Leistungs-Halbleitereinrichtung nach einem der Ansprüche 1 bis 8, wobei das isolierende Substrat (10) einen darauf befindlichen und zur Dünnschichtkante (26) benachbarten Drahtbondbereich (22) aufweist.
  10. Leistungs-Halbleitereinrichtung nach einem der Ansprüche 1 bis 9, – wobei das isolierende Substrat (10) ein Paar gegenüberliegender, sich im wesentlichen zueinander parallel erstreckender Seitenoberflächen (24, 26) aufweist; und – wobei die gegenüberliegenden Seitenoberflächen die Dünnschicht- und Dickschichtkanten (26, 24) bilden.
DE10339239A 2003-01-23 2003-08-26 Leistungs-Halbleitereinrichtung Withdrawn DE10339239A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003014633A JP2004228352A (ja) 2003-01-23 2003-01-23 電力半導体装置
JP2003-014633 2003-01-23

Publications (1)

Publication Number Publication Date
DE10339239A1 true DE10339239A1 (de) 2004-08-05

Family

ID=32677542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339239A Withdrawn DE10339239A1 (de) 2003-01-23 2003-08-26 Leistungs-Halbleitereinrichtung

Country Status (3)

Country Link
US (1) US6762491B1 (de)
JP (1) JP2004228352A (de)
DE (1) DE10339239A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560644B2 (ja) * 2005-08-12 2010-10-13 Ｄｏｗａメタルテック株式会社 はんだ引けを改善した半導体基板用放熱板
EP1936683A1 (de) * 2006-12-22 2008-06-25 ABB Technology AG Bodenplatte für eine Wärmesenke und elektronische Vorrichtung mit einer Bodenplatte
JP5509461B2 (ja) * 2008-12-25 2014-06-04 三菱電機株式会社 パワー半導体装置およびその製造方法
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
GB201701173D0 (en) * 2017-01-24 2017-03-08 Element Six Tech Ltd Synthetic diamond plates
JP7282048B2 (ja) * 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法
JP7356402B2 (ja) 2020-05-18 2023-10-04 日立Astemo株式会社 パワーモジュール
WO2023209766A1 (ja) * 2022-04-25 2023-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP4280271A1 (de) * 2022-05-16 2023-11-22 Infineon Technologies AG Leistungshalbleitermodulanordnung und verfahren zur herstellung davon

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
JPS55121654A (en) * 1979-03-13 1980-09-18 Toshiba Corp Compression bonded semiconductor device
JPS55143042A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
JPS5780747A (en) 1980-11-07 1982-05-20 Toshiba Corp Semiconductor device
JPS5899172A (ja) * 1981-12-07 1983-06-13 株式会社日立製作所 電気絶縁基板
US4482913A (en) * 1982-02-24 1984-11-13 Westinghouse Electric Corp. Semiconductor device soldered to a graphite substrate
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JP3157362B2 (ja) * 1993-09-03 2001-04-16 株式会社東芝 半導体装置
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
JPH1050928A (ja) 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10189845A (ja) 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP3139426B2 (ja) * 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
EP1104025B1 (de) * 1999-05-11 2007-12-12 Mitsubishi Denki Kabushiki Kaisha Halbleitervorrichtung
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2004228352A (ja) 2004-08-12
US6762491B1 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE10322745B4 (de) Leistungshalbleiter-Bauelement mit hoher Abstrahlungseffizienz
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102009061178B3 (de) Leistungshalbleitervorrichtung
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE102015207226A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102012206596A1 (de) Halbleitervorrichtung
DE10310809A1 (de) Leistungshalbleitereinrichtung
DE102015215133B4 (de) Halbleitervorrichtung
DE102014118836A1 (de) Halbleiterbauteil
DE102019115513B4 (de) Halbleitervorrichtung
DE112016006332T5 (de) Leistungsmodul
DE102007017733B4 (de) Kühlmechanismus für Stapelchip-Packung und Verfahren zur Herstellung einer Stapelchip-Packung, die diesen enthält
DE112019006032T5 (de) Halbleiterbauteil
DE112019000184T5 (de) Halbleitervorrichtung
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE102017207727B4 (de) Halbleiteranordnung
DE10339239A1 (de) Leistungs-Halbleitereinrichtung
DE112018001769T5 (de) Leistungsmodul und herstellungsverfahren des leistungsmoduls
DE112017008226T5 (de) Halbleitervorrichtung
DE19618976A1 (de) Mit Harz abgedichtete Halbleitervorrichtung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102015223300A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal