DE19618976A1 - Mit Harz abgedichtete Halbleitervorrichtung - Google Patents

Mit Harz abgedichtete Halbleitervorrichtung

Info

Publication number
DE19618976A1
DE19618976A1 DE19618976A DE19618976A DE19618976A1 DE 19618976 A1 DE19618976 A1 DE 19618976A1 DE 19618976 A DE19618976 A DE 19618976A DE 19618976 A DE19618976 A DE 19618976A DE 19618976 A1 DE19618976 A1 DE 19618976A1
Authority
DE
Germany
Prior art keywords
island
semiconductor element
resin
holes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19618976A
Other languages
English (en)
Other versions
DE19618976C2 (de
Inventor
Ryuichiro Mori
Shunichi Abe
Tatsuhiko Akiyama
Michitaka Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19618976A1 publication Critical patent/DE19618976A1/de
Application granted granted Critical
Publication of DE19618976C2 publication Critical patent/DE19618976C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

Die vorliegende Erfindung betrifft eine mit Harz abgedichtete Halbleitervorrichtung, bei der das Halbleiterelement an einer Insel eines Leitungsrahmens angebracht ist, und diese mittels eines Harzes abgedichtet sind.
Bei einer herkömmlichen, mit Harz abgedichteten Halbleiter­ vorrichtung wirft das Auftreten eines Gehäuserisses das durch Ablösen einer aus Metall hergestellten Insel und einem Ab­ dichtharz verursacht wird, ein ernsthaftes Problem auf. Des­ halb wurden herkömmlicherweise verschiedene Vorschläge in die Praxis umgesetzt, um den Gehäuseriß zu verhindern. Fig. 4 zeigt ein Beispiel davon, bei dem das Bezugszeichen 1 eine Insel eines Leitungsrahmens bezeichnet, das Bezugszeichen 2 ein Halbleiterelement bezeichnet, das Bezugszeichen 3 ein Lötmittel zum Verbinden des Halbleiterelements 2 mit der In­ sel 1 bezeichnet und das Bezugszeichen 4 eine Anzahl von auf der Rückseite der Insel 1 ausgebildeten Vertiefungen bezeich­ net. In dem Beispiel von Fig. 4 wird ein Verankerungseffekt mit Bezug auf ein Abdichtharz (nicht gezeigt) durch eine An­ zahl von Vertiefungen 4 erzeugt, wodurch es erheblich schwie­ rig wird, das Ablösen des Abdichtharzes von der Insel 1 zu bewirken, und Gehäuserisse in einem gewissen Ausmaß verhin­ dert werden können. Bei dieser Halbleitervorrichtung kann je­ doch die Ausbildung von Vertiefungen 4 nur durch ein Ätzver­ fahren durchgeführt werden, und dementsprechend werden die Herstellungskosten des Leitungsrahmens, einschließlich der Insel 1, erhöht.
Deshalb wurde herkömmlicherweise eine Halbleitervorrichtung wie in Fig. 5 gezeigt vorgeschlagen, bei der ein Veranke­ rungseffekt zwischen der Insel 1 und einem Abdichtharz (nicht gezeigt) durch die Ausbildung einer Vielzahl von Durchgangs­ löchern 5 an der Insel l erzielt wird (beispielsweise unge­ prüfte japanische Patentveröffentlichung 104459/1981, unge­ prüfte japanische Patentveröffentlichung 249341/1988, unge­ prüfte japanische Patentveröffentlichung 246359/1990 und der­ gleichen). Bei der Halbleitervorrichtung, bei der die Viel­ zahl von Durchgangslöchern 5 an der Insel 1 ausgebildet ist, kann die Ausbildung dieser Durchgangslöcher 5 mittels eines Stanzverfahrens durchgeführt werden und deshalb kann der Lei­ tungsrahmen zu geringen Kosten hergestellt werden.
Bei einer solchen herkömmlichen Halbleitervorrichtung sinkt jedoch, wenn ein Pastenmaterial 6 oder Lötmittel als Material zum Verbinden des Halbleiterelements 2 mit der Insel 1 ver­ wendet wird, wie dies in Fig. 5 gezeigt ist, das Pastenmate­ rial 6 oder Lötmittel in die Durchgangslöcher 5 der Insel 1 und das Abdichtharz füllt die Durchgangslöcher 5 nicht auf. Folglich kann der Verankerungseffekt mittels der Durchgangs­ löcher 5 nicht erzielt werden.
Des weiteren ist eine Halbleitervorrichtung bekannt, bei der die Durchgangslöcher 5 nur an den Umfangsbereichen der Insel 1 ausgebildet sind, wo das Halbleiterelement 2 nicht ange­ bracht wird, um zu verhindern, daß das vorstehend erwähnte Pastenmaterial 6 oder Lötmittel in die Durchgangslöcher 5 der Insel 1 eindringt. Bei einer solchen Halbleitervorrichtung sind die Durchgangslöcher jedoch nicht an einem Bereich der Insel 1 ausgebildet, der der Rückseite des Halbleiterelements 2 entspricht, und folglich wird wahrscheinlich ein Ablösen zwischen dem Bereich der Insel 1, in dem die keine Durch­ gangslöcher ausgebildet sind, und dem Abdichtharz bewirkt.
Des weiteren ist eine herkömmliche Halbleitervorrichtung be­ kannt, bei der das Pastenmaterial 6 oder das Lötmittel daran gehindert wird, in die Durchgangslöcher zu dringen, indem die Durchgangslöcher 5 an der Insel 1 ausgebildet werden, indem vergleichsweise breite gegenseitige Abstände dazwischen si­ chergestellt werden und indem das Pastenmaterial 6 oder Löt­ mittel in die Räume der sichergestellten Abstände dringt. Bei einer solchen Halbleitervorrichtung ist es jedoch notwendig, vergleichsweise breite Abstände zwischen den Durchgangslö­ chern 5 vorzusehen, und dementsprechend wird die Anzahl der Durchgangslöcher 5 verringert und es wird wahrscheinlich das Ablösen des Abdichtharzes von der Insel 1 bewirkt. Außerdem wird das Abdichtharz, das in die Durchgangslöcher 5 eingetre­ ten ist, in direkten Kontakt mit der Rückseite des Halblei­ terelements 2 gebracht und deshalb wird wahrscheinlich das Ablösen des Abdichtharzes von der Rückseite des Halbleiter­ elements 2 bewirkt, was zu dem leichten Auftreten von Gehäuserissen führt.
Die vorliegende Erfindung wurde angesichts der Probleme der herkömmlichen Technologien geschaffen, und es ist eine Auf­ gabe der vorliegenden Erfindung, eine mit Harz abgedichtete Halbleitervorrichtung zu schaffen, die das Auftreten von Ge­ häuserissen verhindern kann und die Herstellungskosten preis­ wert gestaltet.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine mit Harz abgedichtete Halbleitervorrichtung geschaffen, umfassend:
einen Leitungsrahmen mit einer Insel,
ein an der Insel angebrachtes Halbleiterelement,
wobei der Leitungsrahmen und das Halbleiterelement durch ein Harz abgedichtet sind, und
wobei eine Vielzahl von Durchgangslöchern an einem Bereich der Insel ausgebildet ist, an dem das Halbleiterelement ange­ bracht ist, und das Halbleiterelement mit der Insel durch ein aus einem Harz hergestelltes Folienmaterial verbunden ist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist eine mit Harz abgedichtete Halbleitervorrichtung gemäß dem ersten Aspekt geschaffen, wobei das Folienmaterial derart ausgebildet ist, daß eine erste Abmessung jeder Seite des Fo­ lienmaterials um mindestens 0,5 mm oder mehr kürzer ist als eine zweite Abmessung jeder Seite des Halbleiterelements.
Gemäß einem dritten Aspekt der vorliegenden Erfindung wird eine mit Harz abgedichtete Halbleitervorrichtung gemäß dem ersten Aspekt oder dem zweiten Aspekt geschaffen, wobei die Vielzahl von Durchgangslöchern derart ausgebildet ist, daß die Vielzahl von Durchgangslöchern nahe zueinander angeordnet wird, wodurch die gegenseitigen Abstände dazwischen minde­ stens 1,0 mm oder weniger betragen.
Gemäß einem vierten Aspekt der vorliegenden Erfindung ist eine mit Harz abgedichtete Halbleitervorrichtung gemäß dem ersten Aspekt, dem zweiten Aspekt und/oder dem dritten Aspekt geschaffen, wobei der Elastizitätsmodul des Folienmaterials 10 MPa oder weniger bei einer Temperatur von 200°C beträgt.
Bei der mit Harz abgedichteten Halbleitervorrichtung gemäß der vorliegenden Erfindung wird das Verbinden des Halbleiter­ elements mit der Insel durch das aus Harz hergestellte Folienmaterial bewirkt. Deshalb tritt das Pastenmaterial oder Lötmittel nicht in die Durchgangslöcher wie bei den herkömm­ lichen Technologien, selbst wenn eine Anzahl von Durchgangs­ löchern in der Insel sehr dicht mit einem engen Zwischenraum ausgebildet wird. Deshalb kann das Auftreten von Gehäuse­ rissen begrenzt werden, indem das Ablösen des Abdichtharzes von der Insel auf ein Minimum herabgesetzt wird, da eine Anzahl von Durchgangslöchern sehr dicht an der Insel ausgebildet werden kann. Außerdem ist das Folienmaterial zwischen dem Halbleiterelement und der Insel angeordnet, und deshalb gibt es kein leichteres Ablösen zwischen den beiden wie bei der herkömmlichen Technologie, bei der die Rückseite des Halbleiterelements und das Abdichtharz in direkten Kontakt miteinander gebracht werden. Außerdem ist das zwischen dem Halbleiterelement und der Insel angeordnete Folienmaterial aus einem Harz hergestellt und dementsprechend wird die Grenzflächenhaftkraft zwischen dem Folienmaterial und dem Abdichtharz erhöht und das Auftreten von Ablösen zwischen den beiden wird beträchtlich verringert, wodurch Gehäuserisse beträchtlich verringert werden. Außerdem sind anstelle von Vertiefungen die Durchgangslöchern an der Insel ausgebildet, und deshalb kann die Insel (der Leitungsrahmen) durch ein Stanzverfahren mit geringen Kosten hergestellt werden.
Des weiteren ist erfindungsgemäß die Abmessung jeder Seite des Folienmaterials um mindestens 0,5 mm oder mehr kürzer ausgebildet als die Abmessung jeder Seite des Halbleiterele­ ments, wodurch verhindert wird, daß ein Bereich (Randbereich) des Folienmaterials, das von einer Fläche davon vorsteht, die mit dem Halbleiterelement verbunden ist, sich von der Insel ablöst und die Verbindungsleistung zwischen der Insel und dem Halbleiterelement verschlechtert wird.
Desweiteren wird erfindungsgemäß die Reihe der Vielzahl von Durchgangslöchern sehr dicht ausgebildet, indem sie nahe zu­ einander derart angeordnet werden, daß die gegenseitigen Ab­ stände mindestens 1,0 mm oder weniger betragen, wodurch die Verankerungswirkung durch die Durchgangslöcher verbessert wird und das Ablösen des Abdichtharzes von der Insel verhin­ dert werden kann selbst wenn das Abdichtharz feucht wird.
Desweiteren beträgt der Elastizitätsmodul erfindungsgemäß 10 MPa oder weniger bei einer Temperatur von 200°C, wodurch ein Unterschied zwischen dem Wärmeausdehnungskoeffizienten des Halbleiterelements einer Siliciumgruppe und dem Wärmeausdeh­ nungskoeffizienten der aus einer Kupfergruppenlegierung her­ gestellten Insel durch das Folienmaterial absorbiert werden kann und das Auftreten von eines Verwerfens, das bei der her­ kömmlichen Halbleitervorrichtung durch den Unterschied zwi­ schen den Wärmeausdehnungskoeffizienten des Halbleiterele­ ments und der Insel verursacht wird, verhindert wird.
Fig. 1 ist eine Draufsicht, die eine Insel einer mit Harz ab­ gedichteten Halbleitervorrichtung gemäß einer erfindungsge­ mäßen Ausführungsform zeigt.
Fig. 2 ist ein Schnitt durch die mit Harz abgedichtete Halb­ leitervorrichtung gemäß der Ausführungsform.
Fig. 3 ist ein Schnitt, um den Nachteil bei derjenigen mit Harz abgedichteten Halbleitervorrichtung gemäß der Erfindung zu erklären, bei der eine Abmessung jeder Seite eines Folien­ materials größer als die Abmessung jeder Seite eines Halblei­ terelements gemacht wird.
Fig. 4 ist ein Schnitt durch eine herkömmliche, mit Harz ab­ gedichtete Halbleitervorrichtung mit einer Insel, in der Ver­ tiefungen ausgebildet sind, und
Fig. 5 ist ein Schnitt durch eine herkömmliche, mit Harz ab­ gedichtete Halbleitervorrichtung mit einer Insel, in der Durchgangslöcher ausgebildet sind.
Die erfindungsgemäßen Ausführungsformen werden unter Bezug­ nahme auf die Zeichnungen erklärt. Fig. 1 ist eine Drauf­ sicht, die eine Insel einer mit Harz abgedichteten Halblei­ tervorrichtung zum Anbringen eines Halbleiterelements gemäß der Ausführungsform zeigt, und Fig. 2 ist ein Schnitt, der ein Beispiel zeigt, bei dem das Halbleiterelement mit der In­ sel von Fig. 1 verbunden ist. In Fig. 1 und Fig. 2 bezeichnet das Bezugszeichen 2 ein Halbleiterelement, das Bezugszeichen 11 bezeichnet eine Insel und das Bezugszeichen 15 bezeichnet Durchgangslöcher. Wie in Fig. 2 gezeigt, sind das Halbleiter­ element 2 und die Insel 11 bei der Ausführungsform durch ein aus einem Harz hergestelltes Folienmaterial 12 verbunden, das eine flache Oberfläche und eine gleichmäßige Dicke aufweist.
Bei dieser Ausführungsform wird beispielsweise das folgende Folienmaterial 12 verwendet. D.h. die Dicke des Folienmateri­ als 12 in Fig. 2 beträgt etwa 25 µm und das Material ist elektrisch nicht leitend, obgleich es einen Silberfüllstoff enthält. Das Folienmaterial 12 hat einen Einschichtenaufbau, weist eine wärmehärtbare Eigenschaft auf und weist an der Oberfläche und der Rückseite der Folie eine Verbindungseigen­ schaft auf. Beim Schmelzverbinden des Halbleiterelements 2 mit dem Folienmaterial 12 wird das Folienmaterial 12 auf etwa 230°C erhitzt und durch eine Last von etwa 50 g gepreßt, wo­ durch die Verbindung sichergestellt wird. Als anderes Folienmaterial 12 als das des vorstehenden Beispiels können ein Material, das eine elektrische Leitfähigkeit durch Erhö­ hen des Gehalts an Silberfüllstoff liefert, ein Material mit einer Dreischichtenstruktur und nicht der Einschichtenstruk­ tur, bei dem Verbindungsschichten auf beiden Oberflächen ei­ nes Basismaterials vorgesehen sind, ein Material mit einer Harzkomponente mit einer thermoplastischen Eigenschaft und keiner wärmehärtbaren Eigenschaft und dergleichen verwendet werden. Außerdem kann bei der Ausführungsform als vorstehend erwähntes Folienmaterial 12 beispielsweise eine leitfähige Verbindungsfolie für das Schmelzverbinden verwendet, die sich für die Durchführung einer Wärmebehandlung beim Verbinden bei vergleichsweise niedrigen Temperaturen eignet, wie bei einer herkömmlichen Silberpaste, die in der ungeprüften japanischen Patentveröffentlichung 145639/1994 offenbart ist.
Bei der in Fig. 2 gezeigten Ausführungsform ist auch eine Länge l jeder Seite des Folienmaterials 12 kleiner als eine Länge L jeder Seite des Halbleiterelements 2 ausgebildet. Der Grund hierfür ist, daß, wenn die Länge jeder Seite des Folienmaterials 12 größer ist als diejenige des Halbleiter­ elements 2, wie in Fig. 3 gezeigt, Bereiche 12a des Filmmate­ rials 12, die von der Verbindungsfläche des Halbleiterele­ ments 2 vorstehen, sich von der Insel 11 ablösen, und die Verbindungsleistung des Halbleiterelements 2 und der Insel 11 verschlechtert ist. Bei der Ausführungsform beträgt normaler­ weise die Positioniergenauigkeit des Halbleiterelements 2 ± 0,1 mm und die Positioniergenauigkeit des Folienmaterials 12 etwa ± 0,22 mm. Deshalb wird eine relative Verlagerung von (0,1²+0,2²)1/2 = 0,22 mm an einer Seite verursacht, und dementsprechend kann die Länge jeder Seite des Folienma­ terials 12 um 0,5 mm (< 0,22 mm×2) oder mehr auf beiden Sei­ ten kleiner gemacht werden als die Länge jeder Seite des Halbleiterelements 2.
Des weiteren beträgt bei der Ausführungsform der Abstand d (siehe Fig. 1) zwischen den Durchgangslöcher 15 1,0 mm oder weniger. Falls der Abstand d größer als 1,0 mm ist, kann, wenn ein Benutzer die Halbleitervorrichtung an einem Substrat anbringt, falls das Abdichtharz feucht wird, sich das Ab­ dichtharz von der Rückseite der Insel 11 ablösen, und ein Ge­ häuseriß kann verursacht werden.
Außerdem beträgt bei der Ausführungsform der Durchmesser D (siehe Fig. 1) der Durchgangslöcher 15 1,0 mm oder weniger. Wenn der Durchmesser D größer als 1,0 mm ist, hängt das Folienmaterial 12 in den Durchgangslöchern 15 nach unten und Luftblasen treten zwischen dem Folienmaterial 12 und das Halbleiterelement 2 ein.
Des weiteren unterscheiden sich bei der Ausführungsform in dem Fall, in dem die Insel 11 insbesondere aus einer Kupfer­ gruppenlegierung hergestellt ist, der Wärmeausdehnungskoeffi­ zient (etwa 3,5 × 10-6 1/°C) des Siliciums des Halbleiterele­ ments 2 und der Wärmeausdehnungskoeffizient (etwa 17 × 10-6 1/°C) einer den Leitungsrahmen bildenden Kupferlegierung be­ trächtlich voneinander und können deshalb ein Verwerfen auf­ grund einer Temperaturänderung nach dem Verbinden bewirken (siehe beispielsweise Fig. 5 der geprüften japanischen Pa­ tentveröffentlichung 79173/1993). Um das Auftreten eines Ver­ werfens zu verhindern, ist das Folienmaterial 12 bei der Aus­ führungsform derart ausgebildet, daß sein Elastizitätsmodul 10 MPa oder weniger bei einer hohen Temperatur von 200°C be­ trägt. Wie in Tabelle 1 gezeigt, absorbiert das Folienmate­ rial 12, wenn der Elastizitätsmodul bei einer hohen Tempera­ tur (200°C) 10 MPa oder weniger beträgt, den Unterschied der Wärmeausdehnungskoeffizienten des Siliciums und einer Kupfer­ gruppenlegierung, und deshalb kann das Verwerfen der Halblei­ tervorrichtung, das von einer Temperaturänderung nach dem Verbinden verursacht wird, verhindert werden.
Tabelle 1
Wie vorstehend angegeben, werden erfindungsgemäß Durchgangs­ löcher über der gesamten Fläche einer Insel sehr dicht (mit einem engen Abstand) vorgesehen, und ein Halbleiterelement und die Insel werden durch ein aus einem Harz hergestelltes Folienmaterial verbunden. Deshalb kann die Insel (Leitungsrahmen) durch ein Stanzverfahren zu geringen Kosten hergestellt werden, und außerdem kann eine mit Harz abgedich­ tete Halbleitervorrichtung, die Gehäuserissen gegenüber be­ ständig ist, geschaffen werden.
Außerdem wird dadurch, daß eine Abmessung jeder Seite des Fo­ lienmaterials um mindestens 0,5 mm oder mehr kürzer als eine Abmessung jeder Seite des Halbleiterelements gemacht wird, verhindert, daß sich ein Bereich des Folienmaterials, der von einer Verbindungsfläche des Halbleiterelements hervorsteht, ablöst und die Verbindungsleistung des Halbleiterelements und der Insel verschlechtert wird.
Außerdem ist eine Reihe einer Vielzahl von Durchgangslöchern sehr dicht ausgebildet, indem sie nahe zueinander angeordnet werden, wobei die gegenseitigen Abstände mindestens 1,0 mm oder weniger betragen, wodurch der Verankerungseffekt durch die Durchgangslöcher verbessert wird und ein Ablösen des Ab­ dichtharzes von der Insel verhindert werden kann, selbst wenn das Abdichtharz feucht wird.
Außerdem absorbiert das Folienmaterial 12 den Unterschied zwischen dem Wärmeausdehnungskoeffizienten des Halbleiterele­ ments und dem Wärmeausdehnungskoeffizienten der Insel einer Kupfergruppenlegierung, indem der Elastizitätsmodul des Folienmaterials bei einer Temperatur von 200°C 10 MPa oder weniger beträgt, wodurch das Auftreten eines Verwerfens, das durch den Unterschied der Wärmeausdehnungskoeffizienten des Halbleiterelements und der Insel bei der herkömmlichen Halb­ leitereinrichtung bewirkt wird, verhindert werden kann.

Claims (4)

1. Mit Harz abgedichtete Halbleitervorrichtung, umfassend:
einen Leitungsrahmen mit einer Insel (11),
ein an der Insel (11) angebrachtes Halbleiterelement (2),
wobei der Leitungsrahmen und das Halbleiterelement (2) durch ein Harz abgedichtet sind, und
wobei eine Vielzahl von Durchgangslöchern (15) an einem Bereich der Insel (11) ausgebildet ist, an dem das Halb­ leiterelement (2) angebracht ist, und das Halbleiterele­ ment (2) mit der Insel (11) durch ein aus einem Harz her­ gestellten Folienmaterial (12) verbunden ist.
2. Mit Harz abgedichtete Halbleitervorrichtung gemäß Anspruch 1, wobei das Folienmaterial (12) derart gestal­ tet ist, daß eine erste Abmessung jeder Seite des Folien­ materials (12) um mindestens 0,5 mm oder mehr kürzer ist als eine zweite Abmessung des Halbleiterelements (2).
3. Mit Harz abgedichtete Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei die Vielzahl von Durch­ gangslöchern (15) derart ausgebildet ist, daß die Viel­ zahl von Durchgangslöchern (15) nahe zueinander angeord­ net sind, wodurch die gegenseitigen Abstände dazwischen mindestens 1,0 mm oder weniger betragen.
4. Mit Harz abgedichtete Halbleitervorrichtung nach einem der Ansprüche 1, 2 oder 3, wobei der Elastizitätsmodul des Folienmaterials (12) 10 MPa oder weniger bei einer Temperatur von 200°C beträgt.
DE19618976A 1995-10-30 1996-05-10 Mit Harz abgedichtete Halbleitervorrichtung Expired - Fee Related DE19618976C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7281873A JPH09129811A (ja) 1995-10-30 1995-10-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE19618976A1 true DE19618976A1 (de) 1997-05-07
DE19618976C2 DE19618976C2 (de) 2002-06-27

Family

ID=17645170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19618976A Expired - Fee Related DE19618976C2 (de) 1995-10-30 1996-05-10 Mit Harz abgedichtete Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5659199A (de)
JP (1) JPH09129811A (de)
KR (1) KR100229520B1 (de)
CN (1) CN1061784C (de)
DE (1) DE19618976C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
EP4141926A1 (de) * 2021-08-31 2023-03-01 NXP USA, Inc. Verpacktes halbleiterbauelement, leiterrahmen und verfahren für verbessertes bonden

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US6812562B2 (en) * 1999-12-30 2004-11-02 Texas Instruments Incorporated Method and apparatus for surface mounted power transistor with heat sink
US6759278B2 (en) * 2000-12-22 2004-07-06 Texas Instruments Incorporated Method for surface mounted power transistor with heat sink
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
JP4168984B2 (ja) * 2004-06-28 2008-10-22 セイコーエプソン株式会社 配線基板の形成方法
JP2006351755A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
JP4879073B2 (ja) * 2007-04-16 2012-02-15 新日鐵化学株式会社 半導体装置の製造方法
CN102163580B (zh) * 2011-03-15 2014-10-22 上海凯虹电子有限公司 一种薄型封装体及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104459A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Semiconductor device
JPS63278236A (ja) * 1987-02-18 1988-11-15 Mitsubishi Electric Corp 半導体装置
JPH07105405B2 (ja) * 1987-04-06 1995-11-13 株式会社巴川製紙所 半導体装置
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
JP2569763B2 (ja) * 1988-10-14 1997-01-08 日立電線株式会社 半導体装置用リードフレーム
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
JPH07111171B2 (ja) * 1989-11-02 1995-11-29 株式会社豊田自動織機製作所 連続可変容量型斜板式圧縮機
JP2515036B2 (ja) * 1990-05-09 1996-07-10 株式会社東芝 樹脂封止型半導体装置
JP2679365B2 (ja) * 1990-07-23 1997-11-19 松下電器産業株式会社 表裏箔接続部品
JPH053280A (ja) * 1991-06-26 1993-01-08 Hitachi Ltd 半導体装置
JP3288146B2 (ja) * 1992-09-16 2002-06-04 日立化成工業株式会社 導電性接着フィルム、接着法、導電性接着フィルム付き支持部材及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
US7256070B2 (en) 2004-06-18 2007-08-14 Infineon Technologies Ag Substrate-based housing component with a semiconductor chip
EP4141926A1 (de) * 2021-08-31 2023-03-01 NXP USA, Inc. Verpacktes halbleiterbauelement, leiterrahmen und verfahren für verbessertes bonden

Also Published As

Publication number Publication date
KR100229520B1 (ko) 1999-11-15
CN1061784C (zh) 2001-02-07
JPH09129811A (ja) 1997-05-16
CN1149766A (zh) 1997-05-14
KR970024070A (ko) 1997-05-30
US5659199A (en) 1997-08-19
DE19618976C2 (de) 2002-06-27

Similar Documents

Publication Publication Date Title
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69932268T2 (de) Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE10049288B4 (de) Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
DE69829536T2 (de) Wärmeleitendes Substrat, das in einer Öffnung einer PC-Platine pressmontiert ist, um Wärme vom IC zu einer Wärmesenke zu transferieren
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE19618976A1 (de) Mit Harz abgedichtete Halbleitervorrichtung
US8853836B1 (en) Integrated circuit package and method of making the same
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19700056A1 (de) Halbleiterbauelement
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE19828489A1 (de) Halbleiterbauelement
US5176366A (en) Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE112019000184T5 (de) Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE69932135T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee