JP4055158B2 - リードフレーム及びリードフレームを備えた半導体装置 - Google Patents

リードフレーム及びリードフレームを備えた半導体装置 Download PDF

Info

Publication number
JP4055158B2
JP4055158B2 JP2004133376A JP2004133376A JP4055158B2 JP 4055158 B2 JP4055158 B2 JP 4055158B2 JP 2004133376 A JP2004133376 A JP 2004133376A JP 2004133376 A JP2004133376 A JP 2004133376A JP 4055158 B2 JP4055158 B2 JP 4055158B2
Authority
JP
Japan
Prior art keywords
die stage
semiconductor chip
lead frame
die
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004133376A
Other languages
English (en)
Other versions
JP2005012184A (ja
Inventor
健一 白坂
博孝 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004133376A priority Critical patent/JP4055158B2/ja
Priority to KR1020040037093A priority patent/KR100582613B1/ko
Priority to TW093114965A priority patent/TWI265619B/zh
Priority to US10/853,148 priority patent/US20050006733A1/en
Priority to CNB2004100473001A priority patent/CN100385658C/zh
Priority to CNU2004200511954U priority patent/CN2733595Y/zh
Publication of JP2005012184A publication Critical patent/JP2005012184A/ja
Priority to HK05102057A priority patent/HK1069675A1/xx
Priority to US11/938,742 priority patent/US7964942B2/en
Application granted granted Critical
Publication of JP4055158B2 publication Critical patent/JP4055158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0694—Broiling racks
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、リードフレーム及び半導体装置に関し、特に、樹脂封止型のリードフレーム及び半導体装置に関するものである。
この種の樹脂封止型の半導体装置の一例として、図１９及び図２０に示すように、Ｃｕ系合金、４２Ａｌｌｏｙ等の金属からなるリードフレーム１１と、リードフレーム１１のダイステージ１２の上面にＡｇペースト、半田ペースト等の接合材１７を介して接合される半導体チップ１８と、半導体チップ１８の電極とリードフレーム１１のリード１５との間を電気的に接続するボンディングワイヤ１６と、半導体チップ１８、ダイステージ１２、ボンディングワイヤ１６、リード１５のインナーリード部１５ａ等を封止するエポキシ樹脂等の熱硬化性樹脂からなるモールド樹脂１９とを備えたものが知られている。
このような構成の半導体装置２０は、電子機器等に搭載される回路基板上の所定の位置に仮実装し、リフロー半田付け等によって半田ペーストを溶融・固化させて、リード１５のアウターリード部１５ｂを回路基板側に電気的に接合することにより、回路基板上の所定の位置に実装されるようになっている。
上記のような半導体装置２０の回路基板への実装には、従来、錫鉛半田（Ｓｎ−Ｐｂ合金）が使用されていたが、錫鉛半田に含まれる有害物質の鉛は、自然環境の破壊、人体への影響等の問題があることから、近年、錫鉛半田からＳｎ−Ａｇ−Ｃｕ合金等の無鉛半田に代わりつつある。
無鉛半田は、有害物質の鉛を含まないために環境保全等には有効であるが、融点が錫鉛半田よりも高いため（無鉛半田の融点；２１７℃、錫鉛半田の融点；１８３℃）、リフロー半田付け等の際の加熱温度を高く設定する必要があり、それに応じて半導体装置２０の半田耐熱性を高める必要がある。
ところで、上記のような構成の半導体装置２０にあっては、リフロー半田付けの際に加熱した場合に、構成部品の材質の関係によって剥離しやすい部分と剥離しにくい部分とが生じる。すなわち、シリコンからなる半導体チップ１８とモールド樹脂１９との境界部は密着力が強いので剥離が生じにくく、４２Ａｌｌｏｙ等の金属からなるダイステージ１２とモールド樹脂１９との境界部は密着力が弱いので剥離が生じ易くなる。そして、ダイステージ１２とモールド樹脂１９との境界部に剥離が生じると、その衝撃力によって剥離が半導体チップ１８とモールド樹脂１９との境界部まで延びて、剥離がクラックに成長してボンディングワイヤ１６を切断してしまうことがある。このような現象は、リフロー半田付けの際の加熱温度が高くなるほど顕著になるので、何らかの対策を採らなければならない。
一方、図２１〜図２３に示すように、リードフレーム２１のダイステージ２２をＸ型に形成して、ダイステージ２２とモールド樹脂２９との接合面積を小さくした半導体装置３０が知られている（例えば、特許文献１参照。）。
また、図２４及び図２５に示すように、リードフレーム３１のダイステージ３２の中央部に開口部３２ａを設け、この開口部３２ａによってダイステージ３２とモールド樹脂３９との接合面積を小さくした半導体装置４０が知られている（例えば、特許文献２参照。）。
特開２０００−０４９２７２号公報（第４ー５頁、第７頁、図１、図２、図１９） 特開平０７−２１１８５２号公報（第２頁、第４頁、図５、図１１）
これら、特許文献１に記載されている半導体装置３０は、ダイステージ２２とモールド樹脂２９との密着面積を小さくすることにより、それらの境界部に生じる剥離の面積を小さくすることができるので、剥離の際の衝撃によって半導体チップとモールド樹脂との境界部まで剥離が延び難いものである。しかし、融点の高い鉛フリー半田を用いて回路基板に接合する場合には、加熱の際にはがれやすい。
また、特許文献２に記載されている半導体装置４０は、半導体チップ３８の周縁よりも外方にダイステージ３２の周縁部が食み出しているため、その食み出している部分に剥がれが生じてしまい、その剥がれが生じるときの衝撃力によって半導体チップ３８とモールド樹脂３９との境界部に剥離が延びてしまい、その剥離がクラックに成長してボンディングワイヤ３６が切断されてしまう。
本発明は、上記のような従来の問題に鑑みなされたものであって、回路基板への実装の際に加熱しても、モールド樹脂にクラックが生じてボンディングワイヤを切断する虞がなく、実装の際の歩留まりを高めることができるとともに、環境保全に貢献することができるリードフレーム及び半導体装置を提供することを目的とするものである。
上記のような課題を解決するために、本発明は、以下のような手段を採用している。すなわち、請求項１に係る発明は、半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、前記ダイステージの輪郭形状が前記半導体チップの輪郭形状の内側に収まる形状に形成されるとともに、前記ダイステージの周縁部に、該ダイステージの内方へ入り込む切り欠きが形成され、該切り欠きを囲む部分に、前記ダイステージの裏面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とする。
請求項２に係る発明は、半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、
前記ダイステージの輪郭形状が前記半導体チップの輪郭形状の内側に収まる形状に形成されるとともに、前記ダイステージの周縁部に、該ダイステージの内方へ入り込む切り欠きが形成され、該切り欠きを囲む部分に、前記ダイステージの上面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とする。
請求項３に係る発明は、半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む切り欠きが形成され、対向する各辺の切り欠き同士の間の部分に、前記ダイステージの上面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とする。
請求項４に係る発明は、半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む複数の切り欠きが形成され、前記複数の切り欠きを含む前記ダイステージの周縁領域におけるダイステージの上面側がハーフエッチングされていることを特徴とする。
請求項５に係る発明は、請求項１又は請求項２に記載のリードフレームであって、前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む切り欠きが形成され、前記辺のうち、少なくとも対向する２つの辺に相当する周縁部に、前記切り欠きが互いに対向して位置するように形成され、前記２つの辺間の寸法Ｌ１と、前記切り欠きの前記ダイステージの内方へ入り込む寸法Ｌ２との関係が、Ｌ２＝（Ｌ１×０．０５）〜（Ｌ１×０．２０）の範囲内に設定されていることを特徴とする。
また、請求項６に係る発明は、請求項３又は請求項４に記載のリードフレームであって、対向する２つの辺間の寸法Ｌ１と、前記２つの辺に形成された切り欠きの前記ダイステージの内方へ入り込む寸法Ｌ２との関係が、Ｌ２＝（Ｌ１×０．０５）〜（Ｌ１×０．２０）の範囲内に設定されていることを特徴とする。
請求項７に係る発明は、請求項１から請求項６の何れか１項に記載のリードフレームであって、前記窪み部がハーフエッチングによって形成されていることを特徴とする。
請求項８に係る発明は、請求項１から請求項７の何れか１項に記載のリードフレームであって、前記半導体チップの面積Ｓ１と、前記ダイステージの面積Ｓ２との関係が、Ｓ２＝（Ｓ１×０．１０）〜（Ｓ１×０．４０）の範囲内に設定されていることを特徴とする。
請求項９に係る発明は、請求項１から請求項８の何れか１項に記載のリードフレームを備えた半導体装置であって、前記ダイステージの周縁部が前記半導体チップの周縁部よりも内方に位置した状態で、該半導体チップが該ダイステージの上面に接合され、これら半導体チップ及びダイステージがモールド樹脂により一体的に封止されていることを特徴とする。
また、請求項１０に係る発明は、請求項９に記載の半導体装置であって、これを実装する回路基板に対し、前記リードフレームが無鉛半田により接合されていることを特徴とする。
請求項１〜４，７の発明に係るリードフレームによれば、これを半導体装置に使用した場合に、ダイステージの切り欠き内のモールド樹脂と半導体チップとの密着部分が、堅固な接合状態とされているダイステージと半導体チップとの接合部分によって囲まれることになり、ダイステージの切り欠き内のモールド樹脂と半導体チップとの接合が堅固な接合状態として保持されることになる。したがって、ダイステージとモールド樹脂との境界部に剥離が生じても、この剥離が半導体チップとモールド樹脂との境界部まで延びることがなく、剥離がクラックに成長してボンディングワイヤが切断されるようなことがない。
また、請求項３，４の発明に係るリードフレームによれば、ダイステージは矩形形状に形成されるとともに、矩形形状の辺に相当する周縁部に切り欠きが形成されており、これを半導体装置に使用した場合には、ダイステージの切り欠き内のモールド樹脂と半導体チップとの密着が堅固な状態に保持されることになり、ダイステージとモールド樹脂との境界部に剥離が生じても、この剥離が半導体チップとモールド樹脂との境界部まで剥離が延びることがなく、剥離がクラックに成長してボンディングワイヤが切断されるようなことがない。
また、請求項５，６の発明に係るリードフレームによれば、ダイステージの２つの辺間の寸法Ｌ１と切り欠きのダイステージの内方へ入り込む寸法Ｌ２との関係が上記の範囲に設定されることにより、これを半導体装置に使用した場合に、半導体チップとモールド樹脂との境界部における剥離が防止される一方、ダイステージとチップの接合強度を大きくすることが可能となる。
また、請求項８の発明に係るリードフレームによれば、半導体チップの面積とダイステージの面積との関係が上記の範囲に設定されることにより、これを半導体装置に使用した場合に、半導体チップとモールド樹脂との境界部における剥離が防止される一方、ダイステージとチップの接合強度を大きくすることが可能となる。
また、請求項９の発明に係る半導体装置によれば、ダイステージの切り欠き内のモールド樹脂と半導体チップとの密着部分が、堅固な接合状態とされているダイステージと半導体チップとの接合部分によって囲まれることになり、ダイステージの切り欠き内のモールド樹脂と半導体チップとの密着が堅固な密着状態として保持されることになる。したがって、ダイステージとモールド樹脂との境界部に剥離が生じても、この剥離が半導体チップとモールド樹脂との境界部まで延びることがなく、剥離がクラックに成長してボンディングワイヤが切断されるようなことがない。
また、請求項１０の発明に係る半導体装置によれば、半導体チップの回路基板は、有害物質の鉛を含まない無鉛半田によってリードフレームに接合されることになるので、環境保全に貢献することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１〜図３には、本発明の第１実施形態によるリードフレーム及び半導体装置が示されていて、このリードフレーム１は、Ｃｕ系合金、４２Ａｌｌｏｙ等の金属からなる薄板をエッチング、打ち抜き加工により所定の形状に形成したものであって、上面に半導体チップ８が搭載されるダイステージ２、ダイステージ２を支持するステー４、ダイステージ２の外側に設けられる半導体チップ８の電極と電気的に接続される複数のリード５等を備えている。
ダイステージ２は、半導体チップ８の形状に応じた形状に形成されるものであって、この実施の形態においては、図２、図３に示すように、矩形状の半導体チップ８に対応させて矩形状に形成されている。
ダイステージ２は、その面積が半導体チップ８の面積（ダイステージ２に搭載する裏面の面積）よりも小さく形成され、かつその輪郭形状が半導体チップ８の輪郭形状の内側に収まる形状に形成されており、半導体チップ８を上面に搭載したときに、ダイステージ２の周縁から半導体チップ８の周縁部が所定の面積だけ食み出すように構成されている。
ダイステージ２の周縁部の各辺の中央部には、ダイステージ２の内方に入り込む半円形状の切り欠き３がそれぞれ設けられ、ダイステージ２の上面に半導体チップ８を搭載したときに、この切り欠き３に対応する半導体チップ８の裏面の一部がダイステージ２の裏面側へ露出するようになっている。
この場合、ダイステージ２の切り欠き３の内方へ入り込む寸法Ｌ２は、ダイステージ２の対向する２辺間の寸法をＬ１としたときに、以下の数式（１）によって求められる範囲内に設定されている。
Ｌ２＝（Ｌ１×０.０５）〜（Ｌ１×０.２０）……（１）
また、切り欠き３を除いたダイステージ２の裏面の面積Ｓ２は、ダイステージ２の上面に搭載される半導体チップ８の裏面の面積をＳ１としたときに、以下の数式（２）によって求められる範囲内に設定されている。
Ｓ２＝（Ｓ１×０．１０）〜（Ｓ１×０．４０）……（２）
ステー４は、ダイステージ２の角部にそれぞれ放射状をなすように一体に設けられる帯状をなすものであって、このステー４によってダイステージ２が支持されるようになっている。
リード５は、図１に示すように、ダイステージ２の外側に所定の間隙を隔ててダイステージ２を囲むように設けられる帯状をなすものであって、内側にインナーリード部５ａが設けられ、外側にアウターリード部５ｂが設けられている。
リード５のインナーリード部５ａは、ダイステージ２の上面に搭載される半導体チップ８の電極にボンディングワイヤ６を介して電気的に接続され、アウターリード部５ｂは、電子機器等に搭載される回路基板（図示せず）に半田を介して電気的に接合されるようになっている。
そして、上記のように構成したリードフレーム１を用いて本発明による半導体装置１０を組み立てるには、まず、ダイボンディング工程において、リードフレーム１のダイステージ２の上面にＡｇペースト、無鉛半田（Ｓｎ−Ａｇ−Ｃｕ合金等）等の接合材７を適量塗布し、この状態でダイステージ２の上面に半導体チップ８を載置して所定の荷重で押圧し、接合材７を溶融・固化させることにより半導体チップ８をダイステージ２の上面に一体に接合する。
この場合、ダイステージ２上へＡｇペースト等を塗布するには、図３に符号７Ａで示すように切り欠き３を避けて部分的に塗布すればよく、切り欠き３が当該塗布の障害になることはない。
次に、ワイヤーボンディング工程において、半導体チップ８の電極とリードフレーム１の各リード５のインナーリード部５ａとの間を、金線等のボンディングワイヤ６を用いて電気的に接続する。
次に、モールド工程において、上型と下型とからなる成形金型の成形キャビティ内にリードフレーム１を位置させ、成形キャビティ内にエポキシ樹脂等の熱硬化性樹脂からなる成形材料を射出充填して硬化させることより、半導体チップ８、ダイステージ２、ボンディングワイヤ６、リード５のインナーリード部５ａ等を熱硬化性樹脂からなるモールド樹脂９で封入する。
この場合、モールド樹脂９は、ダイステージ２の切り欠き３内にも回り込み、切り欠き３内のモールド樹脂９が半導体チップ８の裏面に接合され、切り欠き３内に位置しているモールド樹脂９の部分にダイステージ２の切り欠き３が係合されることになる。
次に、リード表面処理工程において、モールド樹脂９から突出しているリード５の部分に必要に応じて無鉛半田メッキを施し、リード５に錆が生じるのを防止するとともに、半導体装置１０を回路基板上に実装する際の半田付け作業を容易にする。
次に、切断、成形工程において、不要な部分を切断してリード５を所定の長さに形成するとともに、リード５のアウターリード部５ｂを曲げ加工等により所定の形状に成形する。
そして、上記のような各工程を経ることにより、本発明による半導体装置１０が構成される。そして、上記のように構成した半導体装置１０を電子機器等に搭載される回路基板上の所定の位置に仮実装し、リフロー半田付け等によって無鉛半田ペーストを溶融・固化させて、リード５のアウターリード部５ｂを回路基板側に電気的に接合することにより、回路基板上の所定の位置に本発明による半導体装置１０が実装されるものである。
上記のように構成したリードフレーム１を備えた半導体装置１０にあっては、リフロー半田付け等により装置が加熱されて、仮にダイステージ２とモールド樹脂９との剥離が発生しても、以下のようにしてモールド樹脂９と半導体チップ８との剥離、ボンデイングワイヤ６の切断等が防止される。
まず、半導体装置１０は、ダイステージ２の輪郭形状が半導体チップ８の輪郭形状の内側に収まる大きさに設定して、すなわち、ダイステージ２の面積を半導体チップ８の面積よりも小さく設定して、ダイステージ２の上面に半導体チップ８を搭載したときに、半導体チップ８の周縁部がダイステージ２の周縁から外方に食み出すように構成したので、剥離が伝達されやすいダイステージ２の外周部において、回路基板上に実装する際の加熱によって生じる剥離面積を小さくすることができる。従って、ダイステージ２とモールド樹脂９との剥離が生じた場合にも、この剥離がモールド樹脂９と半導体チップ８との間に延びることが防止され、剥離がクラックに成長してボンディングワイヤ６が切断されることが防止される。
また、半導体チップ８はダイステージ２に半田付けされているので、この間の接合は極めて堅固である。したがって、ダイステージ２の切り欠き３内のモールド樹脂９と半導体チップ８との密着部分が、堅固な接合状態とされているダイステージ２と半導体チップ８との接合部分によって囲まれることになり、ダイステージ２の切り欠き３内のモールド樹脂９と半導体チップ８との密着が堅固な密着状態として保持されることになる。また、モールド樹脂９は、切り欠き３内においてダイステージ２に係合することになり、これらモールド樹脂９，ダイステージ２は、ダイステージ２の各辺が延在する方向に相対移動し難い構造となっている。したがって、ダイステージ２とモールド樹脂９との境界部に剥離が生じても、この剥離が半導体チップ８とモールド樹脂９との境界部まで延びることがなく、剥離がクラックに成長してボンディングワイヤ６が切断されるようなことはない。
また、ダイステージ２の２つの辺間の寸法Ｌ１と切り欠き３のダイステージ２の内方へ入り込む寸法Ｌ２との関係が上記式（１）の範囲に設定されることにより、ダイステージ２の接合強度を大きくとることが可能となる。
したがって、環境対策として、回路基板とリードフレームの接合に際し、有害物質の鉛を含まない無鉛半田を使用しても、回路基板への実装の際の加熱によってモールド樹脂９にクラックが生じてボンディングワイヤ６が切断されるようなことはないので、実装の際の歩留まりを高めることができる。
また、半導体チップ８の裏面の面積Ｓ１とダイステージ２の裏面の面積Ｓ２との関係が上記式（２）の範囲に設定されることにより、同じくダイステージ２の接合強度を大きくとることが可能となる。
この式（２）によって限定される範囲を説明するため、まず、１辺４ｍｍの正方形状の半導体チップ８と、同じく正方形状で各辺にそれぞれ半円形状の切り欠き３が設けられたダイステージ２とを接合し、これらをモールド樹脂９によって一体的に封止する場合を考える。切り欠き３の寸法Ｌ２、すなわち半円形状の切り欠き３の半径は、Ｌ１×０．２０として考える。
半導体チップ８の裏面の面積Ｓ１（＝１６ｍｍ２）に対するダイステージ２の裏面の面積Ｓ２の割合Ｓ２／Ｓ１〔％〕が、ダイステージ２の１辺のサイズを変化させたときに、どのように変化するかを図４に示す。なお、参考までに切り欠き３がない場合の上記割合Ｓ２／Ｓ１も図４に示してある。
ここで、半導体チップ８とモールド樹脂９との密着力を１．００とし、これよりも密着力が弱くなるダイステージ２とモールド樹脂９との密着力を０．５０とする。これらの密着力は、以下のようにして規定した。
まず、表１に示すように、サンプルとして、半導体チップ８のサイズが１辺９．９ｍｍの正方形状で統一され、ダイステージ２のサイズが１辺９ｍｍの正方形状とされたサンプルＡ（切り欠きなし）と、ダイステージ２のサイズが１辺４．２ｍｍの正方形状とされたサンプルＢ（切り欠きなし）とを用意した。そして、これらのサンプルＡ，Ｂに対して、水分を十分に含ませた状態、具体的には、前処理として１２５°Ｃで２４時間、その後８５°Ｃ、湿度３０％で３３６時間、さらに３０°Ｃ、湿度７０％で２１６時間の環境下のおいて、水分を十分に含ませた状態としてから、実際のリフロー条件に近くなるように、加熱処理として２６０℃以上に１０秒保持し、その間に２６５℃に到達するように加熱するリフローを二回行った。その後、超音波探傷装置にて、内部クラックの有無、ステージ裏面剥離の有無、チップ裏面剥離の有無について観察した。その結果を以下の表２に示す。なお、ステージ裏面剥離、チップ裏面剥離は、加速試験のために必然的に生じている。
表２に示すように、ステージ裏面剥離は、ダイステージ２とモールド樹脂９との密着力が元々弱いため、サンプルＡ，Ｂの両方とも剥離率が１００％となっているが、チップ裏面剥離については、Ｓ２／Ｓ１＝８３％であるサンプルＡでは、その剥離率が８２％となり、Ｓ２／Ｓ１＝１８％であるサンプルＢでは、その剥離率が１５％となっている。つまり、この剥離率は、半導体チップ８の面積Ｓ１に対するダイステージ２の面積Ｓ２の割合Ｓ２／Ｓ１に相当していると言える。したがって、半導体チップ８の裏面とダイステージ２の裏面とが同等の割合で露出している場合、つまりＳ２／Ｓ１＝５０％である場合には、ステージ裏面剥離の剥離率が１００％となり、チップ裏面剥離の剥離率が５０％になると推定できる。すると、同一条件で比較したのであれば、ステージ裏面剥離はチップ裏面剥離の２倍となる。これは、モールド樹脂９との密着力に大きく関係しているため、半導体チップ８とモールド樹脂９との密着力を１．００としたときに、ダイステージ２とモールド樹脂９との密着力が０．５０になると想定することができる。そのため、半導体チップ８の裏面の面積Ｓ１からダイステージ２の裏面の面積Ｓ２を引いた面積Ｓ１−Ｓ２が、密着力１．００でモールド樹脂９に接合し、ダイステージ２の裏面の面積Ｓ２が、密着力０．５０でモールド樹脂９に接合していることを考慮すると、サンプルＡ，Ｂのそれぞれにおける密着力は、表１の右端欄に示すようになる。このような密着力の規定を、以下の評価において利用する。
Figure 0004055158
Figure 0004055158
半導体チップ８及びダイステージ２が接合された状態では、それらの裏面側に露出する半導体チップ８の裏面の面積、つまり、半導体チップ８の裏面の面積Ｓ１から切り欠き３を除くダイステージ２の裏面の面積Ｓ２を引いた面積Ｓ１−Ｓ２が、密着力１．００でモールド樹脂９に接合し、ダイステージ２の裏面の面積Ｓ２が、密着力０．５０でモールド樹脂９に接合していることになる。これを考慮し、半導体チップ８及びダイステージ２が接合された状態においてそれらの裏面側がモールド樹脂９に対して密着するときの密着力が、ダイステージ２の１辺のサイズを変化させたときに、どのように変化するかを図５に示す。なお、参考までに切り欠き３がない場合の上記密着力も図５に示してある。
この密着力は、ダイステージ２の接合強度を確保するため、０．８０以上に設定されていることが好ましい。そして、図４及び図５を参照し、上記密着力が０．８０以上となる範囲を上記割合Ｓ２／Ｓ１に換算すると、この割合Ｓ２／Ｓ１が約４０％以下となる。一方、この割合Ｓ２／Ｓ１は、半導体チップ８とダイステージ２との接着性を考慮すると、約１０％以上に設定されていることが好ましい。これにより、割合Ｓ２／Ｓ１が１０％〜４０％の範囲に設定されることが好ましいことになり、上記（２）式を導き出すことができる。
したがって、上記（２）式を満たしていると、回路基板とリードフレームの接合に際し、有害物質の鉛を含まない無鉛半田を使用しても、回路基板への実装の際の加熱によってモールド樹脂９にクラックが生じてボンディングワイヤ６が切断されるようなことがなくなり、実装の際の歩留まりを高めることができる。
実際に、上記（２）式を満たす範囲、例えば、上記割合Ｓ２／Ｓ１が約１８％となるように、例えば１辺約４ｍｍの正方形状の半導体チップ８と、１辺約２ｍｍの正方形状で各辺にそれぞれ半円形状の切り欠き３が設けられたダイステージ２とを接合し、これらをモールド樹脂９によって一体的に封止した半導体装置１０について評価を行った。
この評価では、１２５°Ｃ×２４ｈのベーク、８５／３０×１６８ｈの加湿、３０／７０×１２０ｈの加湿、リフロー半田付けによる２６５°Ｃピーク×１０×２の加熱を行ったところ、ボンディングワイヤ６の切断どころか、ダイステージ２の剥離も見られず、非常に良好な結果が得られた。
また、１辺７ｍｍ、１０ｍｍ、１２ｍｍの正方形状の半導体チップ８のそれぞれの場合について、ダイステージ２の１辺のサイズを変化させたときに、上記割合Ｓ２／Ｓ１がどのように変化するかを図６、図８、図１０に、上記密着力がどのように変化するかを図７、図９、図１１に示す。これらの場合でも、上記密着力が０．８０以上になる上記割合Ｓ２／Ｓ１は約４０％以下となり、かつ上記割合Ｓ２／Ｓ１は約１０％以上が好ましいことから、上記（２）式を満たす範囲が好ましいことが一般的に言える。
次に、本発明の第２実施形態を説明するが、上述した第１実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第２実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１２に示すように、その周縁部の各辺の中央部にそれぞれ設けられた半円形状の切り欠き３に加えて、各切り欠き３を囲む部分におけるダイステージ２の裏面側がハーフエッチングされることによって第２の切り欠き３Ａが設けられている。
第２の切り欠き３Ａは、切り欠き３内及びダイステージ２の裏面に開放しており、上記モールド工程においては、切り欠き３内だけではなく第２の切り欠き３Ａ内にもモールド樹脂９が回り込む。
このような第２実施形態では、第１実施形態と同様の効果を得ることができるのに加え、第２の切り欠き３Ａの存在によって、ダイステージ２の裏面とモールド樹脂９との同一平面内での密着面積が減って応力が分散されるため、ダイステージ２とモールド樹脂９との剥離をより発生しにくくすることができる。また、このような効果は、ダイステージ２の裏面をサンドブラスター等で荒らすことによっても得ることが可能である。
次に、本発明の第３実施形態を説明するが、上述した第１〜２実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第３実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１３に示すように、その周縁部の各辺の中央部にそれぞれ設けられた半円形状の切り欠き３に加えて、各切り欠き３を囲む部分におけるダイステージ２の上面側がハーフエッチングされることによって第２の切り欠き３Ａが設けられている。
第２の切り欠き３Ａは、切り欠き３内及びダイステージ２の上面に開放しており、上記モールド工程においては、切り欠き３内だけではなく第２の切り欠き３Ａ内にもモールド樹脂９が回り込み、この第２の切り欠き３Ａ内のモールド樹脂９が半導体チップ８の裏面に接合される。
このような第３実施形態では、第１実施形態と同様の効果を得ることができるのに加え、第２の切り欠き３Ａの存在によって、半導体チップ８とモールド樹脂９との接触面積を増大させることができる。さらに、第２の切り欠き３Ａは、ダイステージ２の上面側に設けられているので、上記ワイヤーボンディング工程においても、土台となるダイステージ２の安定状態を維持することができる。
次に、本発明の第４実施形態を説明するが、上述した第１〜３実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第４実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１４に示すように、その周縁部の各辺の中央部にそれぞれ設けられた半円形状の切り欠き３に加えて、ダイステージ２の各角部を厚み方向に貫通する貫通穴３Ｂが形成されている。
貫通穴３Ｂは、ダイステージ２の裏面及び上面に開放しており、上記モールド工程においては、切り欠き３内だけではなく貫通穴３Ｂ内にもモールド樹脂が回り込み、この貫通穴３Ｂ内のモールド樹脂９が半導体チップ８の裏面に接合される。
このような第４実施形態では、第１実施形態と同様の効果を得ることができるのに加え、半導体チップ８とモールド樹脂９との接触面積を増大させることができる。さらに、貫通穴３Ｂは、ダイステージ２の周縁部である各辺に差しかからないことから、上記ワイヤーボンディング工程においても、土台となるダイステージ２の安定状態を維持することができる。なお、この第４実施形態において、各貫通穴３Ｂを囲む部分におけるダイステージ２の上面側あるいは裏面側がハーフエッチングされていてもよい。
次に、本発明の第５実施形態を説明するが、上述した第１〜４実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第５実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１５に示すように、その周縁部の各辺の中央部にそれぞれ設けられた半円形状の切り欠き３に加えて、対向する各辺の切り欠き３同士の間の部分におけるダイステージ２の裏面側がハーフエッチングされることによって第３の切り欠き３Ｃが設けられている。
第３の切り欠き３Ｃは、切り欠き３内及びダイステージ２の裏面に開放しており、上記モールド工程においては、切り欠き３内だけではなく第３の切り欠き３Ｃ内にもモールド樹脂９が回り込む。
このような第５実施形態では、第１実施形態と同様の効果を得ることができるのに加え、上記第２実施形態と同様の効果を得ることができる。
次に、本発明の第６実施形態を説明するが、上述した第１〜５実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第６実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１６に示すように、その周縁部の各辺の中央部にそれぞれ設けられた半円形状の切り欠き３に加えて、対向する各辺の切り欠き３同士の間の部分におけるダイステージ２の上面側がハーフエッチングされることによって第３の切り欠き３Ｃが設けられている。
第３の切り欠き３Ｃは、切り欠き３内及びダイステージ２の上面に開放しており、上記モールド工程においては、切り欠き３内だけではなく第３の切り欠き３Ｃ内にもモールド樹脂９が回り込み、この第３の切り欠き３Ｃ内のモールド樹脂９が半導体チップ８の裏面に接合される。
このような第６実施形態では、第１実施形態と同様の効果を得ることができるのに加え、上記第３実施形態と同様の効果を得ることができる。
次に、本発明の第７実施形態を説明するが、上述した第１〜６実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第７実施形態によるリードフレーム１及び半導体装置１０に用いられるダイステージ２には、図１７に示すように、その周縁部の各辺に、ダイステージ２の内方に入り込む半円形状の切り欠き３がそれぞれ複数設けられており、上述した第１実施形態と同様の効果を得ることができる。
次に、本発明の第８実施形態を説明するが、上述した第１〜７実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本発明の第８実施形態によるリードフレーム１及び半導体装置１０のダイステージ２には、図１８に示すように、その周縁部の各辺にそれぞれ複数設けられた半円形状の切り欠き３に加えて、各切り欠き３を含むダイステージ２の周縁領域におけるダイステージ２の上面側がハーフエッチングされることによって第４の切り欠き３Ｄが設けられている。
第４の切り欠き３Ｄは、切り欠き３内及びダイステージ２の上面に開放しており、上記モールド工程においては、切り欠き３内だけではなく第４の切り欠き３Ｄ内にもモールド樹脂９が回り込み、この第４の切り欠き３Ｄ内のモールド樹脂９が半導体チップ８の裏面に接合される。
このような第８実施形態では、第１実施形態と同様の効果を得ることができるのに加え、上記第３実施形態と同様の効果を得ることができる。
なお、ダイステージ２の切り欠き３は、半円形状に限らず、三角形状、四角形状等としても良い。
以上、説明したように、本発明によるリードフレーム及び半導体装置によれば、ダイステージの輪郭形状が半導体チップの輪郭形状の内側に収まるように設定したので、回路基板上に実装する際の加熱によってダイステージとモールド樹脂との境界部に生じる剥離面積を小さくすることができる。従って、ダイステージ側の剥離が半導体チップとモールド樹脂との境界部まで延びるようなことはなく、剥離がクラックに成長してボンディングワイヤが切断されるようなことはない。
また、ダイステージとモールド樹脂との境界部に剥離が生じても、ダイステージの周縁部にはダイステージの内方に入り込む切り欠きが設けられ、この切り欠き内のモールド樹脂と半導体チップとの接合が堅固な状態に保持されるため、剥離が半導体チップとモールド樹脂との境界部まで延びることはなく、剥離がクラックに成長してボンディングワイヤが切断されるようなことはない。
従って、有害物質の鉛を含まない無鉛半田を使用しても、回路基板への実装の際の加熱によってモールド樹脂にクラックが生じてボンディングワイヤが切断されるようなことはないので、実装の際の歩留まりを高めることができるとともに、環境保全に貢献することもできることになる。
本発明の第１実施形態によるリードフレーム及び半導体装置を示した概略断面図である。 図１の半導体チップとダイステージとをそれらの裏面側から見た場合の説明図である。 図１のダイステージに接合材を塗布する部分を示す説明図である。 ４ｍｍ×４ｍｍの半導体チップに対してダイステージの大きさを変化させたときのＳ２／Ｓ１を示すグラフである。 ４ｍｍ×４ｍｍの半導体チップに対してダイステージの大きさを変化させたときの密着力を示すグラフである。 ７ｍｍ×７ｍｍの半導体チップに対してダイステージの大きさを変化させたときのＳ２／Ｓ１を示すグラフである。 ７ｍｍ×７ｍｍの半導体チップに対してダイステージの大きさを変化させたときの密着力を示すグラフである。 １０ｍｍ×１０ｍｍの半導体チップに対してダイステージの大きさを変化させたときのＳ２／Ｓ１を示すグラフである。 １０ｍｍ×１０ｍｍの半導体チップに対してダイステージの大きさを変化させたときの密着力を示すグラフである。 １２ｍｍ×１２ｍｍの半導体チップに対してダイステージの大きさを変化させたときのＳ２／Ｓ１を示すグラフである。 １２ｍｍ×１２ｍｍの半導体チップに対してダイステージの大きさを変化させたときの密着力を示すグラフである。 （ａ）は本発明の第２実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図、（ｂ）は（ａ）におけるＡ−Ａ線断面図である。 （ａ）は本発明の第３実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図、（ｂ）は（ａ）におけるＢ−Ｂ線断面図である。 本発明の第４実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図である。 （ａ）は本発明の第５実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図、（ｂ）は（ａ）におけるＣ−Ｃ線断面図である。 （ａ）は本発明の第６実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図、（ｂ）は（ａ）におけるＤ−Ｄ線断面図である。である。 本発明の第７実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図である。 （ａ）は本発明の第８実施形態によるリードフレーム及び半導体装置の半導体チップとダイステージとをそれらの裏面側から見た説明図、（ｂ）は（ａ）におけるＥ−Ｅ線断面図である。である。 従来のリードフレーム及び半導体装置の一例を示した概略断面図である。 図１９の半導体チップとダイステージとの関係を示した説明図である。 従来のリードフレームの他の例を示した説明図である。 図２１のリードフレームに半導体チップを搭載した状態を示した説明図である。 図２１のリードフレームを備えた半導体装置を示した概略断面図である。 従来のリードフレームの他の例を示した概略図である。 図２４のリードフレームを備えた半導体装置を示した概略断面図である。
符号の説明
１ リードフレーム、２ ダイステージ、３ 切り欠き、８ 半導体チップ、 ９ モールド樹脂、１０ 半導体装置。

Claims (10)

  1. 半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、
    前記ダイステージの輪郭形状が前記半導体チップの輪郭形状の内側に収まる形状に形成されるとともに、前記ダイステージの周縁部に、該ダイステージの内方へ入り込む切り欠きが形成され、
    該切り欠きを囲む部分に、前記ダイステージの裏面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とするリードフレーム。
  2. 半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、
    前記ダイステージの輪郭形状が前記半導体チップの輪郭形状の内側に収まる形状に形成されるとともに、前記ダイステージの周縁部に、該ダイステージの内方へ入り込む切り欠きが形成され、
    該切り欠きを囲む部分に、前記ダイステージの上面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とするリードフレーム。
  3. 半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、
    前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む切り欠きが形成され、
    対向する各辺の切り欠き同士の間の部分に、前記ダイステージの上面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とするリードフレーム。
  4. 半導体チップが搭載されるダイステージを有し、該ダイステージに前記半導体チップが接合された状態で、これらダイステージ及び半導体チップがモールド樹脂により一体的に封止される半導体装置に用いられるリードフレームであって、
    前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む複数の切り欠きが形成され、
    前記複数の切り欠きを含む前記ダイステージの周縁領域に、前記ダイステージの上面側から前記ダイステージの厚さ寸法の途中まで窪ませてなる窪み部が形成されていることを特徴とするリードフレーム。
  5. 請求項１又は請求項２に記載のリードフレームであって、
    前記ダイステージはその輪郭形状が前記半導体チップの輪郭形状の内側に収まるように矩形形状に形成されるとともに、矩形形状の各辺に、該ダイステージの内方へ入り込む切り欠きが形成され、
    前記辺のうち、少なくとも対向する２つの辺に相当する周縁部に、前記切り欠きが互いに対向して位置するように形成され、前記２つの辺間の寸法Ｌ１と、前記切り欠きの前記ダイステージの内方へ入り込む寸法Ｌ２との関係が、Ｌ２＝（Ｌ１×０．０５）〜（Ｌ１×０．２０）の範囲内に設定されていることを特徴とするリードフレーム。
  6. 請求項３又は請求項４に記載のリードフレームであって、
    対向する２つの辺間の寸法Ｌ１と、前記２つの辺に形成された切り欠きの前記ダイステージの内方へ入り込む寸法Ｌ２との関係が、Ｌ２＝（Ｌ１×０．０５）〜（Ｌ１×０．２０）の範囲内に設定されていることを特徴とするリードフレーム。
  7. 請求項１から請求項６の何れか１項に記載のリードフレームであって、
    前記窪み部がハーフエッチングによって形成されていることを特徴とするリードフレーム。
  8. 請求項１から請求項７の何れか１項に記載のリードフレームであって、前記半導体チップの面積Ｓ１と、前記ダイステージの面積Ｓ２との関係が、Ｓ２＝（Ｓ１×０．１０）〜（Ｓ１×０．４０）の範囲内に設定されていることを特徴とするリードフレーム。
  9. 請求項１から請求項８の何れか１項に記載のリードフレームを備えた半導体装置であって、前記ダイステージの周縁部が前記半導体チップの周縁部よりも内方に位置した状態で、該半導体チップが該ダイステージの上面に接合され、これら半導体チップ及びダイステージがモールド樹脂により一体的に封止されていることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置であって、これを実装する回路基板に対し、前記リードフレームが無鉛半田により接合されていることを特徴とする半導体装置。
JP2004133376A 2003-05-28 2004-04-28 リードフレーム及びリードフレームを備えた半導体装置 Expired - Fee Related JP4055158B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004133376A JP4055158B2 (ja) 2003-05-28 2004-04-28 リードフレーム及びリードフレームを備えた半導体装置
KR1020040037093A KR100582613B1 (ko) 2003-05-28 2004-05-25 리드 프레임 및 이를 이용한 반도체 장치
US10/853,148 US20050006733A1 (en) 2003-05-28 2004-05-26 Lead frame and semiconductor device using the same
TW093114965A TWI265619B (en) 2003-05-28 2004-05-26 Lead frame and semiconductor device using the same
CNB2004100473001A CN100385658C (zh) 2003-05-28 2004-05-28 引线框以及利用该引线框的半导体器件
CNU2004200511954U CN2733595Y (zh) 2003-05-28 2004-05-28 引线框以及利用该引线框的半导体器件
HK05102057A HK1069675A1 (en) 2003-05-28 2005-03-09 Lead frame and semiconductor device using it
US11/938,742 US7964942B2 (en) 2003-05-28 2007-11-12 Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003151378 2003-05-28
JP2004133376A JP4055158B2 (ja) 2003-05-28 2004-04-28 リードフレーム及びリードフレームを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2005012184A JP2005012184A (ja) 2005-01-13
JP4055158B2 true JP4055158B2 (ja) 2008-03-05

Family

ID=33566716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004133376A Expired - Fee Related JP4055158B2 (ja) 2003-05-28 2004-04-28 リードフレーム及びリードフレームを備えた半導体装置

Country Status (6)

Country Link
US (2) US20050006733A1 (ja)
JP (1) JP4055158B2 (ja)
KR (1) KR100582613B1 (ja)
CN (2) CN2733595Y (ja)
HK (1) HK1069675A1 (ja)
TW (1) TWI265619B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
JP2006351755A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置
JP4963235B2 (ja) * 2007-01-18 2012-06-27 矢崎総業株式会社 制御回路内蔵ユニット
JP5173654B2 (ja) * 2007-08-06 2013-04-03 セイコーインスツル株式会社 半導体装置
JP5797126B2 (ja) * 2012-02-06 2015-10-21 三菱電機株式会社 半導体装置
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
CN108585799B (zh) * 2018-05-11 2021-05-11 广东工业大学 一种新型陶瓷3d打印成型方法
CN113169150B (zh) * 2021-03-10 2022-06-14 英诺赛科(苏州)半导体有限公司 Iii族氮基半导体封装结构及其制造方法
CN113345846B (zh) * 2021-06-03 2022-03-22 长鑫存储技术有限公司 封装结构及用于制造封装结构的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534251B2 (ja) * 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
JP2539432B2 (ja) * 1987-05-27 1996-10-02 株式会社日立製作所 樹脂封止型半導体装置
JP3018211B2 (ja) 1992-02-20 2000-03-13 株式会社三井ハイテック リードフレーム
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH05326815A (ja) 1992-05-25 1993-12-10 Matsushita Electron Corp 半導体装置用リードフレーム
JPH0661397A (ja) 1992-08-12 1994-03-04 Sony Corp リードフレーム及びそれを用いた樹脂封止型半導体装置の樹脂封止方法
JPH0684979A (ja) * 1992-09-01 1994-03-25 Toshiba Corp 樹脂封止型半導体装置
KR940016706A (ko) 1992-12-31 1994-07-23 김광호 반도체 패키지
JPH06268143A (ja) 1993-03-15 1994-09-22 Seiko Epson Corp リードフレーム及び半導体装置
JPH07211852A (ja) 1994-01-21 1995-08-11 Sony Corp リードフレーム、それを用いた半導体装置及びその製造装置
JPH07335815A (ja) 1994-06-13 1995-12-22 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
JPH0855954A (ja) 1994-08-15 1996-02-27 Sony Corp リードフレーム及びそれを用いた半導体装置
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
CN1080616C (zh) * 1995-06-20 2002-03-13 松下电器产业株式会社 焊料、用焊接法贴装的电子元件及电路板
JPH09129811A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3229816B2 (ja) 1996-06-25 2001-11-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
KR20040045045A (ko) * 1996-12-26 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 반도체장치
JP2000031371A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp リードフレームおよびそれを用いて構成された半導体装置
JP3716101B2 (ja) 1998-07-31 2005-11-16 株式会社日立製作所 リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2000286379A (ja) 1999-01-28 2000-10-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2001127232A (ja) 1999-10-27 2001-05-11 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
JP4570797B2 (ja) 2001-02-14 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003110079A (ja) 2001-10-01 2003-04-11 Hitachi Ltd 半導体装置およびその製造方法
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置

Also Published As

Publication number Publication date
TWI265619B (en) 2006-11-01
US7964942B2 (en) 2011-06-21
US20050006733A1 (en) 2005-01-13
TW200504986A (en) 2005-02-01
HK1069675A1 (en) 2005-05-27
US20080073764A1 (en) 2008-03-27
CN1574330A (zh) 2005-02-02
CN2733595Y (zh) 2005-10-12
KR20040103778A (ko) 2004-12-09
CN100385658C (zh) 2008-04-30
KR100582613B1 (ko) 2006-05-23
JP2005012184A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4262672B2 (ja) 半導体装置およびその製造方法
KR100720607B1 (ko) 반도체장치
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
JP2002151554A (ja) 半導体装置
US7964942B2 (en) Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US20240047439A1 (en) Batch Soldering of Different Elements in Power Module
US20190229044A1 (en) Lead frame with plated lead tips
JP2007073763A (ja) 半導体装置およびその製造方法
JP2009039769A (ja) 接合シート
JP4010911B2 (ja) パワー半導体装置の製造方法
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JPH06132457A (ja) 半導体装置およびその製造方法
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH0419798Y2 (ja)
JP4668729B2 (ja) 半導体装置の製造方法
JP2015032705A (ja) モールドパッケージ
JPS63142840A (ja) 半導体装置
JPH05145004A (ja) 半導体装置の製造方法
JPS6244545Y2 (ja)
JP2000277674A (ja) 半導体装置
JPH0714941A (ja) 半導体装置
JP2005235927A (ja) 半導体装置およびその製造方法
JP2003273308A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Ref document number: 4055158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees