JPH06132457A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06132457A JPH06132457A JP4277446A JP27744692A JPH06132457A JP H06132457 A JPH06132457 A JP H06132457A JP 4277446 A JP4277446 A JP 4277446A JP 27744692 A JP27744692 A JP 27744692A JP H06132457 A JPH06132457 A JP H06132457A
- Authority
- JP
- Japan
- Prior art keywords
- transistor element
- heat sink
- inner lead
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、トランジスタ素子の搭載部をユ
ニット化して、ユニット単位で検査でき、異厚材料を用
いる必要のない半導体装置およびその製造方法を得るこ
とを目的とする。 【構成】 肉厚部のトランジスタ搭載部１ａと肉薄部の
インナーリード１ｂとは別体で構成されている。このト
ランジスタ搭載部１ａには、カシメ用のダボ８が設けら
れている。また、インナーリード１ｂには、ダボ８と係
合する孔９が穿設されている。このトランジスタ搭載部
１ａ上にトランジスタ素子２が搭載された後、孔９にダ
ボ８を挿入してカシメて、トランジスタ素子搭載部１ａ
とインナーリード１ｂとが接合一体化されている。
ニット化して、ユニット単位で検査でき、異厚材料を用
いる必要のない半導体装置およびその製造方法を得るこ
とを目的とする。 【構成】 肉厚部のトランジスタ搭載部１ａと肉薄部の
インナーリード１ｂとは別体で構成されている。このト
ランジスタ搭載部１ａには、カシメ用のダボ８が設けら
れている。また、インナーリード１ｂには、ダボ８と係
合する孔９が穿設されている。このトランジスタ搭載部
１ａ上にトランジスタ素子２が搭載された後、孔９にダ
ボ８を挿入してカシメて、トランジスタ素子搭載部１ａ
とインナーリード１ｂとが接合一体化されている。
Description
【０００１】
【産業上の利用分野】この発明は、リードフレーム上に
トランジスタ素子、集積回路素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置およびそ
の製造方法に関するものである。
トランジスタ素子、集積回路素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】図５は従来の半導体装置の一例を示す斜
視図であり、図において１はリードフレームであり、こ
のリードフレーム１はシリコン基板上にパワートランジ
スタが構成されたトランジスタ素子２を搭載するヒート
シンクとしてのトランジスタ素子搭載部１ａ、トランジ
スタ素子２を制御する集積回路素子３および受動部品と
してのチップ抵抗素子４を搭載するインナーリード１ｂ
および外部との電気信号のやり取りを行うアウターリー
ド１ｃから構成され、さらにトランジスタ素子搭載部１
ａの厚みを厚く、インナーリード１ｂおよびアウターリ
ード１ｃの厚みを一様に形成されている。５はボンディ
ング用のワイヤとしての金線、６は封止樹脂である。
視図であり、図において１はリードフレームであり、こ
のリードフレーム１はシリコン基板上にパワートランジ
スタが構成されたトランジスタ素子２を搭載するヒート
シンクとしてのトランジスタ素子搭載部１ａ、トランジ
スタ素子２を制御する集積回路素子３および受動部品と
してのチップ抵抗素子４を搭載するインナーリード１ｂ
および外部との電気信号のやり取りを行うアウターリー
ド１ｃから構成され、さらにトランジスタ素子搭載部１
ａの厚みを厚く、インナーリード１ｂおよびアウターリ
ード１ｃの厚みを一様に形成されている。５はボンディ
ング用のワイヤとしての金線、６は封止樹脂である。
【０００３】つぎに、上記従来の半導体装置の製造方法
について図６〜図１０に基づいて説明する。まず、例え
ばニッケルメッキが施された銅材からなる異厚材料をプ
レス成形してリードフレーム１を形成する。このリード
フレーム１は、図６に示すように、トランジスタ素子搭
載部１ａ、インナーリード１ｂ、アウターリード１ｃお
よびそれらを結合するタイバ部１ｄが一体成形され、ト
ランジスタ素子搭載部１ａのみが厚く形成されている。
について図６〜図１０に基づいて説明する。まず、例え
ばニッケルメッキが施された銅材からなる異厚材料をプ
レス成形してリードフレーム１を形成する。このリード
フレーム１は、図６に示すように、トランジスタ素子搭
載部１ａ、インナーリード１ｂ、アウターリード１ｃお
よびそれらを結合するタイバ部１ｄが一体成形され、ト
ランジスタ素子搭載部１ａのみが厚く形成されている。
【０００４】ついで、図７に示すように、トランジスタ
素子２、集積回路素子３およびチップ抵抗素子４を搭載
するリードフレーム１の部位に、はんだのなじみやすい
金属７、例えば銀をメッキする。ついで、トランジスタ
素子搭載部１ａおよびインナーリード１ｂ上にそれぞれ
トランジスタ素子２および集積回路素子３をダイボンデ
ィングし、さらに、所望のインナーリード１ｂ間にチッ
プ抵抗素子４を半田により接合して、図８に示すよう
に、リードフレーム１上に各素子を実装する。
素子２、集積回路素子３およびチップ抵抗素子４を搭載
するリードフレーム１の部位に、はんだのなじみやすい
金属７、例えば銀をメッキする。ついで、トランジスタ
素子搭載部１ａおよびインナーリード１ｂ上にそれぞれ
トランジスタ素子２および集積回路素子３をダイボンデ
ィングし、さらに、所望のインナーリード１ｂ間にチッ
プ抵抗素子４を半田により接合して、図８に示すよう
に、リードフレーム１上に各素子を実装する。
【０００５】つぎに、図９に示すように、トランジスタ
素子２および集積回路素子３の電極パッドと所望のイン
ナーリード１ｂとの間を金線５を用いてワイヤボンディ
ングし、その後、封止樹脂６、例えばエポキシ樹脂を用
いて、図１０に示すように、モールディングする。この
時、トランジスタ素子搭載部１ａの底面は封止樹脂６か
ら露呈するようにモールディングされている。さらに、
タイバ部１ｄをカットして、トランジスタ素子２、集積
回路素子３およびチップ抵抗素子４が１パッケージに複
合化された半導体装置が得られる。
素子２および集積回路素子３の電極パッドと所望のイン
ナーリード１ｂとの間を金線５を用いてワイヤボンディ
ングし、その後、封止樹脂６、例えばエポキシ樹脂を用
いて、図１０に示すように、モールディングする。この
時、トランジスタ素子搭載部１ａの底面は封止樹脂６か
ら露呈するようにモールディングされている。さらに、
タイバ部１ｄをカットして、トランジスタ素子２、集積
回路素子３およびチップ抵抗素子４が１パッケージに複
合化された半導体装置が得られる。
【０００６】ここで、トランジスタ素子搭載部１ａに搭
載されたトランジスタ素子２は、リードフレーム１がタ
イバ部１ｄで結合されているので、トランジスタ素子２
の各端子が短絡状態となり、１パッケージに複合化され
た後検査することになる。
載されたトランジスタ素子２は、リードフレーム１がタ
イバ部１ｄで結合されているので、トランジスタ素子２
の各端子が短絡状態となり、１パッケージに複合化され
た後検査することになる。
【０００７】つぎに、上記従来の半導体装置の動作につ
いて説明する。集積回路素子３は、トランジスタ素子２
の通電電流をチップ抵抗素子４の両端の電圧を検出する
ことにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２はパワー素子であるので通電す
ることによりトランジスタ素子２で発熱するが、この熱
は封止樹脂６から露呈するトランジスタ素子搭載部１ａ
の底面を介して放熱される。
いて説明する。集積回路素子３は、トランジスタ素子２
の通電電流をチップ抵抗素子４の両端の電圧を検出する
ことにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２はパワー素子であるので通電す
ることによりトランジスタ素子２で発熱するが、この熱
は封止樹脂６から露呈するトランジスタ素子搭載部１ａ
の底面を介して放熱される。
【０００８】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、プレス成形によりリー
ドフレーム１を形成する金属材料として異厚材料を用い
る必要があり、また１パッケージに複合化された後でし
か搭載されたトランジスタ素子２の検査ができず、さら
にアウターリードの形状のみを変更する場合でもリード
フレーム１全体の変更が必要となり、コストアップを招
くとともに生産性が低下するという課題があった。
上のように構成されているので、プレス成形によりリー
ドフレーム１を形成する金属材料として異厚材料を用い
る必要があり、また１パッケージに複合化された後でし
か搭載されたトランジスタ素子２の検査ができず、さら
にアウターリードの形状のみを変更する場合でもリード
フレーム１全体の変更が必要となり、コストアップを招
くとともに生産性が低下するという課題があった。
【０００９】この発明は、上記のような課題を解決する
ためになされたもので、トランジスタ素子の搭載部をユ
ニット化して、ユニット単位で検査でき、異厚材料を用
いる必要のない半導体装置およびその製造方法を得るこ
とを目的とする。
ためになされたもので、トランジスタ素子の搭載部をユ
ニット化して、ユニット単位で検査でき、異厚材料を用
いる必要のない半導体装置およびその製造方法を得るこ
とを目的とする。
【００１０】
【課題を解決するための手段】この発明の第１の発明
は、ヒートシンク上にトランジスタ素子を搭載し、リー
ドフレームのインナーリード上にトランジスタ素子を制
御する集積回路素子および受動部品を搭載し、ヒートシ
ンクの裏面が露出するように封止樹脂により一体樹脂成
形された半導体装置において、ヒートシンクとインナー
リードとが接合部により一体化されているものである。
は、ヒートシンク上にトランジスタ素子を搭載し、リー
ドフレームのインナーリード上にトランジスタ素子を制
御する集積回路素子および受動部品を搭載し、ヒートシ
ンクの裏面が露出するように封止樹脂により一体樹脂成
形された半導体装置において、ヒートシンクとインナー
リードとが接合部により一体化されているものである。
【００１１】また、この発明の第２の発明は、ヒートシ
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置の製造方法において、ヒートシンクを形成し、ト
ランジスタ素子をヒートシンク上に搭載した後、ヒート
シンクとインナーリードとを接合するものである。
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置の製造方法において、ヒートシンクを形成し、ト
ランジスタ素子をヒートシンク上に搭載した後、ヒート
シンクとインナーリードとを接合するものである。
【００１２】
【作用】この発明の第１の発明においては、ヒートシン
クとインナーリードとが接合部により一体化されている
ので、厚肉部のヒートシンクと薄肉部のインナーリード
とが別体で作製でき、リードフレームの成形に異厚材料
を必要としない。また、ヒートシンク上にトランジスタ
素子を搭載してなるヒートシンク部がユニット化され、
ユニット単位でトランジスタ素子の検査が実施できると
ともに、ヒートシンク部の標準化を図ることができる。
クとインナーリードとが接合部により一体化されている
ので、厚肉部のヒートシンクと薄肉部のインナーリード
とが別体で作製でき、リードフレームの成形に異厚材料
を必要としない。また、ヒートシンク上にトランジスタ
素子を搭載してなるヒートシンク部がユニット化され、
ユニット単位でトランジスタ素子の検査が実施できると
ともに、ヒートシンク部の標準化を図ることができる。
【００１３】また、この発明の第２の発明においては、
ヒートシンクを形成し、トランジスタ素子をヒートシン
ク上に搭載した後、ヒートシンクとインナーリードとを
接合しているので、ヒートシンク上にトランジスタ素子
を搭載した後にトランジスタ素子の検査を実施でき、か
つ、異厚材料を用いることなく異厚のリードフレームを
成形でき、半導体装置の歩留まりを向上できるととも
に、コストの低減を図ることができる。
ヒートシンクを形成し、トランジスタ素子をヒートシン
ク上に搭載した後、ヒートシンクとインナーリードとを
接合しているので、ヒートシンク上にトランジスタ素子
を搭載した後にトランジスタ素子の検査を実施でき、か
つ、異厚材料を用いることなく異厚のリードフレームを
成形でき、半導体装置の歩留まりを向上できるととも
に、コストの低減を図ることができる。
【００１４】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１はこの発明の実施例１を示す半導体装置
における樹脂封止前の状態の斜視図、図２は図１のＩＩ
−ＩＩ線に沿った断面図であり、図において図５乃至図
１０に示した従来の半導体装置と同一または相当部分に
は同一符号を付し、その説明を省略する。
る。 実施例１．図１はこの発明の実施例１を示す半導体装置
における樹脂封止前の状態の斜視図、図２は図１のＩＩ
−ＩＩ線に沿った断面図であり、図において図５乃至図
１０に示した従来の半導体装置と同一または相当部分に
は同一符号を付し、その説明を省略する。
【００１５】図において、８はトランジスタ素子搭載部
１ａに設けられたカシメ用のダボ、９はインナーリード
１ｂに穿設された孔であり、これらのダボ８および孔９
が接合部を構成している。
１ａに設けられたカシメ用のダボ、９はインナーリード
１ｂに穿設された孔であり、これらのダボ８および孔９
が接合部を構成している。
【００１６】この実施例１では、トランジスタ素子搭載
部１ａとインナーリード１ｂおよびアウターリード１ｃ
とは別体で作製されており、トランジスタ素子２がダイ
ボンディングされたトランジスタ素子搭載部１ａのダボ
８をインナーリード１ｂの孔９に挿入してカシメて、ト
ランジスタ素子搭載部１ａとインナーリード１ｂとを接
合一体化している。なお、他の構成は、図５乃至図１０
に示した従来の半導体装置と同じ構成である。
部１ａとインナーリード１ｂおよびアウターリード１ｃ
とは別体で作製されており、トランジスタ素子２がダイ
ボンディングされたトランジスタ素子搭載部１ａのダボ
８をインナーリード１ｂの孔９に挿入してカシメて、ト
ランジスタ素子搭載部１ａとインナーリード１ｂとを接
合一体化している。なお、他の構成は、図５乃至図１０
に示した従来の半導体装置と同じ構成である。
【００１７】つぎに、上記実施例１による半導体装置の
製造方法について説明する。まず、ニッケルメッキが施
された銅材からなる厚肉材料をプレス成形して、ダボ８
を有するトランジスタ素子搭載部１ａを形成する。ま
た、ニッケルメッキが施された銅材からなる薄肉材料を
プレス成形して、孔９を有するインナーリード１ｂ、ア
ウターリード１ｃおよびそれらを結合するタイバ部１ｄ
を一体形成する。
製造方法について説明する。まず、ニッケルメッキが施
された銅材からなる厚肉材料をプレス成形して、ダボ８
を有するトランジスタ素子搭載部１ａを形成する。ま
た、ニッケルメッキが施された銅材からなる薄肉材料を
プレス成形して、孔９を有するインナーリード１ｂ、ア
ウターリード１ｃおよびそれらを結合するタイバ部１ｄ
を一体形成する。
【００１８】ついで、トランジスタ素子２、集積回路素
子３およびチップ抵抗素子４を搭載するトランジスタ素
子搭載部１ａおよびインナーリード１ｂの部位に、はん
だのなじみやすい金属７、例えば銀をメッキする。その
後、トランジスタ素子搭載部１ａ上にトランジスタ素子
２をダイボンディングして、ユニット化されたヒートシ
ンク部を作製する。一方、インナーリード１ｂ上に集積
回路素子３をダイボンディングし、さらに、所望のイン
ナーリード１ｂ間にチップ抵抗素子４を半田により接合
する。
子３およびチップ抵抗素子４を搭載するトランジスタ素
子搭載部１ａおよびインナーリード１ｂの部位に、はん
だのなじみやすい金属７、例えば銀をメッキする。その
後、トランジスタ素子搭載部１ａ上にトランジスタ素子
２をダイボンディングして、ユニット化されたヒートシ
ンク部を作製する。一方、インナーリード１ｂ上に集積
回路素子３をダイボンディングし、さらに、所望のイン
ナーリード１ｂ間にチップ抵抗素子４を半田により接合
する。
【００１９】つぎに、トランジスタ素子搭載部１ａのダ
ボ８をインナーリード１ｂの孔９に挿入しカシメて、ト
ランジスタ素子搭載部１ａとインナーリード１ｂとを接
合一体化する。その後、トランジスタ素子２および集積
回路素子３の電極パッドと所望のインナーリード１ｂと
の間を金線５を用いてワイヤボンディングし、その後、
封止樹脂６、例えばエポキシ樹脂を用いて、モールディ
ングする。この時、トランジスタ素子搭載部１ａの底面
は封止樹脂６から露呈するようにモールディングされて
いる。さらに、タイバ部１ｄをカットして、トランジス
タ素子２、集積回路素子３およびチップ抵抗素子４が１
パッケージに複合化された半導体装置が得られる。
ボ８をインナーリード１ｂの孔９に挿入しカシメて、ト
ランジスタ素子搭載部１ａとインナーリード１ｂとを接
合一体化する。その後、トランジスタ素子２および集積
回路素子３の電極パッドと所望のインナーリード１ｂと
の間を金線５を用いてワイヤボンディングし、その後、
封止樹脂６、例えばエポキシ樹脂を用いて、モールディ
ングする。この時、トランジスタ素子搭載部１ａの底面
は封止樹脂６から露呈するようにモールディングされて
いる。さらに、タイバ部１ｄをカットして、トランジス
タ素子２、集積回路素子３およびチップ抵抗素子４が１
パッケージに複合化された半導体装置が得られる。
【００２０】このように上記実施例１によれば、トラン
ジスタ素子搭載部１ａとインナーリード１ｂとを接合し
て一体化しているので、肉厚部のトランジスタ素子搭載
部１ａと肉薄部のインナーリード１ｂとを別体で構成で
き、高価な異厚材料を用いる必要がなく、コストを低減
することができる。
ジスタ素子搭載部１ａとインナーリード１ｂとを接合し
て一体化しているので、肉厚部のトランジスタ素子搭載
部１ａと肉薄部のインナーリード１ｂとを別体で構成で
き、高価な異厚材料を用いる必要がなく、コストを低減
することができる。
【００２１】また、トランジスタ素子搭載部１ａ上にト
ランジスタ素子２を搭載してなるヒートシンク部をユニ
ット化することができ、ユニット単位でヒートシンク部
を検査でき、半導体装置の歩留まりを向上することがで
きる。
ランジスタ素子２を搭載してなるヒートシンク部をユニ
ット化することができ、ユニット単位でヒートシンク部
を検査でき、半導体装置の歩留まりを向上することがで
きる。
【００２２】また、ヒートシンク部を標準化でき、イン
ナーリード１ｂ、アウターリード１ｃ等の形状が異なる
リードフレームにも容易に対応できる。
ナーリード１ｂ、アウターリード１ｃ等の形状が異なる
リードフレームにも容易に対応できる。
【００２３】実施例２．上記実施例１では、トランジス
タ素子搭載部１ａのダボ８をインナーリード１ｂの孔９
に挿入しカシメて、トランジスタ素子搭載部１ａとイン
ナーリード１ｂとを接合一体化するものとしているが、
この実施例２では、図３に示すように、トランジスタ素
子搭載部１ａとインナーリード１ｂとを溶接部１０で溶
接して、接合一体化するものとし、同様の効果を奏す
る。
タ素子搭載部１ａのダボ８をインナーリード１ｂの孔９
に挿入しカシメて、トランジスタ素子搭載部１ａとイン
ナーリード１ｂとを接合一体化するものとしているが、
この実施例２では、図３に示すように、トランジスタ素
子搭載部１ａとインナーリード１ｂとを溶接部１０で溶
接して、接合一体化するものとし、同様の効果を奏す
る。
【００２４】実施例３．上記実施例１では、トランジス
タ素子搭載部１ａのダボ８をインナーリード１ｂの孔９
に挿入しカシメて、トランジスタ素子搭載部１ａとイン
ナーリード１ｂとを接合一体化するものとしているが、
この実施例３では、図４に示すように、トランジスタ素
子搭載部１ａに凹部１１を形成し、インナーリード１ｂ
に凹部１１と係合するフック１２を形成し、フック１２
を凹部１１に係止して、トランジスタ素子搭載部１ａと
インナーリード１ｂとを接合一体化するものとし、同様
の効果を奏する。
タ素子搭載部１ａのダボ８をインナーリード１ｂの孔９
に挿入しカシメて、トランジスタ素子搭載部１ａとイン
ナーリード１ｂとを接合一体化するものとしているが、
この実施例３では、図４に示すように、トランジスタ素
子搭載部１ａに凹部１１を形成し、インナーリード１ｂ
に凹部１１と係合するフック１２を形成し、フック１２
を凹部１１に係止して、トランジスタ素子搭載部１ａと
インナーリード１ｂとを接合一体化するものとし、同様
の効果を奏する。
【００２５】実施例４．上記実施例２では、トランジス
タ素子搭載部１ａとインナーリード１ｂとを溶接部１０
で溶接して、接合一体化するものとしているが、この実
施例４では、トランジスタ素子搭載部１ａとインナーリ
ード１ｂとを銀ロー付けにより接合一体化するものと
し、同様の効果を奏する。
タ素子搭載部１ａとインナーリード１ｂとを溶接部１０
で溶接して、接合一体化するものとしているが、この実
施例４では、トランジスタ素子搭載部１ａとインナーリ
ード１ｂとを銀ロー付けにより接合一体化するものと
し、同様の効果を奏する。
【００２６】なお、上記各実施例では、受動部品として
チップ抵抗素子４を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
チップ抵抗素子４を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
【００２７】また、上記各実施例では、トランジスタ素
子搭載部１ａとインナーリード１ｂとを同一の材料で構
成するものとしているが、それぞれ異なった材料で構成
してもよい。
子搭載部１ａとインナーリード１ｂとを同一の材料で構
成するものとしているが、それぞれ異なった材料で構成
してもよい。
【００２８】
【発明の効果】この発明は、以上のよう構成されている
ので、以下に記載されるような効果を奏する。
ので、以下に記載されるような効果を奏する。
【００２９】この発明の第１の発明によれば、ヒートシ
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置において、ヒートシンクとインーリードとが接合
部により一体化されているので、厚肉部のヒートシンク
と薄肉部のインナーリードとが別体で作製でき、リード
フレームの成形に異厚材料を必要とせず、コストを低減
することができ、また、ヒートシンク上にトランジスタ
素子を搭載してなるヒートシンク部がユニット化され、
ユニット単位でトランジスタ素子の検査が実施でき、半
導体装置の歩留まりを向上できるとともに、ヒートシン
ク部の標準化を図ることができる。
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置において、ヒートシンクとインーリードとが接合
部により一体化されているので、厚肉部のヒートシンク
と薄肉部のインナーリードとが別体で作製でき、リード
フレームの成形に異厚材料を必要とせず、コストを低減
することができ、また、ヒートシンク上にトランジスタ
素子を搭載してなるヒートシンク部がユニット化され、
ユニット単位でトランジスタ素子の検査が実施でき、半
導体装置の歩留まりを向上できるとともに、ヒートシン
ク部の標準化を図ることができる。
【００３０】また、この発明の第２の発明によれば、ヒ
ートシンク上にトランジスタ素子を搭載し、リードフレ
ームのインナーリード上にトランジスタ素子を制御する
集積回路素子および受動部品を搭載し、ヒートシンクの
裏面が露出するように封止樹脂により一体樹脂成形され
た半導体装置の製造方法において、ヒートシンクを形成
し、トランジスタ素子をヒートシンク上に搭載した後、
ヒートシンクとインナーリードとを接合しているので、
ヒートシンク上にトランジスタ素子を搭載した後にトラ
ンジスタ素子の検査を実施でき、かつ、異厚材料を用い
ることなく異厚のリードフレームを成形でき、半導体装
置の歩留まりを向上できるとともに、コストを低減する
ことができる。
ートシンク上にトランジスタ素子を搭載し、リードフレ
ームのインナーリード上にトランジスタ素子を制御する
集積回路素子および受動部品を搭載し、ヒートシンクの
裏面が露出するように封止樹脂により一体樹脂成形され
た半導体装置の製造方法において、ヒートシンクを形成
し、トランジスタ素子をヒートシンク上に搭載した後、
ヒートシンクとインナーリードとを接合しているので、
ヒートシンク上にトランジスタ素子を搭載した後にトラ
ンジスタ素子の検査を実施でき、かつ、異厚材料を用い
ることなく異厚のリードフレームを成形でき、半導体装
置の歩留まりを向上できるとともに、コストを低減する
ことができる。
【図１】この発明の実施例１を示す半導体装置における
樹脂封止前の状態の斜視図である。
樹脂封止前の状態の斜視図である。
【図２】図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】この発明の実施例２を示す半導体装置における
樹脂封止前の状態の斜視図である。
樹脂封止前の状態の斜視図である。
【図４】この発明の実施例３を示す半導体装置における
樹脂封止前の状態の斜視図である。
樹脂封止前の状態の斜視図である。
【図５】従来の半導体装置の一例を示す斜視図である。
【図６】従来の半導体装置におけるリードフレームを示
す斜視図である。
す斜視図である。
【図７】従来の半導体装置における銀メッキが施された
リードフレームを示す斜視図である。
リードフレームを示す斜視図である。
【図８】従来の半導体装置における素子実装状態を示す
斜視図である。
斜視図である。
【図９】従来の半導体装置におけるワイヤボディング後
の状態を示す斜視図である。
の状態を示す斜視図である。
【図１０】従来の半導体装置における樹脂封止後の状態
を示す斜視図である。
を示す斜視図である。
１ リードフレーム １ａ トランジスタ素子搭載部 １ｂ インナーリード ２ トランジスタ素子 ３ 集積回路素子 ４ チップ抵抗素子（受動部品） ６ 封止樹脂 ８ ダボ（接合部） ９ 孔（接合部） １０ 溶接部（接合部） １１ 凹部（接合部） １２ フック（接合部）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】この発明の第１の発明によれば、ヒートシ
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置において、ヒートシンクとインナーリードとが接
合部により一体化されているので、厚肉部のヒートシン
クと薄肉部のインナーリードとが別体で作製でき、リー
ドフレームの成形に異厚材料を必要とせず、コストを低
減することができ、また、ヒートシンク上にトランジス
タ素子を搭載してなるヒートシンク部がユニット化さ
れ、ユニット単位でトランジスタ素子の検査が実施で
き、半導体装置の歩留まりを向上できるとともに、ヒー
トシンク部の標準化を図ることができる。
ンク上にトランジスタ素子を搭載し、リードフレームの
インナーリード上にトランジスタ素子を制御する集積回
路素子および受動部品を搭載し、ヒートシンクの裏面が
露出するように封止樹脂により一体樹脂成形された半導
体装置において、ヒートシンクとインナーリードとが接
合部により一体化されているので、厚肉部のヒートシン
クと薄肉部のインナーリードとが別体で作製でき、リー
ドフレームの成形に異厚材料を必要とせず、コストを低
減することができ、また、ヒートシンク上にトランジス
タ素子を搭載してなるヒートシンク部がユニット化さ
れ、ユニット単位でトランジスタ素子の検査が実施で
き、半導体装置の歩留まりを向上できるとともに、ヒー
トシンク部の標準化を図ることができる。
Claims (2)
- 【請求項１】 ヒートシンク上にトランジスタ素子を搭
載し、リードフレームのインナーリード上に前記トラン
ジスタ素子を制御する集積回路素子および受動部品を搭
載し、前記ヒートシンクの裏面が露出するように封止樹
脂により一体樹脂成形された半導体装置において、前記
ヒートシンクと前記インーリードとが接合部により一体
化されていることを特徴とする半導体装置。 - 【請求項２】 ヒートシンク上にトランジスタ素子を搭
載し、リードフレームのインナーリード上に前記トラン
ジスタ素子を制御する集積回路素子および受動部品を搭
載し、前記ヒートシンクの裏面が露出するように封止樹
脂により一体樹脂成形された半導体装置の製造方法にお
いて、前記ヒートシンクを形成し、前記トランジスタ素
子を前記ヒートシンク上に搭載した後、前記ヒートシン
クと前記インナーリードとを接合することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277446A JPH06132457A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277446A JPH06132457A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132457A true JPH06132457A (ja) | 1994-05-13 |
Family
ID=17583691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4277446A Pending JPH06132457A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132457A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731505A3 (en) * | 1995-03-06 | 1998-04-15 | Motorola, Inc. | Semiconductor leadframe structure and method of manufacturing the same |
| EP0881680A4 (en) * | 1996-11-28 | 2000-11-29 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| JP2007012731A (ja) * | 2005-06-29 | 2007-01-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US8536687B2 (en) | 2011-01-12 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor device having separated heatsink and chip mounting portion |
| JP2021099072A (ja) * | 2019-12-23 | 2021-07-01 | ダイヤモンド電機株式会社 | イグナイタ |
-
1992
- 1992-10-15 JP JP4277446A patent/JPH06132457A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731505A3 (en) * | 1995-03-06 | 1998-04-15 | Motorola, Inc. | Semiconductor leadframe structure and method of manufacturing the same |
| EP0881680A4 (en) * | 1996-11-28 | 2000-11-29 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| JP2007012731A (ja) * | 2005-06-29 | 2007-01-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP4610426B2 (ja) * | 2005-06-29 | 2011-01-12 | 三洋電機株式会社 | 回路装置の製造方法 |
| US8536687B2 (en) | 2011-01-12 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor device having separated heatsink and chip mounting portion |
| JP2021099072A (ja) * | 2019-12-23 | 2021-07-01 | ダイヤモンド電機株式会社 | イグナイタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| US5014113A (en) | Multiple layer lead frame | |
| US20140179063A1 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| JP6598151B2 (ja) | 半導体装置およびその製造方法 | |
| KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
| JPH06132457A (ja) | 半導体装置およびその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63114150A (ja) | 混成集積回路 | |
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH1065084A (ja) | リードフレーム | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPH06120406A (ja) | 半導体装置 | |
| JPS58191460A (ja) | 電子部品 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| JPH0648877Y2 (ja) | 半導体装置 | |
| JPH0333068Y2 (ja) | ||
| JPH085563Y2 (ja) | 高電力ハイブリッドｉｃ用金属パッケージ | |
| JPS62169461A (ja) | 半導体装置 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPH0265266A (ja) | リードフレーム | |
| JPS6244545Y2 (ja) |