JP2004335947A - 半導体装置及び半導体装置の作製方法 - Google Patents
半導体装置及び半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2004335947A JP2004335947A JP2003133122A JP2003133122A JP2004335947A JP 2004335947 A JP2004335947 A JP 2004335947A JP 2003133122 A JP2003133122 A JP 2003133122A JP 2003133122 A JP2003133122 A JP 2003133122A JP 2004335947 A JP2004335947 A JP 2004335947A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection lead
- package
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】基板へのはんだ付け強度を向上させた外部接続用リードを備えた半導体装置を提供する。
【解決手段】半導体素子を封止した樹脂パッケージ１３の外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、外部接続用リード形成部を切断して形成された外部接続用リード１６を備えてなる半導体装置１５において、外部接続用リード形成部に、その内壁面１２ｄにメッキが施された孔が設けられており、孔を跨ぐように外部接続用リード形成部が切断されて形成された外部接続用リード１６を備える。基板のランドに塗布されたはんだペーストと外部接続用リード１６の先端の孔部分内壁１２ｄのメッキとがなじんで、はんだが盛り上がり、はんだ付け強度が向上し、基板への実装強度が上がる。
【選択図】 図４
【解決手段】半導体素子を封止した樹脂パッケージ１３の外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、外部接続用リード形成部を切断して形成された外部接続用リード１６を備えてなる半導体装置１５において、外部接続用リード形成部に、その内壁面１２ｄにメッキが施された孔が設けられており、孔を跨ぐように外部接続用リード形成部が切断されて形成された外部接続用リード１６を備える。基板のランドに塗布されたはんだペーストと外部接続用リード１６の先端の孔部分内壁１２ｄのメッキとがなじんで、はんだが盛り上がり、はんだ付け強度が向上し、基板への実装強度が上がる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、該半導体装置の作製方法に関する。
【０００２】
【従来の技術】
外部接続用リードを備えた半導体装置を回路基板に搭載する際、該外部接続用リードを回路基板のパッド面とはんだ付けすることが汎用されている。
【０００３】
例えば、図６（Ａ）の要部斜視図に示すように、ダイステージにダイボンディングされた半導体素子を電気的絶縁性を有する樹脂で封止した樹脂パッケージ１の側面から導出され、基板実装時のはんだなじみ性を向上させるために、メッキ処理、例えばはんだメッキされた外部接続用リード形成部２を所定長さに切断し、リードフレーム４から切り離されて形成された外部接続用リード２ａを備えた個々の半導体装置を得ている（例えば、特許文献１、非特許文献１参照）。
【０００４】
【特許文献１】
特開平９−２３２４９９号公報
【非特許文献１】
香山晋、成瀬邦彦監修「実践講座ＶＬＳＩパッケージング技術（上）」１版一刷 日経ＢＰ社 １９９３年５月３１日 ｐ．１３４〜ｐ．１３５
【０００５】
【発明が解決しようとする課題】
ここで、前記外部接続用リード２ａの先端の切断面を見ると、図６（Ｂ）に示すように、外部接続用リード形成部２を下方から切断した場合、切断面２ｂの一部にはんだメッキの一部３が付着するが、切断面全体に付着せず、基板実装時に外部接続用リード２ａの先端部にはんだが不足し、基板に実装した際、実装強度が不足することがある。
本発明は、前記問題点に鑑み、外部接続用リード先端の切断面にはんだ付着の不足を補充できる外部接続用リードを備えた半導体装置及び半導体装置の作製方法を提供する。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備え、前記外部接続用リード形成部に、その内壁面にメッキが施された孔が設けられており、前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備える。
【０００７】
また、本発明の半導体装置は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備え、前記外部接続用リード形成部から前記リードフレームに渡って、その内壁面にメッキが施された孔が設けられており、
前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備える。
【０００８】
本発明の半導体装置の作製方法は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する際、前記外部接続用リード形成部に形成された孔の内壁面にメッキを施こし、前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成する。
【０００９】
また、他の半導体装置の作製方法は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する際、前記外部接続用リード形成部から前記リードフレームに渡って形成された孔の内壁面にメッキを施し、前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成する。
【００１０】
【発明の実施の形態】
以下、図１乃至図５を参照しながら、本発明の半導体装置及び半導体装置の作製方法について詳述する。ここで、従来と同じ構成要素には同じ符号を付している。
図１は半導体素子がダイステージにダイボンディングされた要部平面図を示している。
図１に示すように、リードフレーム４には半導体素子５がダイボンディングされるダイステージ６、該ダイステージ６を吊るダイステージ吊りリード７、半導体素子５のパッド５ａとワイヤ８でワイヤボンディングされるインナーリード９、該インナーリード９に一体に繋がる外部接続用リード形成部１０が一体に繋がって支持されている。
前記リードフレーム４には前記ダイステージ６、前記ダイステージ吊りリード７、前記インナーリード９、前記外部接続用リード形成部１０のパターンが、例えば左右に繰り返し繋がれて構成されている。
【００１１】
前記ダイステージ６には半導体素子５がダイボンディングされており、前記半導体素子５のパッド５ａと前記インナーリード９は金、銅、アルミニウム等のワイヤ８でワイヤボンディングされて電気的に接続されている。
また、点線で示される領域１１は、前記半導体素子５を樹脂で封止する樹脂封止領域を示している。
【００１２】
そして、前記外部接続用リード形成部１０から前記リードフレーム４に渡って孔１２が形成されている。図示の場合、前記孔１２は前記外部接続用リード形成部１０の中央部に所定幅で形成され、前記リードフレーム４には前記外部接続用リード形成部１０に形成した孔１２ａの幅よりも大きい幅の孔１２ｂが形成されている。このように形成したのは、後述するメッキ処理を行う際、メッキ液が前記リードフレーム４の幅広の孔１２ｂから前記外部接続用リード形成部１０の幅狭の孔１２ａに向けてメッキ液が容易に侵入するようにするためである。
この実施の形態では、前記孔１２を前記外部接続用リード形成部１０から前記リードフレーム４に渡って形成したが、前記外部接続用リード形成部１０にのみ孔を形成しても実施することができる。
【００１３】
次に、図２に示すように、前記半導体素子５が前記ダイステージ６にダイボンディングされ、さらにワイヤボンディングが完了すると、前記半導体素子５を樹脂で封止して樹脂パッケージ１３を形成する。
前記半導体素子５を樹脂で封止して樹脂パッケージ１３を形成した後、メッキ液、例えばはんだメッキ液に浸し、少なくとも前記外部接続用リード形成部１０及び前記リードフレーム４にはんだメッキを行う。このはんだメッキ処理時に前記孔１２の内壁全面に、はんだメッキが施される。
【００１４】
次に、図３に示すように、前記外部接続用リード形成部１０の前記はんだメッキが施された孔１２の一部１２ｃを含むように跨いで前記外部接続用リード形成部１０を所定長さに切断１４する。これによって、図４（Ａ）に示すように樹脂で封止された半導体素子は前記リードフレーム４から切り離されて樹脂パッケージ１３を備えた半導体装置１５が得られる。
【００１５】
前記外部接続用リード形成部１０が切断されて形成された外部接続用リード１６を見ると、図４（Ｂ）に示すように、前記外部接続用リード１６の上下面、両側面にはんだメッキが施されるほか、外部接続用リード１６の先端の切断された孔の部分１２ｃの内壁面１２ｄにもはんだメッキが施されている。また、従来同様切断によって外部接続用リード先端の切断面の一部１６ａにもはんだ３が付着している。
【００１６】
次に、前記の工程を経て作製された樹脂封止された半導体装置１５を基板にはんだ付けにて実装することで、前記問題点を解決することができる。
図５（Ａ）に示す半導体装置１５を基板のランド１７にはんだ付けすると、図５（Ｂ）に示すように、基板のランド１７に塗布されたはんだペースト（図示せず）と外部接続用リード１６の先端の孔部分１２ｃの内壁面１２ｄ（図４Ｂ）のんだメッキとがなじんで、外部接続用リード１６の前記内壁面１２ｄにもはんだが十分に盛り上がり、はんだ付けが強固になり、基板への実装強度が向上する。
【００１７】
前記外部接続用リード形成部及び前記リードフレームに渡って形成された孔の形状、前記外部接続用リード形成部に形成された孔の形状は、前記形状の他、外部接続用リード形成部をリードフレームに支持できる程度の強度を有する形状であれば、外部接続用リード形成部に形成する孔の幅をできるだけ大きくしてメッキされる内壁面の面積を広くするのが好適である。
また、前記実施の形態では半導体素子を樹脂で封止した樹脂パッケージによる半導体装置を例に挙げて説明したが、樹脂封止に代えてセラミック封止を採用してセラミックパッケージによる半導体装置としても実施することもできる。
【００１８】
また、前記実施の形態では、半導体素子をダイボンディングし、半導体素子を樹脂封止した後にメッキ処理を施したが、該メッキ処理は、半導体素子をダイボンディングする前に前記リードフレームに支持されたダイステージ、ダイステージ吊りリード、インナーリード、外部接続用リード形成部及び前記孔の内壁にメッキを施し、その後、半導体素子をダイボンディングし、封止を行った後に、外部接続用リード形成部を切断して外部接続用リードを形成することもできる。
【００１９】
また、前記各発明の実施の形態では、メッキ処理にはんだメッキを使用したが、はんだメッキは主にＳｎ−Ｐｂ合金メッキであり、環境問題を考慮し鉛合金メッキに代えて鉛フリーメッキであるＳｎ−Ｂｉ合金メッキ、Ｓｎ−Ｃｕ合金メッキ、Ｓｎ−Ａｇ合金メッキ、Ｎｉ−Ｐｄ合金メッキ、Ｓｎメッキを採用するのが好適である。
【００２０】
【発明の効果】
本発明の半導体装置を基板に実装する際、基板のランドに塗布されたはんだペーストと外部接続用リードの先端の孔部分内壁のメッキとがなじんで、外部接続用リードの先端面にも十分にはんだが盛り上がり、はんだ付け強度が向上し、基板への実装強度が上がる。
【図面の簡単な説明】
【図１】本発明による半導体装置の半導体素子樹脂封止前の平面図である。
【図２】本発明による半導体装置の半導体素子樹脂封止及びメッキ処理後の平面図である。
【図３】本発明において半導体素子の外部接続用リード切断部分を示す平面図である。
【図４】本発明による半導体装置の平面図及び外部接続用リードの要部斜視図である。
【図５】本発明による半導体装置の平面図及び半導体装置を基板に実装する際の要部斜視図である。
【図６】従来の半導体装置の外部接続用リード形成部及び外部接続用リードの要部斜視図ある。
【符号の説明】
１３・・樹脂パッケージ １５・・半導体装置 １６・・先端の孔１２ｃの内壁面１２ｄにメッキが施された外部接続用リード
【発明の属する技術分野】
本発明は、半導体装置、該半導体装置の作製方法に関する。
【０００２】
【従来の技術】
外部接続用リードを備えた半導体装置を回路基板に搭載する際、該外部接続用リードを回路基板のパッド面とはんだ付けすることが汎用されている。
【０００３】
例えば、図６（Ａ）の要部斜視図に示すように、ダイステージにダイボンディングされた半導体素子を電気的絶縁性を有する樹脂で封止した樹脂パッケージ１の側面から導出され、基板実装時のはんだなじみ性を向上させるために、メッキ処理、例えばはんだメッキされた外部接続用リード形成部２を所定長さに切断し、リードフレーム４から切り離されて形成された外部接続用リード２ａを備えた個々の半導体装置を得ている（例えば、特許文献１、非特許文献１参照）。
【０００４】
【特許文献１】
特開平９−２３２４９９号公報
【非特許文献１】
香山晋、成瀬邦彦監修「実践講座ＶＬＳＩパッケージング技術（上）」１版一刷 日経ＢＰ社 １９９３年５月３１日 ｐ．１３４〜ｐ．１３５
【０００５】
【発明が解決しようとする課題】
ここで、前記外部接続用リード２ａの先端の切断面を見ると、図６（Ｂ）に示すように、外部接続用リード形成部２を下方から切断した場合、切断面２ｂの一部にはんだメッキの一部３が付着するが、切断面全体に付着せず、基板実装時に外部接続用リード２ａの先端部にはんだが不足し、基板に実装した際、実装強度が不足することがある。
本発明は、前記問題点に鑑み、外部接続用リード先端の切断面にはんだ付着の不足を補充できる外部接続用リードを備えた半導体装置及び半導体装置の作製方法を提供する。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備え、前記外部接続用リード形成部に、その内壁面にメッキが施された孔が設けられており、前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備える。
【０００７】
また、本発明の半導体装置は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備え、前記外部接続用リード形成部から前記リードフレームに渡って、その内壁面にメッキが施された孔が設けられており、
前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備える。
【０００８】
本発明の半導体装置の作製方法は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する際、前記外部接続用リード形成部に形成された孔の内壁面にメッキを施こし、前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成する。
【０００９】
また、他の半導体装置の作製方法は、半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する際、前記外部接続用リード形成部から前記リードフレームに渡って形成された孔の内壁面にメッキを施し、前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成する。
【００１０】
【発明の実施の形態】
以下、図１乃至図５を参照しながら、本発明の半導体装置及び半導体装置の作製方法について詳述する。ここで、従来と同じ構成要素には同じ符号を付している。
図１は半導体素子がダイステージにダイボンディングされた要部平面図を示している。
図１に示すように、リードフレーム４には半導体素子５がダイボンディングされるダイステージ６、該ダイステージ６を吊るダイステージ吊りリード７、半導体素子５のパッド５ａとワイヤ８でワイヤボンディングされるインナーリード９、該インナーリード９に一体に繋がる外部接続用リード形成部１０が一体に繋がって支持されている。
前記リードフレーム４には前記ダイステージ６、前記ダイステージ吊りリード７、前記インナーリード９、前記外部接続用リード形成部１０のパターンが、例えば左右に繰り返し繋がれて構成されている。
【００１１】
前記ダイステージ６には半導体素子５がダイボンディングされており、前記半導体素子５のパッド５ａと前記インナーリード９は金、銅、アルミニウム等のワイヤ８でワイヤボンディングされて電気的に接続されている。
また、点線で示される領域１１は、前記半導体素子５を樹脂で封止する樹脂封止領域を示している。
【００１２】
そして、前記外部接続用リード形成部１０から前記リードフレーム４に渡って孔１２が形成されている。図示の場合、前記孔１２は前記外部接続用リード形成部１０の中央部に所定幅で形成され、前記リードフレーム４には前記外部接続用リード形成部１０に形成した孔１２ａの幅よりも大きい幅の孔１２ｂが形成されている。このように形成したのは、後述するメッキ処理を行う際、メッキ液が前記リードフレーム４の幅広の孔１２ｂから前記外部接続用リード形成部１０の幅狭の孔１２ａに向けてメッキ液が容易に侵入するようにするためである。
この実施の形態では、前記孔１２を前記外部接続用リード形成部１０から前記リードフレーム４に渡って形成したが、前記外部接続用リード形成部１０にのみ孔を形成しても実施することができる。
【００１３】
次に、図２に示すように、前記半導体素子５が前記ダイステージ６にダイボンディングされ、さらにワイヤボンディングが完了すると、前記半導体素子５を樹脂で封止して樹脂パッケージ１３を形成する。
前記半導体素子５を樹脂で封止して樹脂パッケージ１３を形成した後、メッキ液、例えばはんだメッキ液に浸し、少なくとも前記外部接続用リード形成部１０及び前記リードフレーム４にはんだメッキを行う。このはんだメッキ処理時に前記孔１２の内壁全面に、はんだメッキが施される。
【００１４】
次に、図３に示すように、前記外部接続用リード形成部１０の前記はんだメッキが施された孔１２の一部１２ｃを含むように跨いで前記外部接続用リード形成部１０を所定長さに切断１４する。これによって、図４（Ａ）に示すように樹脂で封止された半導体素子は前記リードフレーム４から切り離されて樹脂パッケージ１３を備えた半導体装置１５が得られる。
【００１５】
前記外部接続用リード形成部１０が切断されて形成された外部接続用リード１６を見ると、図４（Ｂ）に示すように、前記外部接続用リード１６の上下面、両側面にはんだメッキが施されるほか、外部接続用リード１６の先端の切断された孔の部分１２ｃの内壁面１２ｄにもはんだメッキが施されている。また、従来同様切断によって外部接続用リード先端の切断面の一部１６ａにもはんだ３が付着している。
【００１６】
次に、前記の工程を経て作製された樹脂封止された半導体装置１５を基板にはんだ付けにて実装することで、前記問題点を解決することができる。
図５（Ａ）に示す半導体装置１５を基板のランド１７にはんだ付けすると、図５（Ｂ）に示すように、基板のランド１７に塗布されたはんだペースト（図示せず）と外部接続用リード１６の先端の孔部分１２ｃの内壁面１２ｄ（図４Ｂ）のんだメッキとがなじんで、外部接続用リード１６の前記内壁面１２ｄにもはんだが十分に盛り上がり、はんだ付けが強固になり、基板への実装強度が向上する。
【００１７】
前記外部接続用リード形成部及び前記リードフレームに渡って形成された孔の形状、前記外部接続用リード形成部に形成された孔の形状は、前記形状の他、外部接続用リード形成部をリードフレームに支持できる程度の強度を有する形状であれば、外部接続用リード形成部に形成する孔の幅をできるだけ大きくしてメッキされる内壁面の面積を広くするのが好適である。
また、前記実施の形態では半導体素子を樹脂で封止した樹脂パッケージによる半導体装置を例に挙げて説明したが、樹脂封止に代えてセラミック封止を採用してセラミックパッケージによる半導体装置としても実施することもできる。
【００１８】
また、前記実施の形態では、半導体素子をダイボンディングし、半導体素子を樹脂封止した後にメッキ処理を施したが、該メッキ処理は、半導体素子をダイボンディングする前に前記リードフレームに支持されたダイステージ、ダイステージ吊りリード、インナーリード、外部接続用リード形成部及び前記孔の内壁にメッキを施し、その後、半導体素子をダイボンディングし、封止を行った後に、外部接続用リード形成部を切断して外部接続用リードを形成することもできる。
【００１９】
また、前記各発明の実施の形態では、メッキ処理にはんだメッキを使用したが、はんだメッキは主にＳｎ−Ｐｂ合金メッキであり、環境問題を考慮し鉛合金メッキに代えて鉛フリーメッキであるＳｎ−Ｂｉ合金メッキ、Ｓｎ−Ｃｕ合金メッキ、Ｓｎ−Ａｇ合金メッキ、Ｎｉ−Ｐｄ合金メッキ、Ｓｎメッキを採用するのが好適である。
【００２０】
【発明の効果】
本発明の半導体装置を基板に実装する際、基板のランドに塗布されたはんだペーストと外部接続用リードの先端の孔部分内壁のメッキとがなじんで、外部接続用リードの先端面にも十分にはんだが盛り上がり、はんだ付け強度が向上し、基板への実装強度が上がる。
【図面の簡単な説明】
【図１】本発明による半導体装置の半導体素子樹脂封止前の平面図である。
【図２】本発明による半導体装置の半導体素子樹脂封止及びメッキ処理後の平面図である。
【図３】本発明において半導体素子の外部接続用リード切断部分を示す平面図である。
【図４】本発明による半導体装置の平面図及び外部接続用リードの要部斜視図である。
【図５】本発明による半導体装置の平面図及び半導体装置を基板に実装する際の要部斜視図である。
【図６】従来の半導体装置の外部接続用リード形成部及び外部接続用リードの要部斜視図ある。
【符号の説明】
１３・・樹脂パッケージ １５・・半導体装置 １６・・先端の孔１２ｃの内壁面１２ｄにメッキが施された外部接続用リード
Claims (21)
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備えてなる半導体装置であって、
前記外部接続用リード形成部に、その内壁面にメッキが施された孔が設けられており、
前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備えることを特徴とする半導体装置。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項１の半導体装置。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項１の半導体装置。
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して形成された外部接続用リードを備えてなる半導体装置であって、
前記外部接続用リード形成部から前記リードフレームに渡って、その内壁面にメッキが施された孔が設けられており、
前記孔を跨ぐように前記外部接続用リード形成部が切断されて形成された外部接続用リードを備えることを特徴とする半導体装置。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項４の半導体装置。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項４の半導体装置。
- 前記アウターリード形成部に形成される孔の幅は、前記リードフレームに形成される孔の幅よりも小さいことを特徴とする請求項４、５又は６の半導体装置。
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する半導体装置の作製方法であって、
前記外部接続用リード形成部に形成された孔の内壁面にメッキを施こし、
前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成することを特徴とする半導体装置の作製方法。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項８の半導体装置の作製方法。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項８の半導体装置の作製方法。
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する半導体装置の作製方法であって、
前記外部接続用リード形成部から前記リードフレームに渡って形成された孔の内壁面にメッキを施し、
前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成することを特徴とする半導体装置の作製方法。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項１１の半導体装置の作製方法。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項１１の半導体装置の作製方法。
- 前記アウターリード形成部に形成される孔の幅は、前記リードフレームに形成される孔の幅よりも小さいことを特徴とする請求項１１、１２又は１３の半導体装置の作製方法。
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する半導体装置の作製方法であって、
前記外部接続用リード形成部に形成された孔の内壁面にメッキを施こし、 前記半導体素子をパッケージで封止し、
前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成することを特徴とする半導体装置の作製方法。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項１５の半導体装置の作製方法。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項１５の半導体装置の作製方法。
- 半導体素子を封止したパッケージの外側に導出された外部接続用リード形成部及び該外部接続用リード形成部を支持するリードフレームにメッキを施し、前記外部接続用リード形成部を切断して外部接続用リードを形成する半導体装置の作製方法であって、
前記外部接続用リード形成部から前記リードフレームに渡って形成された孔の内壁面にメッキを施し、
前記半導体素子をパッケージで封止し、
前記孔を跨ぐように前記外部接続用リード形成部を切断して外部接続用リードを形成することを特徴とする半導体装置の作製方法。 - 前記パッケージは、電気的に絶縁性を有する樹脂パッケージであることを特徴とする請求項１８の半導体装置の作製方法。
- 前記パッケージは、電気的に絶縁性を有するセラミックパッケージであることを特徴とする請求項１８の半導体装置の作製方法。
- 前記外部接続用リード形成部に形成される孔の幅は、前記リードフレームに形成される孔の幅よりも小さいことを特徴とする請求項１８、１９又は２０の半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133122A JP2004335947A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及び半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133122A JP2004335947A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及び半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335947A true JP2004335947A (ja) | 2004-11-25 |
Family
ID=33507765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133122A Pending JP2004335947A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及び半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335947A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017069590A (ja) * | 2017-01-24 | 2017-04-06 | 大日本印刷株式会社 | 半導体装置およびその製造方法 |
| JP2019125768A (ja) * | 2018-01-15 | 2019-07-25 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP2020150284A (ja) * | 2020-06-18 | 2020-09-17 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-05-12 JP JP2003133122A patent/JP2004335947A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017069590A (ja) * | 2017-01-24 | 2017-04-06 | 大日本印刷株式会社 | 半導体装置およびその製造方法 |
| JP2019125768A (ja) * | 2018-01-15 | 2019-07-25 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP7001503B2 (ja) | 2018-01-15 | 2022-01-19 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP2020150284A (ja) * | 2020-06-18 | 2020-09-17 | ローム株式会社 | 半導体装置 |
| JP7035121B2 (ja) | 2020-06-18 | 2022-03-14 | ローム株式会社 | 半導体装置 |
| JP2022066302A (ja) * | 2020-06-18 | 2022-04-28 | ローム株式会社 | 半導体装置 |
| JP7385690B2 (ja) | 2020-06-18 | 2023-11-22 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8685795B2 (en) | Flank wettable semiconductor device | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US8319340B2 (en) | Lead frame and method of manufacturing the same | |
| JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| JP2006294809A (ja) | 半導体装置 | |
| US20060006510A1 (en) | Plastic encapsulated semiconductor device with reliable down bonds | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
| JP2004228166A (ja) | 半導体装置及びその製造方法 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2006147918A (ja) | 半導体装置 | |
| US11749588B2 (en) | Semiconductor device and corresponding method | |
| US11227820B2 (en) | Through hole side wettable flank | |
| JP4386552B2 (ja) | 受発光型半導体装置の構造 | |
| JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2003197845A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP2000077450A (ja) | 半導体装置およびその製造方法 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JP2003243596A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060823 |