JP3473525B2 - クアッドフラットパッケージ - Google Patents
クアッドフラットパッケージInfo
- Publication number
- JP3473525B2 JP3473525B2 JP32456899A JP32456899A JP3473525B2 JP 3473525 B2 JP3473525 B2 JP 3473525B2 JP 32456899 A JP32456899 A JP 32456899A JP 32456899 A JP32456899 A JP 32456899A JP 3473525 B2 JP3473525 B2 JP 3473525B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- heat dissipation
- semiconductor chip
- heat sink
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78703—Mechanical holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、放熱板に半導体チ
ップを搭載し、この半導体チップを放熱板の周囲に配置
したリードフレームにワイヤ接続してなるクアッドフラ
ットパッケージに関する。
ップを搭載し、この半導体チップを放熱板の周囲に配置
したリードフレームにワイヤ接続してなるクアッドフラ
ットパッケージに関する。
【０００２】
【従来の技術】例えば、この種の半導体装置としては、
パワーＭＯＳＦＥＴ等の半導体チップ（発熱チップ）
を、リードフレームのアイランドではなく、放熱板に直
にダイボンディングし、その放熱板をパッケージ（モー
ルド樹脂）面から露出、突出させて放熱性を向上させる
パッケージ形態のものが多く提案されている（特開昭５
４−１８２８０号公報、特開６２−１６９４５０号公報
等）。
パワーＭＯＳＦＥＴ等の半導体チップ（発熱チップ）
を、リードフレームのアイランドではなく、放熱板に直
にダイボンディングし、その放熱板をパッケージ（モー
ルド樹脂）面から露出、突出させて放熱性を向上させる
パッケージ形態のものが多く提案されている（特開昭５
４−１８２８０号公報、特開６２−１６９４５０号公報
等）。
【０００３】
【発明が解決しようとする課題】ところで、リードフレ
ームと放熱板（ヒートシンク）の固定方法としては、従
来より、図６及び図７に示す様なかしめによる方法と、
図８に示す様な接着による方法の２種類が提案されてい
る。ここで、図６、図７及び図８中、（ａ）は概略平面
図、（ｂ）は概略断面図を示し、図６及び図７中の
（ｃ）は、ワイヤボンディングの説明図を示す。また、
図８中の（ｃ）、（ｄ）は、それぞれ接着に用いるポリ
イミドテープの平面図、断面図である。
ームと放熱板（ヒートシンク）の固定方法としては、従
来より、図６及び図７に示す様なかしめによる方法と、
図８に示す様な接着による方法の２種類が提案されてい
る。ここで、図６、図７及び図８中、（ａ）は概略平面
図、（ｂ）は概略断面図を示し、図６及び図７中の
（ｃ）は、ワイヤボンディングの説明図を示す。また、
図８中の（ｃ）、（ｄ）は、それぞれ接着に用いるポリ
イミドテープの平面図、断面図である。
【０００４】これら図６〜図８において、半導体装置
は、矩形板状の放熱板Ｊ１に、半導体チップＪ２を銀ペ
ーストや半田等を用いて搭載し、この半導体チップＪ２
を、放熱板Ｊ１の周囲に配置したリードフレームのリー
ド部Ｊ３に、ワイヤボンディングにより形成されたワイ
ヤＪ４によって接続してなる。ここで、図６及び図７に
おいて、リードフレームは、かしめ部Ｊ１’により放熱
板Ｊ１と固定されており、このかしめ部Ｊ１’は、放熱
板Ｊ１に形成されたかしめ用突起にリードフレームを嵌
合し、かしめた部分である。
は、矩形板状の放熱板Ｊ１に、半導体チップＪ２を銀ペ
ーストや半田等を用いて搭載し、この半導体チップＪ２
を、放熱板Ｊ１の周囲に配置したリードフレームのリー
ド部Ｊ３に、ワイヤボンディングにより形成されたワイ
ヤＪ４によって接続してなる。ここで、図６及び図７に
おいて、リードフレームは、かしめ部Ｊ１’により放熱
板Ｊ１と固定されており、このかしめ部Ｊ１’は、放熱
板Ｊ１に形成されたかしめ用突起にリードフレームを嵌
合し、かしめた部分である。
【０００５】まず、かしめについては、別体部品を必要
とせず低コストであるという長所がある反面、図６
（ｃ）に示す様に、ワイヤボンディング治具Ｊ５の関係
上、リード部Ｊ３と放熱板Ｊ１とをオーバーラップでき
ない。つまり、もし、両者をオーバーラップさせると、
チップＪ２とリード部Ｊ３とのワイヤボンディングにお
いて、ボンディングツールＪ６の押しつけ時の圧力によ
りリード部Ｊ３が曲がり、ワイヤＪ４の接続が不安定と
なったりリード部Ｊ３が曲がってしまう等の不具合が生
じる。
とせず低コストであるという長所がある反面、図６
（ｃ）に示す様に、ワイヤボンディング治具Ｊ５の関係
上、リード部Ｊ３と放熱板Ｊ１とをオーバーラップでき
ない。つまり、もし、両者をオーバーラップさせると、
チップＪ２とリード部Ｊ３とのワイヤボンディングにお
いて、ボンディングツールＪ６の押しつけ時の圧力によ
りリード部Ｊ３が曲がり、ワイヤＪ４の接続が不安定と
なったりリード部Ｊ３が曲がってしまう等の不具合が生
じる。
【０００６】そのため、ワイヤボンディング治具Ｊ５に
よってリード部Ｊ３を受けるように支持すべく、図６
（ａ）及び（ｂ）に示す様に、放熱板Ｊ１からある一定
の間隔を隔ててリード部Ｊ３を配置しなければならな
い。即ち、リード部Ｊ３の先端部を放熱板Ｊ１の外周縁
部（端部）の外側に位置させ、両者Ｊ１及びＪ３をオー
バーラップさせないようにしている。
よってリード部Ｊ３を受けるように支持すべく、図６
（ａ）及び（ｂ）に示す様に、放熱板Ｊ１からある一定
の間隔を隔ててリード部Ｊ３を配置しなければならな
い。即ち、リード部Ｊ３の先端部を放熱板Ｊ１の外周縁
部（端部）の外側に位置させ、両者Ｊ１及びＪ３をオー
バーラップさせないようにしている。
【０００７】その結果、放熱板Ｊ１の角部付近に位置す
るリード部Ｊ３ａ〜Ｊ３ｆからチップＪ２にワイヤボン
ディングする際、それに対応するワイヤＪ４（破線図
示）のワイヤ長が長くなり過ぎ、ある一定以上のワイヤ
長（例えば、通常７ｍｍ程度）になるとボンディングが
打てないという問題が生じる。よって、チップサイズを
ある程度以上に設定しなければならいという制約が生
じ、チップコストの上昇を招<。
るリード部Ｊ３ａ〜Ｊ３ｆからチップＪ２にワイヤボン
ディングする際、それに対応するワイヤＪ４（破線図
示）のワイヤ長が長くなり過ぎ、ある一定以上のワイヤ
長（例えば、通常７ｍｍ程度）になるとボンディングが
打てないという問題が生じる。よって、チップサイズを
ある程度以上に設定しなければならいという制約が生
じ、チップコストの上昇を招<。
【０００８】また、図７に示す様に、あえてリード部Ｊ
３と放熱板Ｊ１とをオーバーラップさせる構造のものも
提案されている。しかし、この構造ではワイヤボンディ
ングする際、図７（ｃ）に示す様に、リード部Ｊ３と放
熱板Ｊ１との間に、リード部Ｊ３を支持するための金属
体Ｊ７を挿入する必要が生じ、ワイヤホンディング工程
の煩わしさ、加工費の上昇は否めない。また、放熱板Ｊ
１及びリード部Ｊ３は、両者とも良好な電気伝導体であ
り、オーバーラップした構造では成形時の圧力によりリ
ード部Ｊ３が放熱板Ｊ１方向へ押し下げられ、両者がシ
ョートする危険性も孕んでいる。
３と放熱板Ｊ１とをオーバーラップさせる構造のものも
提案されている。しかし、この構造ではワイヤボンディ
ングする際、図７（ｃ）に示す様に、リード部Ｊ３と放
熱板Ｊ１との間に、リード部Ｊ３を支持するための金属
体Ｊ７を挿入する必要が生じ、ワイヤホンディング工程
の煩わしさ、加工費の上昇は否めない。また、放熱板Ｊ
１及びリード部Ｊ３は、両者とも良好な電気伝導体であ
り、オーバーラップした構造では成形時の圧力によりリ
ード部Ｊ３が放熱板Ｊ１方向へ押し下げられ、両者がシ
ョートする危険性も孕んでいる。
【０００９】その対策として、図８に示す様に、リード
部Ｊ３と放熱板Ｊ１とを接着して固定する方法が提案さ
れている。しかし、別体部品として接着性に加えて耐熱
性を兼ね備えたポリイミドテープＪ８が必要となり大幅
なコストアップとなるという短所がある。なお、このテ
ープＪ８は、ポリイミドフィルムＪ８ａの両面に粘着材
Ｊ８ｂを設けたもので、放熱板Ｊ１とリード部Ｊ３との
間に介在して両者を接着している。また、信頼性の面に
おいても、このポリイミドテープＪ８は比較的吸湿しや
すい材料であり、リード部Ｊ３と放熱板Ｊ１との間に高
い電位差がある場合は絶縁破壊が生じる可能性もある。
部Ｊ３と放熱板Ｊ１とを接着して固定する方法が提案さ
れている。しかし、別体部品として接着性に加えて耐熱
性を兼ね備えたポリイミドテープＪ８が必要となり大幅
なコストアップとなるという短所がある。なお、このテ
ープＪ８は、ポリイミドフィルムＪ８ａの両面に粘着材
Ｊ８ｂを設けたもので、放熱板Ｊ１とリード部Ｊ３との
間に介在して両者を接着している。また、信頼性の面に
おいても、このポリイミドテープＪ８は比較的吸湿しや
すい材料であり、リード部Ｊ３と放熱板Ｊ１との間に高
い電位差がある場合は絶縁破壊が生じる可能性もある。
【００１０】よって、リードフレームと放熱板（ヒート
シンク）の固定方法としては、低コストのかしめを採用
しつつ、かつ両者がオーバラップしない信頼性の高い構
造のものが必要となってくる。本発明は上記問題に鑑
み、矩形板状の放熱板に搭載された半導体チップと該放
熱板の周囲に設けられたリードフレームとをワイヤ接続
してなる半導体装置のうちクアッドフラットパッケージ
（ＱＦＰ）において、簡単な構成にてワイヤ長を短くで
き、以て半導体チップの設計自由度を増加できるように
することを目的とする。
シンク）の固定方法としては、低コストのかしめを採用
しつつ、かつ両者がオーバラップしない信頼性の高い構
造のものが必要となってくる。本発明は上記問題に鑑
み、矩形板状の放熱板に搭載された半導体チップと該放
熱板の周囲に設けられたリードフレームとをワイヤ接続
してなる半導体装置のうちクアッドフラットパッケージ
（ＱＦＰ）において、簡単な構成にてワイヤ長を短くで
き、以て半導体チップの設計自由度を増加できるように
することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、リード部の先
端部を放熱板の外周縁部の外側に位置させ、リード部と
放熱板とがオーバーラップしない信頼性の高い構造とし
たものにおいて、ワイヤ長が最も長くなり問題となるの
は、放熱板の角部であるということに着目してなされた
ものである。
端部を放熱板の外周縁部の外側に位置させ、リード部と
放熱板とがオーバーラップしない信頼性の高い構造とし
たものにおいて、ワイヤ長が最も長くなり問題となるの
は、放熱板の角部であるということに着目してなされた
ものである。
【００１２】即ち、請求項１記載の発明では、半導体チ
ップ（２）を搭載するとともに、この半導体チップの放
熱を図るための矩形板形状を有する放熱板（１）と、該
放熱板の周囲から該放熱板に向かって延設された複数本
のリード部（３１）を有するリードフレーム（３）と、
該半導体チップと該複数本のリード部とを電気的に接続
する複数本のワイヤ（４）とを備え、該複数本のリード
部の先端部が該放熱板の外周縁部の外側に位置している
クアッドフラットパッケージにおいて、リードフレーム
は、放熱板にかしめ固定されており、該放熱板には、そ
の矩形部における角部が面取りされてなる面取り部（１
３）が形成されており、該複数本のリード部は、先端部
が該面取り部の外周形状に沿って配置されたリード部
（３２〜３７）を含んでいることを特徴としている。
ップ（２）を搭載するとともに、この半導体チップの放
熱を図るための矩形板形状を有する放熱板（１）と、該
放熱板の周囲から該放熱板に向かって延設された複数本
のリード部（３１）を有するリードフレーム（３）と、
該半導体チップと該複数本のリード部とを電気的に接続
する複数本のワイヤ（４）とを備え、該複数本のリード
部の先端部が該放熱板の外周縁部の外側に位置している
クアッドフラットパッケージにおいて、リードフレーム
は、放熱板にかしめ固定されており、該放熱板には、そ
の矩形部における角部が面取りされてなる面取り部（１
３）が形成されており、該複数本のリード部は、先端部
が該面取り部の外周形状に沿って配置されたリード部
（３２〜３７）を含んでいることを特徴としている。
【００１３】本発明によれば、放熱板の角部を面取りし
ただけの簡単な構成により、従来の角部が存在する場合
に比べて面取りした分、面取り部（１３）の外周形状に
沿って配置されたリード部の先端部を、面取り部（１
３）の端面に近づけることで、ワイヤ長を短くできる。
このように、本発明のクアッドフラットパッケージによ
れば、簡単な構成にてワイヤ長を短くでき、以て半導体
チップの設計自由度を増加できる。
ただけの簡単な構成により、従来の角部が存在する場合
に比べて面取りした分、面取り部（１３）の外周形状に
沿って配置されたリード部の先端部を、面取り部（１
３）の端面に近づけることで、ワイヤ長を短くできる。
このように、本発明のクアッドフラットパッケージによ
れば、簡単な構成にてワイヤ長を短くでき、以て半導体
チップの設計自由度を増加できる。
【００１４】ここで、ワイヤ長を短くする場合、実用上
の要求から、従来よりも１ｍｍ以上短くすることが好ま
しい。この点を考慮して検討した結果によれば、請求項
２記載の発明のように、放熱板（１）における面取り部
（１３）の面取り長さ（Ｄ１）を２ｍｍ以上とすること
が好ましい。それによって、半導体チップの設計自由度
をより高くすることが可能である。
の要求から、従来よりも１ｍｍ以上短くすることが好ま
しい。この点を考慮して検討した結果によれば、請求項
２記載の発明のように、放熱板（１）における面取り部
（１３）の面取り長さ（Ｄ１）を２ｍｍ以上とすること
が好ましい。それによって、半導体チップの設計自由度
をより高くすることが可能である。
【００１５】
【００１６】ところで、例えば、通常のＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）において、半導体チッ
プをリードフレームのアイランド部に搭載する場合、ア
イランド部は放熱板の角部にて吊りリードを設けて支持
される。この場合、吊りリードが存在する放熱板の角部
においては、インナーリードを引き回すスペースが殆ど
なくワイヤ接続を行いにくいため、上記面取り効果は小
さい。その点、半導体チップ（２）を放熱板（１）に直
接ダイボンディングした構造（請求項３の発明）では、
放熱板の面取りされた角部に吊りリードの如きものが存
在しないため、上記面取り効果が有効に発揮される。
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）において、半導体チッ
プをリードフレームのアイランド部に搭載する場合、ア
イランド部は放熱板の角部にて吊りリードを設けて支持
される。この場合、吊りリードが存在する放熱板の角部
においては、インナーリードを引き回すスペースが殆ど
なくワイヤ接続を行いにくいため、上記面取り効果は小
さい。その点、半導体チップ（２）を放熱板（１）に直
接ダイボンディングした構造（請求項３の発明）では、
放熱板の面取りされた角部に吊りリードの如きものが存
在しないため、上記面取り効果が有効に発揮される。
【００１７】また、請求項４記載の発明では、半導体チ
ップ（２）、放熱板（１）、ワイヤ（４）、及び、リー
ド部（３１）と該ワイヤとの接続部を樹脂（５）によっ
て包み込むようにモールドし、該放熱板における該半導
体チップ搭載面とは反対側の面（１ｂ）を該樹脂から露
出させているから、放熱板による放熱効果が有効に発揮
される。
ップ（２）、放熱板（１）、ワイヤ（４）、及び、リー
ド部（３１）と該ワイヤとの接続部を樹脂（５）によっ
て包み込むようにモールドし、該放熱板における該半導
体チップ搭載面とは反対側の面（１ｂ）を該樹脂から露
出させているから、放熱板による放熱効果が有効に発揮
される。
【００１８】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００１９】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。本実施形態は本発明の半導体装置を
ＱＦＰに具体化したものとして説明する。図１は、本実
施形態に係る半導体装置１００を示す図であり、（ａ）
は概略平面図、（ｂ）は概略断面図を示す。また、図２
及び図３は、本半導体装置１００における放熱板１とリ
ードフレーム３との固定方法を示す工程図である。
について説明する。本実施形態は本発明の半導体装置を
ＱＦＰに具体化したものとして説明する。図１は、本実
施形態に係る半導体装置１００を示す図であり、（ａ）
は概略平面図、（ｂ）は概略断面図を示す。また、図２
及び図３は、本半導体装置１００における放熱板１とリ
ードフレーム３との固定方法を示す工程図である。
【００２０】図１に示す様に、半導体装置１００は、矩
形板状の放熱板１に、半導体チップ２を直接ダイボンデ
ィングして搭載し、この半導体チップ２を、放熱板１の
周囲に配置したリードフレーム３のリード部３１に、ワ
イヤボンディングにより形成されたワイヤ４によって接
続してなる。また、これら各部材１〜４は、樹脂（モー
ルド樹脂）５によって包み込まれるようにモールドされ
パッケージ化されている。なお、図１（ａ）において樹
脂５の外形は一点鎖線にて示してある。
形板状の放熱板１に、半導体チップ２を直接ダイボンデ
ィングして搭載し、この半導体チップ２を、放熱板１の
周囲に配置したリードフレーム３のリード部３１に、ワ
イヤボンディングにより形成されたワイヤ４によって接
続してなる。また、これら各部材１〜４は、樹脂（モー
ルド樹脂）５によって包み込まれるようにモールドされ
パッケージ化されている。なお、図１（ａ）において樹
脂５の外形は一点鎖線にて示してある。
【００２１】放熱板（ヒートシンク）１は、Ｃｕ（銅）
やＡｌ（アルミニウム）等の熱伝導性に優れた部材より
なり、その単体構成は、図２（ｃ）に示す様に、矩形平
板形状の本体（チップ搭載部）１１とこの本体１１の対
向する両辺端部から突出するアーム部１２とを備えてい
る。そして、この放熱板１の本体１１における４つの角
部は面取りされて、面取り部１３が形成されている。
やＡｌ（アルミニウム）等の熱伝導性に優れた部材より
なり、その単体構成は、図２（ｃ）に示す様に、矩形平
板形状の本体（チップ搭載部）１１とこの本体１１の対
向する両辺端部から突出するアーム部１２とを備えてい
る。そして、この放熱板１の本体１１における４つの角
部は面取りされて、面取り部１３が形成されている。
【００２２】半導体チップ２は、例えば、パワーＭＯＳ
ＦＥＴ等の大電流が流れ発熱する発熱チップであり、放
熱板１の本体１１の一面（半導体チップ搭載面）１ａ
に、銀ペーストまたは半田等の接合部材６によって直接
接合されている。半導体チップ２より発生する熱は、放
熱板１を介して外部に放熱されるようになっている。こ
こで、放熱板１における一面１ａとは反対側の他面１ｂ
が、パッケージ下面において樹脂５から露出しており、
放熱性を高めている。
ＦＥＴ等の大電流が流れ発熱する発熱チップであり、放
熱板１の本体１１の一面（半導体チップ搭載面）１ａ
に、銀ペーストまたは半田等の接合部材６によって直接
接合されている。半導体チップ２より発生する熱は、放
熱板１を介して外部に放熱されるようになっている。こ
こで、放熱板１における一面１ａとは反対側の他面１ｂ
が、パッケージ下面において樹脂５から露出しており、
放熱性を高めている。
【００２３】リードフレーム３は、銅合金（りん青銅
等）等、通常のリードフレームに用いられる部材よりな
り、リードフレーム３を放熱板１に固定するための固定
部３０と、放熱板１の周囲から放熱板１に向かって延設
された複数本のリード部３１（３２〜３７を含む）とを
備えている。固定部３０は、放熱板１のアーム部１２に
て、かしめ部３０ａにより放熱板１と固定されている。
等）等、通常のリードフレームに用いられる部材よりな
り、リードフレーム３を放熱板１に固定するための固定
部３０と、放熱板１の周囲から放熱板１に向かって延設
された複数本のリード部３１（３２〜３７を含む）とを
備えている。固定部３０は、放熱板１のアーム部１２に
て、かしめ部３０ａにより放熱板１と固定されている。
【００２４】このかしめ部３０ａは、後述するように、
放熱板１に形成されたかしめ用の突起にリードフレーム
を嵌合し、かしめた部分である。なお、固定部３０は、
半導体装置１００の製造途中において、ダイバー（図示
せず）によって固定部３０及び各々のリード部３１が一
体に連結された状態のリードフレーム３を、放熱板１に
固定するものであり、完成状態の半導体装置１００にお
いては、上記ダイバーは切断されるため、固定部３０及
び各々のリード部３１は互いに分離し樹脂５にて固定さ
れている。
放熱板１に形成されたかしめ用の突起にリードフレーム
を嵌合し、かしめた部分である。なお、固定部３０は、
半導体装置１００の製造途中において、ダイバー（図示
せず）によって固定部３０及び各々のリード部３１が一
体に連結された状態のリードフレーム３を、放熱板１に
固定するものであり、完成状態の半導体装置１００にお
いては、上記ダイバーは切断されるため、固定部３０及
び各々のリード部３１は互いに分離し樹脂５にて固定さ
れている。
【００２５】各リード部３１においては、図１（ｂ）に
示す様に、樹脂５内部に位置する部分がインナーリード
３１ａを構成し、樹脂５外部に位置する部分が外部端子
と接続されるアウターリード３１ｂを構成している。そ
して、各リード部３１におけるインナーリード３１ａは
放熱板１とオーバーラップしていない。つまり、各リー
ド部３１の先端部（インナーリードの先端部）は、放熱
板１の外周縁部（端面）の外側に位置している。
示す様に、樹脂５内部に位置する部分がインナーリード
３１ａを構成し、樹脂５外部に位置する部分が外部端子
と接続されるアウターリード３１ｂを構成している。そ
して、各リード部３１におけるインナーリード３１ａは
放熱板１とオーバーラップしていない。つまり、各リー
ド部３１の先端部（インナーリードの先端部）は、放熱
板１の外周縁部（端面）の外側に位置している。
【００２６】ここで、複数本のリード部３１のうちリー
ド部３２〜３７は、放熱板１の面取り部１３に対応して
位置するものであり、これらリード部３２〜３７の先端
部は面取り部１３の外周形状に沿って配置されている。
そして、各リード部３１におけるインナーリード３１ａ
と半導体チップ２とは、Ａｕ（金）やＡｌ等よりなるワ
イヤ４にて電気的に接続されている。なお、上記面取り
部１３に対応するリード部３２〜３７に接続されたワイ
ヤ４は、図１（ａ）中、破線図示してある。
ド部３２〜３７は、放熱板１の面取り部１３に対応して
位置するものであり、これらリード部３２〜３７の先端
部は面取り部１３の外周形状に沿って配置されている。
そして、各リード部３１におけるインナーリード３１ａ
と半導体チップ２とは、Ａｕ（金）やＡｌ等よりなるワ
イヤ４にて電気的に接続されている。なお、上記面取り
部１３に対応するリード部３２〜３７に接続されたワイ
ヤ４は、図１（ａ）中、破線図示してある。
【００２７】これにより、半導体チップ２は、ワイヤ４
及びリード部３１を介して外部との信号のやり取りが可
能となっている。また、上述のように、放熱板１、半導
体チップ２、ワイヤ４、及び、リード部３１とワイヤ４
との接続部を含むインナーリード３１ａが、樹脂５によ
って包み込まれるようにモールドされているが、この樹
脂５は、例えばエポキシ樹脂等の封止用樹脂よりなる。
及びリード部３１を介して外部との信号のやり取りが可
能となっている。また、上述のように、放熱板１、半導
体チップ２、ワイヤ４、及び、リード部３１とワイヤ４
との接続部を含むインナーリード３１ａが、樹脂５によ
って包み込まれるようにモールドされているが、この樹
脂５は、例えばエポキシ樹脂等の封止用樹脂よりなる。
【００２８】次に、図２及び図３を参照して放熱板１と
リードフレーム３との固定方法を説明する。まず、図２
（ａ）に示す様に、例えばＣｕやＡｌ等よりなるリール
形態の放熱板素材Ｋ１を用意し、図２（ｂ）に示す様
に、ダイＫ２及びパンチＫ３を用いて、この放熱板素材
Ｋ１にプレス加工を施すことにより、図２（ｃ）に示す
様なｘｙ平面方向において角部が面取りされた放熱板１
を形成する。この加工は通常のプレス加工で行うので、
放熱板１を任意の形状に容易に加工できる。つまり、素
材Ｋ１を打ち抜くパンチ型の形状変更のみで所望の形状
(面取り形状)を容易に得ることができる。
リードフレーム３との固定方法を説明する。まず、図２
（ａ）に示す様に、例えばＣｕやＡｌ等よりなるリール
形態の放熱板素材Ｋ１を用意し、図２（ｂ）に示す様
に、ダイＫ２及びパンチＫ３を用いて、この放熱板素材
Ｋ１にプレス加工を施すことにより、図２（ｃ）に示す
様なｘｙ平面方向において角部が面取りされた放熱板１
を形成する。この加工は通常のプレス加工で行うので、
放熱板１を任意の形状に容易に加工できる。つまり、素
材Ｋ１を打ち抜くパンチ型の形状変更のみで所望の形状
(面取り形状)を容易に得ることができる。
【００２９】また、図３（ａ）、（ｂ）、（ｃ）に示す
様に、放熱板１のアーム部１２の表面にダイＫ４を当
て、裏面からパンチＫ５で叩いて押し出し加工を行い、
アーム部１２の表面に突起部Ｋ６を形成する。続いて、
図３（ｄ）、（ｅ）、（ｆ）に示す様に、この突起部Ｋ
６と、リードフレーム３に予め設けておいた穴とを嵌合
させた後、突起部Ｋ６上面よりパンチＫ７で叩き両者を
かしめ接合する。このように、本固定方法においては、
上記図８に示した様な放熱板とリードフレームとを接着
するための別体部品（ポリイミドテープ）を必要としな
いため、コストアップは生じない。
様に、放熱板１のアーム部１２の表面にダイＫ４を当
て、裏面からパンチＫ５で叩いて押し出し加工を行い、
アーム部１２の表面に突起部Ｋ６を形成する。続いて、
図３（ｄ）、（ｅ）、（ｆ）に示す様に、この突起部Ｋ
６と、リードフレーム３に予め設けておいた穴とを嵌合
させた後、突起部Ｋ６上面よりパンチＫ７で叩き両者を
かしめ接合する。このように、本固定方法においては、
上記図８に示した様な放熱板とリードフレームとを接着
するための別体部品（ポリイミドテープ）を必要としな
いため、コストアップは生じない。
【００３０】こうして、放熱板１とリードフレーム３と
は、かしめ固定される。なお、この状態では、リードフ
レーム３は、上記ダイバー（図示せず）によって固定部
３０及び各々のリード部３１が一体に連結された状態と
なっている。次に、放熱板１の本体１１の一面１ａに、
接合材６を介して半導体チップ２を直接ダイボンディン
グする。なお、銀ぺ一ストでダイボンディングする場
合、チップ搭載領域には銀ぺ一ストの接着性を向上させ
るため、予め銀めっきを施しておくとよい。
は、かしめ固定される。なお、この状態では、リードフ
レーム３は、上記ダイバー（図示せず）によって固定部
３０及び各々のリード部３１が一体に連結された状態と
なっている。次に、放熱板１の本体１１の一面１ａに、
接合材６を介して半導体チップ２を直接ダイボンディン
グする。なお、銀ぺ一ストでダイボンディングする場
合、チップ搭載領域には銀ぺ一ストの接着性を向上させ
るため、予め銀めっきを施しておくとよい。
【００３１】その後、ＡｕまたはＡｌ線を用いて、半導
体チップ２とリードフレーム３の各インナーリード３１
ａをワイヤボンディングにより結線する。このワイヤボ
ンディング工程は、例えば、上記図６（ｃ）に示した様
に、ワイヤボンディング治具でリード部３１を支持した
状態で、ボンディングツールを用いて、半導体チップ２
のワイヤボンド位置に１ｓｔボンドを行い、リード部３
１のワイヤボンド位置に２ｎｄボンドを行うことで、実
行することができる。
体チップ２とリードフレーム３の各インナーリード３１
ａをワイヤボンディングにより結線する。このワイヤボ
ンディング工程は、例えば、上記図６（ｃ）に示した様
に、ワイヤボンディング治具でリード部３１を支持した
状態で、ボンディングツールを用いて、半導体チップ２
のワイヤボンド位置に１ｓｔボンドを行い、リード部３
１のワイヤボンド位置に２ｎｄボンドを行うことで、実
行することができる。
【００３２】そして、最後に、全体を樹脂５で樹脂封止
して、アウターリード３１ｂにて表面実装できるように
上記ダイバーをカット、フォーミング加工を施すことに
より、図１に示す半導体装置１００が完成する。なお、
最終的には、半導体装置１００は、樹脂５より露出した
放熱板１の他面１ｂを、プリント基板（図示せず）のラ
ンドに直接はんだ付けしてＥＣＵ基板等に実装されるも
のである。
して、アウターリード３１ｂにて表面実装できるように
上記ダイバーをカット、フォーミング加工を施すことに
より、図１に示す半導体装置１００が完成する。なお、
最終的には、半導体装置１００は、樹脂５より露出した
放熱板１の他面１ｂを、プリント基板（図示せず）のラ
ンドに直接はんだ付けしてＥＣＵ基板等に実装されるも
のである。
【００３３】ところで、本実施形態によれば、従来の角
部が存在する場合に比べて、放熱板１の角部を面取りし
た分、リード部３１（リード部３２〜３７）の先端部を
面取り部１３の外周形状に沿って近づけることにより、
ワイヤ長を短くできるため、ワイヤ長の制限からくるチ
ップサイズの制約が低減される。また、この面取りを行
っただけの簡単な構成とした放熱板１は、通常のプレス
加工にて容易に形成可能である。よって、簡単な構成に
てワイヤ長を短くでき、以て半導体チップ２の設計自由
度を増加できる。
部が存在する場合に比べて、放熱板１の角部を面取りし
た分、リード部３１（リード部３２〜３７）の先端部を
面取り部１３の外周形状に沿って近づけることにより、
ワイヤ長を短くできるため、ワイヤ長の制限からくるチ
ップサイズの制約が低減される。また、この面取りを行
っただけの簡単な構成とした放熱板１は、通常のプレス
加工にて容易に形成可能である。よって、簡単な構成に
てワイヤ長を短くでき、以て半導体チップ２の設計自由
度を増加できる。
【００３４】また、本実施形態によれば、放熱板１とイ
ンナーリード３１ａとがオーバーラップしていないた
め、ワイヤボンディング時にインナーリード３１ａを固
定する治具は、通常のものの形状を一部変更したのみで
使用可能となる。つまり、ワイヤボンド治具を放熱板の
形状に合わせて同じように面取り形状とすることによっ
て容易に対応可能である。また、樹脂５で封止する際に
用いる金型は、放熱板１の面取りの有り無しで特に成形
性が変わるわけではないため、特に何も考慮する必要は
なく、従来の金型を用いることができる。
ンナーリード３１ａとがオーバーラップしていないた
め、ワイヤボンディング時にインナーリード３１ａを固
定する治具は、通常のものの形状を一部変更したのみで
使用可能となる。つまり、ワイヤボンド治具を放熱板の
形状に合わせて同じように面取り形状とすることによっ
て容易に対応可能である。また、樹脂５で封止する際に
用いる金型は、放熱板１の面取りの有り無しで特に成形
性が変わるわけではないため、特に何も考慮する必要は
なく、従来の金型を用いることができる。
【００３５】また、放熱板１とインナーリード３１ａと
がオーバーラップしていないので、上記図７（ｃ）に示
した様な金属体Ｊ７をインナーリード３１ａと放熱板１
との間に挿入する必要もない。あえて、オーバーラップ
構造の場合、上記金属体を挿入せずワイヤボンディング
する例もあるが、その場合インナーリード側のワイヤボ
ンディングはインナーリードが全く固定されていないた
め、ボンディングがうまくいかず、接合の信頼性も良く
ない。また、ワイヤボンディング時にインナーリードが
放熱板に押し付けられるためリード変形や、極端な場
合、放熱板とショートする可能性もある。しかし、本実
施形態によれば、そのような問題は無い。
がオーバーラップしていないので、上記図７（ｃ）に示
した様な金属体Ｊ７をインナーリード３１ａと放熱板１
との間に挿入する必要もない。あえて、オーバーラップ
構造の場合、上記金属体を挿入せずワイヤボンディング
する例もあるが、その場合インナーリード側のワイヤボ
ンディングはインナーリードが全く固定されていないた
め、ボンディングがうまくいかず、接合の信頼性も良く
ない。また、ワイヤボンディング時にインナーリードが
放熱板に押し付けられるためリード変形や、極端な場
合、放熱板とショートする可能性もある。しかし、本実
施形態によれば、そのような問題は無い。
【００３６】次に、具体的に、面取り長さ（面取り寸
法）とワイヤ長短縮長さとの関係を検討した結果を述べ
る。図４において、（ａ）は従来の放熱板Ｊ１（面取り
なし）における角部でのワイヤボンド構成図、（ｂ）は
本実施形態の放熱板１における面取り部形状でのワイヤ
ボンド構成図を示す。図４では、本実施形態の面取り効
果を解りやすく説明するために、従来の構成において
は、最もワイヤ長が長くなる放熱板の角部最先端に位置
するリード部（上記図６（ａ）中のリード部Ｊ３ｄ）を
例にとり、このリード部と対応する位置にある本実施形
態のリード部として、図１（ａ）中のリード部３５を例
にとっている。
法）とワイヤ長短縮長さとの関係を検討した結果を述べ
る。図４において、（ａ）は従来の放熱板Ｊ１（面取り
なし）における角部でのワイヤボンド構成図、（ｂ）は
本実施形態の放熱板１における面取り部形状でのワイヤ
ボンド構成図を示す。図４では、本実施形態の面取り効
果を解りやすく説明するために、従来の構成において
は、最もワイヤ長が長くなる放熱板の角部最先端に位置
するリード部（上記図６（ａ）中のリード部Ｊ３ｄ）を
例にとり、このリード部と対応する位置にある本実施形
態のリード部として、図１（ａ）中のリード部３５を例
にとっている。
【００３７】ワイヤ長とは、半導体チップのボンディン
グパッド部（１ｓｔボンド位置）Ｐからリード部のワイ
ヤボンド位置（２ｎｄボンド位置）までの直線距離のこ
とであり、図４中の寸法Ｄ５及びＤ６である。また、図
４中、破線がリード部先端の位置であり、一点鎖線が２
ｎｄボンド位置を示す。Ｄ１は面取り部１３の面取り長
さ、Ｄ２は本実施形態によって従来よりも短縮されたワ
イヤ長短縮長さ、Ｄ３はリード部先端と放熱板の外周縁
部（端面）との間隔、Ｄ４はリード部先端から２ｎｄボ
ンド位置までの距離である。
グパッド部（１ｓｔボンド位置）Ｐからリード部のワイ
ヤボンド位置（２ｎｄボンド位置）までの直線距離のこ
とであり、図４中の寸法Ｄ５及びＤ６である。また、図
４中、破線がリード部先端の位置であり、一点鎖線が２
ｎｄボンド位置を示す。Ｄ１は面取り部１３の面取り長
さ、Ｄ２は本実施形態によって従来よりも短縮されたワ
イヤ長短縮長さ、Ｄ３はリード部先端と放熱板の外周縁
部（端面）との間隔、Ｄ４はリード部先端から２ｎｄボ
ンド位置までの距離である。
【００３８】まず、２ｎｄボンドの位置であるが、放熱
板の端面から約０．５ｍｍ離れたところに位置するのが
普通である。これは、図４（ａ）において、上記間隔Ｄ
３及び上記距離Ｄ４でいうと、Ｄ３＝０．３ｍｍ、Ｄ４
＝０．２ｍｍ、に設定するのが一般的であり、両者Ｄ３
及びＤ４を足し合わせて０．５ｍｍということである。
上記間隔Ｄ３については、かしめの位置ずれ精度、ワイ
ヤボンド治具と放熱板との嵌め合い公差等を考慮して、
０．３ｍｍ程度は必要であり、上記距離Ｄ４について
は、安定した２ｎｄボンドを行うためにリード部先端か
ら０．２ｍｍ程度離す必要がある。
板の端面から約０．５ｍｍ離れたところに位置するのが
普通である。これは、図４（ａ）において、上記間隔Ｄ
３及び上記距離Ｄ４でいうと、Ｄ３＝０．３ｍｍ、Ｄ４
＝０．２ｍｍ、に設定するのが一般的であり、両者Ｄ３
及びＤ４を足し合わせて０．５ｍｍということである。
上記間隔Ｄ３については、かしめの位置ずれ精度、ワイ
ヤボンド治具と放熱板との嵌め合い公差等を考慮して、
０．３ｍｍ程度は必要であり、上記距離Ｄ４について
は、安定した２ｎｄボンドを行うためにリード部先端か
ら０．２ｍｍ程度離す必要がある。
【００３９】本実施形態の放熱板形状（面取り形状）と
した場合においても、放熱板端面から２ｎｄボンド位置
までの距離関係、即ち、上記間隔Ｄ３及び距離Ｄ４の設
定は、従来形状のものと同一である。即ち、放熱板１の
角部を面取りすることによって、ワイヤ長Ｄ６はワイヤ
長Ｄ５に比べて短縮される。つまり、ワイヤ長短縮長さ
Ｄ２は、Ｄ２＝Ｄ５−Ｄ６、となる。
した場合においても、放熱板端面から２ｎｄボンド位置
までの距離関係、即ち、上記間隔Ｄ３及び距離Ｄ４の設
定は、従来形状のものと同一である。即ち、放熱板１の
角部を面取りすることによって、ワイヤ長Ｄ６はワイヤ
長Ｄ５に比べて短縮される。つまり、ワイヤ長短縮長さ
Ｄ２は、Ｄ２＝Ｄ５−Ｄ６、となる。
【００４０】このワイヤ長短縮長さＤ２と面取り長さＤ
１との関係を示したものが、図５に示すグラフである。
これによると、面取り長さＤ１の半分程度（０．５Ｄ１
程度）の短縮が可能ということがわかる。ここで、ワイ
ヤ長を短くする場合、実用上の要求から、従来よりも１
ｍｍ以上短くすることが好ましい。図５によれば、ワイ
ヤ長短縮長さＤ２を１ｍｍ以上とするには、面取り長さ
Ｄ１を２ｍｍ以上とすることが好ましい。それによっ
て、半導体チップ２の設計自由度をより高くすることが
可能である。
１との関係を示したものが、図５に示すグラフである。
これによると、面取り長さＤ１の半分程度（０．５Ｄ１
程度）の短縮が可能ということがわかる。ここで、ワイ
ヤ長を短くする場合、実用上の要求から、従来よりも１
ｍｍ以上短くすることが好ましい。図５によれば、ワイ
ヤ長短縮長さＤ２を１ｍｍ以上とするには、面取り長さ
Ｄ１を２ｍｍ以上とすることが好ましい。それによっ
て、半導体チップ２の設計自由度をより高くすることが
可能である。
【００４１】また、本実施形態において、放熱板１の角
部を面取り形状とした際の波及効果として、次の点が挙
げられる。放熱板は、放熱性を良くするために極力大き
くする必要があり、その厚みも通常のＱＦＰにおけるリ
ードフレームのアイランド部と比べて非常に厚い。よっ
て、放熱板とモールド樹脂との熱膨張係数差により比較
的大きな熱応力が発生し、最悪、モールド樹脂がクラッ
クに至る可能性もある。
部を面取り形状とした際の波及効果として、次の点が挙
げられる。放熱板は、放熱性を良くするために極力大き
くする必要があり、その厚みも通常のＱＦＰにおけるリ
ードフレームのアイランド部と比べて非常に厚い。よっ
て、放熱板とモールド樹脂との熱膨張係数差により比較
的大きな熱応力が発生し、最悪、モールド樹脂がクラッ
クに至る可能性もある。
【００４２】当然、放熱板の角部が最も応力が大きくな
るわけであるが、本実施形態では、この部分を面取りす
ることによってその部分の応力が分散し、大幅に応力緩
和されるという波及的なメリットも併せ持つ。実際に、
角部の応力は２ｍｍ程度面取りすることによって、約２
０％応力低減できることを熱応力シミュレーションにて
確認している。
るわけであるが、本実施形態では、この部分を面取りす
ることによってその部分の応力が分散し、大幅に応力緩
和されるという波及的なメリットも併せ持つ。実際に、
角部の応力は２ｍｍ程度面取りすることによって、約２
０％応力低減できることを熱応力シミュレーションにて
確認している。
【００４３】（他の実施形態）なお、上記実施形態で
は、半導体チップ２を放熱板１に直接ダイボンディング
した構成において放熱板の面取り構造を採用している
が、この面取り構造は、例えば、通常のＱＦＰにおい
て、半導体チップをリードフレームのアイランド部に搭
載し、このアイランド部のチップ搭載面とは反対側の面
に放熱板を設ける構成（アイランド部搭載タイプ）にも
適用できる。
は、半導体チップ２を放熱板１に直接ダイボンディング
した構成において放熱板の面取り構造を採用している
が、この面取り構造は、例えば、通常のＱＦＰにおい
て、半導体チップをリードフレームのアイランド部に搭
載し、このアイランド部のチップ搭載面とは反対側の面
に放熱板を設ける構成（アイランド部搭載タイプ）にも
適用できる。
【００４４】ただし、アイランド部は、アイランド部の
うち放熱板の角部に対応する部位（上記実施形態では面
取り部）に吊りリードを設けて支持される。この場合、
吊りリードが存在する部位においては、インナーリード
を引き回すスペースが殆どなくワイヤ接続を行いにく
い。そのため、このアイランド部搭載タイプの場合、上
記実施形態に比べて上記面取り効果は小さい。その点、
上記実施形態では、放熱板１の面取り部１３に吊りリー
ドの如きものが存在しないため、上記面取り効果が有効
に発揮される。
うち放熱板の角部に対応する部位（上記実施形態では面
取り部）に吊りリードを設けて支持される。この場合、
吊りリードが存在する部位においては、インナーリード
を引き回すスペースが殆どなくワイヤ接続を行いにく
い。そのため、このアイランド部搭載タイプの場合、上
記実施形態に比べて上記面取り効果は小さい。その点、
上記実施形態では、放熱板１の面取り部１３に吊りリー
ドの如きものが存在しないため、上記面取り効果が有効
に発揮される。
【００４５】また、上記実施形態では、ＱＦＰを例にと
って示したが、本案はＳＯＰ（Ｓｍａｌｌ Ｏｕｔ Ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、ＳＯＪ（Ｓｍａｌｌ Ｏｕ
ｔＬｉｎｅ Ｊ Ｌｅａｄ Ｐａｃｋａｇｅ）のような
表面実装パッケージのみならず、ＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＩＰ（Ｓｉｎｇｌｅ
Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等のピン挿入型のパ
ッケージにも適用できる。
って示したが、本案はＳＯＰ（Ｓｍａｌｌ Ｏｕｔ Ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、ＳＯＪ（Ｓｍａｌｌ Ｏｕ
ｔＬｉｎｅ Ｊ Ｌｅａｄ Ｐａｃｋａｇｅ）のような
表面実装パッケージのみならず、ＤＩＰ（Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＩＰ（Ｓｉｎｇｌｅ
Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等のピン挿入型のパ
ッケージにも適用できる。
【００４６】また、リードフレームと放熱板の固定は、
リード部と放熱板とがオーバーラップしない構造であれ
ば、かしめでなく接着、溶接等による方法でも良い。こ
れらの固定方法に本発明を適用した場合も、上記実施形
態と同様に、面取り効果によるワイヤ長の短化は可能で
ある。また、放熱性の要求レベルによっては、パッケー
ジ下面より露出した放熱板を特にプリント基板にはんだ
付けする必要はない。その場合、放熱板をパッケージ下
面より露出させるのではなく、パッケージ上面から露出
してもよい。
リード部と放熱板とがオーバーラップしない構造であれ
ば、かしめでなく接着、溶接等による方法でも良い。こ
れらの固定方法に本発明を適用した場合も、上記実施形
態と同様に、面取り効果によるワイヤ長の短化は可能で
ある。また、放熱性の要求レベルによっては、パッケー
ジ下面より露出した放熱板を特にプリント基板にはんだ
付けする必要はない。その場合、放熱板をパッケージ下
面より露出させるのではなく、パッケージ上面から露出
してもよい。
【図１】本発明の実施形態に係る半導体装置の概略構成
図である。
図である。
【図２】図１に示す半導体装置における放熱板とリード
フレームとの固定方法を示す工程図である。
フレームとの固定方法を示す工程図である。
【図３】図２に続く固定方法を示す工程図である。
【図４】従来と上記実施形態とのワイヤボンド構成を比
較して示す説明図である。
較して示す説明図である。
【図５】ワイヤ長短縮長さＤ２と面取り長さＤ１との関
係を示すグラフである。
係を示すグラフである。
【図６】従来のリードフレームと放熱板のかしめ固定の
一例を示す説明図である。
一例を示す説明図である。
【図７】従来のリードフレームと放熱板のかしめ固定の
他の例を示す説明図である。
他の例を示す説明図である。
【図８】従来のリードフレームと放熱板の接着固定の一
例を示す説明図である。
例を示す説明図である。
１…放熱板（ヒートシンク）、２…半導体チップ、３…
リードフレーム、４…ワイヤ、５…樹脂、１３…面取り
部、３１…リードフレームのリード部、Ｄ１…面取り長
さ。
リードフレーム、４…ワイヤ、５…樹脂、１３…面取り
部、３１…リードフレームのリード部、Ｄ１…面取り長
さ。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−111349（ＪＰ，Ａ)
特開 平８−167690（ＪＰ，Ａ)
特開 平11−145364（ＪＰ，Ａ)
特開 昭51−23079（ＪＰ，Ａ)
特開 昭63−40353（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
H01L 21/60
Claims (4)
- 【請求項１】 半導体チップ（２）を搭載するととも
に、この半導体チップの放熱を図るための矩形板形状を
有する放熱板（１）と、 前記放熱板の周囲から前記放熱板に向かって延設された
複数本のリード部（３１）を有するリードフレーム
（３）と、 前記半導体チップと前記複数本のリード部とを電気的に
接続する複数本のワイヤ（４）とを備え、 前記複数本のリード部の先端部が、前記放熱板の外周縁
部の外側に位置しているクアッドフラットパッケージに
おいて、前記リードフレームは、前記放熱板にかしめ固定されて
おり、 前記放熱板には、その矩形部における角部が面取りされ
てなる面取り部（１３）が形成されており、 前記複数本のリード部は、先端部が前記面取り部の外周
形状に沿って配置されたリード部（３２〜３７）を含ん
でいることを特徴とするクアッドフラットパッケージ。 - 【請求項２】 前記放熱板（１）における前記面取り部
（１３）の面取り長さ（Ｄ１）は、２ｍｍ以上であるこ
とを特徴とする請求項１に記載のクアッドフラットパッ
ケージ。 - 【請求項３】 前記半導体チップ（２）は、前記放熱板
（１）に対して直接ダイボンディングされていることを
特徴とする請求項１または２に記載のクアッドフラット
パッケージ。 - 【請求項４】 前記半導体チップ（２）、前記放熱板
（１）、前記ワイヤ（４）及び、前記複数本のリード部
（３１）と前記ワイヤとの接続部が、樹脂（５）によっ
て包み込まれるようにモールドされており、 前記放熱板における前記半導体チップ搭載面とは反対側
の面（１ｂ）が、前記樹脂から露出していることを特徴
とする請求項１ないし３のいずれか１つに記載のクアッ
ドフラットパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32456899A JP3473525B2 (ja) | 1999-11-15 | 1999-11-15 | クアッドフラットパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32456899A JP3473525B2 (ja) | 1999-11-15 | 1999-11-15 | クアッドフラットパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144242A JP2001144242A (ja) | 2001-05-25 |
| JP3473525B2 true JP3473525B2 (ja) | 2003-12-08 |
Family
ID=18167274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32456899A Expired - Fee Related JP3473525B2 (ja) | 1999-11-15 | 1999-11-15 | クアッドフラットパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473525B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1999
- 1999-11-15 JP JP32456899A patent/JP3473525B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144242A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8389336B2 (en) | Semiconductor device package and method of assembly thereof | |
| US7208818B2 (en) | Power semiconductor package | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| US9159656B2 (en) | Semiconductor die package and method for making the same | |
| US8513059B2 (en) | Pre-molded clip structure | |
| US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JP2006501675A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JP2007521643A (ja) | 受動デバイスを有するリードフレーム | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| US10840172B2 (en) | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| US11515238B2 (en) | Power die package | |
| JP2007150044A (ja) | 半導体装置 | |
| JP2660732B2 (ja) | 半導体装置 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JPH10200023A (ja) | 半導体装置 | |
| JP3342292B2 (ja) | 半導体装置 | |
| JP2016197636A (ja) | モールドパッケージ | |
| CN115910942A (zh) | 包括带有暴露的接触部的凹陷的半导体封装和半导体模块 | |
| JP2006294740A (ja) | 電子装置 | |
| JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 | |
| JP3170253B2 (ja) | 半導体装置の製造方法 | |
| JPH08125105A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |