JP2651427B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2651427B2
JP2651427B2 JP63099388A JP9938888A JP2651427B2 JP 2651427 B2 JP2651427 B2 JP 2651427B2 JP 63099388 A JP63099388 A JP 63099388A JP 9938888 A JP9938888 A JP 9938888A JP 2651427 B2 JP2651427 B2 JP 2651427B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
lead
pellet
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63099388A
Other languages
English (en)
Other versions
JPH01270336A (ja
Inventor
昌義 吉邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63099388A priority Critical patent/JP2651427B2/ja
Publication of JPH01270336A publication Critical patent/JPH01270336A/ja
Application granted granted Critical
Publication of JP2651427B2 publication Critical patent/JP2651427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、ペレットの
放熱性能の向上技術に関するもので、例えば、多ピン、
低熱抵抗で、小型かつ低価格化が要求される半導体集積
回路装置(以下、ICという。)に利用して有効なものに
関する。
〔従来の技術〕
一般に、所謂パワーIC等のような消費電力が大きいIC
においては、樹脂防止パッケージにヒートシンクを内蔵
することが行われている。ヒートシンクがパッケージに
内蔵される場合、通常、ヒートシンクはペレットがボン
ディングされているタブの裏面に機械的かつ熱的に結合
されることになる。
なお、ヒートシングが内蔵されているパワーICを述べ
てある例としては、日経マグロウヒル社発行「別冊マイ
クロデバイセズNo.2」昭和59年6月11日発行P135、があ
る。
また、低価格で、作業性良して、薄形の実装置を実現
するためのパッケージを備えているICとして、ペレット
とリード線とがテープ・オートメイテッド・ボンディン
グ(Tape Automated Bonding:TAB)により機械的かつ電
気的に接続されるように構成されているもの(以下、TA
B構造のICということがある。)がある。すなわち、リ
ード群はポリイミド等のような絶縁性樹脂からなるキャ
リアテープ上に銅等のような導電材料により形成されて
いる。ペレットはこのテープに形成されているサポート
リング内に各バンプが各リードに整合するように配され
て、バンプおよびリードをボンディング工具により熱圧
着されることによって接続される。その後、封止樹脂が
サポートリング、リードおよびペレットを封止するよう
にポッティングされることにより、樹脂封上パッケージ
が成形される。
なお、TAB技術を述べてある例としては、株式会社工
業調査会発行「電子材料1987年11月号別冊」昭和62年11
月20日発行P130〜P136、がある。
〔発明が解決しようとする課題〕
しかし、前述したように、ICのパッケージにヒートシ
ンクを内蔵する技術は、パッケージの外形的制限を受け
るため、パッケージの外形についての設計に自由度のあ
るピン(リード)数の少ないICにのみ適用されているの
が現状である。
そして、ペレットがボンディングされるタブはリード
フレームに一体的に形成されており、このリードフレー
ムはリード線の機械的強度を確保する必要上、ばね材料
(鉄−ニッケル合金、42アロイ、コバール、燐青銅)等
を用いて製作されているため、その材料上熱伝導性が低
く、ペレットからヒートシンクへの熱伝達効率を低下さ
せてしまうという問題点があることが、本発明者によっ
て明らかにされた。
また、前述したようなTAB構造のICにおいて、消費電
力が大きい場合、ヒートシンクを付設することが考えら
れるが、前述したようなTAB構造のICの構成上の特徴か
ら、ヒートシンクの付設については多くの制限があるた
め、極一部のコンピュータの中央処理ユニットに使用さ
れるICにしか適用されていないのが現状である。
そして、TAB構造のICにおいては、ペレットにリード
線が直接的にボンディングされているため、このヒート
シンクが付設されたICがプリント配線基板に実装された
後において、移送中の振動等による外力がこのICに加わ
ると、リード曲がり事故が起き易く、短絡不良や、断線
不良等が発生するという問題点があることが、本発明者
によって明らかにされた。
しかし、ICの多機能化、高集積化、高速化が進む最
近、ピン数の多いICについても、熱放散性の良好なヒー
トシンク内蔵型パッケージを備えているICの開発が要望
されている。
本発明の第1の目的は、高い放熱性能を有する半導体
装置の製造方法を提供することにある。
本発明の第2の目的は、生産性および実装性が良好
で、かつ低価格にして、小型化および多ピン化を促進す
ることができるとともに、移送中の短絡不良や断線を防
止することができ、しかも、高い放熱性能を有する半導
体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を説明すれば、次の通りである。
すなわち、ヒートシンク内蔵形の樹脂封止パッケージ
を備えている半導体装置の製造方法において、前記ヒー
トシンクが補強用部材が設けられた専用平面形状構造物
に取り付けられる工程と、電気的接続用のリード群が一
体化されている構造物に前記専用平面形状構造物が組み
合わされる工程と、前記ヒートシンクにペレットがボン
ディングされる工程と、ペレットが前記リード群に電気
的に接続される工程と、前記補強用部材を外部に突出さ
せるように前記ペレット、前記リード群の一部、および
前記ヒートシンクの少なくとも一部が樹脂封止される工
程とを具備するようにしたものである。
〔作用〕
前記した手段によれば、ペレットにヒートシンクがタ
ブを介さずに直接的に接触されているため、ペレットの
発熱はこのヒートシンクを経て外部に直接的に放出され
るとになり、充分な放熱性能が確保される。
しかも、ペレットがヒートシンクに電気的接続用のリ
ードとは別体の専用平面形状構造物によってボンディン
グされるため、ヒートシンクは電気的接続用のリード群
とは別に熱伝導性の良好な材料を用いて構成することが
できる。したがって、所望に応じて熱伝導性の良好な材
料を選定することにより、前記放熱性能をより一層高め
ることができる。他方、リード群は機械的強度の大きい
材料を用いて形成することができるため、リード群の曲
がりや破損等を防止することができる。
また、ペレット、リード群およびヒートシンクは樹脂
封止パッケージにより樹脂封止されているため、この半
導体装置がプリント配線基板に実装される時や、実装さ
れた後において、移送中の振動等による外力がこの半導
体装置に加わった場合においても、リード曲がり等のよ
うな事故が起きるのを防止することができ、その結果、
短絡不良や、断線不良の発生のを未然に回避することが
できる。
また、樹脂封止パッケージから補強用部材を突設する
とともに、この半導体装置がプリント配線基板に実装さ
れる際に補強用部材をプリント配線基板に機械的に接続
することにより、実装された後に振動等による外力がこ
の半導体装置に加わった場合において、当該外力を補強
用部材によって受けることができるため、当該外力によ
って電気的接続用のリート曲がり等の事故が起きるのを
防止することができ、その結果、短絡不良や、断線不良
の発生を未然に回避することができる。
〔実施例〕
第1図は本発明の一実施例である半導体装置の製造方
法により製造された半導体装置を示す一部切断正面図、
第2図はその外観斜視図、第3図〜第8図はその製造方
法を示す各説明図である。
本実施例において、本発明の製造方法に係る半導体装
置は表面実装形の樹脂封止パッケージを備えているICと
して構成されている。このICのパッケージは略正方形の
平盤形状に形成されており、このパッケージの4側面の
下端部付近からリード群のアウタ部が複数本宛突設され
ているとともに、パッケージの4隅から補強用リードが
突設されている。このICはリード群にペレットがテープ
・オートメイテッド・ボンディングされているととも
に、このペレットの裏面にヒートシンクが付設されてお
り、これらペレットと、リードの一部と、ヒートシンク
の一部とが樹脂封止パッケージにより樹脂封止されてお
り、さらに、この樹脂封止パッケージから補強用リード
が前記のように突設されている。そして、このICは以下
に述べるような製造方法によって製造される。
以下、本発明の一実施例である表面実装形樹脂封止パ
ッケージを備えているICの製造方法を説明する。この説
明により、前記ICについての構成の詳細が明らかにされ
る。
本実施例において、IC41はそのペレットとリード群と
がテープ・オートメイテッド・ボンディングにより機械
的かつ電気的に接続されている。すなわち、キャリア用
のテープ42はポリイミド等のような絶縁性樹脂を用い
て、第3図に示されている如く、同一パターンが長手方
向に連続するように一体成形されている。但し、説明お
よび図示は一単位だけについて行われている。キャリア
テープ42における幅方向の両側端辺部にはピッチ送りに
使用される送り孔43が等ピッチに配されて開設されてお
り、両側の送り孔群間には窓孔44が等ピッチをもって1
列縦隊に配されて形成されている。窓孔44は略正方形形
状に開設されており、その大きさは後記するペレットお
よびヒートシンクの外形よりも充分大きく、互いに対向
するリードの先端間の長さよりも若干大きくなるように
設定されている。
集積回路を電気的に外部に引き出すためのリード45は
複数本が、キャリアテープ42の片側平面(以下、第1主
面とする。)上に配されて、銅箔等のような導電性材料
を用いて溶着や接着等のような適当な手段により固定的
に付設されている。リード線45群は窓孔44における4辺
に分けられて、窓孔44を径方向に貫通するように配設さ
れており、各リード45同士が互いに電気的に非接続にな
るように形成されている。リード線45群の内側先端部は
窓孔44内に突き出されて正方形の端辺上に並ぶように揃
えられており、この内側先端部によってインナ部として
のインナリード46が構成されている。リード45群の外側
先端部は窓孔44の外側まで延長されて正方形の端辺上に
並ぶように揃えられており、各リードにおける窓孔44の
縁辺内側付近の部分によってアウタ部としてのアウタリ
ード47が構成されている。各リード45のキャリアテープ
42上に固着された端末部にはテスト用端子部48が形成さ
れており、リード45群の表面にはソルダビリティーを高
めるために銀めっき膜(図示せず)が被着されている。
本実施例において、この半導体装置の製造方法には第
4図に示されているように、ヒートシンク専用の平面形
状物としての多連リードフレーム(以下、専用多連リー
ドフレームという。)51が使用されている。この専用多
連リードフレーム51は、燐青銅等のような比較的機械強
度を有する材料からなる薄板を用いて、打ち抜きプレス
加工またはエッチング加工等のような手段により一体成
形されており、この専用多連リードフレーム51にはヒー
トシンク専用の単位リードフレーム(以下、専用単位リ
ードフレーム)52が複数個、前記キャリアテープ42にお
ける各窓孔44に対応するように仮想的に配されて、横方
向に1列に並設されている。
専用単位リードフレーム52は位置決め孔54が開設され
ている外枠53を一対備えており、両外枠53は前記キャリ
アテープ42における送り孔43が並んだ部分に対応するよ
うに配されて一連にそれぞれ延設されている。各専用単
位リードフレーム52において、外枠53には4本のヒート
シンク吊り部材55が対角線上に配されて内向きに一体的
に突設されており、これらヒートシンク吊り部材55の先
端部間にはヒートシンク58が架橋されているとともに、
はんだ処理部や接着材層からなる接合部57により固定的
に吊持されている。ヒートシンク吊り部材55の途中には
段差部56が形成されており、この段差部56はこの専用多
連リードフレーム51がキャリアテープ42に組み合わされ
た状態において、吊持したヒートシンク58が各リード45
に干渉(または接触)しないように構成されている。
このヒートシンク58は銅等のような熱伝導性の良好な
材料を用いて、ペレット61の平面形状に対して大きめに
形成されており、ヒートシンク58のペレット取付面には
環状溝59が複数条(本実施例においては、2条)がペレ
ット61の外方に配されるとともに、ペレット61を取り囲
むように形成されてそれぞれ没設されている。そして、
これら環状溝59は後述する樹脂封止パッケージ成形後に
おいて、リークパスを延長させるとともに、樹脂と形状
結合することにより、この樹脂封止パッケージを備えて
いるIC41の耐湿性を高めることになる。
また、ヒートシンク吊り部材55は後述する樹脂封止パ
ッケージ成形後パッケージの外部に突出することによ
り、補強用部材60を構成し得るように形成されている。
すなわち、補強用部材60は4本のものが窓孔44における
4隅にそれぞれ対応するように1本配設されている。各
隅の補強用部材60は対角線上に突設されており、それら
の内側端が窓孔44のインナリード46両脇付近に、外側端
が窓孔44の外部にそれぞれ位置するように構成されてい
る。
一方、詳細な説明は省略するが、このIC1に使用され
るペレット61は半導体装置の製造工程における所謂前工
程において、ウエハ状態にて所望の集積回路を適宜作り
込まれる。そして、集積回路(図示せず)が作り込まれ
たペレット61は相対向するインナリード46と46との内側
端間距離よりも若干大きい略正方形の小片にダイシング
されており、その一平面(以下、第1主面とする。)に
おける周辺部には金系材料を用いて形成されたバンプ63
が複数個、キャリアテープ42における各インナリード46
に整合し得るように配されて突設されている。
リード45群にペレット61がインナリードボンディング
される際、キャリアテープ42は複数のスプロケット(図
示せず)間に張設されて一方向に間欠送り出される。そ
して、張設されたキャリアテープ42の途中に配設されて
いるインナリードボンディングステージにおいて、第5
図に示されているようにペレット61は窓孔44内に下方か
ら収容されるとともに、各バンプ62を各インナリード46
にそれぞれ整合されてボンディング工具63により熱圧着
されることにより、キャリアテープ42に組み付けられ
る。すなわち、リード45の表面に被着されている錫めっ
き膜と全系材料から成るバンプ62と間において、金−錫
の共晶が形成されるため、リード45のインナリード46と
バンプ62とは一体的に結合されることになる。
本実施例において、第6図および第7図に示されてい
るように、ペレット61の第2主面(裏面に相当する。)
にはヒートシンク58が接着材層64により機械的に固着さ
れる。すなわち、前記構成にかかるヒートシンク専用多
連リードフレーム51はキャリアテープ42の第1主面側に
おいて、その位置決め孔54がテープの送り孔43に整合す
るように配されて重ね合わされる。このキャリアテープ
42と専用多連リードフレーム51との重合体65において、
キャリアテープ42にタブされたペレット61と、専用多連
リードフレーム51に吊持されたヒートシンク58とが整合
した状態になるため、ヒートシンク58が接着材層64によ
りボンティングされることになる。
このようにして、ペレット61とリード45群とがテープ
・オートメイテッド・ボンディングされるとともに、ヒ
ートシンク58がペレット61に結合された重合体65には、
エポキシ樹脂等のような絶縁性樹脂からなる樹脂封止パ
ッケージ66群が、第8図に示されているようなトランス
ファ成形装置70を使用されて各ペレット61について同時
成形される。
第8図に示されているトランスファ成形装置はシリン
ダ装置等(図示せず)によって互いに型締めされる一対
の上型71と下型72とを備えており、上型71と下型72との
合わせ面には上型キャビティー凹部73と、下型キャビテ
ィー凹部73bとが互いに協働してキャビティー73を形成
するように複数組(1組のみが図示されている。)没設
されている。上型71の合わせ面にはポット74が開設され
ており、ポット74にはシリンダ装置(図示せず)により
進退されるプランジャ75が成形材料としての樹脂(以
下、レジンという。)を送給し得るように挿入されてい
る。下型72の合わせ面にはカル76がポット74との対向位
置に配されて没設されているとともに、複数条のランナ
77がポット74にそれぞれ接続するように放射状に配され
て没設されている。各ランナ77の他端部は下側キャビテ
ィー凹部73bにそれぞれ接続されており、その接続部に
はゲート78がレジンをキャビティー73内に注入し得るよ
うに形成されている。また、下型72の合わせ面には逃げ
凹所79が重合体65の厚みを逃げ得るように、重合体65の
外形よりも若干大きめの長方形で、その厚さと略等しい
寸法の一定深さに没設されている。
前記構成にかかるキャリアテープと専用リードフレー
ムとの重合体を用いて樹脂封止形パッケージをトランス
ファ成形する場合、上型71および下型72における各キャ
ビティー73はキャリアテープ42における窓孔44の空間に
それぞれ対応される。
トランスファ成形時において、前記構成にかかる重合
体65は下型72に没設されている逃げ凹部79内に、各ペレ
ット61が各キャビティー73内にそれぞれ収容されるよう
に配されてセットされる。続いて、上型71と下型72とが
型締めされ、ポット74からプランジャ75によりレジン80
がランナ77およびゲート78を通じて各キャビティー73に
送給されて圧入される。
注入後、レジンが熱硬化されて樹脂封止形パッケージ
66が成形されると、上型71および下型72は形開きされる
とともに、エジェクタ・ピン(図示せず)によりパッケ
ージ66群が離型される。このようにして、第9図に示さ
れているように、パッケージ66群を成形された重合体65
はトラスファ成形装置70から脱装される。
そして、このように樹脂成形されたパッケージ66の内
部には、ペレット61、リード45群のインナ部46およびぺ
レット61の第2主面に結合されたヒートシンク58の一
部、および補強用部材60の一部も樹脂封止されることに
なる。この状態において、ヒートシンク58はそのペレッ
ト取付面とは反対側の端面がパッケージ66の表面から露
出するようになっており、リード45群のアウタ部47およ
び補強用部材60の一部はパッケージ66の側面から略対角
線方向に突出するようになっている。
このようにして樹脂封止パッケージ66を成形されたIC
41はキャリアテープ42に付設された状態のまま、電気的
特性試験等のような検査を受けた後、出荷される。
そして、出荷されたIC41はキャリアテープ42に付設さ
れた状態のまま、または、樹脂封止パッケージ66の外方
位置で切断されてキャリアテープ42から個別に分離され
た状態において、第10図に示されているように、プリン
ト配線基板81上にヒートシンク58を上向きにして配さ
れ、アウタリード47とランドパッド82との間がリフロー
はんだ処理される。このとき、リード45の表面には錫め
っき膜が被着されているため、ソルダビリティーは良好
に行われる。
本実施例においては、電気的な接続を実行するリード
45群とランドパッド82とのリフローはんだ処理ととも
に、補強用部材60についてのプリント配線基板81に対す
る機械的接続処理が実行される。すなわち、プリント配
線基板81上には補強用パッド83が補強用部材60に対応す
るように配されて形成されており、IC41の電位的接続用
リード45群がプリント配線基板81のランドパッド82群に
整合されると、IC41の補強用部材60が補強用パッド83に
それぞれ整合することになる。そして、リード48群とラ
ンドパッド82とのリフローはんだ処理と同様に、補強用
部材60と補強用パッド83とがリフローはんだ処理される
と、IC41は補強用部材60によってプリント配線基板81に
機械的に強固に固定された状態になる。
ところで、補強用部材60を有しない場合、テープ・オ
ートメイテッド・ボンディングを適正かつ精密に実行す
る必要上、テープ・オートメイテッド・ボンディングに
使用される電気的接続用のリードはきわめて薄く、か
つ、細く形成されているため、ICに外力が加わると、き
わめて容易に変形されてしまう。このようなリード群の
変形は、断線不良や、短絡不良の原因になるため、未然
に回避する必要がある。
本実施例において、IC41は補強用部材60によってプリ
ント配線基板81に機械的に固定されているため、電気的
接続用リード48群の変形は防止されることになる。すな
わち、補強用部材60はテープ・オートメイテッド・ボン
ティングの実行には直接使用されないため、必要に応じ
て幅広に設定することができる。つまり、厚さが薄くて
も、補強用部材60の機械的強度は大きく設定することが
できるため、IC41に加わる外力に抗し得るように構成す
ることができる。したがって、IC41に加わった外力がリ
ード45群に作用するのをこの補強用部材60によって阻止
することができるため、リード45群が当該外力によって
変形されるのを防止することができる。これにより、断
線不良や、短絡不良の原因になる電気的接続用リード45
群の変形が、未然に回避されることになる。
ここで、補強用部材60のプリント配線基板81への固定
面がレジンモールドされた本パッケージをプリント配線
基板面から浮かさせるような形状にすることにより、プ
リント配線基板81へのはんだ付け時のフラックス等の洗
浄・除去を容易にするようにすることもできる。
そして、必要に応じて、このIC41にはヒートシンク58
に放熱フィン(図示せず)が取り付けられたり、ヒート
シンク58が押さえ具(図示せず)によりプリント配線基
板81に押さえられて固定されたりする。
この実装状態で、IC41が稼働されてぺレット61が発熱
した場合、その熱はペレット61からヒートシンク58に直
接的に熱伝導されるとともに、ヒートシンク58の広い表
面積から外気に放熱されるため、相対的にペレット61は
充分に冷却される。また、ヒートシンク58に放熱フィン
や、押さえ具等が連設されている場合には、ヒートシン
ク58の熱が放熱フィンや、押さえ具等を通じてさらに広
い範囲に熱伝達されるため、放熱効果はより一層高くな
る。
前記実施例によれば次の効果が得られる。
(1) リード群にペレットをテープ・オートメイテッ
ド・ボンディングすることにより、小型軽量化および多
ピン化を促進することができるとともに、実装性および
生産性を高めることができるため、多ピンの半導体装置
においても、低価格化を実現することができる。
(2) ぺレットの裏面にヒートシンクを付設すること
により、ペレットの熱をヒートシンクに直接的に熱伝導
させることができるため、放熱性能を高めることがで
き、TAB構造のIC等においても低熱抵抗化を実現させる
ことができる。
(3) ペレット、リード群およびヒートシンクを樹脂
封止パッケージにより封止することにより、TAB構造の
半導体装置であっても、充分満足し得る封止性能を確保
することができるとともに、アウタリードを樹脂封止パ
ッケージにより保定することができるため、その強度を
高めることができる。
(4) 樹脂封止パッケージから補強用部材を突設する
とともに、この半導体装置がプリント配線基板に実装さ
れる際に補強用部材をプリント配線基板に機械的に接続
することにより、実装された後、移送中の振動等による
外力がこの半導体装置に加わった場合において、当該外
力を補強用部材によって受けることができるため、当該
外力によって電気的接続用のリード曲がり等のような事
故が起きるのを防止することができ、その結果、短絡不
良や、断線不良が発生するのを未然に回避することがで
きる。
(5) 補強用部材を電気的接続用のリードよりも短く
なるように形成することにより、半導体装置に加わった
外力が短い方の補強用部材に優先的に作用することによ
り、当該外力が電気的接続用のリードに加わるのを確実
に防止することができるため、前記(4)のリード曲が
り防止効果を一層高めることができる。
(6) ヒートシンクのペレット搭載面に環状溝をペレ
ットを取り囲むように配して没設んすることにより、樹
脂封位パッケージ形成後において、当該環状溝をして樹
脂封止パッケージへの外部からの湿気の侵入に対するリ
ークパスを延長させることができるとともに、環状溝と
樹脂との形状結合により、パッケージの強度、および耐
湿性を高めることができる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、ヒートシンクが取り付けられる平面形状構造
物は、リードフレーム形態に形成するに限らず、キャリ
アテープ上にヒートシンク吊り部材を付設し、このヒー
トシンク吊り部材にヒートシンクを取り付けるように構
成してもよい。
補強用部材はヒートシンク吊り部材を転用して構成す
るに限らず、専用のものを電気接続用リード群が一体化
されている構造物としてのリードフレームまたはキャリ
アテープに付設してもよい。この場合、パッケージ成形
後、補強用部材はリード群から電気的に非接触状態にな
るように構成する必要があるのはいうまでもない。
ペレットがリード群にインナボンディングされた後
に、ヒートシンクをペレットに付設させるように構成す
るに限らず、インナボンディングと同時ないしは前に、
ヒートシクをペレットに付設させるように構成してもよ
い。
また、ヒートシンクのペレット裏面への付設方法とし
ては、銀ペースト、はんだ等のような接着材による接着
方法を使用するに限らず、金−シリコン共晶層による固
着方法等を使用してもよい。
ヒートシンクの形状、大きさ、構造等は、要求される
放熱性能、実装形態(例えば、押さえ具や締結ボルトの
使用の有無等)、ペレットの性能、大きさ、形状、構造
等々の諸条件に対応して選定することが望ましく、必要
に応じて、放熱フィンやボルト挿通孔、雌ねじ等々を設
けることができる。
また、ヒートシンクを形成する材料としては銅系材料
を使用するに限らず、アルミニューム系等のような熱伝
導性の良好な他の金属材料を使用することができる。特
に、炭化シリコン(Sic)等のように熱伝導性に優れ、
かつ、熱膨張率がペレットの材料であるシリコンのそれ
と略等しい材料を使用することが望ましい。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である表面実装形樹脂封
止パッケージを備えたICに適用した場合について説明し
たが、それに限定されるものではなく、樹脂封止型パワ
ートランジスタや、その他の電子装置全般に適用するこ
とができる。特に、小型軽量、多ピンで、しかも、低価
格であり、高い放熱性能が要求される半導体装置に利用
して選れた効果が得られる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、次の通りであ
る。
ペレットの裏面にヒートシンクを付設することによ
り、ペレットの熱をヒートシンクに直接的に熱伝導させ
ることができるため、放熱性能を高めることができ、TA
B構造のIC等においても低熱抵抗化を実現させることが
できる。
また、樹脂封止パッケージから補強用部材を突設する
とともに、この半導体装置がプリント配線基板に実装さ
れる際に補強用部材をプリント配線基板に機械的に接続
することにより、実装された後、振動等による外力がこ
の半導体装置に加わった場合において、当該外力を補強
用部材によって受けることができるため、当該外力によ
って電気的接続用のリード曲がり等のような事故が起き
るのを防止することができ、その結果、短絡不良や、断
線不良の発生を未然に回避することができる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置を示す一部
切断正面図、 第2図はその外観斜視図、 第3図はキャリアテープを示す一部省略平面図、 第4図はヒートシンク専用多連リードフレームを示す一
部省略平面図、 第5図はインナリードボンディング作業を示す縦断面
図、 第6図はヒートシンク取り付け作業を示す縦断面図、 第7図はその取り付け後の状態を示す一部省略平面図、 第8図は樹脂封止パッケージ成形作業を示す一部省略縦
断面図、 第9図はパッケージ成形後を示す一部省略底面図、 第10図はその半導体装置の実装状態を示す縦断面図、 第11図はその斜視図である。 41……TAB構造のIC(半導体装置)、42……キャリアテ
ープ、43……送り孔、44……窓孔、45……リード、46…
…インナリード、47……アウタリード、48……テスト用
端子、51……ヒートシンク専用多連リードフレーム、52
……専用単位リードフレーム、53……外枠、55……ヒー
トシンク吊り部材、56……段差部、57……接着材層、58
……ヒートシンク、59……環状溝、60……補強用部材、
61……ペレット、62……バンプ、63……ボンディング工
具、64……接着材層、65……重合体、66……パッケー
ジ、70……トランスファ成形装置、71……上型、72……
下型、73……キャビティー、74……ポット、75……プラ
ンジャ、76……カル、77……ランナ、78……ゲート、79
……凹所、80……レジン、81……プリント配線基板、82
……ランドパッド、83……補強用パッド。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】ヒートシンクが内蔵された樹脂封止パッケ
    ージを備えている半導体装置の製造方法であって、 前記ヒートシンクが補強用部材が設けられたヒートシン
    ク専用平面形状構造物に取り付けられる工程と、 電気的接続用のリード群が一体化されている構造物に前
    記専用平面形状構造物が組み合わされる工程と、 前記ヒートシンクに半導体ペレットがボンディングされ
    る工程と、 前記半導体ペレットが前記リード群に電気的に接続され
    る工程と、 前記補強用部材を外部に突出させるように前記半導体ペ
    レット、前記リード群の一部、および前記ヒートシンク
    の少なくとも一部が樹脂封止される工程と、 を備えていることを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記電気的接続用のリード群が機械的強度
    の高い材料を用いて形成されており、前記ヒートシンク
    が熱伝導性の良好な材料を用いて形成されていることを
    特徴とする特許請求の範囲第1項記載の半導体装置の製
    造方法。
  3. 【請求項3】前記電気的接続用のリード群を一体化して
    いる構造物がリードフレームにより構成されており、前
    記各リードに前記半導体ペレットがワイヤボンディング
    により電気的にそれぞれ接続されることを特徴とする特
    許請求の範囲第1項または第2項記載の半導体装置の製
    造方法。
  4. 【請求項4】前記電気的接続用のリード群を一体化して
    いる構造物がキャリアテープにより構成されており、前
    記各リードに前記半導体ペレットがテープ・オートメイ
    テッド・ボンディングにより電気的にそれぞれ接続され
    ることを特徴とする特許請求の範囲第1項または第2項
    記載の半導体装置の製造方法。
  5. 【請求項5】前記補強用部材が4本、前記ヒートシンク
    専用平面形状構造物に放射状にそれぞれ突出させ、これ
    ら補強用部材は各先端において四角形の平板形状に形成
    された前記ヒートシンクの4箇所のコーナ部にそれぞれ
    固定され、このヒートシンクに前記各リードにテープ・
    オートメイテッド・ボンディングされた前記半導体ペレ
    ットのボンディング側と反対側の主面がボンディングさ
    れることを特徴とする特許請求の範囲第4項記載の半導
    体装置の製造方法。
JP63099388A 1988-04-22 1988-04-22 半導体装置の製造方法 Expired - Fee Related JP2651427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63099388A JP2651427B2 (ja) 1988-04-22 1988-04-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63099388A JP2651427B2 (ja) 1988-04-22 1988-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01270336A JPH01270336A (ja) 1989-10-27
JP2651427B2 true JP2651427B2 (ja) 1997-09-10

Family

ID=14246124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63099388A Expired - Fee Related JP2651427B2 (ja) 1988-04-22 1988-04-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2651427B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
FR2666687A1 (fr) * 1990-09-06 1992-03-13 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dissipateur thermique et procede de fabrication.
JP2501950B2 (ja) * 1990-11-06 1996-05-29 三菱電機株式会社 半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2006049694A (ja) * 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム
KR100904152B1 (ko) 2006-06-30 2009-06-25 서울반도체 주식회사 히트싱크 지지부를 갖는 리드프레임, 그것을 사용한 발광다이오드 패키지 제조방법 및 그것에 의해 제조된 발광다이오드 패키지
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP6771308B2 (ja) 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050346B2 (ja) * 1980-04-16 1985-11-08 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH01270336A (ja) 1989-10-27

Similar Documents

Publication Publication Date Title
JP2844316B2 (ja) 半導体装置およびその実装構造
US5172214A (en) Leadless semiconductor device and method for making the same
JP3526788B2 (ja) 半導体装置の製造方法
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US6781242B1 (en) Thin ball grid array package
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
KR20050071524A (ko) 블럭 몰드 조립체용 열 강화 패키지
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP2651427B2 (ja) 半導体装置の製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JP2660732B2 (ja) 半導体装置
US7808088B2 (en) Semiconductor device with improved high current performance
JPH0637217A (ja) 半導体装置
JPH08241940A (ja) 半導体装置およびその製造方法
JPH09312372A (ja) 半導体装置の製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JPH01270335A (ja) 半導体装置
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JPS63293928A (ja) 電子装置
US20230187327A1 (en) Leadless semiconductor package with internal gull wing lead structures
JP3599566B2 (ja) 半導体装置の製造方法
US20220199477A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
KR200149912Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees