JP3342292B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3342292B2 JP3342292B2 JP10782896A JP10782896A JP3342292B2 JP 3342292 B2 JP3342292 B2 JP 3342292B2 JP 10782896 A JP10782896 A JP 10782896A JP 10782896 A JP10782896 A JP 10782896A JP 3342292 B2 JP3342292 B2 JP 3342292B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- bonding
- wire
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを封
止するパッケージの構造に係り、特に電力半導体チップ
を接着する放熱板のアイランド部分の構造に関する。
止するパッケージの構造に係り、特に電力半導体チップ
を接着する放熱板のアイランド部分の構造に関する。
【０００２】
【従来の技術】図４は、従来のパワートランジスタ等を
含むパワーＬＳＩチップのパッケージ構造、特にリード
端子とチップのボンディングパッド間のワイヤの接続状
態を示す。この半導体チップ１０は、パワー素子を含む
ＬＳＩチップであるため、放熱板１７のアイランド上に
ハンダ共晶により接着される。放熱板１７の半導体チッ
プ１０が接着される中央部分は、銀メッキが施されアイ
ランドを形成している。
含むパワーＬＳＩチップのパッケージ構造、特にリード
端子とチップのボンディングパッド間のワイヤの接続状
態を示す。この半導体チップ１０は、パワー素子を含む
ＬＳＩチップであるため、放熱板１７のアイランド上に
ハンダ共晶により接着される。放熱板１７の半導体チッ
プ１０が接着される中央部分は、銀メッキが施されアイ
ランドを形成している。
【０００３】そしてアイランド部には、半導体チップ１
０がハンダで接着されるが、このハンダが外に流れるこ
とを防止するためにＶ溝１４が設けられている。又、Ｖ
溝１４は、パッケージ外から水分が半導体チップに浸入
することを溝に噛み込んだモールド樹脂により防止して
いる。この放熱板１７は、リードフレームのリード端子
１２とカシメＡにより接合されている。カシメＡは、リ
ードフレームの端子先端部に設けられた開口と、放熱板
１７側の四隅に設けられた円柱状の突起とを嵌合して、
カシメることにより、リードフレームの端子に放熱板を
固定した部分である。
０がハンダで接着されるが、このハンダが外に流れるこ
とを防止するためにＶ溝１４が設けられている。又、Ｖ
溝１４は、パッケージ外から水分が半導体チップに浸入
することを溝に噛み込んだモールド樹脂により防止して
いる。この放熱板１７は、リードフレームのリード端子
１２とカシメＡにより接合されている。カシメＡは、リ
ードフレームの端子先端部に設けられた開口と、放熱板
１７側の四隅に設けられた円柱状の突起とを嵌合して、
カシメることにより、リードフレームの端子に放熱板を
固定した部分である。
【０００４】リードフレームの放熱板を固定するための
端子１２と、半導体チップ上のボンディングパッドとワ
イヤを接続するためのリード端子１２Ａとは段差が設け
られている。従って、リードフレームのリード端子１２
Ａと放熱板１７間には、紙面に垂直方向に空隙が設けら
れている。リード端子１２Ａの先端部と、半導体チップ
のワイヤボンディングパッド間には、金線１６Ａがワイ
ヤボンディングにより接続されている。
端子１２と、半導体チップ上のボンディングパッドとワ
イヤを接続するためのリード端子１２Ａとは段差が設け
られている。従って、リードフレームのリード端子１２
Ａと放熱板１７間には、紙面に垂直方向に空隙が設けら
れている。リード端子１２Ａの先端部と、半導体チップ
のワイヤボンディングパッド間には、金線１６Ａがワイ
ヤボンディングにより接続されている。
【０００５】リード端子１２，１２Ａの先端部と、放熱
板１７上のチップ１０及び金線１６Ａ等は、モールド樹
脂によって封止され、放熱板１７の裏面が熱放散のため
に露出するようになっている。
板１７上のチップ１０及び金線１６Ａ等は、モールド樹
脂によって封止され、放熱板１７の裏面が熱放散のため
に露出するようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、チップ
１０或いはリード端子１２Ａからグランド接続等のた
め、チップを固定したアイランド上に直接ワイヤボンデ
ィングを施さなければならない場合がある。図４におい
ては、金線１６Ｂがチップ側のボンディングパッドから
放熱板１７のアイランド上にワイヤボンディングされて
いる。係る場合に、Ｖ溝１４の内側のハンダが流れてい
る部分では、ハンダ上には金線のワイヤが接着できない
ため、ワイヤボンディングが不可能である。このため、
従来は図４に示すようにＶ溝１４の外側の適当な空いて
いる場所にグランドワイヤボンディングを行っている。
１０或いはリード端子１２Ａからグランド接続等のた
め、チップを固定したアイランド上に直接ワイヤボンデ
ィングを施さなければならない場合がある。図４におい
ては、金線１６Ｂがチップ側のボンディングパッドから
放熱板１７のアイランド上にワイヤボンディングされて
いる。係る場合に、Ｖ溝１４の内側のハンダが流れてい
る部分では、ハンダ上には金線のワイヤが接着できない
ため、ワイヤボンディングが不可能である。このため、
従来は図４に示すようにＶ溝１４の外側の適当な空いて
いる場所にグランドワイヤボンディングを行っている。
【０００７】かかる、ボンディング工程は自動工程で行
われるが、ボンディング工程の初期時に作業者が直接ア
イランドにボンディングする打点位置を指定し、指定さ
れた情報、例えばＸ、Ｙ座標データをボンディング装置
に入力することで、以降のボンディングが自動で行われ
る。従って、ワイヤボンディング時に、上記したよう
に、従来の半導体装置では、アイランド側の打点が指定
されていないので、ボンディング初期時に指定する指定
領域を定めるのに作業者に迷いが生じ作業効率を低下さ
せることになる。
われるが、ボンディング工程の初期時に作業者が直接ア
イランドにボンディングする打点位置を指定し、指定さ
れた情報、例えばＸ、Ｙ座標データをボンディング装置
に入力することで、以降のボンディングが自動で行われ
る。従って、ワイヤボンディング時に、上記したよう
に、従来の半導体装置では、アイランド側の打点が指定
されていないので、ボンディング初期時に指定する指定
領域を定めるのに作業者に迷いが生じ作業効率を低下さ
せることになる。
【０００８】又、アイランド側のワイヤボンディングの
打点位置によっては、金線１６Ｂに弛みにより、樹脂封
止時にワイヤが流れ、隣接したワイヤと接触し電気的な
ショートを引起こし、組立工程での歩留りの低下等の問
題を生じることがある。即ち、アイランド領域の全面に
は、上記したように、メッキ処理が施されていることか
らアイランドのどの領域でもボンディングが可能であ
り、ボンディング初期の設定時に作業者が設定する打点
位置にバラツキが生じ、作業者の感覚でボンディングの
打点位置が異なる。
打点位置によっては、金線１６Ｂに弛みにより、樹脂封
止時にワイヤが流れ、隣接したワイヤと接触し電気的な
ショートを引起こし、組立工程での歩留りの低下等の問
題を生じることがある。即ち、アイランド領域の全面に
は、上記したように、メッキ処理が施されていることか
らアイランドのどの領域でもボンディングが可能であ
り、ボンディング初期の設定時に作業者が設定する打点
位置にバラツキが生じ、作業者の感覚でボンディングの
打点位置が異なる。
【０００９】例えば、作業者が半導体チップのコーナ部
分のアイランドを打点位置に指定したときには、上記し
たように樹脂封止時に隣接する金線１６Ｂとショートす
る場合がある。本発明は上述した事情に鑑みて為された
もので、半導体チップをハンダでアイランドに接着する
半導体装置において、該アイランド内にスムーズにグラ
ンドワイヤ等をボンディングすることができる半導体装
置を提供することを目的とする。
分のアイランドを打点位置に指定したときには、上記し
たように樹脂封止時に隣接する金線１６Ｂとショートす
る場合がある。本発明は上述した事情に鑑みて為された
もので、半導体チップをハンダでアイランドに接着する
半導体装置において、該アイランド内にスムーズにグラ
ンドワイヤ等をボンディングすることができる半導体装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを半田で放熱板上に固着するアイランド
に、該半田の流出を防止する溝を設け、該溝の外側の所
定領域に指定された指定領域が設けられ、その指定領域
内に前記半導体チップと接続するワイヤがボンディング
されたことを特徴としている。
半導体チップを半田で放熱板上に固着するアイランド
に、該半田の流出を防止する溝を設け、該溝の外側の所
定領域に指定された指定領域が設けられ、その指定領域
内に前記半導体チップと接続するワイヤがボンディング
されたことを特徴としている。
【００１１】また、半導体チップを半田で放熱板上に固
着するアイランドに、該半田の流出を防止する溝を設
け、該溝の外側にワイヤボンディング位置を指定する浅
い凹部を有したことを特徴とする半導体装置。さらに、
半導体チップを半田で放熱板上に固着した半導体装置で
あって、前記半導体チップが固着される前記放熱板のア
イランド領域の略全面にはメッキ処理が施されており、
前記アイランド領域の終端部付近の所定領域に指定され
た指定領域が設けられ、前記指定領域内にワイヤボンデ
ィングが成されていることを特徴としている。
着するアイランドに、該半田の流出を防止する溝を設
け、該溝の外側にワイヤボンディング位置を指定する浅
い凹部を有したことを特徴とする半導体装置。さらに、
半導体チップを半田で放熱板上に固着した半導体装置で
あって、前記半導体チップが固着される前記放熱板のア
イランド領域の略全面にはメッキ処理が施されており、
前記アイランド領域の終端部付近の所定領域に指定され
た指定領域が設けられ、前記指定領域内にワイヤボンデ
ィングが成されていることを特徴としている。
【００１２】上述した半導体装置の構成によれば、グラ
ンドボンディングされるアイランド領域に指定領域を設
けることにより、グランドワイヤボンディングの際に、
その打点の認識が容易となる。従って、指定領域内に、
半導体チップ側から、又リード端子側から容易にワイヤ
ボンディングを行うことができ、作業効率が向上すると
共に、ワイヤ打点位置のバラツキを低減することがで
き、ワイヤショート等による製造歩留の低下等を防止す
ることができる。また、指定領域を浅い凹状部とすれ
ば、更に、作業性が向上する。
ンドボンディングされるアイランド領域に指定領域を設
けることにより、グランドワイヤボンディングの際に、
その打点の認識が容易となる。従って、指定領域内に、
半導体チップ側から、又リード端子側から容易にワイヤ
ボンディングを行うことができ、作業効率が向上すると
共に、ワイヤ打点位置のバラツキを低減することがで
き、ワイヤショート等による製造歩留の低下等を防止す
ることができる。また、指定領域を浅い凹状部とすれ
ば、更に、作業性が向上する。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図１乃至３を参照しながら説明する。図１は、本発
明の一実施の形態のワイヤボンディング位置を指定する
指定領域を備えた放熱板の構造を示す。図２は、この放
熱板をリードフレームにカシメ接続してグランドワイヤ
ボンディングを施した状態の部分断面構造を示す。
いて図１乃至３を参照しながら説明する。図１は、本発
明の一実施の形態のワイヤボンディング位置を指定する
指定領域を備えた放熱板の構造を示す。図２は、この放
熱板をリードフレームにカシメ接続してグランドワイヤ
ボンディングを施した状態の部分断面構造を示す。
【００１４】放熱板１７は、その四隅に凸部１８Ａを有
し、これがリードフレームの穴部に嵌合し、この部分Ａ
をカシメることにより、放熱板１７とリードフレームの
端子１２とを接続する。カシメ接続部分Ａのリード端子
１２とワイヤ接続のためのリード端子１２Ａとは、もと
もとは１枚の銅板からスタンピング加工等により形成さ
れたものであるが、図２に示すように、リード端子１２
の先端部分は曲げ加工によって段差が設けられているた
めに、カシメ固定をすることで他のリード端子１２Ａは
放熱板１７と離隔して配置される。
し、これがリードフレームの穴部に嵌合し、この部分Ａ
をカシメることにより、放熱板１７とリードフレームの
端子１２とを接続する。カシメ接続部分Ａのリード端子
１２とワイヤ接続のためのリード端子１２Ａとは、もと
もとは１枚の銅板からスタンピング加工等により形成さ
れたものであるが、図２に示すように、リード端子１２
の先端部分は曲げ加工によって段差が設けられているた
めに、カシメ固定をすることで他のリード端子１２Ａは
放熱板１７と離隔して配置される。
【００１５】そして、放熱板１７は、その上面の略全面
がアイランド部であり、この部分には半導体チップを共
晶接合するため、又、グランドワイヤを接続するため銀
メッキが施されている。尚、本実施の形態では放熱板１
７として厚さ約１ｍｍの銅片が用いられている。そして
アイランド内には、ダイボンディング時にハンダがアイ
ランド外に流れ出ることを防止するためのＶ溝１４が設
けられている。
がアイランド部であり、この部分には半導体チップを共
晶接合するため、又、グランドワイヤを接続するため銀
メッキが施されている。尚、本実施の形態では放熱板１
７として厚さ約１ｍｍの銅片が用いられている。そして
アイランド内には、ダイボンディング時にハンダがアイ
ランド外に流れ出ることを防止するためのＶ溝１４が設
けられている。
【００１６】放熱板１７のアイランド部に設けられたＶ
溝１４は、本実施の形態では幅が０．３ｍｍであり、深
さが０．１ｍｍ程度で、アイランド上のチップ実装領域
を両端から挟むように配置されているが、チップ実装領
域の周囲を囲んで配置しても良い。Ｖ溝１４の外側にワ
イヤボンディング位置を指定する指定領域１５が設けら
れている。ここでは、アイランド表面上に浅い凹部を形
成して指定領域１５としている。ワイヤボンディング位
置を指定する指定領域１５の浅い凹状部は、アイランド
のグランドボンディングエリア内に叩き加工により形成
されたもので、銀メッキされた無光沢のアイランド上に
叩きを入れることで、叩いた銀メッキ面が鏡面になり、
凹部の周辺領域と凹部表面のコントラストを作業者が容
易に認識でき、グランドワイヤの打点位置が明確に確認
することができる。
溝１４は、本実施の形態では幅が０．３ｍｍであり、深
さが０．１ｍｍ程度で、アイランド上のチップ実装領域
を両端から挟むように配置されているが、チップ実装領
域の周囲を囲んで配置しても良い。Ｖ溝１４の外側にワ
イヤボンディング位置を指定する指定領域１５が設けら
れている。ここでは、アイランド表面上に浅い凹部を形
成して指定領域１５としている。ワイヤボンディング位
置を指定する指定領域１５の浅い凹状部は、アイランド
のグランドボンディングエリア内に叩き加工により形成
されたもので、銀メッキされた無光沢のアイランド上に
叩きを入れることで、叩いた銀メッキ面が鏡面になり、
凹部の周辺領域と凹部表面のコントラストを作業者が容
易に認識でき、グランドワイヤの打点位置が明確に確認
することができる。
【００１７】この凹状部１５は、叩き加工により銀メッ
キの表面を鏡面に形成できれば良いので、その深さはせ
いぜい１０μｍ程度で十分である。又、本実施の形態で
は凹状部１５は長方形であり、その寸法は０．５ｍｍ×
０．８ｍｍ程度である。この放熱板１７は、図示しない
が、例えば、１mm厚の板状の銅板の主面に銀メッキを施
し、図１に示すような形状に打抜き加工後、凸部１８Ａ
及び溝１４をスタンピングにより形成する。そして、叩
き加工によりアイランドの銀メッキの無光沢面から、鏡
面に変換した浅い凹状部１５が形成される。
キの表面を鏡面に形成できれば良いので、その深さはせ
いぜい１０μｍ程度で十分である。又、本実施の形態で
は凹状部１５は長方形であり、その寸法は０．５ｍｍ×
０．８ｍｍ程度である。この放熱板１７は、図示しない
が、例えば、１mm厚の板状の銅板の主面に銀メッキを施
し、図１に示すような形状に打抜き加工後、凸部１８Ａ
及び溝１４をスタンピングにより形成する。そして、叩
き加工によりアイランドの銀メッキの無光沢面から、鏡
面に変換した浅い凹状部１５が形成される。
【００１８】図３は、本発明の一実施の形態の半導体チ
ップとリード端子とのワイヤ接続状態を示す。上述の加
工を施した放熱板１７をリードフレームの端子１２にカ
シメ加工した後に、放熱板１７のアイランド上に半導体
チップ１０がハンダを用いてダイボンディングされる。
半導体チップ１０を固着実装するアイランドは、上記し
たように、銅板からなる放熱板に銀メッキが施された部
分であり、半導体チップの裏面は例えば金とクロムの合
金からなる裏張り部を備えているので、ハンダによるダ
イボンディングで比較的低温でアイランド部に固着実装
できる。
ップとリード端子とのワイヤ接続状態を示す。上述の加
工を施した放熱板１７をリードフレームの端子１２にカ
シメ加工した後に、放熱板１７のアイランド上に半導体
チップ１０がハンダを用いてダイボンディングされる。
半導体チップ１０を固着実装するアイランドは、上記し
たように、銅板からなる放熱板に銀メッキが施された部
分であり、半導体チップの裏面は例えば金とクロムの合
金からなる裏張り部を備えているので、ハンダによるダ
イボンディングで比較的低温でアイランド部に固着実装
できる。
【００１９】このアイランド部には、前述したようにＶ
溝１４が設けられているので、このＶ溝１４により、ダ
イボンディングの際流れ出るハンダはトラップされ、グ
ランドボンディングエリアであるＶ溝１４外へのハンダ
の流れ込みが防止される。金線のワイヤ１６Ａは、それ
ぞれのリード端子１２Ａの先端部と半導体チップ１０の
ボンディングパッド間にワイヤボンディングにより接続
される。本実施例においては、グランドボンディングと
して、４本の金線１６Ｂがチップ側から、ボンディング
指定領域１５である凹状部内にワイヤ接続されている。
溝１４が設けられているので、このＶ溝１４により、ダ
イボンディングの際流れ出るハンダはトラップされ、グ
ランドボンディングエリアであるＶ溝１４外へのハンダ
の流れ込みが防止される。金線のワイヤ１６Ａは、それ
ぞれのリード端子１２Ａの先端部と半導体チップ１０の
ボンディングパッド間にワイヤボンディングにより接続
される。本実施例においては、グランドボンディングと
して、４本の金線１６Ｂがチップ側から、ボンディング
指定領域１５である凹状部内にワイヤ接続されている。
【００２０】この指定領域１５の凹状部は、上記したよ
うに、銀メッキ表面を叩いて形成されているために、凹
部の表面は無光沢のアイランド中で鏡面となっているの
で、ワイヤボンディングの初期設定時に作業者がグラン
ドボンディング領域を容易に視認でき、凹状部１５内に
確実に打点を定めることができる。このグランドワイヤ
ボンディングにより、放熱板１７が、半導体チップ１０
のボンディングパッド部分と同電位となり、特性の安定
化等を図ることができる。
うに、銀メッキ表面を叩いて形成されているために、凹
部の表面は無光沢のアイランド中で鏡面となっているの
で、ワイヤボンディングの初期設定時に作業者がグラン
ドボンディング領域を容易に視認でき、凹状部１５内に
確実に打点を定めることができる。このグランドワイヤ
ボンディングにより、放熱板１７が、半導体チップ１０
のボンディングパッド部分と同電位となり、特性の安定
化等を図ることができる。
【００２１】尚、本実施の形態では、チップ側から、凹
状部１５にグランドワイヤボンディングを行っている
が、リード端子側から凹状部１５にグランドワイヤボン
ディングを行うことも勿論可能である。図３に示したパ
ワーＬＳＩチップ１０は、ワイヤボンディング後に放熱
板１７の裏面が露出するように樹脂モールド封止され
る。そして、リードフレームのリード端子が加工され、
樹脂封止された半導体装置として完成する。
状部１５にグランドワイヤボンディングを行っている
が、リード端子側から凹状部１５にグランドワイヤボン
ディングを行うことも勿論可能である。図３に示したパ
ワーＬＳＩチップ１０は、ワイヤボンディング後に放熱
板１７の裏面が露出するように樹脂モールド封止され
る。そして、リードフレームのリード端子が加工され、
樹脂封止された半導体装置として完成する。
【００２２】尚、上述した実施の形態においては、ワイ
ヤボンディングを施すための指定領域の凹状部を長方形
としたが、このスペースは楕円形或いは円形であっても
勿論良い。又、叩き加工以外の加工法でも、ワイヤボン
ディング初期の設定作業時に、作業者がグランドワイヤ
ボンディングする打点が視認できるものであればよいの
で、例えばスタンピング等により凹状部を形成してもよ
い。
ヤボンディングを施すための指定領域の凹状部を長方形
としたが、このスペースは楕円形或いは円形であっても
勿論良い。又、叩き加工以外の加工法でも、ワイヤボン
ディング初期の設定作業時に、作業者がグランドワイヤ
ボンディングする打点が視認できるものであればよいの
で、例えばスタンピング等により凹状部を形成してもよ
い。
【００２３】また、アイランド上にメッキされる銀メッ
キをパターンニングして指定領域を形成しても良い。こ
のように本発明の趣旨を逸脱することなく、種々の変形
実施例が可能である。また、本実施の形態では、アイラ
ンドに形成した半田流出用の溝をＶ形状にしたが、この
溝はＶに限らず凹部、或いは溝の代わりに表面に突出部
を形成する場合でも良いことは説明するまでもない。
キをパターンニングして指定領域を形成しても良い。こ
のように本発明の趣旨を逸脱することなく、種々の変形
実施例が可能である。また、本実施の形態では、アイラ
ンドに形成した半田流出用の溝をＶ形状にしたが、この
溝はＶに限らず凹部、或いは溝の代わりに表面に突出部
を形成する場合でも良いことは説明するまでもない。
【００２４】
【発明の効果】以上に説明したように、本発明の半導体
装置は、半導体チップをハンダで接着するアイランド
に、グランドワイヤボンディング位置を指定する指定領
域（浅い凹状部）を設けたものである。係る半導体装置
の構造により、グランドボンディング設定時に作業者が
容易にワイヤの打点位置を視認することができる。従っ
て、作業者がグランドボンディング時に打点位置に関す
る迷いがなくなり、ワイヤボンディングの作業効率を向
上することができる。
装置は、半導体チップをハンダで接着するアイランド
に、グランドワイヤボンディング位置を指定する指定領
域（浅い凹状部）を設けたものである。係る半導体装置
の構造により、グランドボンディング設定時に作業者が
容易にワイヤの打点位置を視認することができる。従っ
て、作業者がグランドボンディング時に打点位置に関す
る迷いがなくなり、ワイヤボンディングの作業効率を向
上することができる。
【００２５】又、複数の異なる作業者がボンディング初
期時に打点位置を指定する際、本発明では、指定領域が
設けられていることにより、作業者によるグランドボン
ディングの打点位置のバラツキが無くなることから、従
来の不正な位置にワイヤボンドすることにより生じてい
た樹脂封止時の金線の流れによる電気的なショート等を
防止することができ、信頼性の向上した半導体装置を提
供することができる。
期時に打点位置を指定する際、本発明では、指定領域が
設けられていることにより、作業者によるグランドボン
ディングの打点位置のバラツキが無くなることから、従
来の不正な位置にワイヤボンドすることにより生じてい
た樹脂封止時の金線の流れによる電気的なショート等を
防止することができ、信頼性の向上した半導体装置を提
供することができる。
【００２６】アイランド部分にワイヤボンディング位置
を指定する指定領域を凹状部とすることにより、放熱板
の加工時に叩き加工で容易に行うことが出来るので、ほ
とんどコストを要することなく本発明の半導体装置を生
産することができる。そして、係るグランドワイヤボン
ディングにより、半導体装置の特性を安定させ、又、半
導体装置生産の歩留まりを向上させることができる。
を指定する指定領域を凹状部とすることにより、放熱板
の加工時に叩き加工で容易に行うことが出来るので、ほ
とんどコストを要することなく本発明の半導体装置を生
産することができる。そして、係るグランドワイヤボン
ディングにより、半導体装置の特性を安定させ、又、半
導体装置生産の歩留まりを向上させることができる。
【図１】本発明の一実施の形態の放熱板の上面図。
【図２】図１における放熱板とリード端子との接続の状
態を示す部分断面図。
態を示す部分断面図。
【図３】本発明の一実施例の半導体装置のワイヤ接続状
態を示す説明図。
態を示す説明図。
【図４】従来の半導体装置のワイヤ接続状態を示す説明
図。
図。
フロントページの続き (56)参考文献 特開 平５−90477（ＪＰ，Ａ) 特開 平４−196574（ＪＰ，Ａ) 特開 平４−336435（ＪＰ，Ａ) 特開 平７−7116（ＪＰ，Ａ) 特開 平７−176675（ＪＰ，Ａ) 特開 平７−273133（ＪＰ，Ａ) 特開 昭61−276334（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/50
Claims (2)
- 【請求項１】半導体チップを半田で放熱板上に固着した
半導体装置であって、 前記半導体チップが固着される前記放熱板のアイランド
領域の略全面にはメッキ処理が施されており、 前記アイランド領域の終端部付近の所定領域には前記メ
ッキの表面からコイニング処理がされた指定領域が設け
られ、 前記指定領域が浅い凹部を有することを特徴とする半導
体装置。 - 【請求項２】前記半導体チップと前記指定領域との間の
前記アイランド領域上において、 前記半田の流出を防止する溝を設け、 前記指定領域と前記半導体チップとがボンディングワイ
ヤによって電気的に接続されていることを特徴とする請
求項１記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10782896A JP3342292B2 (ja) | 1995-10-31 | 1996-04-26 | 半導体装置 |
| TW085112197A TW401633B (en) | 1995-10-31 | 1996-10-05 | Semiconductor device |
| TW087113114A TW409373B (en) | 1995-10-31 | 1996-10-05 | Semiconductor device |
| TW087113113A TW409378B (en) | 1995-10-31 | 1996-10-05 | Semiconductor device |
| KR1019960050256A KR100378277B1 (ko) | 1995-10-31 | 1996-10-30 | 반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-284064 | 1995-10-31 | ||
| JP28406495 | 1995-10-31 | ||
| JP10782896A JP3342292B2 (ja) | 1995-10-31 | 1996-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186186A JPH09186186A (ja) | 1997-07-15 |
| JP3342292B2 true JP3342292B2 (ja) | 2002-11-05 |
Family
ID=26447802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10782896A Expired - Fee Related JP3342292B2 (ja) | 1995-10-31 | 1996-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10355502A1 (de) * | 2003-11-27 | 2005-06-23 | Ina-Schaeffler Kg | Vorrichtung zum Verändern der Steuerzeiten von Gaswechselventilen einer Brennkraftmaschine, insbesondere Rotationskolben-Verstelleinrichtung zur Drehwinkelverstellung einer Nockenwelle gegenüber einer Kurbelwelle |
-
1996
- 1996-04-26 JP JP10782896A patent/JP3342292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186186A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490486B2 (en) | Semiconductor device | |
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| JP3285815B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP4388586B2 (ja) | 半導体装置 | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| JPH0455341B2 (ja) | ||
| US6238953B1 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device | |
| JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3342292B2 (ja) | 半導体装置 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
| JP3148604B2 (ja) | 半導体装置 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP3321006B2 (ja) | 半導体装置 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JP3499655B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |