KR100378277B1 - 반도체장치 - Google Patents

Abstract

본 발명의 반도체 장치에서는, 반도체 칩을 납땜으로 방열판 상에 고착하는 아일랜드에, 그 땜납의 유출을 방지하는 홈을 설치하고, 그 홈의 외측의 소정 영역에 최초의 본딩 위치를 지정하는 지정 영역이 설치되며, 그 지정 영역 내에 상기 반도체 칩과 접속하는 와이어가 본딩되어 있기 때문에, 와이어 본딩의 초기 설정시에 작업자가 최초 본딩해야 할 초기 위치를 용이하게 알아 볼 수 있고, 확실하게 타점을 정할 수 있다. 따라서, 이 초기 위치가 불명확한 것에 의해 작업 효율이 저하한다거나, 작업자에 의해 이 초기 위치가 제 각각이기 때문에 반도체 장치의 특성이 불안정하게 되는 등의 문제를 방지할 수 있다.

Description

반도체 장치{A SEMICONDUCTOR DEVICE}

본 발명은 파워 LSI 등의 반도체 칩이 방열판에 직접 탑재되어 있는 반도체 장치의 구조 개선에 관한 것이다.

이하에, 3 종류의 종래 장치에 관하여 도면을 참조하면서 설명한다.

이하에 제1 종래 장치에 관하여 설명한다.

도 1은 종래의 파워 트랜지스터 등을 포함하는 파워 LSI 칩의 패키지 구조, 특히 리드 단자와 칩의 본딩 패드간의 와이어의 접속 상태를 나타낸다. 이 반도체 칩(110)은 파워 소자를 포함하는 LSI 칩으로서, 방열판(117)의 아일랜드 상에 땜납에 의해 접착된다. 방열판(117)의 중앙 부분에는 은 도금이 실시되고, 반도체 칩(110)을 접착하기 위한 아일랜드를 형성하고 있다.

그리고, 이 아일랜드에는 반도체 칩(11)을 접착할 때에 이용되는 땜납이 아일랜드 외부로 흐르는 것을 방지하기 위해 V 홈(114)이 설치되어 있다. 또, 패키지 외부로부터 수분이 반도체 칩에 침입하는 것을 방지하기 위해 V 홈(114)에는 도시하지 않은 몰드 수지가 물려있다.

이 방열판(117)은 리드 프레임의 리드 단자(112)와 코킹(1A)에 의해 접합되어 있다. 코킹(1A)은 리드 프레임의 단자 선단부에 설치된 개구와, 방열판(117)측의 네모퉁이에 설치된 원주 형상의 돌기를 끼워 맞추고, 코킹하는 것에 의해, 리드 프레임의 단자에 방열판을 고정하기 위한 부분이다.

리드 프레임의 방열판을 고정하기 위한 단자(112)와, 반도체 칩 상의 본딩 패드와 와이어를 접속하기 위한 리드 단자(112A)는, 도시하지는 않았지만 단차가 설정되어 있고, 리드 프레임의 리드 단자(112A)와 방열판(117) 사이에는 지면(紙面)에 수직 방향으로 공극(空隙)이 설치되어 있다. 리드 단자(112A)의 선단부와, 반도체 칩의 와이어 본딩 패드 사이에는 금선(116A)이 와이어 본딩에 의해 접속되어 있다.

리드 단자(112, 112A)의 선단부와, 방열판(117) 상의 칩(110) 및 금선(116A)등은 몰드 수지에 의해 봉지되어 있다. 또한, 칩(110)이 형성되어 있지 않은 면인 방열판(117)의 이면은 노출되어 있고, 여기서부터 열 방산하고 있다.

그러나, 상기 제1 종래 장치에서는 칩(110) 또는 리드 단자(112A)를 그라운드에 와이어 본딩으로 접속하기(이하에서 그라운드 와이어 본딩으로 칭함) 때문에, 칩을 고정한 아일랜드 상에 직접 와이어 본딩을 실시하지 않으면 안되는 경우가 있다. 도 1에 있어서는, 금선(116B)을 칩측의 본딩 패드로부터 방열판(117)의 아일랜드 상에 와이어 본딩하는 것에 의해, 그라운드 와이어 본딩을 행하고 있다. 이와 같은 경우에, V 홈(114) 내측의 땜납이 흐르고 있는 부분에서는, 땜납 상에는 금선의 와이어가 접착될 수 없기 때문에, 와이어 본딩이 불가능하다.

이 때문에, 종래는 도 1에 나타낸 바와 같이 V 홈(114)의 외측의 적당한 공간이 있는 장소에 그라운드 와이어 본딩을 행하고 있다.

이런 본딩 공정은 자동화되어 있지만, 본딩 공정의 초기 시에는 작업자가 직접 아일랜드에, 초기에 본딩해야 할 타점 위치를 지정하고, 지정된 정보, 예를 들면 X, Y좌표 등의 정보를 본딩용 장치에 입력할 필요가 있다. 이 위치를 작업자가 입력한 후에는, 그 이후의 본딩이 자동으로 행해진다.

이 때, 종래의 반도체 장치에서는 아일랜드측에 있어서 초기에 본딩해야 할 타점 위치가 지정되어 있지 않기 때문에, 이 타점 위치를 정함에 있어서 작업자가 망설이는 등 작업 효율이 저하한다.

즉, 아일랜드 영역의 전면에는 상기한 바와 같이, 도금 처리가 실시되어 있는 것에 의해 아일랜드의 어떤 영역에서도 본딩이 가능하고, 본딩 초기의 설정시에작업자가 설정하는 타점 위치에 어긋남이 생겨 작업자에 따라서 본딩의 타점 위치가 다르다.

또, 아일랜드측의 와이어 본딩의 타점 위치에 의해서 금선(116B)이 느슨해 지는 것에 의해, 수지 봉지 시에 와이어가 흐르게 되고, 심한 경우에는 인접한 와이어와 접촉하여 전기적인 쇼트를 일으키고, 조립 공정에서의 효율이 저하하는 등의 문제를 생기게 하는 일이 있다.

예컨대, 작업자가 반도체 칩의 코너 부분의 아일랜드를 타점 위치로 지정한 때에는, 수지 봉지 시에 인접하는 금선(116B)과 쇼트하는 경우가 있는 등의 문제가 생겼었다.

다음에, 제2 종래 장치에 관하여 설명한다.

도 2는 제1 종래 장치와 다른 시리즈의 파워 트랜지스터 등을 포함하는 파워 LSI 칩의 패키지 구조, 특히 리드 단자와 칩의 본딩 패드 사이의 와이어의 접속 상태를 나타낸다. 방열판(217)의 반도체 칩(210)이 접착되는 중앙 부분은 은 도금이 실시되어 아일랜드(211)를 형성하고 있다. 이 반도체 칩(210)은 파워 소자를 포함하는 LSI 칩이기 때문에, 방열판(217)의 아일랜드(211) 상에 땜납에 의해 접착되어 있다.

그리고, 아일랜드부(211)에는 V 홈(214)이 설치되어 있다. 반도체 칩(210)은 아일랜드부(211)에 땜납으로 접착되지만, 이 땜납이 외부로 흐르는 것을 방지하기 위해 V 홈(214)이 설치되어 있다. 또, V 홈(214)은 패키지 외부로부터 수분이 반도체 칩으로 침입하는 것을 홈에 물려있는 몰드 수지로 방지하고 있다. 이 방열판(217)은 리드 프레임의 리드 단자(212)와 단차를 주어 코킹에 의해 접합되어 있다. 따라서, 리드 프레임의 리드 단자(212)와 방열판(217) 사이에는, 지면(紙面)에 수직 방향으로 공극이 설치되어 있다. 리드 단자(212)의 선단부(212A)와, 반도체 칩의 와이어 본딩 패드 사이에는, 금선(216)이 와이어 본딩에 의해 접속되어 있다. 리드 단자의 선단부, 방열판(217) 상의 칩 및 금선 등은 몰드 수지에 의해 봉지되고, 방열판(217)의 이면이 열 방산을 위해 노출하고 있다.

이런 제2 종래 장치에서는, 그라운드 와이어 본딩을 할 때에 칩 또는 리드 단자로부터 칩을 고정한 아일랜드(211) 상에 직접 와이어 본딩을 실시해야 할 경우가 있다. 이와 같은 경우에, V 홈(214)의 내측의 땜납이 흐르고 있는 부분에서는, 땜납 상에는 금선의 와이어가 접착될 수 없기 때문에 와이어 본딩이 불가능하고, 그라운드 접속을 행할 수가 없다.

이 때문에, 종래는 V 홈(214)의 외측의 적당한 공간이 있는 장소에 그라운드 와이어 본딩을 행하였지만, 리드 프레임의 구조에 따라서는 와이어 본딩의 캐피러리가 들어가지 않고, 와이어 본딩을 할 스페이스가 없는 경우도 있다.

이런 경우에는, 리드 단자 또는 반도체 칩의 본딩 패드로부터 그라운드 접속을 위한 와이어 본딩을 행할 수 없고, 또 그렇게 와이어 본딩을 행하면, 와이어의 느슨함에 의해 다른 리드 단자 등에 접촉하여 쇼트 불량이 발생하고, 효율이 저하하는 등의 문제가 발생하게 된다.

계속해서, 제3 종래 장치에 관하여 이하 설명한다.

도 3은 종래의 파워 트랜지스터 등을 포함하는 파워 LSI 칩의 패키지 구조,특히 리드 단자(301)와 칩(302)의 본딩 패드 사이의 와이어의 접속 상태를 나타낸다. 이 반도체 칩(302)은 파워 소자를 포함하는 LSI 칩이기 때문에, 방열판의 아일랜드 영역(303) 상에는 땜납을 매개로 고착되고, 전기적으로 접속된다. 방열판(304)의 반도체 칩(302)이 고착되는 아일랜드 영역(303)에는 은 도금이 실시되어 있다.

방열판(304) 상에 실장된 반도체 칩(302)은 주변에 배치된 리드 단자(301)의 선단 부분과 와이어 본딩된다. 이 리드 단자(301)의 선단 부분은 본딩할 와이어(307)의 길이를 최단으로 하기 위해, 반도체 칩(302)의 종단변 근방부근까지 도출하도록 배치되는 것에 의해, 그 선단부는 방열판(304)의 아일랜드 영역(303)과 오버랩하도록 배치되어 있다.

또한, 리드 단자(301)는 방열판의 아일랜드 영역(303)과 접촉을 피하기 위해, 아일랜드 영역(303)으로부터 소정의 간격만큼 이간한 상태로 배치된다. 즉, 리드 프레임 상태에서 리드 단자(301) 이외에 리드 단자(301)를 아일랜드 영역(303)으로부터 이간시키는 닙(nib)을 갖춘 닙용 단자(305)가 설치되어 있고, 도 4에 나타낸 바와 같이 이 닙용 단자(305)와 리드 단자(301)는 다른 평면에 구성되어 있다. 방열판(304)에 설치되어 있는 보스(306)에 닙을 끼우고, 보스 표면을 코킹으로 방열판(304)에 리드 프레임을 고정한다.

이 때, 상기한 바와 같이 닙용 단자(305)와 리드 단자(301)는 다른 평면에 구성되어 있기 때문에, 리드 단자(301)는 아일랜드 영역(303)으로부터 이간되어 배치된다. 그 후 리드 프레임을 절단하고, 리드 단자(301) 및 닙용 단자(305)를 각각에 분리하는 것에 의해 반도체 장치가 완성된다.

상기한 제3 종래 장치를 제조할 때에는, 리드 프레임 형성 시에 리드 단자가 방열판의 아일랜드 영역과 접촉하지 않도록 닙용 단자(305)를 설치하고, 그 닙용 단자(305)의 선단 부분과 리드 단자(301)가 다른 평면이 되도록 닙용 단자(305)의 선단 부분을 도 4에 나타낸 바와 같이 구부림 가공한다.

닙용 단자(305)의 선단 부분의 크기는 매우 작고 그 중앙 부분에 닙이 설치되어 두께 자체도 비교적 얇은 것, 및 구부림의 치수가 미소하기 때문에, 구부려진 각 닙용 단자의 선단부의 평탄도를 균일하게 하는 것이 곤란하기 때문에 이하의 부적합이 있었다.

즉, ① 리드 프레임의 닙용 단자(305)의 닙과 방열판(304)의 보스가 끼워 맞춤 불량(리드 프레임으로부터 방열판이 탈락한 상태)인 상태로 리드 프레임과 방열판(304)과의 코킹이 행해지는 고정 불량으로 된다. ② 리드 단자(301)의 선단부가 방열판(304)의 아일랜드 영역(303)과 접촉한 상태로 고정되어 쇼트 불량으로 된다. ③ 리드 단자(301)의 선단 부분이 부침(浮沈)으로 되고 와이어 본딩 공정에서 본딩되지 않은 리드 단자가 발생해 본딩 불량으로 된다. ④ 구부림 공정시에 리드 프레임 자체가 변형되어 불량으로 된다.

상기한 ① ∼ ④의 부적합은, 일련(띠 형상 또는 릴 형상)의 리드 프레임 전부에서 닙용 단자(305)의 선단 부분의 평탄도가 균일하게 되지 않는 경우에는, 리드 프레임과 방열판(304)을 고정하는 코킹 공정 전에 체크해서 처리하는 일은 가능하다. 그러나, 일련의 리드 프레임 내에 닙용 단자(305)의 선단부의 평탄도가 균일한 곳과 균일하지 않은 곳이 있는 것에 의해, 자동화의 코킹 공정에서는 닙용 단자(305)의 평탄도의 균일성의 인식을 확실하게 행할 수 없기 때문에, 조립 공정에서의 효율의 저하를 초래하였다.

본 발명은 상기한 점을 감안하여 발명된 것으로, 본 발명의 제1 목적은 반도체 칩을 땜납으로 아일랜드에 접착하는 반도체 장치에 있어서, 그 아일랜드 내에 원활하게 본딩 와이어 등을 본딩할 수 있는 반도체 장치를 제공하는 것이다.

또한, 본 발명의 제2 목적은, 반도체 칩을 땜납으로 방열판 상의 아일랜드에 접착하는 반도체 장치에 있어서, 그 아일랜드 내에 원활하게 본딩 와이어 등을 본딩할 수 있는 반도체 장치를 제공하는 것이다.

또, 본 발명의 제3 목적은, 리드 단자와 방열판의 고정 불량 등의 부적합을 억제한 반도체 장치를 제공하는 것이다.

도 1은 제1 종래 장치의 구조를 나타낸 상면도.

도 2는 제2 종래 장치의 구조를 나타낸 상면도.

도 3은 제3 종래 장치의 구조를 나타낸 상면도.

도 4는 제3 종래 장치의 구조를 나타낸 단면도.

도 5는 본 발명의 제1 실시 형태의 반도체 장치의 방열판의 구조를 설명하는 상면도.

도 6은 본 발명의 제1 실시 형태의 반도체 장치의 구조를 설명하는 단면도.

도 7은 본 발명의 제1 실시 형태의 반도체 장치의 구조를 설명하는 상면도.

도 8은 본 발명의 제2 실시 형태의 반도체 장치의 방열판의 구조를 설명하는 상면도.

도 9는 본 발명의 제2 실시 형태의 반도체 장치의 구조를 설명하는 단면도.

도 10은 본 발명의 제2 실시 형태의 반도체 장치의 구조를 설명하는 상면도.

도 11은 본 발명의 제3 실시 형태의 반도체 장치의 구조를 설명하는 상면도.

도 12는 본 발명의 제3 실시 형태의 반도체 장치의 구조를 설명하는 단면도.

도 13은 본 발명의 제3 실시 형태의 방열판의 제조 공정을 설명하는 제1 도면.

도 14는 본 발명의 제3 실시 형태의 방열판의 제조 공정을 설명하는 제2 도면.

도 15는 본 발명의 제3 실시 형태의 방열판의 제조 공정을 설명하는 제3 도면.

<도면의 주요 부분에 대한 부호의 설명>

410 : 반도체 칩

412 : 리드 프레임 단자

412A : 리드 단자

414 : V 홈

415 : 마크

416A : 와이어

417 : 방열판

418A : 凸부

상기 제1 목적을 달성하기 위해 본 발명의 반도체 장치는, 반도체 칩을 땜납으로 방열판 상에 고착하는 아일랜드에, 그 땜납의 유출을 방지하는 홈을 설치하고, 그 홈의 외측에 오목부(凹부) 등으로 이루어지는 마크가 설치되며, 이 마크 내에 반도체 칩과 접속하는 와이어가 본딩되어 있는 것을 특징으로 한다.

상기한 반도체 장치의 구성에 의하면, 그라운드 본딩되는 아일랜드 영역에 마크를 설치하는 것에 의해, 그라운드 와이어 본딩을 할 때에 그 타점의 인식이 용이하게 된다.

따라서, 마크 내에 반도체 칩측 또는 리드 단자측으로부터 용이하게 와이어 본딩을 행할 수 있고, 작업 효율이 향상하는 동시에, 와이어 타점 위치의 변동을 줄일 수 있으며, 와이어 쇼트 등에 의한 제조 효율의 저하 등을 방지할 수 있다. 또한, 지정 영역을 얕은 凹부로 하면, 더욱 작업성이 향상된다.

상기 제2 목적을 달성하기 위해 본 발명의 반도체 장치는, 반도체 칩을 땜납으로 방열판 상에 접착하는 아일랜드 내에, 땜납이 외부로 유출되는 것을 방지하는 제1 홈을 설치함과 더불어, 제1 홈과 반도체 칩의 접착 영역과의 사이에 환상의 제2 홈을 설치하고, 이 제2 홈으로 둘러싸인 영역 상에 본딩 와이어를 접속하고 있는 것을 특징으로 한다.

상기한 반도체 장치의 구성에 의하면, 반도체 칩을 땜납으로 본딩할 때에, 유출된 땜납이 그 스페이스를 둘러싸는 제2 홈 내에 트랩되고, 제2 홈으로 둘러싸인 제2 영역 내에는 유입되지 않는다. 따라서, 이 제2 영역 내에 반도체 칩측으로부터, 또 리드 단자측으로부터 용이하게 와이어 본딩을 행할 수 있다.

상기한 본 발명의 제3 목적을 달성하기 위해 본 발명의 반도체 장치는, 복수의 보스(boss)가 표면에 설치된 방열판과, 방열판 상에 땜납으로 고착된 반도체 칩, 반도체 칩의 입출력 단자에 접속하는 복수의 본딩 와이어, 본딩 와이어와 접속하는 복수의 리드 단자 및, 보스와 끼워 맞춰, 코킹(calk)된 닙(nib)단자를 구비한 반도체 장치에 있어서, 닙과 리드 단자는 동일 평면 상에 배치되고, 반도체 칩이 고착된 영역은 보스가 설치된 영역의 방열판의 표면보다 움푹 패어있다.

상기한 반도체 장치에 의하면, 리드 단자와 방열판과 고정되는 닙용 단자가동일 평면 상에 있어서도, 반도체 칩이 고착된 영역이 보스가 설치된 영역의 방열판의 표면보다 움푹 패어있기 때문에, 리드 프레임에 구부림 가공을 행하지 않고서 아일랜드 영역과 중첩 배치되는 리드 단자의 사이에 소정의 틈을 설치할 수 있다.

또한, 리드 프레임을 구부림 가공하지 않고서 플래트한 상태로 사용할 수 있기 때문에, 리드 단자와 방열판과의 고정 불량 등의 부적합을 억제한 반도체 장치를 제공할 수 있게 된다.

이하, 본 발명의 실시 형태에 따른 반도체 장치를 상세하게 설명한다.

(제1 실시 형태)

이하, 본 발명의 제1 실시 형태에 관하여 도 5 내지 도 7을 참조하면서 설명한다. 도 5는 본 실시예의 반도체 장치에 이용되는 방열판의 구조를 나타낸다. 도 6은 이 방열판을 리드 프레임에 코킹 접속하여 그라운드 와이어 본딩을 실시한 상태의 부분 단면 구조를 나타낸다. 방열판(417)은 그 네모퉁이에 凸부(418A)를 갖추고 있다. 이 凸부(418A)는 도시하지 않은 리드 프레임의 홈부에 끼워 맞추고, 이 부분(4A)을 코킹하는 것에 의해, 방열판(417)과 리드 프레임의 단자(412)를 접속한다. 코킹 접속 부분(4A)의 리드 단자(412)와 와이어 접속을 위한 리드 단자(412A)는 원래는 1개의 동판으로부터 스탬핑 가공 등에 의해 형성된 것이지만, 도 6에 나타낸 바와 같이 리드 단자(412)의 선단 부분은 휨 가공에 의해 단차가 설정되어 있기 때문에, 코킹 고정을 하는 것으로 다른 리드 단자(412A)는 방열판(417)과 이간하여 배치된다.

그리고, 방열판(417)은 그 상면의 거의 전면이 아일랜드부이고, 이 부분에는반도체 칩을 땜납으로 접착하며, 또한 그라운드 와이어를 접속하기 위해 은 도금이 실시되어 있다. 단, 이 실시예에서는 방열판(417)으로서 두께 약 1 ㎜의 동편(銅片)이 사용되고 있다.

그리고, 아일랜드 내에는 다이 본딩 시에 땜납이 아일랜드 외부로 유출되는 것을 방지하기 위한 V 홈(414)이 설치되어 있다.

방열판(417)의 아일랜드부에 설치된 V 홈(414)은, 본 실시예에서는 폭이 0.3 ㎜이고, 깊이가 0.1 ㎜ 정도로, 아일랜드 상에서 반도체 칩을 고착하는 영역을 양단으로부터 끼우도록 배치하고 있지만, 이 영역의 주위를 둘러싸도록 배치해도 된다.

V 홈(414)의 외측에는 와이어 본딩 위치를 지정하는 마크(415)가 설치되어 있다. 여기서는, 아일랜드 표면 상에 얕은 凹부를 형성하여 마크(415)로 하고 있다. 이 얕은 凹부는 아일랜드의 그라운드 본딩 에어리어 내에 두드림 가공에 의해 형성된 것으로, 은 도금된 무광택의 아일랜드 위에 두드림을 행하는 것으로, 두드려진 은 도금면이 경면(鏡面)으로 되고, 凹부의 주변영역과 凹부 표면의 콘트라스트를 작업자가 용이하게 인식할 수 있고, 그라운드 와이어의 타점 위치를 명확하게 확인할 수 있다.

이와 같이 凹부로 이루어진 마크(415)는, 두드림 가공에 의해 은 도금의 표면을 경면으로 형성하면 되기 때문에, 그 깊이는 고작 10 ㎛ 정도로 충분하다. 또, 이 실시예에서는 마크(415)는 직사각형이고, 그 치수는 0.5 ㎜ × 0.8 ㎜ 정도이다.

이 방열판(417)은 도시하지 않았지만, 예컨대 1 ㎜ 두께의 판 상의 동판의 주표면에 은 도금을 실시하고, 도 5에 나타낸 바와 같은 형상으로 구멍뚫기 가공한 후, 凸부(418A) 및 V 홈(414)을 스탬핑으로 형성한다. 그리고, 두드림 가공에 의해 아일랜드의 은 도금의 무광택면으로부터, 경면으로 가공된 깊지 않은 凹부(415)가 형성된다.

도 7은 본 발명의 1 실시예의 반도체 칩과 리드 단자 사이의 와이어의 접속 상태를 나타낸다. 상기 가공을 실시한 방열판(417)을 리드 프레임의 단자(412)에 코킹 가공한 후에, 방열판(417)의 아일랜드 상에 반도체 칩(410)이 땜납을 이용하여 다이 본딩된다.

반도체 칩(410)을 고착하여 실장하는 아일랜드는 상기한 바와 같이, 동판으로 이루어진 방열판에 은 도금이 실시된 부분이고, 반도체 칩의 이면에는 예컨대 금과 크롬계의 합금으로 이루어진 도시하지 않은 보강 금속이 형성되어 있기 때문에, 땜납에 의한 다이본딩으로 비교적 저온에서 아일랜드부에 고착할 수 있다.

이 아일랜드부에는, 상기한 바와 같이 V 홈(414)이 설치되어 있기 때문에, 이 V 홈(414)에 의해 다이 본딩 때 유출되는 땜납은 트랩되고, 그라운드 본딩 에어리어인 V 홈(414) 외부로의 땜납의 유입이 방지된다.

금선의 와이어(416A)는, 각각의 리드 단자(412A)의 선단부와 반도체 칩(410)의 본딩 패드 사이에 와이어 본딩에 의해 접속된다. 이 실시예에 있어서는, 그라운드 본딩으로서 4개의 금선(416B)이 칩측으로부터, 본딩 지정 영역(415)인 凹부 내로 와이어 접속되어 있다.

이 마크(415)의 凹부는 상기한 바와 같이, 은 도금 표면을 두드려 형성되어 있기 때문에, 凹부의 표면은 무광택의 아일랜드 중에서 경면으로 되어 있기 때문에, 와이어 본딩의 초기 설정시에 작업자가 그라운드 본딩 영역을 용이하게 알 수 있고, 凹부(415) 내에 확실하게 타점을 정할 수 있다. 이 그라운드 와이어 본딩에 의해, 방열판(417)이 반도체 칩(410)의 본딩 패드 부분과 동 전위로 되고, 특성의 안정화 등을 도모할 수 있다.

단, 이 실시예에서는 칩측으로부터 마크(415)로 그라운드 와이어 본딩을 행하고 있지만, 리드 단자측으로부터 마크(415)로 그라운드 와이어 본딩을 행하는 것도 물론 가능하다.

도 7에 나타낸 파워 LSI 칩(410)은, 와이어 본딩 후에 방열판(417)의 이면이 노출하도록 수지 몰드 봉지된다. 그리고, 리드 프레임의 리드 단자가 가공되고, 수지 봉지된 반도체 장치로서 완성한다.

단, 상기한 실시예에 있어서는, 마크(415)의 형상을 직사각형으로 하였지만, 이 형상은 타원형 또는 원형이어도 물론 된다. 또, 두드림 가공 이외의 가공법에서도 와이어 본딩 초기의 설정 작업시에, 작업자가 그라운드 와이어 본딩할 타점을 알 수 있는 것이면 되기 때문에, 예컨대 스탬핑 등에 의해 凹부를 형성해도 된다.

또한, 아일랜드 상에 도금되는 은 도금을 패터닝해서 지정 영역을 형성해도 된다. 이와 같이 본 발명의 취지를 이탈하지 않고서 다양한 변형 실시예가 가능하다.

또, 이 실시예에서는 아일랜드에 형성한 땜납 유출용 홈의 단면을 V 형상으로 하였지만, 이 단면 형상은 V에 한정되지 않고, 凹부, 또는 홈을 대신해서 표면에 돌출부를 형성해도 되는 것은 물론이다.

(제2 실시 형태)

이하, 본 발명의 제2 실시 형태에 관하여 도 8 내지 도 10을 참조하면서 설명한다.

도 8은 이 실시예의 반도체 장치에 이용되는 방열판의 구조를 도시한다. 도 9는 이 방열판을 리드 프레임에 코킹해서 고착한 후에, 그라운드 와이어 본딩을 실시한 상태의 부분 단면 구조를 나타낸다.

방열판(517)은 그 네모퉁이에 凸부(518)를 갖추고, 이것이 리드 프레임에 설치된 닙부에 끼워 맞추고, 이 부분을 코킹하는 것에 의해, 방열판(517)과 리드 프레임(512)을 접속한다.

리드 단자의 선단부(512A)와 코킹 접속 부분의 리드 단자(512)는 원래는 1개의 동판으로부터 스탬핑 가공으로 형성된 것이지만, 도 9에 나타낸 바와 같이 단차를 설정하는 것에 의해, 리드 선단부(512A)를 방열판(517)으로부터 이간하여 배치할 수 있다.

그리고, 방열판(517)은 도 8에 나타낸 바와 같이, 그 중앙부의 점선 안이 아일랜드(511)이고, 이 부분에는 반도체 칩을 땜납으로 접착하기 위해 은 도금이 실시되어 있다.

단, 이 실시예에서는 방열판(517)으로서 두께 약 1 ∼ 2 ㎜의 동편이 사용되고 있다. 그리고, 아일랜드(511) 내에는 다이 본딩시에 땜납이 아일랜드 외부로유출되는 것을 방지하기 위한 V 홈(514)이 설치되어 있다. 그리고, 그 내측에 와이어 본딩을 위한 스페이스의 일례로 되는 원부(519)와, 그 원부를 둘러싸는 홈(515)이 설치되어 있다. 또한, V 홈(514)은 제1 홈의 일례이고, 홈(515)은 제2 홈의 일례이다. 또, 원부(519)는 제2 영역의 일례이다.

방열판(517)의 아일랜드부(511)에 설치된 V 홈(414)은, 이 실시예에서는 폭이 0.3 ㎜이고, 깊이가 0.1 ㎜ 정도이다. 와이어 본딩의 스페이스인 원부(519)는 그 직경이 0.7 ㎜ø 정도이고, 와이어 본딩 때의 캐피러리가 들어올 수 있을 정도로 충분한 크기로 되어 있다. 그리고, 홈(515)의 깊이는 0.1 ㎜ 정도이다. 이 정도의 깊이의 홈을 설치하는 것에 의해, 땜납의 흐름을 트랩하여 V 홈(514)에서는 그 외부로 유출되지 않도록 해서, 원환 상의 홈(515)에서는 본딩을 위한 스페이스(519)로 땜납이 들어오지 않도록 할 수 있다.

이 방열판(517)은 중앙부에 은 도금을 실시한 방열판용 재료의 두께 2 ㎜ 정도의 동판을 도 1에 나타낸 바와 같은 형상으로 구멍뚫기 가공 후, 凸부(518) 및 홈(514, 515)을 스탬핑에 의해 형성한다.

도 10은 본 발명의 1 실시예의 반도체 칩과 리드 단자의 와이어 접속 상태를 나타낸다. 상기한 가공을 실시한 방열판(517)을 리드 프레임에 코킹 가공한 후에, 방열판(517)의 아일랜드(511) 상에 반도체 칩(510)이 땜납을 이용하여 다이 본딩된다. 반도체 칩을 접착하는 아일랜드(511)는, 동판으로 이루어진 방열판에 은 도금이 실시된 부분이고, 반도체 칩의 이면은 예컨대 금과 크롬계의 합금으로 이루어진 보강부를 구비하고 있기 때문에, 땜납에 의한 다이 본딩으로 비교적 저온에서아일랜드부(511)에 접착한다.

이 아일랜드부(511)에는, 상기한 바와 같이 V 홈(514) 이외에 V 홈(514)으로 둘러싸인 내부에 환상의 홈(515)이 설치되어 있다. 이 V 홈 및 환상의 홈(515)에 의해, 다이 본딩 때 유출되는 땜납이 트랩되고, 홈(515)에 의해 형성된 와이어 본딩을 위한 원부(519) 내로 땜납의 유입이 방지된다.

금선의 와이어(516)는, 각각의 리드 단자(512A)의 선단부와 반도체 칩(510)의 본딩 패드 사이에 와이어 본딩에 의해 접속된다. 이 실시예에 있어서는, 그라운드 접속해야 할 리드 단자(512a)로부터 홈(515) 내의 원부(519)에 금선(516a)이 그라운드 와이어 본딩되어 있다. 이 그라운드 와이어 본딩에 의해, 리드 단자의 1개(512a)가 반도체 칩의 기판 부분과 동 전위로 되고, 특성의 안정화 등을 도모할 수 있다.

단, 이 실시예에서는 리드 단자측으로부터 원부(519)로 그라운드 와이어 본딩을 행하였지만, 반도체 칩측으로부터 원부(519)로 그라운드 와이어 본딩을 행하는 것도 물론 가능하다.

이 실시예의 파워 LSI 칩은, 와이어 본딩 후에 방열판(517)의 이면이 노출하도록 수지 몰드 봉지된다. 그리고, 리드 프레임이 절단되어 각각의 리드 단자마다 분리되고, 반도체 장치로서 완성된다.

단, 상기한 실시예에 있어서는, 와이어 본딩을 실시하기 위한 스페이스인 원부(519)는 원형이었지만, 본 발명은 이에 한정되지 않고, 타원형 또는 사각형의 스페이스를 설치해도 된다. 이 스페이스를 둘러싸는 홈도 타원형 또는 각대상(角帶狀)이어도 된다. 이와 같이 본 발명의 취지를 이탈하지 않고서 다양한 변형 실시예가 가능하다.

또, 방열판에 설치된 와이어 본딩을 위한 원부를 둘러싸는 원환 형상의 홈은, 방열판을 리드 프레임에 코킹 접속할 때의 위치 맞춤을 할 때에, 위치 맞춤 마크로서 이용할 수 있다.

(제3 실시 형태)

이하, 본 발명의 1 실시예에 관하여 도 11 내지 도 15를 참조하면서 설명한다. 도 11은 본 발명의 1 실시예의 반도체 장치를 나타낸 평면도, 도 12는 도 11의 X-X선에 따른 단면도, 도 13 내지 도 15는 방열판의 제조 공정을 설명하는 도로서, 610은 방열판, 620은 방열판(610)의 아일랜드 영역(611) 상에 실장되는 반도체 칩, 630은 리드 단자, 631은 닙용 단자이다.

도 11 및 도 12에 나타낸 바와 같이, 방열판(610)은 약 1 ㎜ ∼ 5 ㎜ 두께의 동계 재료로 구형상으로 형성되고, 그 네모퉁이의 종단부(632)에는 보스(633)가 설치되어 있다. 방열판(610)의 중앙부에는 반도체 칩(620)이 실장되어야 할 아일랜드 영역(611)을 구비하고 있고, 이 아일랜드 영역(611)은 보스(633)가 설치된 종단부(632)보다도 움푹 패어있다. 아일랜드 영역(611) 위에는 반도체 칩(620)을 고착하는 땜납과의 고착 상태를 양호하게 하기 위해 은 도금 등의 도금 처리가 행해져 있다.

방열판(610)은 예컨대 도 13에 나타낸 바와 같이, 판두께 3 ㎜, 폭 20 ㎜의 판 상의 동계 재료(640)를 준비한다. 이 판재료(640)의 긴쪽 방향의 중앙 부분이반도체 칩(620)이 실장되는 아일랜드 영역(611)으로 되는 영역을 프레스 가공하여 긴쪽 방향에 따른 凹부(611A)를 형성한다(도 14 참조). 이 프레스 공정에서는 판 재료는 금형으로 고정되어 있기 때문에, 표면을 프레스한 때 凹부(611A)가 형성된 반대의 면은 플래트의 상태가 보존된다.

프레스의 압력을 조정하는 것에 의해 凹부(611A)의 깊이를 설정할 수 있다. 예컨대, 아일랜드 영역(611)의 판 두께를 2 ㎜로 할 경우에는, 凹부(611A)의 깊이가 1 ㎜로 되도록 프레스한다. 이로 인해 판 재료(640)의 표면과 凹부(611A)의 저면에서는 1 ㎜의 단차를 설정할 수 있다. 凹부(611A)를 형성한 후, 凹부(611A) 저면에 은 도금(611B)이 행해진다.

판 재료(640)의 긴쪽 방향의 양단부에는 소정 간격으로 스탬핑 프레스에 의해 보스내기 가공이 행해지고 일정 간격으로 보스(돌출부)(633)가 형성된다(도 15 참조). 보스(633)를 형성한 후, 보스(633)가 네모퉁이에 배치되도록 프레스 제거가 행해지고 방열판(610)이 개별적으로 분리되고, 상기한 방열판(610)이 형성된다. 이 방열판(610)은 후술하는 닙용 단자(631)와 고정되고 리드 단자(630)와 이간한 상태로 일체화된다.

본 발명에서는, 닙용 단자(631)는 도 11 및 도 12에 나타낸 바와 같이 닙용 단자(631)의 구부림 가공은 행해지지 않고, 양 단자(630, 631)는 동일 평면 상에 배치되어 있다.

닙용 단자(631)의 선단부에는, 방열판(610)에 설치된 보스(633)와 끼워 맞추는 닙(nib)이 설치되어 있다. 양 단자(630, 631)는 여기서는 도시하지 않았지만,띠 형상의 리드 프레임 내에 복수의 블럭마다 리드 단자(630)와 닙용 단자(631)가 형성되어 있다.

닙용 단자(631)는 1 블럭 내에 상기 방열판(610)에 설치된 보스(633)의 수에 대응한 개수를 구비하고 있다. 또, 닙용 단자(631)는 리드 단자(630)와 전기적으로 분리되지만, 필요에 따라 어스 전위로 되는 리드 단자(630)와 일체로 형성되어 도통 상태가 유지되는 경우도 있다.

또, 리드 단자(630)와 닙용 단자(631)를 구비한 리드 프레임은 방열판에 고정되어 있다. 즉, 닙용 단자(631)에 설치된 닙과 방열판(610)에 설치된 보스(632)를 끼워 맞춰 보스(633) 표면을 코킹 공정으로 코킹하는 것에 의해, 리드 프레임과 방열판(610)이 고정된다.

이 때, 이 실시예에서는 방열판(610)의 아일랜드 영역(611)은 보스(633)가 설치된 종단부(632)보다 1 ㎜ 패인 상태로 형성되어 있기 때문에, 아일랜드 영역(611) 상에 배치된 리드 단자(630)와 아일랜드 영역(611) 사이에는 1 ㎜의 스페이스가 설치되는 것으로 된다.

본 발명에서는, 방열판(610)과 고정되는 닙용 단자(631)는 구부림 가공이 실시되지 않기 때문에, 닙용 단자(631) 및 리드 단자(630)에 불필요한 외부 응력이 가해지지 않는다.

따라서, 리드 단자(630)의 선단부가 부침하는 것이 없고, 도 12에 나타낸 바와 같이 균일하게 정렬된 상태로 유지되고, 리드 단자(630)와 아일랜드 영역(611)이 접촉하는 일은 없다.

리드 단자(630)의 선단 부분은 반도체 칩(620)의 접속거리를 될 수 있으면 최단으로 하기 위해, 가능한 한 아일랜드 영역(611)의 중앙 방향으로 향하여 연재 배치(延在配置)되지만, 본 발명에서는 상기한 바와 같이 리드 단자(630)의 선단부가 정렬된 것에 의해 아일랜드 영역(611)과 접촉하는 일은 없다. 방열판(610)의 아일랜드 영역(611) 상에는 땜납을 매개로 파워계 반도체 칩(620)이 고착 실장되고, 주변에 배치된 리드 단자(630)와 와이어에 의해 전기적으로 접속된다.

본 발명에서는, 상기한 바와 같이 닙용 단자(631)의 구부림 공정이 존재하지 않기 때문에, 아일랜드 영역(611) 상에 배치된 리드 단자(630)의 선단 부분이 부침시키지 않고서 균일하게 정렬해 배치되어 있는 것에 의해, 확실하게 와이어 본딩 접속을 행할 수 있다.

반도체 칩(620)과 각 리드 단자(630)를 본딩 접속한 후, 반도체 칩(620)을 실장한 방열판(610)의 이면이 노출하도록 표면측을 수지 봉지하여, 리드 프레임으로부터 리드 단자(630), 닙용 단자(631)를 절단하는 것에 의해 개개의 반도체 장치를 제공할 수 있다.

Claims (7)

1. 방열판과, 상기 방열판 상에 땜납으로 고착된 반도체 칩, 상기 반도체 칩의 입출력 단자에 접속하는 복수의 본딩 와이어, 및 상기 본딩 와이어와 접속하는 리드 단자를 적어도 구비한 반도체 장치에 있어서,

   상기 방열판에는,

   상기 반도체 칩의 실장 영역의 외측에 설치되고, 상기 땜납이 외부로 유출되는 것을 방지하는 홈과,

   상기 홈을 끼고 상기 실장 영역과 반대측의 영역에 설치되고, 상기 본딩 와이어를 본딩할 때의 초기 위치를 지정하기 위한 마크가

   설치되며,

   상기 마크에는 상기 반도체 칩 또는 상기 리드 단자를 접지 전위에 접속하기 위한 상기 본딩 와이어가 접속된 것을 특징으로 하는 반도체 장치.
2. 방열판과, 상기 방열판 상에 땜납으로 고착된 반도체 칩, 상기 반도체 칩의 입출력 단자에 접속하는 복수의 본딩 와이어, 및 상기 본딩 와이어와 접속하는 리드 단자를 적어도 구비한 반도체 장치에 있어서,

   상기 방열판에는,

   상기 반도체 칩의 실장 영역의 외측에 설치되고, 상기 땜납이 외부로 유출되는 것을 방지하는 홈과,

   상기 홈을 끼고 상기 실장 영역과 반대측의 영역에 설치되고, 상기 본딩 와이어를 본딩할 때의 초기 위치를 지정하기 위한 마크가

   설치되며,

   상기 마크는 상기 방열판의 표면에 형성된 오목부(凹부)이고,

   상기 실장 영역, 상기 홈 및 상기 마크를 포함하는 영역인 아일랜드 영역의 거의 전면에는 은 도금 처리가 실시되어 있고, 상기 아일랜드 영역의 주연부 근방의 영역에 상기 마크가 설치되며, 또한 상기 마크에 와이어 본딩이 이루어지고 있는 것을 특징으로 하는 반도체 장치.
3. 방열판과, 상기 방열판 상에 땜납으로 고착된 반도체 칩, 상기 반도체 칩의 입출력 단자에 접속하는 복수의 본딩 와이어 및, 상기 본딩 와이어와 접속하는 리드 단자를 적어도 구비한 반도체 장치에 있어서,

   상기 방열판에는,

   상기 반도체 칩이 고착된 제1 영역의 외부에 설치되고, 상기 땜납이 외부로 유출되는 것을 방지하기 위한 제1 홈과,

   상기 제1 영역과 상기 제1 홈과의 사이에 설치된 제2 영역을 획정하는 제2 홈이 설치되고,

   상기 제2 영역 상에 상기 본딩 와이어가 접속된 것을 특징으로 하는 반도체 장치.
4. 제3항에 있어서, 상기 제2 영역에 접속되는 본딩 와이어는, 상기 반도체 칩의 단자 또는 상기 리드 단자를 접지 전위와 접속하는 본딩 와이어인 것을 특징으로 하는 반도체 장치.
5. 제3항에 있어서, 상기 제2 영역은 원형인 것을 특징으로 하는 반도체 장치.
6. 복수의 보스(boss)가 표면에 설치된 방열판과, 상기 방열판 상에 땜납으로 고착된 반도체 칩, 상기 반도체 칩의 입출력 단자에 접속하는 복수의 본딩 와이어, 상기 본딩 와이어와 접속하는 복수의 리드 단자 및, 상기 보스와 끼워 맞추고, 코킹(calk)되어 상기 보스와 고착된 닙(nib) 단자를 구비한 반도체 장치에 있어서,

   상기 닙과 상기 리드 단자는 동일 평면 상에 배치되고,

   상기 반도체 칩이 고착된 영역은 상기 보스가 설치된 영역의 방열판의 표면보다 움푹 패인 것을 특징으로 하는 반도체 장치.
7. 제6항에 있어서, 상기 리드 단자와 상기 반도체 칩의 입출력 단자와의 사이에, 상기 리드 단자와 상기 입출력 단자의 와이어 본딩이 가능한 정도의 갭이 설치되어 있는 것을 특징으로 하는 반도체 장치.