JPH05145004A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05145004A
JPH05145004A JP3333972A JP33397291A JPH05145004A JP H05145004 A JPH05145004 A JP H05145004A JP 3333972 A JP3333972 A JP 3333972A JP 33397291 A JP33397291 A JP 33397291A JP H05145004 A JPH05145004 A JP H05145004A
Authority
JP
Japan
Prior art keywords
die pad
solder
semiconductor element
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3333972A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3333972A priority Critical patent/JPH05145004A/ja
Publication of JPH05145004A publication Critical patent/JPH05145004A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ハンダの融点以下で製造でき、かつハンダぬ
れ性が十分に得られる半導体装置の製造方法を提供する
こと。 【構成】 予め、ダイパッド１２上面とアウターリード
１３ｂ上面とにハンダ３を設けるとともに、インナーリ
ード１３ａ上面にアルミニウム２を設けたリードフレー
ム１１を使用するもので、このダイパッド１２上に半導
体素子１４を搭載し、ダイパッド１２上面に設けられた
ハンダ３のみを所定温度に加熱して、ダイパッド１２と
半導体素子１４とを接合するものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームのダイ
パッド上面に半導体素子を接合して形成する半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】従来、リードフレームのダイパッド上面
には、銀等の金属がめっき処理されており、半導体素子
の裏面に蒸着された金とこのダイパッド上面の銀との間
で共晶合金を形成する共晶接合法や、銀の粉末が添加さ
れた樹脂接着剤により半導体素子とダイパッドとを接合
する樹脂接着法等により接合していた。また、ダイパッ
ド上に接合された半導体素子とインナーリードとを接続
する方法として、金線から成るボンディングワイヤーの
先端を加熱して溶融し、半導体素子上面に形成された電
極パッドおよびインナーリードとを溶着させる熱圧着法
が用いられていた。そして、ダイパッド上に半導体素子
を接合し、ボンディングワイヤーにてインナーリードと
半導体素子とを接続した後、パッケージにてこれらを一
体封止して、このパッケージの側面側からアウターリー
ドが導出された半導体装置を製造していた。このような
半導体装置のアウターリードには、予めハンダめっき処
理が施され、このアウターリードとプリント配線板等の
外部回路との接続において、ハンダ付け作業を容易に行
えるようにしていた。
【０００３】
【発明が解決しようとする課題】しかし、このようなリ
ードフレームを用いた半導体装置の製造方法には次のよ
うな問題がある。すなわち、半導体素子とダイパッドと
の接合や、半導体素子とインナーリードとをボンディン
グワイヤーにて接続する場合、リードフレームが加熱さ
れ、アウターリードに施してあるハンダめっきがこの熱
により溶融してしまう。例えば、半導体素子とダイパッ
ドとの接合において、比較的低温で接合できる樹脂接着
法を用いても、リードフレームを２００℃〜３５０℃程
度に加熱しなければならず、この加熱温度を１８０℃以
下にして半導体素子とダイパッドとの接合を行った場
合、オーブン効果で接合に長い時間が必要となる。さら
に、半導体素子とインナーリードとをボンディングワイ
ヤーにて接続する場合、超音波併用熱圧着法を用いても
２５０℃〜３００℃程度に加熱しなければならず、この
温度を１８０℃以下にして接続を行った場合、インナー
リードとボンディングワイヤーとの接続に更に長時間を
要し、又、これらの接続不良の原因となる可能性があ
る。このため、ハンダ付けを要する部分にハンダ以外の
ハンダ付け性の良い金やパラジウム等の金属をめっき処
理することが考えられるが、酸化や合金化の問題による
ハンダぬれ性に問題が生じることが考えられ、更にコス
ト高になりやすい。よって、本発明はハンダの融点以下
の温度で製造でき、かつハンダぬれ性が十分得られる半
導体装置の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は上記の課題を解
決するために成された半導体装置の製造方法である。す
なわち、予め、ダイパッドの上面とアウターリードの上
面とにハンダを設けるとともに、インナーリードの上面
にアルミニウムを設けたリードフレームを使用して、ダ
イパッドと半導体素子とを接合して成る半導体装置の製
造方法であって、このリードフレームのダイパッド上に
半導体素子を搭載し、このダイパッド上面に設けられた
ハンダのみを所定温度に加熱して、ダイパッドと半導体
素子とを接合するものである。
【０００５】
【作用】リードフレームのダイパッドのみを部分加熱す
ることにより、アウターリードを加熱することがないの
で、アウターリードに施されたハンダめっきは溶融しな
い。また、リードフレームのインナーリード上面に設け
られたアルミニウムにより、超音波を用いて、半導体素
子とインナーリードとをボンディングワイヤーにて常温
で接続することができるため、このインナーリードと連
結するアウターリードが加熱されることがない。
【０００６】
【実施例】以下に、本発明の半導体装置の製造方法を図
に基づいて説明する。図１は本発明の半導体装置の製造
方法を順に説明する図で、（ａ）はリードフレームの成
形前の状態、（ｂ）はリードフレームを成形した状態、
（ｃ）はダイパッドと半導体素子を接合した状態であ
る。
【０００７】先ず、図１（ａ）に示すように、幅３０ｍ
ｍ程度のリードフレーム母材１１ａ上面の略中央部にハ
ンダ３が設けられ、そのハンダ３の両側部にアルミニウ
ム２が、さらにアルミニウム２の両外側にハンダ３がそ
れぞれ設けられている。すなわち、銅や鉄−ニッケル４
２合金等からなるリードフレーム母材１１ａの上面で、
後述のインナーリード１３ａを形成する幅に薄板状のア
ルミニウム２を搭載し、圧延加工して密着状態にする。
そして、このアルミニウム２の両側で、後述のダイパッ
ド１２およびアウターリード１３ｂを形成する幅に錫−
鉛から構成されるハンダ３のめっき処理を施す。このめ
っき処理の際、錫−鉛から構成されるハンダ３とアルミ
ニウム２とは密着しないので、アルミニウム２以外のリ
ードフレーム母材１１ａにハンダ３がめっき処理される
ことになる。なお、このハンダ３はめっき処理に限定さ
れず、薄板状のハンダ３を上記の部分に圧延加工しても
よい。
【０００８】次いで、図１（ｂ）に示すように、前述の
リードフレーム母材１１ａの略中央部のハンダ３と両側
部のハンダ３とを所定のプレス金型により打ち抜き加工
して、上面にハンダ３が設けられたダイパッド１２およ
びアウターリード１３ｂを形成する。また、前述のアル
ミニウム２を打ち抜き加工することにより、上面にアル
ミニウム２が設けられたインナーリード１３ａを形成す
る。なお、リードフレーム１１には、このダイパッド１
２とインナーリード１３ａおよびアウターリード１３ｂ
とがリードフレーム１１の長辺方向に連続して形成され
ているが、図はその一部を示している。
【０００９】そして、図１（ｃ）に示すように、ダイパ
ッド１２上に半導体素子１４を搭載し、このダイパッド
１２の裏面から、例えばレーザ光を照射して、ダイパッ
ド１２のみを加熱する。そして、ダイパッド１２をハン
ダ３の融点（例えば１８０℃）以上の温度まで加熱する
と、このダイパッド１２上面に設けられたハンダ３が溶
融する。これにより、ダイパッド１２と半導体素子１４
とがハンダ３を介して接合される。このとき、レーザ光
はダイパッド１２のみに照射するので、これ以外のイン
ナーリード１３ａおよびアウターリード１３ｂが加熱さ
れることがない。したがって、アウターリード１３ｂに
設けられたハンダが溶融することはない。
【００１０】このダイパッド１２と接合している半導体
素子１４の下面は、例えば図２の概略断面図に示すよう
に、チタン（Ｔｉ）１４ａが蒸着され、次いでニッケル
（Ｎｉ）１４ｂ、その次に銀（Ａｇ）１４ｃが形成され
ている。これは、ダイパッド１２上のハンダ３と銀１４
ｃとの接合性の良さと、半導体素子１４とダイパッド１
２とのオーミックコンタクトを得るためである。
【００１１】そして、半導体素子１４とインナーリード
１３ａとをアルミニウム線から成るボンディングワイヤ
ー１５にて接続する。この接続方法はアルミニウム線か
ら成るボンディングワイヤー１５の一端に超音波を加
え、これを半導体素子１４の上面に設けられたアルミニ
ウムから成る電極パッドに加圧して接続する。そして、
他端をインナーリード１３ａの上面に設けられたアルミ
ニウム２と接続する。これにより、半導体素子１４とイ
ンナーリード１３ａとの電気的な接続を得るものであ
る。この接続方法を用いれば、半導体素子１４とインナ
ーリード１３ａとをボンディングワイヤー１５にて常温
で接続することができる。したがって、インナーリード
１３ａと連結するアウターリード１３ｂが加熱されるこ
とがないので、このアウターリード１３ｂに設けられた
ハンダ３が溶融することがない。
【００１２】このようにダイパッド１２上に半導体素子
１４が接合され、この半導体素子１４とインナーリード
１３ａとをボンディングワイヤー１５にて接続したの
ち、図３に示すように、これらを例えばモールド樹脂か
ら成るパッケージ１６にて一体封止する。このパッケー
ジ１６による一体封止は、例えば所定形状のキャビティ
を有する金型を用いて、このキャビティ内にダイパッド
１２上の半導体素子１４、インナーリード１３ａおよび
ボンディングワイヤー１５を配置して、このキャビティ
内にモールド樹脂を充填する。これにより、インナーリ
ード１３ａと連結しているアウターリード１３ｂがパッ
ケージ１６の側面から導出された状態の半導体装置１が
製造できる。
【００１３】このパッケージ１６による一体封止におい
て、通常のモールド樹脂の成形温度は１６０℃〜１９０
℃であるため、ハンダ３の融点を越える可能性がある。
したがって、１４０℃〜１７０℃で成形可能なＰＰＳ
（Ｐｏｌｙｐｈｅｎｙｌｅｎｓｕｌｆｉｄｅ）樹脂等の
ハンダ融点以下の温度で成形できる樹脂を用いれば、一
体封止においてアウターリード１３ｂに設けられたハン
ダ３が溶融することがない。なお、このＰＰＳ樹脂から
成るパッケージ１６にて一体封止した半導体装置１は、
このパッケージ１６形成後のバリの発生が少ないため、
半導体装置１に研磨材の混入した水を吹きつけて行うバ
リ取り作業の必要がない。したがって、半導体素子１の
製造をドライプロセスにて行うことができる。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば次のような効果がある。すなわ
ち、ダイパッドと半導体素子とを接合する場合、ダイパ
ッド上面のハンダのみを加熱して行うため、短時間で確
実に接合でき、さらに、予めアウターリードに設けられ
たハンダが溶融することなくダイパッドと半導体素子を
接合できる。また、インナーリードに設けられたアルミ
ニウムにより、半導体素子をインナーリードとをボンデ
ィングワイヤーで超音波を用いて常温で接続することが
できるため、ハンダの融点以下の温度でも確実に接続で
きる。したがって、予め設けられたハンダが溶融するこ
となく製造でき、かつハンダぬれ性が十分に得られる半
導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を順に説明する
斜視図で、（ａ）はリードフレームの成形前の状態、
（ｂ）はリードフレームを成形した状態、（ｃ）はダイ
パッドに半導体素子を接合した状態である。
【図２】半導体素子の裏面を説明する概略断面図であ
る。
【図３】半導体装置を説明する概略断面図である。
【符号の説明】 １ 半導体装置 ２ アルミニウム ３ ハンダ １１ リードフレーム １２ ダイパッド １３ａ インナーリード １３ｂ アウターリード １４ 半導体素子 １５ ボンディングワイヤー １６ パッケージ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 予め、ダイパッドの上面とアウターリー
    ドの上面とにハンダを設けるとともに、インナーリード
    の上面にアルミニウムを設けたリードフレームを使用し
    て、前記ダイパッドと半導体素子とを接合して成る半導
    体装置の製造方法であって、 前記リードフレームの前記ダイパッド上に前記半導体素
    子を搭載し、前記ダイパッド上面に設けられた前記ハン
    ダのみを所定温度に加熱して、前記ダイパッドと前記半
    導体素子とを接合することを特徴とする半導体装置の製
    造方法。
JP3333972A 1991-11-21 1991-11-21 半導体装置の製造方法 Pending JPH05145004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3333972A JPH05145004A (ja) 1991-11-21 1991-11-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3333972A JPH05145004A (ja) 1991-11-21 1991-11-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05145004A true JPH05145004A (ja) 1993-06-11

Family

ID=18272052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3333972A Pending JPH05145004A (ja) 1991-11-21 1991-11-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05145004A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
WO2017179250A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
JP2021048332A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
WO2017179250A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
JPWO2017179250A1 (ja) * 2016-04-15 2018-12-20 株式会社村田製作所 半導体パッケージの製造方法及びＣｕ合金の切断方法
JP2021048332A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3736452B2 (ja) はんだ箔
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
JPS62232948A (ja) リ−ドフレ−ム
JPH05145004A (ja) 半導体装置の製造方法
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2972106B2 (ja) 基板へのリードの接合方法
JPH08316641A (ja) 一括接続法による多層配線基板
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP3826776B2 (ja) 半導体装置
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JPH0216761A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH04359457A (ja) 半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JPS63142840A (ja) 半導体装置