JPH0216761A - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents
リードフレームおよびそれを用いた半導体装置の製造方法Info
- Publication number
- JPH0216761A JPH0216761A JP16713888A JP16713888A JPH0216761A JP H0216761 A JPH0216761 A JP H0216761A JP 16713888 A JP16713888 A JP 16713888A JP 16713888 A JP16713888 A JP 16713888A JP H0216761 A JPH0216761 A JP H0216761A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tin
- section
- chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 14
- 239000000956 alloy Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000007797 corrosion Effects 0.000 abstract description 14
- 238000005260 corrosion Methods 0.000 abstract description 14
- 229910001174 tin-lead alloy Inorganic materials 0.000 abstract description 6
- 238000009713 electroplating Methods 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 28
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000010970 precious metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 150000003839 salts Chemical group 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームおよびそれを用いた半導体の製
造方法に関し、特に、リードフレームの品質を向上して
半導体装置の信頼性を向上すると共にコストダウンを図
ったリードフレームおよびそれを用いた半導体の製造方
法に関する。
造方法に関し、特に、リードフレームの品質を向上して
半導体装置の信頼性を向上すると共にコストダウンを図
ったリードフレームおよびそれを用いた半導体の製造方
法に関する。
一般にＩＣパッケージを製造する場合、第５図に示すよ
うなＩＣチップ固定部６、インナーリード部５、アウタ
ーリード部３、外枠２およびダムバー部４等よりなるリ
ードフレーム１を用いて行われている。これは第６図に
示すように、ＩＣチップ固定部６上にＡｇペースト１７
を介してＩＣチップ１６がチップボンドされ、ＩＣチッ
プ１６とインナーリード部５の先端部をＣｕワイヤ１５
でワイヤポンディングしている。この後、エポキシ樹脂
１８でモールドされ、更に半導体装置（ＩＣパッケージ
）をプリント基板等に取り付ける際の接着性を付与する
ため、アウターリード部３を含む部分に錫もしくは錫−
鉛合金等の完成品めっき層２０が設けられ、最後にダム
バーを切り落として完成品としている。
うなＩＣチップ固定部６、インナーリード部５、アウタ
ーリード部３、外枠２およびダムバー部４等よりなるリ
ードフレーム１を用いて行われている。これは第６図に
示すように、ＩＣチップ固定部６上にＡｇペースト１７
を介してＩＣチップ１６がチップボンドされ、ＩＣチッ
プ１６とインナーリード部５の先端部をＣｕワイヤ１５
でワイヤポンディングしている。この後、エポキシ樹脂
１８でモールドされ、更に半導体装置（ＩＣパッケージ
）をプリント基板等に取り付ける際の接着性を付与する
ため、アウターリード部３を含む部分に錫もしくは錫−
鉛合金等の完成品めっき層２０が設けられ、最後にダム
バーを切り落として完成品としている。
しかし、このＩＣパッケージの製造方法ではプラスチッ
ク樹脂でモールドした後に行う完成品めっき工程の前処
理として、酸、アルカリ等を使用するため、樹脂と金属
リード材の隙間に酸等が侵入し、これによって塩の残留
等が発生した。また、溶融めっき時には２００°Ｃを越
える熱衝撃を与えるため、樹脂封止材のクラック発生等
の種々の問題が提起されており、完成品めっき工程はＩ
Ｃパッケージの信頼性を低下させる要因となっていた。
ク樹脂でモールドした後に行う完成品めっき工程の前処
理として、酸、アルカリ等を使用するため、樹脂と金属
リード材の隙間に酸等が侵入し、これによって塩の残留
等が発生した。また、溶融めっき時には２００°Ｃを越
える熱衝撃を与えるため、樹脂封止材のクラック発生等
の種々の問題が提起されており、完成品めっき工程はＩ
Ｃパッケージの信頼性を低下させる要因となっていた。
また、組立て後、めっき装置等への移動を要し、作業工
程が複雑となり、コストアップの原因となっていた。
程が複雑となり、コストアップの原因となっていた。
そこで、このような問題を解決するため、特開昭５１−
１１５７７５号公報に示されるものが提案されている。
１１５７７５号公報に示されるものが提案されている。
これは第７図に示すようなリードフレーム１のアウター
リード部３上に予め錫−鉛合金層２１を設けたものであ
る。このリードフレーム１のインナーリード部５および
ＩＣチップ固定部６上にはＡｇめっき層８が設けられて
おり、非常に困難といわれているリードフレームへのＩ
Ｃチップのボンド、Ａｕ線等のワイヤポンディングを容
易なものとしている。これは、Ａｇめっき層に限定する
ものではなく、Ａｕ、Ｃｕ等のボンディング性の良い貴
金属めっきを使用することができる。このようなリード
フレーム１を第８図のように、組立て、モールド封止１
８を行って製品化する。また、この他に特開昭５８−５
２８６０号公報に示されるような、アウタリード部の半
田付は性を向上するため、アウターリード部に鉛層と錫
層の２層を設ける方法も提案されている。
リード部３上に予め錫−鉛合金層２１を設けたものであ
る。このリードフレーム１のインナーリード部５および
ＩＣチップ固定部６上にはＡｇめっき層８が設けられて
おり、非常に困難といわれているリードフレームへのＩ
Ｃチップのボンド、Ａｕ線等のワイヤポンディングを容
易なものとしている。これは、Ａｇめっき層に限定する
ものではなく、Ａｕ、Ｃｕ等のボンディング性の良い貴
金属めっきを使用することができる。このようなリード
フレーム１を第８図のように、組立て、モールド封止１
８を行って製品化する。また、この他に特開昭５８−５
２８６０号公報に示されるような、アウタリード部の半
田付は性を向上するため、アウターリード部に鉛層と錫
層の２層を設ける方法も提案されている。
［発明が解決しようとする課題］
しかし、従来のリードフレームによると、以下の問題点
を有している。
を有している。
（１）特開昭５１−１１５７７５号の場合インナーリー
ド部にＡｕあるいはＡｇめっき層等の高価な貴金属めっ
き層が設けられているため、半導体装置がコストアップ
になる。
ド部にＡｕあるいはＡｇめっき層等の高価な貴金属めっ
き層が設けられているため、半導体装置がコストアップ
になる。
また、モールド封止時に合金層２１が金型に付着したり
、モールド熱によって合金層２１にばりが発生する。
、モールド熱によって合金層２１にばりが発生する。
（２）特開昭５８−５２８６０号の場合アウターリード
部のみに鉛と錫の２層メッキが設けられているため、リ
ード曲げ加工時に樹脂封止部との境界からリードフレー
ム素材が露出することがあり、耐食性に劣るという欠点
がある。
部のみに鉛と錫の２層メッキが設けられているため、リ
ード曲げ加工時に樹脂封止部との境界からリードフレー
ム素材が露出することがあり、耐食性に劣るという欠点
がある。
従って、本発明の目的は半導体装置のコストダウンを図
り、かつ、合金層の金型への付着、ばりの発生を抑える
ことができるリードフレームおよびそれを用いた半導体
装置の製造方法を提供することである。
り、かつ、合金層の金型への付着、ばりの発生を抑える
ことができるリードフレームおよびそれを用いた半導体
装置の製造方法を提供することである。
本発明の他の目的は耐食性等の品質を向上して半導体装
置の信頼性を向上することができるリードフレームおよ
びそれを用いた半導体の製造方法を提供することである
。
置の信頼性を向上することができるリードフレームおよ
びそれを用いた半導体の製造方法を提供することである
。
本発明は以上述べた目的を実現するため、インナーリー
ド部のワイヤーボンディング部を除いてインナーリード
部からアウターリード部にかけて錫層、もしくは錫を主
体とする合金層を設けたリードフレームを提供するもの
である。
ド部のワイヤーボンディング部を除いてインナーリード
部からアウターリード部にかけて錫層、もしくは錫を主
体とする合金層を設けたリードフレームを提供するもの
である。
また、上記したリードフレームのインナーリード部と、
ＩＣチップとを水素ガスを含む還元性雰囲気中もしくは
窒素ガスを含む非酸化性雰囲気中で直接ワイヤボンディ
ングするようにしたリードフレームを用いた半導体の製
造方法を提供するものである。
ＩＣチップとを水素ガスを含む還元性雰囲気中もしくは
窒素ガスを含む非酸化性雰囲気中で直接ワイヤボンディ
ングするようにしたリードフレームを用いた半導体の製
造方法を提供するものである。
即ち、本発明のリードフレームは、インナーリード部の
ワイヤーボンディング部を除いてインナーリード部から
アウターリード部にかけて錫、もしくは錫を主体とする
合金層が設けられている。このため、リード曲げ加工時
に樹脂封止部との境界からリードフレーム素材が露出し
たりすることがなく、耐食性を良好にすることができる
。このとき、ダムバー部を含むアウターリード部の金型
によって支持される部分において、錫もしくは錫合金層
を厚さを３μｍ以下にすると良い。これによって、金型
への半田めっきの付着がなくなり、半田パリ等の発生を
防ぐことができる。
ワイヤーボンディング部を除いてインナーリード部から
アウターリード部にかけて錫、もしくは錫を主体とする
合金層が設けられている。このため、リード曲げ加工時
に樹脂封止部との境界からリードフレーム素材が露出し
たりすることがなく、耐食性を良好にすることができる
。このとき、ダムバー部を含むアウターリード部の金型
によって支持される部分において、錫もしくは錫合金層
を厚さを３μｍ以下にすると良い。これによって、金型
への半田めっきの付着がなくなり、半田パリ等の発生を
防ぐことができる。
また、本発明のリードフレームを用いた半導体の製造方
法は、インナーリード部のワイヤーボンディング部を除
いてインナーリード部からアウターリード部にかけて錫
層、もしくは錫を主体とする合金層を設ける工程と、Ｉ
Ｃチップ固定部上にＡｇペーストを介してＩＣチップを
ボンドする工程と、 水素ガスを含む還元性雰囲気中もしくは窒素ガスを含む
非酸化性雰囲気中で前記インナーリード部と、前記ＩＣ
チップとをＡｕ、Ｃｕ線等によって直接ワイヤボンディ
ングする工程と、 前記ＩＣチップからワイヤボンディング部にかけてエポ
キシ樹脂等によってモールド成形する工程と、 外枠、ダムバー部を切断してからアウターリード部を曲
げる工程とを有する。また、必要に応じて予め前記ダム
バーおよび前記アウターリード部に錫、もしくは錫を主
体とする合金層を３μｍ以下で設ける工程を有していて
も良い。この製造方法によると、高価な貴金属めっき層
をインナーリード先端部に設ける必要がなくなるため、
コストダウンを図ることができる。
法は、インナーリード部のワイヤーボンディング部を除
いてインナーリード部からアウターリード部にかけて錫
層、もしくは錫を主体とする合金層を設ける工程と、Ｉ
Ｃチップ固定部上にＡｇペーストを介してＩＣチップを
ボンドする工程と、 水素ガスを含む還元性雰囲気中もしくは窒素ガスを含む
非酸化性雰囲気中で前記インナーリード部と、前記ＩＣ
チップとをＡｕ、Ｃｕ線等によって直接ワイヤボンディ
ングする工程と、 前記ＩＣチップからワイヤボンディング部にかけてエポ
キシ樹脂等によってモールド成形する工程と、 外枠、ダムバー部を切断してからアウターリード部を曲
げる工程とを有する。また、必要に応じて予め前記ダム
バーおよび前記アウターリード部に錫、もしくは錫を主
体とする合金層を３μｍ以下で設ける工程を有していて
も良い。この製造方法によると、高価な貴金属めっき層
をインナーリード先端部に設ける必要がなくなるため、
コストダウンを図ることができる。
以下、本発明のリードフレームおよびそれを用いた半導
体装置の製造方法を詳細に説明する。
体装置の製造方法を詳細に説明する。
第１図は本発明の一実施例を示し、Ｚｒを０．１％含有
するＣ１５１ （銅合金）を素材とした金属条のプレ
ス加工によってリードフレーム外枠２、アウターリード
部３、ダムバー部４、インナーリード部５、ＩＣチップ
固定部６およびパイロットホール７を所定のパターンに
打ち抜いたリードフレーム１が形成されており、インナ
ーリード部５のワイヤーボンディング部を除いてダムバ
ー部４およびアウターリード部３にかげて６μｍの厚さ
で錫鉛合金層１０が電気めっき法によって設けられてい
る。
するＣ１５１ （銅合金）を素材とした金属条のプレ
ス加工によってリードフレーム外枠２、アウターリード
部３、ダムバー部４、インナーリード部５、ＩＣチップ
固定部６およびパイロットホール７を所定のパターンに
打ち抜いたリードフレーム１が形成されており、インナ
ーリード部５のワイヤーボンディング部を除いてダムバ
ー部４およびアウターリード部３にかげて６μｍの厚さ
で錫鉛合金層１０が電気めっき法によって設けられてい
る。
以下、リードフレームを用いた半導体装置遣方法を説明
する。
する。
第２図はこのリードフレームを用いてＩＣパッケージに
組立てた状態を示し、ＩＣチップ固定部６上にＡｇペー
ス目７によってＩＣチップ１６がチップボンドされてお
り、ＩＣチンブ１６とインナーリード部５は３０μｍの
Ｃｕワイヤ１５によってワイヤボンディングして配線さ
れている。このインナーリード部５とＩＣチンプ１６を
配線する際、数％の水素ガスを含む還元性雰囲気中ある
いは窒素ガス等の非酸化性雰囲気中で行っており、これ
によってインナーリード部５の酸化を防ぐことができ、
ボンディング性の良い貴金属めっき層（Ａｕめっき層、
Ａｇめっき層）を特にインナーリード部５に設けること
なくボンディングすることができる。更に、インナーリ
ード部５およびＩＣチップ固定部６はエポキシ樹脂１８
でモールドされ、外枠部２やダムバー４が切断されるこ
とによって完成品としている。
組立てた状態を示し、ＩＣチップ固定部６上にＡｇペー
ス目７によってＩＣチップ１６がチップボンドされてお
り、ＩＣチンブ１６とインナーリード部５は３０μｍの
Ｃｕワイヤ１５によってワイヤボンディングして配線さ
れている。このインナーリード部５とＩＣチンプ１６を
配線する際、数％の水素ガスを含む還元性雰囲気中ある
いは窒素ガス等の非酸化性雰囲気中で行っており、これ
によってインナーリード部５の酸化を防ぐことができ、
ボンディング性の良い貴金属めっき層（Ａｕめっき層、
Ａｇめっき層）を特にインナーリード部５に設けること
なくボンディングすることができる。更に、インナーリ
ード部５およびＩＣチップ固定部６はエポキシ樹脂１８
でモールドされ、外枠部２やダムバー４が切断されるこ
とによって完成品としている。
第３図および第４図は本発明の第２の実施例を示す。こ
れはＣ１５１を素材とした金属条をプレス加工によって
所定パターンのリードフレームｌとして形成し、このリ
ードフレーム１のインナーリード部５のワイヤーボンデ
ィング部を除いてダムバー４およびアウターリード部３
の１部に厚さ１μｍの錫−鉛合金の薄い半田めっき層１
１を設け、更に、アウターリード部３の他の部分のみに
５μｍの厚さで錫−鉛合金の厚い半田めっき層１２を設
けており、モールド金型と接するダムバー４上の半田め
っき層を薄くしている。これによって金型による半田め
っき層の変形がなくなり、金型への半田めっきの付着が
なくなる。このため、半田パリ等の発生を防ぐことがで
きる。
れはＣ１５１を素材とした金属条をプレス加工によって
所定パターンのリードフレームｌとして形成し、このリ
ードフレーム１のインナーリード部５のワイヤーボンデ
ィング部を除いてダムバー４およびアウターリード部３
の１部に厚さ１μｍの錫−鉛合金の薄い半田めっき層１
１を設け、更に、アウターリード部３の他の部分のみに
５μｍの厚さで錫−鉛合金の厚い半田めっき層１２を設
けており、モールド金型と接するダムバー４上の半田め
っき層を薄くしている。これによって金型による半田め
っき層の変形がなくなり、金型への半田めっきの付着が
なくなる。このため、半田パリ等の発生を防ぐことがで
きる。
下表は以上述べた第１および第２の実施例および従来の
半導体用リードフレームによって製造された半導体装置
のコスト、リード耐食性、耐湿性、モールドパリの有無
等の実験結果を示す。
半導体用リードフレームによって製造された半導体装置
のコスト、リード耐食性、耐湿性、モールドパリの有無
等の実験結果を示す。
■半導体コスト
貴金属使用（Ａｇめっき層、Ａｕめっき層、Ｃｕめっき
の部分めっき層等）の有無を示している。即ち、貴金属
を使用するとコストアップになる。
の部分めっき層等）の有無を示している。即ち、貴金属
を使用するとコストアップになる。
○：なし ×：有り
■リード耐食性
ＩＣパッケージ完成後、塩水を噴霧してモールド界面か
らの腐食の有無を判定する。
らの腐食の有無を判定する。
○：腐食なし ×：腐食有り
■耐湿性
ＩＣパッケージ完成後、Ｐ、Ｃ，Ｔ （プレッシャー
クンカーテスト、１２１°Ｃ１温度１００％）を５００
時間行い、ＩＣチップ上のＡｌパッドの腐食で判断する
。
クンカーテスト、１２１°Ｃ１温度１００％）を５００
時間行い、ＩＣチップ上のＡｌパッドの腐食で判断する
。
○：腐食なし Δニ一部で発生
×：腐食が多い
■モールドバリ
樹脂モールドの際、樹脂パリの量で判断する。
Ｏ：モールドバリなし
Δニ一部あり
×：モールドバリが多い
以上の結果から明らかなように、本発明のリードフレー
ムを用いた半導体装置は従来のものに比較してコストダ
ウンを図ることができ、また、リード耐食性および耐湿
性にもばれ、モールドバリの発生も少ないため、半導体
装置の信頼性を向上することができる。
ムを用いた半導体装置は従来のものに比較してコストダ
ウンを図ることができ、また、リード耐食性および耐湿
性にもばれ、モールドバリの発生も少ないため、半導体
装置の信頼性を向上することができる。
以上説明した通り、本発明のリードフレームによると、
インナーリード部のワイヤーボ４゜ ンディング部を除いてアウターリード部にかけて錫層、
もしくは錫を主体とする合金層を設けたため、耐食性等
の品質を向上することにより半導体装置の信頼性を向上
することができる。
インナーリード部のワイヤーボ４゜ ンディング部を除いてアウターリード部にかけて錫層、
もしくは錫を主体とする合金層を設けたため、耐食性等
の品質を向上することにより半導体装置の信頼性を向上
することができる。
また、リードフレームのインナーリード部と、ＩＣチッ
プとを水素ガスを含む還元性雰囲気中もしくは窒素ガス
を含む非酸化性雰囲気中で直接ワイヤポンディングする
ようにしたため、半導体装置のコストダウンを図ること
ができる。
プとを水素ガスを含む還元性雰囲気中もしくは窒素ガス
を含む非酸化性雰囲気中で直接ワイヤポンディングする
ようにしたため、半導体装置のコストダウンを図ること
ができる。
第１図は本発明の一実施例を示す説明図、第２図は本発
明のリードフレームを用いた半導体装置の断面図、第３
図は本発明の第２の実施例を示す説明図、第４図はその
リードフレームを用いた半導体装置の断面図、第５図は
従来の半導体用リードフレームを示す説明図、第６図は
そのリードフレームを用いた半導体装置の断面図、第７
図および第８図は特開昭５１−１１５７７５号を示し、
第７図はリードフレームを示す説明図、第８図はそのリ
ードフレームを用いた半導体装置の断面図。 符号の説明 １−・−・−一一−−リードフレーム ２・−−−−ｍ−・・−リードフレーム外枠３−−−−
−−・・−アウターリード ４−一一一−・−一一一一ダムバー ５−・−・−・・インナーリード ６−−−−−・・−ＩＣチップ固定部 ７・−・−・−パイロットホール ８−−−一・・・−・−Ａｇめっき層 １０．２１−−−−−−−−・・−錫一鉛合金層１１−
・・・・・・・−薄い半田めっき層１２−−−−−・−
・−厚い半田めっき層１５・・−−−−−・−Ｃｕワイ
ヤ １６−・−・・−ＩＣチップ １７・−−−一−−・−・−Ａｇペースト１８−・−・
・−・−エポキシ樹脂 ２０・・ 完成品めっき層
明のリードフレームを用いた半導体装置の断面図、第３
図は本発明の第２の実施例を示す説明図、第４図はその
リードフレームを用いた半導体装置の断面図、第５図は
従来の半導体用リードフレームを示す説明図、第６図は
そのリードフレームを用いた半導体装置の断面図、第７
図および第８図は特開昭５１−１１５７７５号を示し、
第７図はリードフレームを示す説明図、第８図はそのリ
ードフレームを用いた半導体装置の断面図。 符号の説明 １−・−・−一一−−リードフレーム ２・−−−−ｍ−・・−リードフレーム外枠３−−−−
−−・・−アウターリード ４−一一一−・−一一一一ダムバー ５−・−・−・・インナーリード ６−−−−−・・−ＩＣチップ固定部 ７・−・−・−パイロットホール ８−−−一・・・−・−Ａｇめっき層 １０．２１−−−−−−−−・・−錫一鉛合金層１１−
・・・・・・・−薄い半田めっき層１２−−−−−・−
・−厚い半田めっき層１５・・−−−−−・−Ｃｕワイ
ヤ １６−・−・・−ＩＣチップ １７・−−−一−−・−・−Ａｇペースト１８−・−・
・−・−エポキシ樹脂 ２０・・ 完成品めっき層
Claims (4)
- （１）打ち抜き加工により形成される外枠、ダムバー部
、インナーリード部、アウターリード部、および素子固
定部等を有する金属基板によって構成された半導体用リ
ードフレームにおいて、 前記インナーリード部のワイヤーボンディ ング部を除いて前記インナーリード部から前記アウター
リード部にかけて錫層、もしくは錫を主体とする合金層
が設けられていることを特徴とするリードフレーム。 - （２）前記合金層は、前記ダムバー部を含むアウターリ
ード部の金型に支持される部分において、厚さ３μｍ以
下である請求項第１項記載のリードフレーム。 - （３）外枠、ダムバー部、インナーリード部、アウター
リード部、およびＩＣチップ固定部を有する金属基板を
形成する工程と、 前記インナーリード部のワイヤーボンディ ング部を除いて前記インナーリード部から前記アウター
リード部にかけて錫層、もしくは錫を主体とする合金層
を設ける工程と、 前記ＩＣチップ固定部上にＡｇペーストを 介してＩＣチップをボンドする工程と、 水素ガスを含む還元性雰囲気中もしくは窒 素ガスを含む非酸化性雰囲気中で前記インナーリード部
と、前記ＩＣチップとをＡｕ、 Ｃｕ線等によって直接ワイヤボンディングする工程と、 前記ＩＣチップからワイヤボンディング部 にかけてエポキシ樹脂等によってモールド成形する工程
と、 前記外枠、前記ダムバー部を切断してから 前記アウターリード部を曲げる工程とを備えていること
を特徴とする半導体装置の製造方法。 - （４）前記アウターリード部に錫層、もしくは錫を主体
とする合金層を設ける工程は、金型に支持される前記ダ
ムバー部を含む前記アウターリード部において、錫、も
しくは錫を主体とする合金層を３μｍ以下にする工程を
有する請求項第３項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16713888A JPH0216761A (ja) | 1988-07-05 | 1988-07-05 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16713888A JPH0216761A (ja) | 1988-07-05 | 1988-07-05 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216761A true JPH0216761A (ja) | 1990-01-19 |
Family
ID=15844131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16713888A Pending JPH0216761A (ja) | 1988-07-05 | 1988-07-05 | リードフレームおよびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216761A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167686A (ja) * | 1994-07-02 | 1996-06-25 | Anam Ind Co Inc | 電子装置パッケージの製造方法 |
| JP2003034367A (ja) * | 2001-07-25 | 2003-02-04 | Nippon Kouatsu Electric Co | 飲料容器 |
| JP2020035778A (ja) * | 2018-08-27 | 2020-03-05 | 株式会社ジェイテクト | 樹脂モールド品、センサ装置、および樹脂モールド品の製造方法 |
-
1988
- 1988-07-05 JP JP16713888A patent/JPH0216761A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167686A (ja) * | 1994-07-02 | 1996-06-25 | Anam Ind Co Inc | 電子装置パッケージの製造方法 |
| JP2003034367A (ja) * | 2001-07-25 | 2003-02-04 | Nippon Kouatsu Electric Co | 飲料容器 |
| JP2020035778A (ja) * | 2018-08-27 | 2020-03-05 | 株式会社ジェイテクト | 樹脂モールド品、センサ装置、および樹脂モールド品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| CN105185752B (zh) | 半导体器件及其制造方法 | |
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP2008098478A (ja) | 半導体装置及びその製造方法 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| WO2006115267A1 (ja) | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| JP4670931B2 (ja) | リードフレーム | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JPH02222567A (ja) | リードフレーム | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPH04137552A (ja) | リードフレーム | |
| JPH05145004A (ja) | 半導体装置の製造方法 | |
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPS6347343B2 (ja) | ||
| JPH01223755A (ja) | 半導体装置用リードフレーム | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP2003243596A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| KR100962305B1 (ko) | 반도체 팩키지용 리드프레임의 선도금 방법 |