JP2008098478A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008098478A
JP2008098478A JP2006279759A JP2006279759A JP2008098478A JP 2008098478 A JP2008098478 A JP 2008098478A JP 2006279759 A JP2006279759 A JP 2006279759A JP 2006279759 A JP2006279759 A JP 2006279759A JP 2008098478 A JP2008098478 A JP 2008098478A
Authority
JP
Japan
Prior art keywords
plating layer
lead
semiconductor device
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006279759A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006279759A priority Critical patent/JP2008098478A/ja
Priority to TW096133724A priority patent/TW200832658A/zh
Priority to US11/858,880 priority patent/US20080087996A1/en
Priority to CNA2007101615408A priority patent/CN101162712A/zh
Priority to KR1020070102944A priority patent/KR20080034081A/ko
Publication of JP2008098478A publication Critical patent/JP2008098478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】半導体チップ２と、外形サイズが半導体チップ２より小さなタブ１ｑと、複数のワイヤ４と、半導体チップ２の周囲に延在し、かつワイヤ４が接合するワイヤ接合部１ｊにＰｄめっき層１ａが形成された複数のインナリード１ｂと、樹脂体３と、表面にＰｄめっき層１ａが形成された複数のアウタリード１ｃとを有している。さらにインナリード１ｂ、アウタリード１ｃ及びタブ１ｑは、素材がＣｕ合金によって形成されており、樹脂体３の内部において複数のインナリード１ｂそれぞれのワイヤ接合部１ｊ以外の領域に、純Ｃｕ層を表面に有するストライクめっき層１ｇが露出して形成されており、これにより、ストライクめっき層１ｇが樹脂体３と接合するため、樹脂とリードの密着性を向上させてＱＦＰ６の信頼性の向上を図ることができる。
【選択図】図１

Description

本発明は、半導体装置及びその製造技術に関し、特に、小タブ構造の半導体装置における鉛フリー化に適用して有効な技術に関する。
３０〜５０ｗｔ％Ｎｉを含むＦｅ−Ｎｉ系合金からなる基板の両面に、Ａｌ薄層とＮｉ薄層とＰｄ薄層を被覆し、この多層板を４００〜８００℃に加熱し、ＡｌとＮｉを相互に拡散させＮｉＡｌ及び／又はＮｉ３Ａｌの薄層を得る工程を有するリードフレーム用板の製造方法に関する技術がある（例えば、特許文献１参照）。
また、導電性を有する接続部材が接続される部分にパラジウム層を含む金属層を設け、錫−鉛共晶はんだよりも融点が高く主要構成金属として鉛を含まない合金層が樹脂によって封止される部分より外の部分に設ける技術がある（例えば、特許文献２参照）。
特開平１０−１８０５６号公報 特開２００１−２３０３６０号公報
半導体チップを備えた半導体パッケージ（半導体装置）の組み立て工程では、ダイボンディング、ワイヤボンデイング及び樹脂封止などが順次行われ、その後、外装めっき工程で、プリント配線基板または回路基板に実装するため樹脂によって封止されないリード（以降、アウタリードという）の基板との接触部を含む表面箇所に、錫（Ｓｎ）−鉛（Ｐｂ）系半田層を外装めっきとして形成している。
しかしながら、環境問題への対策が求められている昨今、半導体装置などの電子部品一般ならびに実装基板などにおいても環境対策上適当なレベルに鉛を削減することが求められている。
なお、外装めっきにＳｎ−Ｐｂ共晶代替鉛フリー半田を用いる場合には、用途毎にＳｎ基合金を選択することになるが、特に、車載部品、成長著しい携帯用電子機器及び高信頼性部品においては、実装基板との接合強度及び耐熱疲労特性が優れた合金が望まれている。接合強度及び耐熱疲労特性が優れ、高信頼性を重視した場合のＳｎ基合金としてはＳｎ−Ａｇ系合金が知られており、一般的にはＳｎ−Ｐｂ共晶半田の融点が１８３℃であるのに対して、ほとんどのＳｎ−Ａｇ系合金の融点は２００℃以上とＳｎ−Ｐｂ共晶半田の融点より高いものである。
したがって、現状においては、Ｓｎ−Ｐｂ共晶代替鉛フリー半田を用いて半導体装置を実装する際のリフロー温度は高くならざるを得ない。リフロー温度が高くなると、樹脂の膨張収縮量（熱応力、レジン応力）が相対的に大きくなる。この時、半導体チップ、リードフレームの一部（インナリード及びチップ支持部）及びワイヤは樹脂で覆われているが、合金から成るリードフレームは、樹脂との密着力が半導体チップと樹脂との密着力に比べて低い。そのため、樹脂の膨張収縮量が大きくなると、リードフレームと樹脂のそれぞれの膨張収縮作用により、樹脂で覆われているリードフレームにおいて、特に面積の大きいチップ支持体と樹脂との界面が剥離するリフロークラックが発生し易くなる。しかしながら、前記特許文献２に記載されているようなチップ支持体の面積を半導体チップの面積よりも小さくする小タブ構造とすることで、樹脂と半導体チップの接着面積を広げることが可能となりにより、リフロークラックは回避可能である。
一方、レジン応力はワイヤ接合部に対しても掛かる。インナリードのワイヤ接合部へのめっきとしては、比較的安価な銀めっきが用いられることが多い。しかしながらリフロー温度の高温化に伴いレジン応力が大きくなると、銀めっきとワイヤ（例えば、Ａｕ線）との接合強度では増大したレジン応力に耐えきれずワイヤ接合不良（ワイヤ断線不良）に至る。
このレジン応力によるワイヤ接合不良の対策として、金（Ａｕ）線との接合力が銀（Ａｇ）めっきより高いパラジウム（Ｐｄ）めっきを使用する技術が知られている。
リードフレームにＰｄめっき層を形成する場合、リードフレームの全面にＰｄめっき層を形成する方法と、インナリードのワイヤ接合部のみにＰｄめっき層を形成する方法が知られており、前者は前記特許文献１（特開平１０−１８０５６号公報）に記載され、後者は前記特許文献２（特開２００１−２３０３６０号公報）に記載されている。
半導体装置の高速化のために抵抗値がＦｅ−Ｎｉ系合金よりも低いＣｕ系金属（銅合金）を素材としたリードフレームを用いる場合、前者（特許文献１）のようにリードフレームの全面がＰｄめっきで覆われていると、Ｐｄは、その材質上、Ｃｕよりも硬度が高いため、Ｃｕに比べて樹脂との接着性が低く、リフロー時などの高温処理時に樹脂とＰｄとの界面が剥がれることがある。この場合、負荷がワイヤとめっきの接合部に掛かり、めっき剥がれによるワイヤ接合不良を引き起こすことが問題となる。さらに、パラジウムめっきは銀めっきよりも材料費（コスト）が高いため、リードフレーム全面に形成すると半導体装置の製造コストが高くなってしまう。
一方、後者（特許文献２）のようにインナリードのワイヤ接合部のみにパラジウム（Ｐｄ）めっき層を形成する、所謂、部分めっき技術の場合、封止体の樹脂とＣｕ系金属のインナリードとの接触領域を特許文献１のようにリードフレームの全面にパラジウムめっき層を形成した場合よりも向上することができるため、上述した樹脂とリードフレームの界面剥離の問題を抑制できる。しかしながら、たとえ部分めっき技術を適用したとしても、完全に界面剥離の問題を防止することができるものではない。その理由として、樹脂とＣｕ系金属のインナリードの密着性について説明する。Ｃｕ系金属のリードフレームは、純Ｃｕに種々の合金元素が入れられて形成される。したがって、リードフレームにおいてめっきで覆われていない箇所は合金元素が表面に出て酸化して酸化膜となる。Ｃｕが酸素と結合する時にＣｕが十分に供給されればＣｕ２ＯとなってＣｕの密度が高く、かつ強い酸化物が生成される。また、Ｃｕ２Ｏは酸化膜であるため、樹脂との接着力が高く、酸化膜そのものも強い。
しかしながら、Ｃｕが十分に供給されずに酸素が多いとＣｕＯという脆い酸化膜が生成される。すなわち、インナリードのパラジウムめっき層が形成されていない領域には脆いＣｕＯが生成される。その結果、樹脂とインナリードとが剥離し、そこに水分が浸入する。さらに、水分を吸った状態で半導体装置を実装するとポップコーン現象が起こってワイヤ切断やリーク不良等が発生することが問題である。
以上のことから、高信頼性を要求される半導体装置においては、より樹脂とリードフレームとの密着力を向上する必要がある。
なお、ＱＦＰ（Quad Flat Package)の場合、封止体内のインナリード部分がＱＦＮ（Quad Flat Non-leaded package）に比べて長いため、封止体内においてインナリードと樹脂の接触する面積が大きい（多い）。そのため、特にＱＦＰ型の半導体装置において、インナリードと樹脂との間で剥離が発生し易い。
本発明の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
本発明の他の目的は、半導体装置の低コスト化を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードと、前記チップ搭載部上に搭載された半導体チップと、前記半導体チップの複数の表面電極と前記複数のリードのそれぞれの第1の部分におけるワイヤ接合部をそれぞれ電気的に接続する複数のワイヤと、前記半導体チップ、前記第1の部分及び前記複数のワイヤを樹脂封止する樹脂体とを有し、前記複数のリードの表面上には、純銅層が形成され、前記ワイヤ接合部の最表面上には、パラジウムめっき層が形成され、前記ワイヤは、前記パラジウムめっき層を介して前記ワイヤ接合部に電気的に接続され、前記樹脂体の一部は、前記純銅層と接合しているものである。
また、本発明は、半導体チップとリードのワイヤ接合部上に形成されたパラジウムめっき層とをワイヤによって接続する工程と、複数のリードそれぞれの一部及びワイヤ接合部にパラジウムめっき層が形成され、一部及びワイヤ接合部以外の領域に純銅層を表面に有するめっき層が露出して形成されたリードフレームに対して樹脂封止して樹脂体を形成する工程とを有するものである。さらに、複数のリードそれぞれにおいて、めっき層が露出している第１の領域は樹脂体の内部で樹脂体に接合し、樹脂体から露出している第２の領域の表面にはパラジウムめっき層が形成されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
樹脂体の内部において、複数のリードそれぞれのワイヤ接合部以外の領域に、純銅層を表面に有するめっき層が露出して形成され、このめっき層が樹脂体と接合していることにより、樹脂とリードの密着性を向上させることができ、半導体装置の信頼性の向上を図ることができる。
また、リードのワイヤ接合部にパラジウムめっき層が形成され、かつリードの樹脂体から露出する部分にパラジウムめっき層が形成されていることにより、リードフレーム全面にパラジウムめっきを形成するのと比較してパラジウム（Ｐｄ）の使用量を低減することができ、これにより、半導体装置の低コスト化を図ることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なも
のではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の一例であるＱＦＰの構造を示す断面図、図２は図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるパターニング状態の一例を示す断面図及び部分平面図、図３は図１に示すＱＦＰの組み立てに用いられるリードフレームの製造における短冊加工状態の一例を示す断面図及び平面図である。また、図４は図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＣｕストライクめっき形成状態の一例を示す断面図及び部分平面図、図５は図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＰｄめっき形成状態の一例を示す断面図及び部分平面図、図６は図５に示すリードフレームの製造におけるＰｄめっき形成前のフレームの裏面のマスキング状態の一例を示す部分平面図である。さらに、図７は図５に示すリードフレームの製造におけるＰｄめっき形成後のフレームの裏面のめっき形成状態の一例を示す部分平面図、図８は図１に示すＱＦＰの組み立てにおけるワイヤボンディング完了までの製造プロセスの一例を示す平面図及び部分平面図、図９は図１に示すＱＦＰの組み立てにおけるワイヤボンディング後の製造プロセスの一例を示す平面図、部分平面図及び側面図である。
また、図１０は図１に示すＱＦＰの組み立てにおけるワイヤボンディング完了までの詳細製造プロセスの一例を示す断面図、図１１は図１に示すＱＦＰの組み立てにおけるワイヤボンディング後の詳細製造プロセスの一例を示す断面図、図１２は本発明の実施の形態１の変形例の半導体装置であるＱＦＰの構造を示す部分断面図である。さらに、図１３は図１に示すＱＦＰのＣｕストライクめっき上の酸化膜の構造の一例を示す部分断面図及び断面図、図１４は比較例のＱＦＰのインナリード上の酸化膜の構造を示す部分断面図及び断面図である。
本実施の形態１の半導体装置は、樹脂モールドによる樹脂封止形で、かつ面実装形のものであり、前記半導体装置の一例として、図１に示すＱＦＰ（Quad Flat Package)６を取り上げて説明する。
ＱＦＰ６の構成について説明すると、主面２ｂと主面２ｂに対向する裏面２ｃとを有し、かつ半導体集積回路が組み込まれた半導体チップ２と、半導体チップ２の裏面２ｃと接合する支持面１ｐを有し、かつ支持面１ｐの外形サイズが半導体チップ２の裏面２ｃより小さなタブ（チップ支持体、チップ搭載部）１ｑと、半導体チップ２の複数のパッド（表面電極）２ａと電気的に接続する複数の導電性のワイヤ４とを備えている。さらに、半導体チップ２の周囲に延在し、かつワイヤ４が接合するワイヤ接合部１ｊにパラジウム（Ｐｄ）めっき層１ａが形成された複数のインナリード（第１の部分）１ｂと、半導体チップ２、タブ１ｑ、複数のワイヤ４及び複数のインナリード１ｂを樹脂封止する樹脂体（樹脂封止体、封止体）３と、インナリード１ｂと一体に繋がって樹脂体３の側部３ｂから露出し、かつ表面にパラジウムめっき層１ａが形成された複数のアウタリード（第２の部分）１ｃとを有している。なお、インナリード１ｂ、アウタリード１ｃ及びタブ１ｑは、素材が銅（Ｃｕ）系合金によって形成された薄板材からなる。
また、ＱＦＰ６では、樹脂体３の内部において、複数のインナリード１ｂそれぞれのワイヤ接合部１ｊ以外の領域に、純銅（Ｃｕ）層１ｈ（図１２参照）が露出するように、ストライクめっき法によりめっき層（銅めっき層）１ｇを形成しており、これにより、図１に示すように、インナリード１ｂの大半はめっき層１ｇを介して樹脂体３と接合している。
なお、半導体チップ２は、例えば、シリコンによって形成され、ワイヤ４は、例えば、金（Ａｕ）線である。また、樹脂体３を形成する封止用樹脂は、例えば、熱硬化性のエポキシ系樹脂等である。また、ストライクめっき法により形成された純銅（Ｃｕ）層１ｈは、銅系金属で多層に形成され、かつ銅（Ｃｕ）以外の不純物を含まない層である。
また、複数のアウタリード１ｃは、樹脂体３の４つの辺に対応した側部３ｂからそれぞれ複数突出してガルウィング状に曲げ成形されている。
本実施の形態１のＱＦＰ６は、アウタリード１ｃに施されるめっきの鉛（Ｐｂ）フリー化を図るものである。そこで、アウタリード１ｃの表面には外装めっきとして鉛フリーめっき層の一例であるパラジウムめっき層１ａが形成されており、さらに、インナリード１ｂのチップ側端部付近のワイヤ接合部１ｊにも、同様にパラジウムめっき層１ａが形成されている。
なお、鉛フリー半田を用いてＱＦＰ６を実装する場合、そのリフロー温度は高くなるため、半導体チップ２よりの外形サイズ（平面サイズ）よりも大きいタブ１ｑを使用すると、半導体チップ２を支持するタブ１ｑと接合する樹脂部分でのリフロークラックが発生し易くなる。しかしながら、本実施の形態１におけるＱＦＰ６では、タブ１ｑの支持面１ｐの外形サイズが半導体チップ２の裏面２ｃより小さくなるような小タブ構造を採用しているため、樹脂とリードフレーム１の接着面積を低減することができ、リフロークラックを回避することができる。
一方で、リフロー温度が高くなると、樹脂の膨張収縮量（熱応力、レジン応力）も大きくなり、ワイヤ接合部１ｊに対しても大きなレジン応力が掛かることになる。本実施の形態１のＱＦＰ６では、インナリード１ｂのワイヤ接合部１ｊへのめっきとして、銀めっき層よりワイヤ４（金線）との接合力が高いパラジウムめっき層１ａをワイヤ接合部の最表面上に形成することでワイヤ接合不良を阻止することができる。
また、ＱＦＰ６では、各インナリード１ｂにおいてワイヤ接合部１ｊ以外の領域に、純銅層１ｈ（図１２参照）が露出するように、ストライクめっき法によりめっき層１ｇを形成している。したがって、樹脂体３の内部において、ストライクめっき法により形成しためっき層１ｇが樹脂体３と接合している。
なお、めっき層１ｇは、銅金属からなり、少なくともその表面（最上層）に純銅層１ｈが配置され、インナリード１ｂ上において純銅層１ｈが露出していなければならない。
ここで、インナリード１ｂやアウタリード１ｃ及びタブ１ｑは、その素材が銅合金からなるものである。銅合金の組成としては、例えば、０．３Ｃｒ−０．２５Ｓｎ−０．２Ｚｎ−残りＣｕや、３．０Ｎｉ−０．６５Ｓｉ−０．１５Ｍｇ−残りＣｕや、（２．１〜２．６）Ｆｅ−（０．０５〜０．２０）Ｚｎ−（０．０１５〜０．１５）Ｐ−残りＣｕ等である。
インナリード１ｂが前記したような銅合金からなる場合、図１３及び図１４に示すように、自然酸化によってインナリードの最表面に酸化膜１ｕが形成されるが、インナリード１ｂの表面（酸化膜１ｕの下層）に形成された銅膜の配向が強く安定しているか否かによって、供給される銅（Ｃｕ）の量が決まり、最表面に形成される酸化膜１ｕの結晶状態が、密な状態か、粗密な状態となる。すなわち、配向が強く安定していれば、銅（Ｃｕ）が十分（多量）に存在するため、インナリードの最表面に形成される酸化膜に銅が多量に供給される。これにより、結晶状態が密で、強い膜であるＣｕ２Ｏ層が形成される。酸化膜１ｕは酸化物であるため、樹脂体３の樹脂との密着性にも関係する。
すなわち、図１４の比較例に示すように、インナリード１ｂの表面にストライクめっき法によりめっき層１ｇが形成されていない場合には、表面に形成される酸化膜１ｕはＣｕの量が不十分であるため、粗密な状態となり、脆い膜であるＣｕＯ層となって樹脂体３の樹脂との密着性を向上させることはできない。これに対して、図１３に示す本実施の形態１のＱＦＰ６の場合、インナリード１ｂの表面にストライクめっき法により純銅層１ｈ（図１２参照）を有するめっき層１ｇが形成されており、Ｃｕが十分存在するため、表面に形成される酸化膜１ｕは、高密な状態となり、強い膜であるＣｕ２Ｏ層となって樹脂体３の樹脂との密着性を向上させることができる。
つまり、本実施の形態１のＱＦＰ６では、樹脂体３の内部において、複数のインナリード１ｂそれぞれのワイヤ接合部１ｊ以外の領域に、純銅層１ｈを表面に有するめっき層１ｇが露出して形成されているため、このめっき層１ｇが樹脂体３と接合していることで樹脂とインナリード１ｂの密着性を向上させることができる。
その結果、ＱＦＰ６の信頼性の向上を図ることができる。
なお、ＱＦＰ構造は、インナリード１ｂの長さがＱＦＮ構造のインナリードの長さよりも長い。ＱＦＮ（Quad Flat Non-leaded package）構造のインナリードの長さがＱＦＰ構造よりも短い理由は、ＱＦＮ構造の一つの目的が、ＱＦＰ構造のように樹脂体３の側面からアウタリード１ｃを突出させるのではなく、樹脂体３の裏面（実装面）側から突出（露出）させることでＱＦＰ構造よりも実装領域を低減することにある。そのため、インナリードの長さがＱＦＮ構造よりも長いＱＦＰ構造において、樹脂とインナリード１ｂの密着性を高めることは非常に重要であり、インナリード１ｂのワイヤ接合部１ｊ以外の領域に純銅層１ｈを有するめっき層１ｇを露出させることは、ＱＦＰ構造の場合、より効果的である。
また、インナリード１ｂのワイヤ接合部１ｊと、樹脂体３から露出するアウタリード１ｃにのみパラジウムめっき層１ａが形成されていることにより、リードフレーム全面にパラジウムめっきを形成するのと比較してパラジウム（Ｐｄ）の使用量を低減することができる。すなわち、リードフレームの全面にパラジウムめっきするのに比較して部分的にパラジウムめっきを施すことでパラジウム（Ｐｄ）の使用量を低減することができる。その結果、ＱＦＰ６型の半導体装置の製造コストを低減することができる。
さらに、アウタリード１ｃの最表面上にパラジウム（Ｐｄ）めっき層１ａが形成されているため、錫−銅（Ｓｎ−Ｃｕ）めっき等で発生し易いウィスカの発生を防ぐことができる。
なお、図１は、めっき後の切断によって組み立てられた構造を示しているため、アウタリード１ｃの端部の切断面１ｅ及びインナリード１ｂの端部の切断面１ｅには、パラジウムめっきやストライクめっき法による純銅層は形成されていないが、インナリードパターン形成後にめっきが形成された場合、インナリード１ｂの端部にストライクめっき法により純銅層が形成されていてもよい。
また、図１に示すＱＦＰ６では、アウタリード１ｃの表面に形成されたパラジウムめっき層１ａの一部が、インナリード１ｂに跨がって形成されている。言い換えると、前記パラジウムめっき層１ａの一部は樹脂体３によって覆われている。すなわち、アウタリード１ｃの表面に形成されたパラジウムめっき層１ａのチップ側の端部（一部）が、インナリード１ｂの表面にも跨がって形成されており、これによって、パラジウムめっき層１ａのチップ側の端部が樹脂体３によって覆われている。これにより、樹脂体３の側部３ｂからのアウタリード１ｃの突出箇所において、ストライクめっき法により形成された純銅層１ｇが露出することを防止できる。したがって、隣り合ったアウタリード１ｃ間におけるウィスカ現象を防ぐことができる。
また、ＱＦＰ６では、インナリード１ｂのワイヤ接合部１ｊ及びアウタリード１ｃのパラジウムめっき層１ａにおいて、パラジウム層の下にニッケル（Ｎｉ）層が形成されている。すなわち、ストライクめっき法により形成されためっき層１ｇとパラジウム層との間にニッケル層が配置されており、ニッケル層がバリアとなって銅のパラジウム層への拡散・侵入を防ぐことができる。
その結果、銅のパラジウム層への侵入によるボンダビリティの低下を防止することができる。
また、パラジウムめっき層１ａにおいて、パラジウム層の上に金層が形成されていることが好ましい。これは、本実施の形態１では、抵抗値の低い金（Ａｕ）をワイヤの材料として使用しているため、パラジウム層の上に金層が形成されていることで、ワイヤ接続におけるボンダビリティを向上させることができる。さらに、アウタリード１ｃのパラジウムめっき層１ａにおいては、半田との濡れ性を向上できる。
次に、本実施の形態１のＱＦＰ６の組み立てについて説明する。
まず、ＱＦＰ６の組み立てに用いられるリードフレーム１の製造方法について説明する。
図２に示すように、素材が銅合金からなる帯状金属材５を準備し、ダイ１５ａとパンチ１５ｂの間に配置し、ダイ１５ａとパンチ１５ｂを用いた打ち抜きによって各リードのパターニングを行う。パターニングによってスリット１ｄとスリット１ｄの間にパッケージ領域１ｗを形成する。１つのパッケージ領域１ｗは１つのＱＦＰ６に対応しており、その中心付近にはタブ１ｑが配置され、さらにタブ１ｑを支持する吊りリード１ｎ、タブ１ｑの周囲に配置された複数のインナリード１ｂ及びアウタリード１ｃ、各リードを繋ぐダムバー１ｉ等が形成され、アウタリード１ｃはその周囲に配置された枠部１ｆに接続されている。
その後、図３に示すようにフレームの短冊化を行う。
ここでは、ダイ１６ａとパンチ１６ｂを用いた打ち抜きによって帯状金属材５から短冊状のリードフレーム１を形成する。例えば、１枚のリードフレーム１には、５つのパッケージ領域１ｗが形成されており、その際、１枚のリードフレーム１から５つのＱＦＰ６を製造することができる。
その後、図４に示すようにリードフレーム１上にストライクめっき法により純銅層を有するめっき層（銅めっき層）１ｇを形成する。ここでは、純銅（Ｃｕ）単層のめっき層１ｇを形成する場合を説明する。まず、リードフレーム１を前処理槽１０内の処理液１０ａに浸ける。その後、リードフレーム１を取り出し、続いてめっき槽１１内の純銅のめっき液１１ａに浸ける。これにより、インナリード１ｂ、アウタリード１ｃ、及びタブ１ｑのそれぞれの表面上、すなわちリードフレーム１の全面上に純銅のめっき層１ｇが形成される。さらに、リードフレーム１を取り出し、その後、洗浄槽１２内の洗浄液１２ａに浸け、リードフレーム１の洗浄を行う。
これにより、リードフレーム１上への純銅のめっき層１ｇの形成を完了する。
その後、図５に示すパラジウム（Ｐｄ）めっき層１ａの形成を行う。ここでは、まず、パラジウムＰｄめっき層１ａの下層に配置させるニッケル（Ｎｉ）めっき層を形成する。その際、図５のめっき形成前に示すように所定の位置にマスク１ｖを取り付ける。ここでは、アウタリード１ｃとインナリード１ｂのワイヤ接合部１ｊとにめっきを形成するため、アウタリード１ｃ及びインナリード１ｂのワイヤ接合部１ｊが露出するようなマスク１ｖを付ける。
また、図６に示すようにフレームの裏面側は、アウタリード１ｃが露出するようにマスク１ｖを取り付ける。その後、この状態で、まず、ニッケルのめっき槽にリードフレーム１を浸けてアウタリード１ｃ及びインナリード１ｂのワイヤ接合部１ｊにニッケルめっき層を形成する。
続いて、図５に示すパラジウムめっき槽１３内のパラジウムめっき液１３ａにリードフレーム１を浸けることで、ニッケルめっき層の上層にＰｄめっき層１ａが形成される。すなわち、アウタリード１ｃとインナリード１ｂのワイヤ接合部１ｊとに、図５に示すようにパラジウムめっき層１ａを形成する。なお、図７に示すようにフレーム裏面側のアウタリード１ｃにもパラジウムめっき層１ａを形成する。
その後、リードフレーム１の洗浄を行ってめっき工程を完了する。
これにより、図５のめっき形成後及び図７に示すように、リードフレーム１のアウタリード１ｃと、インナリード１ｂのワイヤ接合部１ｊ及びその反対側のアウタリード寄りの一部、さらに枠部１ｆにパラジウムめっき層１ａが形成されたリードフレーム１となる。詳細には、インナリード１ｂは、互いに対向する主面及び裏面と、前記主面と前記裏面の間に位置する２つの側面を有し、インナリード１ｂの主面上で、かつ半導体チップ２と対向する先端部にのみパラジウムめっき層１ａが形成される。また、アウタリード１ｃは、互いに対向する主面及び裏面と、前記主面と前記裏面の間に位置する２つの側面を有し、アウタリード１ｃの主面、裏面、及び２つの側面上にパラジウムめっき層１ａが形成される。
なお、リードフレーム１の各インナリード１ｂにおいてパラジウムめっき層１ａが形成されていない領域には、純銅のめっき層１ｇが露出しており、銅（Ｃｕ）が十分存在するため、このめっき層１ｇ上にはＣｕ２Ｏの自然酸化膜が形成される。
次に、めっき工程を終えたリードフレーム１を用いて行われるＱＦＰ６の組み立てについて説明する。
まず、図８のリードフレーム準備に示すように、搭載される半導体チップ２の裏面２ｃより支持面１ｐの外形サイズが小さなタブ１ｑと、タブ１ｑの周囲に延在して配置された複数のインナリード１ｂ及びアウタリード１ｃとを有し、素材が銅合金によって形成されたリードフレーム１を準備する。
さらに、リードフレーム１には、予め複数のアウタリード１ｃ及びインナリード１ｂのワイヤ接合部１ｊにパラジウムめっき層１ａが形成され、かつアウタリード１ｃ及びワイヤ接合部１ｊ以外の領域に純銅のめっき層１ｇが露出して形成されている。
その後、図８及び図１０に示すダイボンディングを行う。すなわち、タブ１ｑの支持面１ｐ上に半導体チップ２を搭載する。その際、図１０に示すように、まず、ダイボンドステージ７上にタブ１ｑを配置し、さらに、タブ１ｑの支持面１ｐ上にダイボンド材（接着材、接着フィルム）８を塗布し、その上に半導体チップ２を搭載する。これにより、半導体チップ２はダイボンド材８を介してタブ１ｑの支持面１ｐに実装される。このとき、タブ１ｑの表裏、簡略すると、タブ１ｑの支持面１ｐにもストライクめっき法によりめっき層１ｇが形成されているため、ダイボンド材８とタブ１ｑの密着力も、より向上できる。
その後、図８及び図１０に示すワイヤボンディングを行う。ここでは、図１０に示すように、ヒートステージ１９上に半導体チップ２とインナリード１ｂを接触させて加熱させた状態で、キャピラリ１４によって半導体チップ２のパッド（表面電極）２ａとインナリード１ｂとを導電性のワイヤ４で電気的に接続する。その際、インナリード１ｂ側は、インナリード１ｂのワイヤ接合部１ｊ上に形成されたパラジウムめっき層１ａにワイヤ４を接続する。
なお、ワイヤボンディング工程では、インナリード１ｂをヒートステージ１９に接触させてボンディングするため、インナリード１ｂも加熱されて高温になる。その結果、純銅を有するめっき層１ｇ上に自然に酸化形成された酸化膜１ｕ（第１酸化膜）は、加熱されたことでさらに強い膜（第２酸化膜）になるとともに、この強い酸化膜（第２酸化膜）１ｕが増加する。
その後、図９及び図１１に示す樹脂モールドを行う。ここでは、図１１の樹脂モールドに示すようにモールド金型１８の上型１８ａと下型１８ｂによってリードフレーム１をクランプした状態で、レジン（封止用樹脂）１７を注入口１８ｄからキャビティ１８ｃに充填して樹脂成形を行う。これにより、タブ１ｑ、インナリード１ｂ、半導体チップ２及び複数のワイヤ４を樹脂封止して図９の樹脂モールドに示すように樹脂体３を形成する。本実施の形態１のＱＦＰ６の樹脂体３の平面形状は、方形状から成り、例えば四角形で構成されている。そして、樹脂体３の各辺（各側面）からアウタリード１ｃが突出する構造である。
なお、本実施の形態１のＱＦＰ６では、図１に示すように、アウタリード１ｃの表面に形成されたパラジウムめっき層１ａのうち、インナリード１ｂに跨がって形成されたチップ側の端部（一部）が樹脂体３によって覆われている。すなわち、ＱＦＰ６の樹脂体３の側部３ｂからのアウタリード１ｃの突出箇所において、めっき層１ｇが露出することを防いでいる。
これは、ＱＦＰ６の組み立てにおいて、そのリードフレーム段階で、予め、純銅を有するめっき層１ｇに加えてパラジウムめっき層１ａも形成しておき、その際、アウタリード１ｃとアウタリード１ｃからインナリード１ｂに跨がった領域（一部）までパラジウムめっき層１ａを形成しておくものである。これにより、樹脂モールドで樹脂体３を形成した際に、アウタリード１ｃの表面に形成されたＰｄめっき層１ａのチップ側の端部のインナリード１ｂに跨がった領域までを樹脂体３が覆うものである。
これにより、ＱＦＰ６の樹脂体３の側部３ｂからのアウタリード１ｃの突出箇所において、めっき層１ｇが露出することを防止でき、隣り合ったアウタリード１ｃ間におけるウィスカ現象を防ぐことができる。また、インナリード１ｂとアウタリード１ｃの表面に形成するめっきの材料を、同じパラジウム（Ｐｄ）を使用することで、めっき工程を簡略化できる。すなわち、インナリード１ｂのめっき材料とアウタリード１ｃのめっき材料が異なる場合に比べ、めっきの回数を1回分省略できる。また、リードフレームを準備する段階で、予めアウタリード１ｃの表面にもパラジウムめっき層１aが形成されているため、樹脂体３を形成した後に、再びめっき工程を行う必要がない。
樹脂モールド終了後、図９及び図１１に示すようにリード切断・曲げ（アウタリード成形）を行う。すなわち、リード切断によって図９のリードフレーム１の枠部１ｆから各アウタリード１ｃを分離するとともに、各アウタリード１ｃをガルウィング状に曲げ成形する。これにより、ＱＦＰ６の組み立て完了となる。
組み立て完了後のＱＦＰ６では、純銅のめっき層１ｇとパラジウムめっき層１ａが部分的に形成されており、各インナリード１ｂにおいて、めっき層１ｇが露出している第１の領域（第１の領域は、インナリード１ｂにおいてパラジウムめっき層１ａが形成されておらず、ストライクめっき法により形成されためっき層１ｇが露出している領域を示す）は、樹脂体３の内部で樹脂体３（封止用樹脂）に接合している。また、タブ１ｑの支持面１ｐと対向する面（裏面）にもストライクめっき法によりめっき層１ｇが形成されているため、タブ１ｑの裏面もめっき層１ｇを介して樹脂体３と接合している。これにより、樹脂と各インナリード１ｂおよびタブ１ｑとの密着性を向上することができる。さらに、樹脂体３から露出している第２の領域（樹脂体３から突出しているアウタリード１ｃを示す）の表面にはパラジウムめっき層１ａが形成されている。
なお、リードフレーム１の製造において、各インナリード１ｂやアウタリード１ｃのパターニングについては、インナリード１ｂの先端部を含む全てのパターニングを、予めストライクめっき法によりめっき層１ｇを形成する前に行ってもよいし、また、隣り合ったインナリード１ｂの先端部が連結された形態でストライクめっき法によりめっき層１ｇを形成し、その後、インナリード１ｂの先端部のパターニングを行ってもよい。
また、パラジウムめっき層１ａの形成に関して、インナリード１ｂのワイヤ接合部１ｊについては、予めリードフレーム１の段階で行うものであるが、アウタリード１ｃについては予めリードフレーム１の段階で行ってもよいし、また、ＱＦＰ６の組み立てにおける樹脂モールド後に行ってもよい。すなわち、アウタリード１ｃのパラジウムめっき層１ａの形成ついては、先付け（リードフレーム段階のめっき付け）であっても、後付け（樹脂モールド後のめっき付け）であってもどちらでもよい。
本実施の形態１のＱＦＰ６の組み立てのように、パラジウムめっき層１ａの形成を前記先付けで行うことにより、同一のめっき工程でインナリード１ｂとアウタリード１ｃへの両方のパラジウムめっき層１ａの形成を行うことが可能であり、めっきの後処理が不要になるため、リードフレーム１の製造のスループットを高めることができる。その結果、ＱＦＰ６の生産性を高めることができる。
また、インナリード１ｂのワイヤ接合部１ｊにパラジウムめっき層１ａを形成するため、ワイヤ４（金線）との接続信頼性を高めることができる。
さらに、インナリード１ｂ及びアウタリード１ｃにストライクめっき法により純銅のめっき層１ｇが形成されており、錫（Ｓｎ）系のめっきを使用していないため、ウィスカの発生を防ぐことができる。
したがって、鉛フリーめっき対応で、かつ生産性及び信頼性が高いＱＦＰ６を組み立てることが可能である。
次に、本実施の形態１のＱＦＰ６の変形例について説明する。
図１２は、本実施の形態１の変形例を示すものであり、ストライクめっき法によりめっき層１ｇを２層以上の多層に形成するものである。すなわち、ストライクめっき法により形成されためっき層１ｇは銅系金属によって２層以上の多層に形成されていてもよい。ただし、表面に露出する最上層は純銅層１ｈでなければならない。
図１２に示すようにストライクめっき層１ｇを銅系金属によって多層に形成することにより、ＱＦＰ６の組み立て工程等でインナリード１ｂのワイヤ接合部１ｊにかかる熱ストレスを緩和することができる。
（実施の形態２）
図１５は本発明の実施の形態２の半導体装置の一例であるＱＦＰの構造を示す断面図、図１６は図１５に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＰｄめっき形成状態の一例を示す断面図及び部分平面図、図１７は図１６に示すリードフレームの製造におけるＰｄめっき形成前のフレームの裏面のマスキング状態の一例を示す部分平面図である。また、図１８は図１６に示すリードフレームの製造におけるＰｄめっき形成後のフレームの裏面のめっき形成状態の一例を示す部分平面図、図１９は図１５に示すＱＦＰの組み立てにおけるダイボンディング完了までの製造プロセスの一例を示す平面図及び部分平面図、図２０は図１５に示すＱＦＰの組み立てにおけるワイヤボンディング〜樹脂モールド完了までの製造プロセスの一例を示す部分平面図である。さらに、図２１は図１５に示すＱＦＰの組み立てにおけるアウタリードめっき形成及びリード切断・曲げ完了までの製造プロセスの一例を示す平面図、部分平面図及び側面図である。
図１５に示す本実施の形態２の半導体装置は、実施の形態１と同様のＱＦＰ２１である。実施の形態１のＱＦＰ６との相違点は、アウタリード１ｃの表面に形成する鉛（Ｐｂ）フリーめっき層をパラジウム（Ｐｄ）めっき層１ａから錫（Ｓｎ）系鉛フリーめっき層１ｍに変えたものであり、その際、錫系鉛フリーめっき層１ｍは、アウタリード１ｃの樹脂体３から露出する部分のみに形成されており、樹脂体３内には全く形成されていない。これは、ＱＦＰ２１では、樹脂体３形成後にアウタリード１ｃに錫系鉛フリーめっき層１ｍを形成するためである。ＱＦＰ２１のその他の構造については実施の形態１のＱＦＰ６と全く同じであるため、その重複説明は省略する。
なお、前記錫系鉛フリーめっき層１ｍは、例えば、純錫金属、錫−ビスマス（Ｓｎ−Ｂｉ）系金属または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系金属等からなるものである。
本実施の形態２のＱＦＰ２１も、めっきの鉛（Ｐｂ）フリー化を図るものであり、各アウタリード１ｃの表面には外装めっきとして錫系鉛フリーめっき層１ｍが形成されている。さらに、各インナリード１ｂのチップ側端部付近のワイヤ接合部１ｊには、パラジウムめっき層１ａが形成されている。
さらに、実施の形態１のＱＦＰ６と同様に、各インナリード１ｂのパラジウムめっき層１ａが形成された箇所以外の領域に、純銅（Ｃｕ）層１ｈが露出するように、ストライクめっき法によりめっき層（銅めっき層）１ｇが形成されている。
これにより、実施の形態１のＱＦＰ６と同様の効果を得ることができる。すなわち、各インナリード１ｂのめっき層１ｇが露出している領域において、図１３に示すように酸化膜１ｕが、高密な状態となり、強い膜であるＣｕ２Ｏ層となって樹脂体３の樹脂との密着性を向上させることができる。このストライクめっき法により形成されためっき層１ｇが樹脂体３と接合していることで封止用樹脂とインナリード１ｂの密着性を向上させることができ、その結果、ＱＦＰ２１においてもその信頼性の向上を図ることができる。
さらに、鉛フリーめっきとして錫系鉛フリーめっきを採用することにより、パラジウムめっきに比べて材料費が安いことから、半導体装置の製造コストを低減することができる。特に、純錫（Ｓｎ）金属を採用した場合には、錫系合金を採用した場合に比べ、さらに製造コストを低減することができる。
次に本実施の形態２のＱＦＰ２１の組み立てについて説明する。
ＱＦＰ２１の組み立ては、実施の形態１のＱＦＰ６の組み立てと略同じであるが、リードフレーム１のめっきがパラジウムめっきと鈴系鉛フリーめっきとで２種類あるため、ストライクめっき法によるめっき層形成後のめっき形成工程が１つ増加する。
すなわち、実施の形態１のＱＦＰ６では、インナリード１ｂのワイヤ接合部１ｊとアウタリード１ｃとがパラジウムめっき層１ａであり両者を同一のめっき工程で形成したのに対して、実施の形態２のＱＦＰ２１では、インナリード１ｂのワイヤ接合部１ｊがパラジウムめっき層１ａで、アウタリード１ｃが錫系鉛フリーめっき層１ｍであるため、それぞれを別々のめっき工程で形成する。
ここでは、実施の形態１との相違点について説明する。まず、リードフレーム１の製造において、実施の形態１の図２〜図４と同様の方法で、リードフレーム１上への純銅を有するめっき層１ｇの形成をストライクめっき法により行う。
その後、図１６に示すインナリード１ｂのワイヤ接合部１ｊのみへのパラジウムめっき層１ａの形成を行う。ここでは、まず、パラジウムめっき層１ａの下層に配置させるニッケル（Ｎｉ）めっき層を形成する。その際、図１６のめっき形成前に示すように所定の位置にマスク１ｘを取り付ける。なお、インナリード１ｂのワイヤ接合部１ｊにパラジウムめっきを形成するため、インナリード１ｂのワイヤ接合部１ｊのみが露出するようなマスク１ｘを付ける。
また、図１７に示すようにフレームの裏面側は、リード全面を覆うようなマスク１ｘを取り付ける。その後、この状態で、まず、ニッケルのめっき槽にリードフレーム１を浸けてインナリード１ｂのワイヤ接合部１ｊにニッケルめっき層を形成する。
続いて、パラジウムめっき槽１３内のパラジウムめっき液１３ａにリードフレーム１を浸けることで、ニッケルめっき層の上層にパラジウムめっき層１ａが形成される。すなわち、インナリード１ｂのワイヤ接合部１ｊに、図１６のめっき形成後に示すようにパラジウムめっき層１ａを形成する。なお、図１８に示すようにフレーム裏面側にはパラジウムめっき層１ａは形成されない。
その後、リードフレーム１の洗浄を行ってめっき工程を完了する。
これにより、図１６のめっき形成後及び図１８に示すように、リードフレーム１の各インナリード１ｂのワイヤ接合部１ｊにパラジウムめっき層１ａが形成され、かつそれ以外の領域には純銅のめっき層１ｇが露出したリードフレーム１となる。
なお、リードフレーム１のインナリード１ｂのワイヤ接合部１ｊ以外の領域には、純銅のめっき層１ｇが露出しており、銅が十分存在するため、このめっき層１ｇ上にはＣｕ2 Ｏの自然酸化膜が形成される。
次に、めっき工程を終えたリードフレーム１を用いて行われるＱＦＰ６の組み立てについて説明する。
まず、図１９のリードフレーム準備に示すように、搭載される半導体チップ２（図１５参照）の裏面２ｃより支持面１ｐの外形サイズが小さなタブ１ｑと、タブ１ｑの周囲に延在して配置された複数のインナリード１ｂ及びアウタリード１ｃとを有し、素材が銅合金によって形成されたリードフレーム１を準備する。
さらに、リードフレーム１には、そのインナリード１ｂのワイヤ接合部１ｊにパラジウムめっき層１ａが形成され、ワイヤ接合部１ｊ以外の領域にはストライクめっき法により純銅のめっき層１ｇが露出して形成されている。
その後、図１９に示すダイボンディングを行う。すなわち、タブ１ｑの支持面１ｐ上に半導体チップ２を搭載する。その際、実施の形態１の図１０に示すように、まず、ダイボンドステージ７上にタブ１ｑを配置し、さらに、タブ１ｑの支持面１ｐ上にダイボンド材８を塗布し、その上に半導体チップ２を搭載する。これにより、半導体チップ２はダイボンド材８を介してタブ１ｑの支持面１ｐに実装される。
その後、図２０に示すワイヤボンディングを行う。ここでは、図１０に示すように、ヒートステージ１９上に半導体チップ２とインナリード１ｂを接触させて加熱させた状態で、キャピラリ１４によって半導体チップ２のパッド（表面電極）２ａとインナリード１ｂとを導電性のワイヤ４で電気的に接続する。その際、インナリード１ｂ側は、インナリード１ｂのワイヤ接合部１ｊ上に形成されたパラジウムめっき層１ａにワイヤ４を接続する。
なお、ワイヤボンディング工程では、インナリード１ｂをヒートステージ１９に接触させてボンディングするため、インナリード１ｂも加熱されて高温になる。その結果、純銅を有するめっき層１ｇ上に自然に酸化形成された酸化膜１ｕ（第１酸化膜）は、実施の形態１と同様に、加熱されたことでさらに強い膜（第２酸化膜）になるとともに、この強い酸化膜（第２酸化膜）１ｕが増加する。
その後、図２０に示す樹脂モールドを行う。ここでは、図１１の樹脂モールドに示すようにモールド金型１８の上型１８ａと下型１８ｂによってリードフレーム１をクランプした状態で、レジン（封止用樹脂）１７を注入口１８ｄからキャビティ１８ｃに充填して樹脂成形を行う。これにより、タブ１ｑ、インナリード１ｂ、半導体チップ２及び複数のワイヤ４を樹脂封止して、その結果、図２０の樹脂モールドに示すように樹脂体３を形成する。
樹脂モールド終了後、図２１のアウタリードめっき形成に示すように、樹脂体３から突出するアウタリード１ｃへの錫系鉛フリーめっき層１ｍの形成を行う。すなわち、枠部１ｆにアウタリード１ｃが連結した状態で錫系鉛フリーめっき層１ｍの形成を行い、各アウタリード１ｃや枠部１ｆに錫系鉛フリーめっき層１ｍを形成する。
なお、予めリードフレーム１の段階でアウタリード１ｃに錫系鉛フリーめっき層１ｍを形成してもよいが、ワイヤボンディング時の熱で錫系鉛フリーめっき層１ｍが溶融してワイヤボンディング不良を引き起こすことも考えられるため、樹脂モールド工程後にアウタリード１ｃに対して錫系鉛フリーめっき層１ｍを形成することが好ましい。ただし、錫系鉛フリーめっきの融点が十分に高く、ワイヤボンディングを行っても溶融しない場合には、予めリードフレーム１の段階でアウタリード１ｃに対して錫系鉛フリーめっき層１ｍを形成してもよい。
アウタリード１ｃへのめっき形成完了後、図２１のリード切断・曲げに示すようにアウタリード１ｃの切断と曲げ成形を行う。すなわち、リード切断によって図１９のリードフレーム１の枠部１ｆから各アウタリード１ｃを分離するとともに、各アウタリード１ｃをガルウィング状に曲げ成形する。これにより、ＱＦＰ２１の組み立て完了となる。
（実施の形態３）
図２２は本発明の実施の形態３の半導体装置の一例であるＱＦＮの構造を示す断面図、図２３は図２２に示すＱＦＮの裏面の構造を示す裏面図、図２４は図２２に示すＡ部の構造を拡大して示す部分拡大断面図である。
本実施の形態３の半導体装置は、実施の形態１と同様に、樹脂モールドによる樹脂封止形で、かつ面実装形のものであり、前記半導体装置の一例として、図２２に示すＱＦＮ（Quad Flat Non-leaded package) ２２を取り上げて説明する。
図２２〜図２４に示すＱＦＮ２２の構成について説明すると、主面２ｂと主面２ｂに対向する裏面２ｃとを有し、かつ半導体集積回路が組み込まれた半導体チップ２と、半導体チップ２の裏面２ｃと接合する支持面１ｐを有し、かつ支持面１ｐの外形サイズが半導体チップ２の裏面２ｃより小さなタブ１ｑと、半導体チップ２のパッド２ａと電気的に接続する複数の導電性のワイヤ４とを備えている。さらに、半導体チップ２の周囲に延在し、かつワイヤ４が接合するワイヤ接合部１ｊにパラジウム（Ｐｄ）めっき層１ａが形成された複数のリード１ｒと、半導体チップ２及び複数のワイヤ４を樹脂封止する樹脂体３とを有している。
各リード１ｒは、樹脂体３の内部に配置され、かつ封止用樹脂と接合するインナ部（第１の部分）１ｓと、樹脂体３の裏面（実装面）３ａに露出するアウタ部（第２の部分）１ｔとを有しており、各リード１ｒ及びタブ１ｑは、素材が銅（Ｃｕ）合金によって形成された薄板材からなる。
アウタ部１ｔは、外部接続用端子の機能を有しており、本実施の形態３のＱＦＮ２２では、図２３に示すように樹脂体３の裏面３ａの周縁部に沿って交互に位置する、所謂、千鳥配列で２列に配置されている。なお、図２４に示すようにインナ部１ｓのワイヤ接合部１ｊとアウタ部１ｔにはパラジウムめっき層１ａが形成されている。詳細には、インナ部１ｓは、互いに対向する主面及び裏面と、前記主面と前記裏面の間に位置する２つの側面を有しており、インナ部１ｓに形成されるパラジウムめっき層１ａは、インナ部１ｓの主面上で、かつ半導体チップ２と対向する先端部にのみ形成される。
また、ＱＦＮ２２においても、実施の形態１のＱＦＰ６と同様に、各リード１ｒのパラジウムめっき層１ａが形成された箇所以外の領域に、図１２に示すような純銅層１ｈを表面に有するめっき層（銅めっき層）１ｇが露出するように、ストライクめっき法により形成されている。したがって、図２４に示すように樹脂体３の内部において、銅のめっき層１ｇが樹脂体３と接合している。
なお、半導体チップ２は、例えば、シリコンによって形成され、タブ１ｑの支持面１ｐ上にダイボンド材８を介して固着されている。
また、ワイヤ４は、例えば、金（Ａｕ）線である。さらに、樹脂体３を形成する封止用樹脂は、例えば、熱硬化性のエポキシ系樹脂等である。
本実施の形態３のＱＦＮ２２は、外部接続用端子が樹脂体３の1辺に沿って２列に配置されているため、少なくともインナ部１ｓの先端を、半導体チップ２に近い位置に配置された外部接続用端子の位置まで引き出さなければならない。これは、ワイヤボンディング工程において、リード１ｒ側に接続されるワイヤの位置が樹脂体３の1辺に沿って1列になるように行うためである。これにより、本実施の形態３に示すようなＱＦＮ型の半導体装置の場合は、インナ部１ｓの長さが長いことから、樹脂とリード１ｒとの接触面積が大きくなるため、樹脂とリードフレームとの密着力を向上する必要がある。
そこで、本実施の形態３のＱＦＮ２２は、実施の形態１のＱＦＰ６と同様に、めっきの鉛（Ｐｂ）フリー化を図るものであり、各リード１ｒの外部に露出するアウタ部１ｔの表面には外装めっきとして鉛フリーめっき層の一例である鉛めっき層１ａが形成している。さらに、各リード１ｒの樹脂体３の内部に配置されるインナ部１ｓのチップ側端部付近のワイヤ接合部１ｊにも、同様にパラジウムめっき層１ａが形成している。
さらに、実施の形態１のＱＦＰ６と同様に、各リード１ｒのパラジウムめっき層１ａが形成された箇所以外の領域に、純銅層１ｈ（図１２参照）を表面に有するめっき層１ｇが露出して形成している。
これにより、実施の形態１のＱＦＰ６と同様の効果を得ることができる。すなわち、各リード１ｒのめっき層１ｇが露出している領域において、図１３に示すように酸化膜１ｕが、高密な状態となり、強い膜であるＣｕ２Ｏ層となって樹脂体３の樹脂との密着性を向上させることができる。このストライクめっき法により形成されためっき層１ｇが樹脂体３と接合していることで封止用樹脂とインナリード１ｂの密着性を向上させることができ、その結果、ＱＦＮ２２においてもその信頼性の向上を図ることができる。
なお、ＱＦＮ構造の半導体装置は、ＱＦＰ６に比べてリード１ｒと樹脂体３（封止用樹脂）の接触領域が少なく、かつリード１ｒが封止用樹脂に完全には包まれていないため、リード１ｒが樹脂体３から脱落し易い。しかしながら、本実施の形態３のＱＦＮ２２では、各リード１ｒのパラジウムめっき層１ａが形成された箇所以外の領域に、純銅層１ｈを表面に有するめっき層１ｇが露出するように、ストライクめっき法により形成されているため、リード１ｒと樹脂体３（封止用樹脂）の密着力を向上させることができ、したがって、リード１ｒの樹脂体３からの脱落を低減することができる。
なお、ＱＦＮ２２のリード１ｒのアウタ部１ｔに形成するＰｂフリーめっき層としては、パラジウムめっき層に限定されるものではなく、実施の形態２で説明した純錫（Ｓｎ）金属、錫−ビスマス（Ｓｎ−Ｂｉ）系金属または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系金属等からなる錫（Ｓｎ）系鉛（Ｐｂ）フリーめっき層であってもよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態３では、樹脂体３の裏面３ａの周縁部にリード１ｒのアウタ部１ｔが２列に千鳥配列で並んでいるＱＦＮ２２を取り上げて説明したが、リード１ｒは必ずしも２列に並んでいなくてもよく、周縁部に１列に並んでいるものであってもよい。
また、環境汚染問題対策として錫−鉛（Ｓｎ−Ｐｂ）共晶代替鉛フリー半田を用いた場合について説明したが、これに限定されるものではなく、２００℃以上の熱雰囲気中で処理を行う場合は、本発明を適用することで樹脂とリードフレームとの密着力を向上することができるので、樹脂とリードフレームの界面で生じる剥離の問題を抑制することが可能である。
また、前記実施の形態１及び２では、アウタリード１ｃが四角形状の樹脂体３の4辺から突出する、所謂、ＱＦＰについて説明したが、これに限定されるものではなく、樹脂体３の互いに対向する２辺からアウタリード１ｃが突出する、所謂、ＳＯＰ（Small Outline Package）型の半導体装置に適用しても効果的である。しかしながら、ＱＦＰ型の半導体装置の方が、ＳＯＰ型の半導体装置よりも樹脂体３で封止されるインナリード１ｂの数が多いため、ＱＦＰ型の半導体装置に本発明を適用するほうが効果的である。
本発明は、電子装置の鉛フリー化に好適である。
本発明の実施の形態１の半導体装置の一例であるＱＦＰの構造を示す断面図である。 図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるパターニング状態の一例を示す断面図及び部分平面図である。 図１に示すＱＦＰの組み立てに用いられるリードフレームの製造における短冊加工状態の一例を示す断面図及び平面図である。 図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＣｕストライクめっき形成状態の一例を示す断面図及び部分平面図である。 図１に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＰｄめっき形成状態の一例を示す断面図及び部分平面図である。 図５に示すリードフレームの製造におけるＰｄめっき形成前のフレームの裏面のマスキング状態の一例を示す部分平面図である。 図５に示すリードフレームの製造におけるＰｄめっき形成後のフレームの裏面のめっき形成状態の一例を示す部分平面図である。 図１に示すＱＦＰの組み立てにおけるワイヤボンディング完了までの製造プロセスの一例を示す平面図及び部分平面図である。 図１に示すＱＦＰの組み立てにおけるワイヤボンディング後の製造プロセスの一例を示す平面図、部分平面図及び側面図である。 図１に示すＱＦＰの組み立てにおけるワイヤボンディング完了までの詳細製造プロセスの一例を示す断面図である。 図１に示すＱＦＰの組み立てにおけるワイヤボンディング後の詳細製造プロセスの一例を示す断面図である。 本発明の実施の形態１の変形例の半導体装置であるＱＦＰの構造を示す部分断面図である。 図１に示すＱＦＰのＣｕストライクめっき上の酸化膜の構造の一例を示す部分断面図及び断面図である。 比較例のＱＦＰのインナリード上の酸化膜の構造を示す部分断面図及び断面図である。 本発明の実施の形態２の半導体装置の一例であるＱＦＰの構造を示す断面図である。 図１５に示すＱＦＰの組み立てに用いられるリードフレームの製造におけるＰｄめっき形成状態の一例を示す断面図及び部分平面図である。 図１６に示すリードフレームの製造におけるＰｄめっき形成前のフレームの裏面のマスキング状態の一例を示す部分平面図である。 図１６に示すリードフレームの製造におけるＰｄめっき形成後のフレームの裏面のめっき形成状態の一例を示す部分平面図である。 図１５に示すＱＦＰの組み立てにおけるダイボンディング完了までの製造プロセスの一例を示す平面図及び部分平面図である。 図１５に示すＱＦＰの組み立てにおけるワイヤボンディング〜樹脂モールド完了までの製造プロセスの一例を示す部分平面図である。 図１５に示すＱＦＰの組み立てにおけるアウタリードめっき形成及びリード切断・曲げ完了までの製造プロセスの一例を示す平面図、部分平面図及び側面図である。 本発明の実施の形態３の半導体装置の一例であるＱＦＮの構造を示す断面図である。 図２２に示すＱＦＮの裏面の構造を示す裏面図である。 図２２に示すＡ部の構造を拡大して示す部分拡大断面図である。
符号の説明
１ リードフレーム
１ａ Ｐｄめっき層
１ｂ インナリード（第１の部分）
１ｃ アウタリード（第２の部分）
１ｄ スリット
１ｅ 切断面
１ｆ 枠部
１ｇ ストライクめっき層
１ｈ 純Ｃｕ層
１ｉ ダムバー
１ｊ ワイヤ接合部
１ｍ Ｓｎ系Ｐｂフリーめっき層
１ｎ 吊りリード
１ｐ 支持面
１ｑ タブ
１ｒ リード
１ｓ インナ部（第１の部分）
１ｔ アウタ部（第２の部分）
１ｕ 酸化膜
１ｖ マスク
１ｗ パッケージ領域
１ｘ マスク
２ 半導体チップ
２ａ パッド（表面電極）
２ｂ 主面
２ｃ 裏面
３ 樹脂体
３ａ 裏面
３ｂ 側部
４ ワイヤ
５ 帯状金属材
６ ＱＦＰ（半導体装置）
７ ダイボンドステージ
８ ダイボンド材
１０ 前処理槽
１０ａ 処理液
１１ めっき槽
１１ａ めっき液
１２ 洗浄槽
１２ａ 洗浄液
１３ Ｐｄめっき槽
１３ａ Ｐｄめっき液
１４ キャピラリ
１５ａ ダイ
１５ｂ パンチ
１６ａ ダイ
１６ｂ パンチ
１７ レジン
１８ モールド金型
１８ａ 上型
１８ｂ 下型
１８ｃ キャビティ
１８ｄ 注入口
１９ ヒートステージ
２１ ＱＦＰ（半導体装置）
２２ ＱＦＮ（半導体装置）

Claims (28)

  1. チップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードと、
    前記チップ搭載部上に搭載された半導体チップと、
    前記半導体チップの複数の表面電極と前記複数のリードのそれぞれの第1の部分におけるワイヤ接合部をそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップ、前記第1の部分及び前記複数のワイヤを樹脂封止する樹脂体とを有し、
    前記複数のリードの表面上には、純銅層が形成され、
    前記ワイヤ接合部の最表面上には、パラジウムめっき層が形成され、
    前記ワイヤは、前記パラジウムめっき層を介して前記ワイヤ接合部に電気的に接続され、
    前記樹脂体の一部は、前記純銅層と接合していることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記チップ搭載部はチップ支持面を有し、前記チプ支持面の外形サイズは前記半導体チップの裏面より小さいことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、前記チップ支持面と前記半導体チップの裏面の間には前記純銅層が形成されており、前記半導体チップはダイボンド材を介して前記チップ搭載部上に搭載されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、前記複数のリードのそれぞれは前記第1の部分と一体に繋がり、かつ前記樹脂体から露出する第２の部分を有し、前記第２の部分の最表面上にはパラジウムめっき層が形成されていることを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、前記第1の部分は、互いに対向する主面及び裏面と、前記主面と前記裏面の間に位置する側面を有し、前記ワイヤ接合部は、前記第1の部分の主面上で、かつ前記半導体チップと対向する先端部であることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、前記ワイヤ接合部及び前記第２の部分のパラジウムめっき層において、パラジウム層の下にニッケル層が形成されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、前記ワイヤ接合部及び前記第２の部分のパラジウムめっき層において、パラジウム層の上に金層が形成されていることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、前記第２の部分に形成されたパラジウムめっき層の一部は、前記第１の部分に跨がって形成され、かつ前記樹脂体によって覆われていることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、前記純銅層は銅系金属で多層に形成され、かつ銅以外の不純物を含まない層であることを特徴とする半導体装置。
  10. 主面と前記主面に対向する裏面とを有する半導体チップと、
    前記半導体チップの裏面と接合する支持面を有し、前記支持面の外形サイズが前記半導体チップの裏面より小さなタブと、
    前記半導体チップの表面電極と接続する導電性のワイヤと、
    前記半導体チップの周囲に延在し、前記ワイヤが接合するワイヤ接合部にパラジウムめっき層が形成され、素材が銅合金によって形成された複数のインナリードと、
    前記半導体チップ、前記ワイヤ、及び前記複数のインナリードを樹脂封止する樹脂体と、
    前記インナリードと一体に繋がって前記樹脂体の側部から露出し、表面にパラジウムめっき層が形成された複数のアウタリードとを有し、
    前記樹脂体の内部において、前記複数のインナリードそれぞれの前記ワイヤ接合部以外の領域に、純銅層を表面に有するストライクめっき層が露出して形成され、前記ストライクめっき層が前記樹脂体と接合していることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置において、前記ワイヤ接合部及び前記アウタリードのパラジウムめっき層において、パラジウム層の下にニッケル層が形成されていることを特徴とする半導体装置。
  12. 請求項１０記載の半導体装置において、前記ワイヤ接合部及び前記アウタリードのパラジウムめっき層において、パラジウム層の上に金層が形成されていることを特徴とする半導体装置。
  13. 請求項１０記載の半導体装置において、前記アウタリードの表面に形成されたパラジウムめっき層の一部は、前記インナリードに跨がって形成され、かつ前記樹脂体によって覆われていることを特徴とする半導体装置。
  14. 請求項１０記載の半導体装置において、前記ストライクめっき層は銅系金属で多層に形成され、その最上層は前記純銅層であることを特徴とする半導体装置。
  15. 主面と前記主面に対向する裏面とを有する半導体チップと、
    前記半導体チップの裏面と接合する支持面を有し、前記支持面の外形サイズが前記半導体チップの裏面より小さなタブと、
    前記半導体チップの表面電極と接続する導電性のワイヤと、
    前記半導体チップ及び前記ワイヤを樹脂封止する樹脂体と、
    前記半導体チップの周囲に延在し、前記ワイヤが接合するワイヤ接合部にパラジウムめっき層が形成され、前記樹脂体の内部に配置される第１の部分と前記樹脂体から露出する第２の部分とをそれぞれに有し、前記第２の部分に錫系鉛フリーめっき層が形成され、素材が銅合金によって形成された複数のリードとを有し、
    前記樹脂体の内部において、前記複数のリードそれぞれの前記第１の部分における前記ワイヤ接合部以外の領域に、純銅層を表面に有するストライクめっき層が露出して形成され、前記ストライクめっき層が前記樹脂体と接合していることを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置において、前記錫系鉛フリーめっき層は、純錫金属、錫−ビスマス系金属または錫−銀−銅系金属の何れかであることを特徴とする半導体装置。
  17. 請求項１５記載の半導体装置において、前記第２の部分に形成された錫系鉛フリーめっき層の一部は、前記第１の部分に跨がって形成され、かつ前記樹脂体によって覆われていることを特徴とする半導体装置。
  18. 請求項１５記載の半導体装置において、前記ストライクめっき層は銅系金属で多層に形成され、その最上層は前記純銅層であることを特徴とする半導体装置。
  19. 主面と前記主面に対向する裏面とを有する半導体チップと、
    前記半導体チップの裏面と接合する支持面を有し、前記支持面の外形サイズが前記半導体チップの裏面より小さなタブと、
    前記半導体チップの表面電極と接続する導電性のワイヤと、
    前記半導体チップの周囲に延在し、前記ワイヤが接合するワイヤ接合部にパラジウムめっき層が形成され、素材が銅合金によって形成された複数のインナリードと、
    前記半導体チップ、前記ワイヤ、及び前記複数のインナリードを樹脂封止する樹脂体と、
    前記インナリードと一体に繋がって前記樹脂体の側部から露出し、表面に錫系鉛フリーめっき層が形成された複数のアウタリードとを有し、
    前記樹脂体の内部において、前記複数のインナリードそれぞれの前記ワイヤ接合部以外の領域に、純銅層を表面に有するストライクめっき層が露出して形成され、前記ストライクめっき層が前記樹脂体と接合していることを特徴とする半導体装置。
  20. 請求項１９記載の半導体装置において、前記錫系鉛フリーめっき層は、純錫金属、錫−ビスマス系金属または錫−銀−銅系金属の何れかであることを特徴とする半導体装置。
  21. 請求項１９記載の半導体装置において、前記アウタリードの表面に形成された錫系鉛フリーめっき層の一部は、前記インナリードに跨がって形成され、かつ前記樹脂体によって覆われていることを特徴とする半導体装置。
  22. 請求項１９記載の半導体装置において、前記ストライクめっき層は銅系金属で多層に形成され、その最上層は純銅層であることを特徴とする半導体装置。
  23. （ａ）搭載される半導体チップの裏面より支持面の外形サイズが小さなタブと前記タブの周囲に延在して配置された複数のリードとを有し、素材が銅合金によって形成されたリードフレームを準備する工程と、
    （ｂ）前記タブの支持面上に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの表面電極と前記リードのワイヤ接合部上に形成されたパラジウムめっき層とを導電性のワイヤによって電気的に接続する工程と、
    （ｄ）前記複数のリードそれぞれの一部及び前記ワイヤ接合部にパラジウムめっき層が形成され、前記一部及び前記ワイヤ接合部以外の領域に純銅層を表面に有するストライクめっき層が露出して形成された前記リードフレームに対して、前記タブ、前記半導体チップ及び前記ワイヤを樹脂封止して樹脂体を形成する工程とを有し、
    前記複数のリードそれぞれにおいて、前記ストライクめっき層が露出している第１の領域は前記樹脂体の内部で前記樹脂体に接合し、前記樹脂体から露出している第２の領域の表面にはパラジウムめっき層が形成されていることを特徴とする半導体装置の製造方法。
  24. 請求項２３記載の半導体装置の製造方法において、前記（ｃ）工程の前に、前記ストライクめっき層と前記ワイヤ接合部の前記パラジウムめっき層を形成することを特徴とする半導体装置の製造方法。
  25. 請求項２３記載の半導体装置の製造方法において、前記（ａ）工程で、予め前記複数のリードそれぞれの前記一部及び前記ワイヤ接合部に前記パラジウムめっき層が形成され、かつ前記一部及び前記ワイヤ接合部以外の領域に前記ストライクめっき層が露出して形成された前記リードフレームを準備することを特徴とする半導体装置の製造方法。
  26. （ａ）搭載される半導体チップの裏面より支持面の外形サイズが小さなタブと前記タブの周囲に延在して配置された複数のリードとを有し、素材が銅合金によって形成されたリードフレームを準備する工程と、
    （ｂ）前記タブの支持面上に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの表面電極と前記リードのワイヤ接合部上に形成されたパラジウムめっき層とを導電性のワイヤによって電気的に接続する工程と、
    （ｄ）前記複数のリードそれぞれの前記ワイヤ接合部にパラジウムめっき層が形成され、かつ前記ワイヤ接合部以外の領域に純銅層を表面に有するストライクめっき層が露出して形成された前記リードフレームに対して、前記タブ、前記半導体チップ及び前記ワイヤを樹脂封止して樹脂体を形成する工程と、
    （ｅ）前記複数のリードそれぞれの前記樹脂体から露出する第２の領域に錫系鉛フリーめっき層を形成する工程とを有し、
    前記複数のリードそれぞれにおいて、前記ストライクめっき層が露出している第１の領域は前記樹脂体の内部で前記樹脂体に接合し、前記樹脂体から露出している前記第２の領域の表面には錫系鉛フリーめっき層が形成されていることを特徴とする半導体装置の製造方法。
  27. 請求項２６記載の半導体装置の製造方法において、前記（ｃ）工程の前に、前記ストライクめっき層と前記ワイヤ接合部の前記パラジウムめっき層を形成することを特徴とする半導体装置の製造方法。
  28. 請求項２６記載の半導体装置の製造方法において、前記（ａ）工程で、予め前記複数のリードそれぞれの前記ワイヤ接合部に前記パラジウムめっき層が形成され、さらに前記ワイヤ接合部以外の領域に前記ストライクめっき層が露出して形成された前記リードフレームを準備することを特徴とする半導体装置の製造方法。
JP2006279759A 2006-10-13 2006-10-13 半導体装置及びその製造方法 Pending JP2008098478A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006279759A JP2008098478A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法
TW096133724A TW200832658A (en) 2006-10-13 2007-09-10 Semiconductor device and manufacturing method of the same
US11/858,880 US20080087996A1 (en) 2006-10-13 2007-09-20 Semiconductor device and manufacturing method of the same
CNA2007101615408A CN101162712A (zh) 2006-10-13 2007-09-29 半导体装置及其制造方法
KR1020070102944A KR20080034081A (ko) 2006-10-13 2007-10-12 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006279759A JP2008098478A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008098478A true JP2008098478A (ja) 2008-04-24

Family

ID=39297596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279759A Pending JP2008098478A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20080087996A1 (ja)
JP (1) JP2008098478A (ja)
KR (1) KR20080034081A (ja)
CN (1) CN101162712A (ja)
TW (1) TW200832658A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140102137A (ko) * 2013-02-13 2014-08-21 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2017028152A (ja) * 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
WO2023218931A1 (ja) * 2022-05-13 2023-11-16 パナソニックＩｐマネジメント株式会社 固体電解コンデンサおよび固体電解コンデンサの製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP2010103206A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
TWI393275B (zh) 2009-02-04 2013-04-11 Everlight Electronics Co Ltd 發光二極體封裝體及其製造方法
CN101800271B (zh) * 2009-02-10 2012-01-18 亿光电子工业股份有限公司 发光二极管封装体及其制造方法
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP5178648B2 (ja) * 2009-06-30 2013-04-10 キヤノン株式会社 パッケージの製造方法、及び半導体装置
JP5341679B2 (ja) * 2009-08-31 2013-11-13 株式会社日立製作所 半導体装置
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102208355B (zh) * 2010-03-31 2013-04-17 矽品精密工业股份有限公司 四方平面无导脚半导体封装件及其制造方法
US9437783B2 (en) 2012-05-08 2016-09-06 Cree, Inc. Light emitting diode (LED) contact structures and process for fabricating the same
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
IT201600086321A1 (it) * 2016-08-19 2018-02-19 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
CN106548949A (zh) * 2016-11-03 2017-03-29 东莞市国正精密电子科技有限公司 基于led生产工艺的ic封装方法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US20190252256A1 (en) * 2018-02-14 2019-08-15 Nxp B.V. Non-leaded device singulation
JP6819632B2 (ja) * 2018-03-01 2021-01-27 株式会社村田製作所 表面実装インダクタ
CN110265376A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US10763195B2 (en) * 2018-03-23 2020-09-01 Stmicroelectronics S.R.L. Leadframe package using selectively pre-plated leadframe
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003068965A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140102137A (ko) * 2013-02-13 2014-08-21 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
KR102139034B1 (ko) 2013-02-13 2020-07-29 에이블릭 가부시키가이샤 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2017028152A (ja) * 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
WO2023218931A1 (ja) * 2022-05-13 2023-11-16 パナソニックＩｐマネジメント株式会社 固体電解コンデンサおよび固体電解コンデンサの製造方法

Also Published As

Publication number Publication date
KR20080034081A (ko) 2008-04-18
TW200832658A (en) 2008-08-01
CN101162712A (zh) 2008-04-16
US20080087996A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP2008098478A (ja) 半導体装置及びその製造方法
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US7541667B2 (en) Semiconductor device and method of manufacturing the same
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US20030011048A1 (en) Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
US6838757B2 (en) Preplating of semiconductor small outline no-lead leadframes
US20040183166A1 (en) Preplated leadframe without precious metal
JP4012527B2 (ja) 電子部品の製造方法
JP2006352175A (ja) 半導体集積回路装置
KR20070015164A (ko) 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법
JPH0216761A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JP4668729B2 (ja) 半導体装置の製造方法
JPS6347343B2 (ja)
JPH01106454A (ja) 樹脂封止型半導体装置
JP2005286355A (ja) 半導体装置
JP2005108945A (ja) 回路モジュールおよびその製造方法