JP3540249B2 - 半導体デバイスパッケージの外部リードを外部電極に接続する方法 - Google Patents

半導体デバイスパッケージの外部リードを外部電極に接続する方法 Download PDF

Info

Publication number
JP3540249B2
JP3540249B2 JP2000171726A JP2000171726A JP3540249B2 JP 3540249 B2 JP3540249 B2 JP 3540249B2 JP 2000171726 A JP2000171726 A JP 2000171726A JP 2000171726 A JP2000171726 A JP 2000171726A JP 3540249 B2 JP3540249 B2 JP 3540249B2
Authority
JP
Japan
Prior art keywords
lead
external
external lead
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000171726A
Other languages
English (en)
Other versions
JP2001352028A (ja
Inventor
将志 小川
浩司 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000171726A priority Critical patent/JP3540249B2/ja
Publication of JP2001352028A publication Critical patent/JP2001352028A/ja
Application granted granted Critical
Publication of JP3540249B2 publication Critical patent/JP3540249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体デバイスチップを含む半導体デバイスパッケージの外部リードを外部電極に接続する方法に関し、特に、鉄とニッケルを主要成分として含む外部リードをはんだを介して外部電極へ強固に接続する方法に関するものである。
【0002】
【従来の技術】
一般に、半導体デバイスチップは、外部回路への電気的接続を可能にするためにリードフレーム上に装着されるとともに、樹脂モールドなどによって外界から保護される。ところで、半導体デバイスチップにおける回路の集積度の増大に伴って、リードフレームに含まれる端子数も増大させて高密度化させる必要がある。また、半導体デバイスチップの高出力化や大型化に伴って、その動作電流の増大による発熱量も増大し、リードフレームの熱膨張による影響が問題となる場合もある。
【0003】
このような事情から、半導体デバイスパッケージの接続端子として用いられるリードフレームにおいては、打ち抜き成形性、低熱膨張率、硬度などの諸特性の観点から、一般に鉄ニッケル合金が用いられることが多い。この場合に、鉄ニッケル合金とSn−Pbはんだとのぬれ性を確保するために、リードフレームの外部リードのうちで少なくとも外部電極に接続される外部リード接続領域には、一般にSn−Pbはんだめっきが施されている。
【0004】
他方、近年ではPb汚染による環境問題の観点から、リードフレームの外部リードを無鉛はんだを用いて外部電極に接続する方法が検討されている。
【0005】
【発明が解決しようとする課題】
無鉛はんだとしては、種々の合金系が提案されているが、比較的低い融点と比較的良好なはんだ付け性を有するSn−Ag−Bi系およびSn−Ag−Bi−Cu系のはんだが注目されている。
【0006】
しかしながら、半導体デバイスパッケージのリードフレームが鉄ニッケル合金からなる場合において、上記のような無鉛はんだを用いて鉄ニッケル合金の外部リードを外部電極に接続した場合に、以下のような問題が生じることを本発明者たちが見出した。
【0007】
すなわち、本発明者たちは、鉄ニッケル合金の外部リードを有するQFP(quad flat package)型パッケージをプリント基板のような誘電体基板上の外部電極へBi含有無鉛はんだを用いて接続した後に温度サイクル試験を行なったところ、鉄ニッケル合金とその無鉛はんだとの界面で急激な接合強度の低下が発生するという問題のあることを見出したのである。
【0008】
したがって、本発明者たちが見出したこのような知見に鑑み、本発明は、半導体デバイスパッケージの外部リードが鉄ニッケル合金からなる場合であっても、その外部リードと外部電極との間のはんだによる接合力が温度サイクルによって低下することを抑制し得る接続方法を提供することを目的としている。
【0009】
【課題を解決するための手段】
本発明による半導体デバイスパッケージの外部リードを外部電極に接続する方法においては、その外部リードが鉄とニッケルを主要成分として含む合金からなっており、外部リードのうちで少なくとも外部電極に接続される外部リード接続領域はSn−Pbはんだめっき層を有し、半導体デバイスパッケージの状態において少なくとも外部リード接続領域におけるSn−Pbはんだめっき層の接合性をそのリフローによる加熱処理によって向上させ、その後に外部リード接続領域を外部電極へ付加的なBi含有無鉛はんだによって接続することを特徴としている。
【0011】
また、外部リードが有するはんだめっき層は、電気めっきによって好ましく付与され得る。
【0012】
さらに、外部リード接続領域を外部電極に接続するための付加的なはんだは、Biを含む無鉛はんだであることが好ましい。
【0013】
さらに、外部電極に対する外部リード接続領域の接続は、付加的なはんだのリフローによって好ましく行なわれ得る。
【0014】
さらに、少なくとも外部リード接続領域におけるSn−Pbはんだめっき層の接合性をそのリフローによる加熱処理で向上させた後に、少なくともその外部リード接続領域が無鉛はんだで被覆されることが好ましい
【0015】
【発明の実施の形態】
(実施例1)
図1は本発明の実施例1による接続方法において一例として用いられるQFP型パッケージを示す模式的な上面図であり、図2はそのパッケージにおける外部リードの構造を説明するための模式的な断面図である。なお、本願の各図において、長さや幅などの寸法関係は、図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表わしてはいない。
【0016】
図1と図2に示されているようなQFP型パッケージでは、樹脂モールド領域2内において半導体デバイスチップが鉄ニッケル合金のリードフレーム7の中央部上に装着されている。このようなQFP型パッケージは、たとえば以下のようにして形成されて、外部電極へ無鉛はんだで接続され得る。
【0017】
(1) まず、鉄ニッケル合金のリードフレームがパンチプレスなどの打ち抜きによって形成される。
【0018】
(2) 得られたリードフレームのダイボンド領域(領域2内)にAgめっきが施される。
【0019】
(3) そのダイボンド領域において、たとえばインジウム合金を用いて半導体デバイスチップが接合される。
【0020】
(4) 半導体デバイスチップに形成されている電極パッドとリードフレームの内部リードとがAuまたはAlのワイヤを用いたワイヤボンディングによって接続される。
【0021】
(5) これらの半導体チップ、ボンディングワイヤ、およびリードフレームの内部リードを保護するために、たとえばトランスファモールドなどの方法によって樹脂パッケージ2が形成される。
【0022】
(6) リードフレームの外部リード部にSn−Pbはんだ合金層が電気めっきによって形成される。
【0023】
(7) 一連のリードフレームから各半導体チップごとのパッケージとして分離するように、外部リード部の周縁に沿ってパッケージを打ち抜いた後に、各外部リードが図2に示されているようなガルウィング(カモメの翼)の形状に成形される。
【0024】
(8) 以後、本発明の特徴として、各外部リードにフラックスが塗布される。
【0025】
(9) たとえばリフロー炉を用いた加熱処理によって、Sn−Pb合金の金属拡散層8が鉄ニッケル合金の外部リード1の表面に形成される(図2参照)。
【0026】
以上のようにして得られた図2に示されているようなQFP型パッケージの外部リードを外部電極へ無鉛はんだを用いて接続した場合の温度サイクル試験が、図3に図解されているような方法によって行なわれた。
【0027】
図3においては、プリント基板5上に外部電極としてのランド6が形成されている。ランド6上には、無鉛はんだの一例としてSn−3.0Ag−3.0Bi−0.7Cuのクリームはんだ(ペースト状はんだ)4が塗布された。QFP型パッケージのリードフレーム7の外部リード接続領域をランド6上に載置し、クリームはんだのリフローによって接合が行なわれた。このような無鉛はんだ4による接合に対して、−40℃で30分間保持しかつその後に125℃で30分間保持することを1サイクルとする温度サイクル試験が行なわれた。
【0028】
その後、図3に示されているように直径120μmのピアノ線3がリードフレーム7の外部リードの1つに引っかけられ、矢印で示されているようにその外部リードがランド6から引き剥がされやすい方向に引張られた。そして、無鉛はんだ4による接続が破断するときの荷重(N)が測定された。この際に用いられた引張試験器は島津製作所製のオートグラフAG−1000Bであり、引張速度は3mm/minに設定された。このような実施例1における温度サイクル後の引張試験の結果が、表1において比較例によるQFP型パッケージとの比較において示されている。
【0029】
【表1】
Figure 0003540249
【0030】
なお、この試験において実際に用いられたパッケージの外部リードは200μmの幅を有していて、0.4mmのピッチで配列されていた。また、実施例1の試験と比較例の試験とにおいて、実施例1では外部リードのSn−Pbめっき層が大気中でピーク温度240℃のもとでリフローされたのに対して、比較例ではそのようなリフローが施されなかったことのみにおいて異なっていた。
【0031】
表1から明らかなように、比較例のQFP型パッケージにおいては温度サイクル試験のサイクル数の増大とともに外部リードの接続強度が急激に低下していることがわかる。他方、実施例1によるパッケージにおける外部リードの接続強度は、温度サイクル数が増大してもその接続強度の低下割合が小さくて安定であることがわかる。特に、温度サイクルが1000サイクル以上においては、実施例1によるパッケージの外部リードの接続強度は、比較例のものに比べて2倍以上の引張強度を有していることがわかる。
【0032】
以上のように、本発明に従って半導体デバイスパッケージの外部リードの表面上のSn−Pbめっき層をリフローさせて金属拡散層8を形成することによって、その外部リードを外部電極に無鉛はんだを用いて接続した場合にも温度サイクルによる強度低下を抑制し得ることがわかる。
【0033】
(実施例2)
図4は、本発明の実施例2による外部リードの接続方法を説明するための模式的な断面図である。図4の半導体デバイスパッケージにおける鉄ニッケル合金外部リード1の表面には、実施例1の場合と同様にSn−Pb合金の金属拡散層8が形成されている。しかし、図4における外部リードにおいては、その金属拡散層8が、さらに無鉛はんだ層9によって被覆されている。このような無鉛はんだ層9は、めっきによって好ましく形成され得る。
【0034】
図4に示されているような外部リードを有する半導体デバイスパッケージを用いれば、実施例1の場合と同様に外部電極に対して無鉛はんだを用いてリードを強固に接続し得るのみならず、Sn−Pb合金の金属拡散層8が直接的に外界に露出されることがない。したがって、図4に示されているような半導体デバイスパッケージを含む電子機器が廃棄された場合にも、酸性雨などの影響によって鉛イオンが外部リードから外部環境に流出することを防止し得る。
【0035】
なお、上述の実施例ではQFP型パッケージを例にして説明されたが、本発明はSOJ(small outline j lead)型やDIP(dual inline package)型のパッケージなどに対しても同様に適用し得ることは言うまでもない。また、上述の実施例では外部リード部の全面にわたってSn−Pbはんだの金属拡散層を形成する場合が説明されたが、そのような金属拡散層は少なくとも外部リードが外部電極に接続される外部リード接続領域に形成されれば十分であることも言うまでもない。
【0036】
【発明の効果】
以上のように、本発明によれば、半導体デバイスパッケージに用いられる鉄ニッケル合金外部リードをBi含有無鉛はんだを介して外部電極へ強固に接続することができ、温度サイクルに対する良好な信頼性を確保することができる。
【0037】
また、Sn−Pb合金の金属拡散層を有する外部リード表面を無鉛はんだで被覆することにより、そのような外部リードを有する半導体デバイスパッケージが廃棄された場合においても、鉛イオンの流出を防止して環境汚染を防ぐことができる。
【図面の簡単な説明】
【図1】本発明による接続方法が適用され得るQFP型パッケージを示す模式的な上面図である。
【図2】図1のQFP型パッケージにおける外部リードの構造を示す模式的な断面図である。
【図3】図2に示された外部リードが無鉛はんだを介して外部電極に接続された場合の温度サイクル後における接合強度を測定する引張試験方法を示す模式的な断面図である。
【図4】本発明の実施例2による接続方法において用いられ得るQFP型パッケージにおける外部リードの構造を示す模式的な断面図である。
【符号の説明】
1 鉄ニッケル合金リード、2 樹脂モールド領域、3 ピアノ線、4 無鉛はんだ、5 プリント基板、6 外部電極としてのランド、7 リードフレーム、8 金属拡散層、9 無鉛はんだ層。

Claims (4)

  1. 半導体デバイスパッケージの外部リードを外部電極に接続する方法であって、
    前記外部リードは鉄とニッケルを主要成分として含む合金からなっており、
    前記外部リードのうちで少なくとも前記外部電極に接続される外部リード接続領域はSn−Pbはんだめっき層を有し、
    半導体デバイスパッケージの状態において、少なくとも前記外部リード接続領域における前記Sn−Pbはんだめっき層の接合性をそのリフローによる加熱処理によって向上させ、
    その後に前記外部リード接続領域を前記外部電極へ付加的なBi含有無鉛はんだによって接続することを特徴とする接続方法。
  2. 前記外部リードが有する前記Sn−Pbはんだめっき層は電気めっきによって付与されたものであることを特徴とする請求項1に記載の接続方法。
  3. 前記外部電極に対する前記外部リード接続領域の接続は前記付加的なBi含有無鉛はんだのリフローによって行なわれることを特徴とする請求項1または2に記載の接続方法。
  4. 少なくとも前記外部リード接続領域における前記Sn−Pbはんだめっき層の接合性を前記リフローによる加熱処理で向上させた後に、少なくとも前記外部リード接続領域を無鉛はんだで被覆することを特徴とする請求項1からのいずれかの項に記載の接続方法。
JP2000171726A 2000-06-08 2000-06-08 半導体デバイスパッケージの外部リードを外部電極に接続する方法 Expired - Fee Related JP3540249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000171726A JP3540249B2 (ja) 2000-06-08 2000-06-08 半導体デバイスパッケージの外部リードを外部電極に接続する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171726A JP3540249B2 (ja) 2000-06-08 2000-06-08 半導体デバイスパッケージの外部リードを外部電極に接続する方法

Publications (2)

Publication Number Publication Date
JP2001352028A JP2001352028A (ja) 2001-12-21
JP3540249B2 true JP3540249B2 (ja) 2004-07-07

Family

ID=18674241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171726A Expired - Fee Related JP3540249B2 (ja) 2000-06-08 2000-06-08 半導体デバイスパッケージの外部リードを外部電極に接続する方法

Country Status (1)

Country Link
JP (1) JP3540249B2 (ja)

Also Published As

Publication number Publication date
JP2001352028A (ja) 2001-12-21

Similar Documents

Publication Publication Date Title
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP2009060101A (ja) 電子機器
KR20030078854A (ko) 반도체 장치
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
WO2006052481A2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP2009054690A (ja) リードフレーム構造体
US8399996B2 (en) Chip carrier
US20240047439A1 (en) Batch Soldering of Different Elements in Power Module
JP3169781B2 (ja) 半導体装置用のリードフレーム
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
CN112786469A (zh) 批量扩散焊接和通过批量扩散焊接生产的电子器件
JPH1093004A (ja) 電子部品およびその製造方法
JP2019188456A (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP2797846B2 (ja) 樹脂封止型半導体装置のCu合金製リードフレーム材
JP3446829B2 (ja) 半導体装置
EP3951842A2 (en) Pre-plating of solder layer on solderable elements for diffusion soldering, corresponding circuit carrier and corresponding method of soldering electronic components
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
CN111933606B (zh) 集成电路装置及其封装方法
US11227820B2 (en) Through hole side wettable flank
JPH11103164A (ja) 半田材料並びにプリント配線板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20031216

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040216

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040316

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20040324

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees