JP3169781B2 - 半導体装置用のリードフレーム - Google Patents

半導体装置用のリードフレーム

Info

Publication number
JP3169781B2
JP3169781B2 JP00241195A JP241195A JP3169781B2 JP 3169781 B2 JP3169781 B2 JP 3169781B2 JP 00241195 A JP00241195 A JP 00241195A JP 241195 A JP241195 A JP 241195A JP 3169781 B2 JP3169781 B2 JP 3169781B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor device
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00241195A
Other languages
English (en)
Other versions
JPH07263611A (ja
Inventor
永 議 辛
京 燮 金
旻 彬 任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH07263611A publication Critical patent/JPH07263611A/ja
Application granted granted Critical
Publication of JP3169781B2 publication Critical patent/JP3169781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置用のリードフ
レームに関するもので、より詳細には、リードフレーム
の外部リードとプリント配線板のランドの熱膨張係数差
異によるはんだ接合部分のクラックを防止することがで
きる半導体装置用のリードフレームに関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高集積化、メモリ容
量増大、信号処理の高速化、消費電力の増大、多機能化
及び高密度実装が加速的に要求される趨勢にあり、半導
体パッケージの重要性が増している。
【０００３】即ち、半導体装置の高集積化及びメモリ容
量の増大等により、入出力端子の数が増加するようにな
って、半導体装置の外部回路との接続のためのリードの
数が増加するようになってリードは微細ピッチ化されて
いる。
【０００４】それと合わせて、最近の実装技術の傾向
は、ＤＩＰ(dual in-line package)が実装される貫通ホ
ールタイプから、図２に示すように、ＳＯＰ(small out
linepackage)及びＱＦＰ(quad flat package) のかも
め翼形リード(gull wing lead)やＳＯＪ(small out-lin
e J-bend package) 及びＰＬＣＣ(plastic leaded chip
carrier) のＪ形リードのような表面実装技術ＳＭＴ(su
rface mount technology)タイプへと発展している。
【０００５】通常の半導体装置は、回路パターンが集積
化されたダイをニッケル−鉄を主成分とするリードフレ
ームのダイパッド上に付着させ、このダイのボンディン
グパッドとリードフレームの内部リードとの間をボンデ
ィングワイヤによって接続させた後に、前記ダイとボン
ディングワイヤによって連結された内部リードをＥＭＣ
(Epoxy Molding Compound)のような絶縁性の成形体によ
って封止し、前記リードフレームの外部リードのみ露出
させた半導体パッケージから構成される。
【０００６】このような半導体パッケージにおいては、
銅を主成分とするプリント配線板（ＰＷＢ）上のランド
ないしハイブリッド集積回路上の電極パッドに、はんだ
ペーストを利用してリードフレームの外部リードがはん
だ付けされる。
【０００７】前記リードフレームの金属は主にニッケル
−鉄合金を主成分としているが、その理由は、この合金
が、銅よりは電気伝導性や熱伝導率が落ちるが、機械的
な強度が銅より高く、また湿気や酸等に対する耐腐蝕性
が良好であり、パッケージ樹脂およびボンディングワイ
ヤとの接着性が良好であるためである。
【０００８】高密度及び軽薄短小化を追及するマルチチ
ップモジュールやハイブリッド半導体装置においては、
このようにニッケル−鉄を主成分とする金属からなるリ
ードフレームを使用した半導体パッケージをプリント配
線板上表面に実装させた状態から高温テスト、温度変化
の反復テスト等の信頼性のテストを受けるようになる。
【０００９】しかし、このような場合に、プリント配線
板のランド１１とリードフレームの外部リード１２との
間のはんだ接合部分１４には銅とニッケル−鉄合金の熱
膨脹係数の差によってせん断応力によるストレスが発生
されてしまい、はんだ接合部分にクラックが発生する恐
れがある。ちなみに、通常、リードフレームの材料であ
るニッケル−鉄合金の熱膨脹係数は４×１０-6／℃、プ
リント配線板上のランドのそれは１６×１０-6／℃、プ
リント配線板のそれは１５〜１７×１０-6／℃である。
【００１０】特に、前記信頼性テスト中の温度変化の反
復テストの場合には累積ストレスによる変形率が多変的
であるので、その接合面積が比較的大面積の場合には問
題視されていなかったことが、パッケージの微細ピッチ
化、軽薄縮小化の趨勢によってその接合面積が小面積に
なることによって、信頼性の問題が大幅に抬頭された実
状である。
【００１１】
【発明が解決しようとする課題】本発明の目的は、この
ような従来技術の問題点を解決するためになされたもの
で、リードフレームの外部リードとプリント配線板のラ
ンドとの熱膨張係数差異によるはんだ接合部分のクラッ
クを防止し信頼性を高めることができる半導体装置用の
リードフレームを提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体ダイを搭載するためのダイパッド
と、前記半導体ダイのボンディングパッドとボンディン
グワイヤによって電気的に接続される内部リードと、プ
リント配線板に電気的に接続される外部リードとを備
え、前記内部リード及びダイパッドがモールド樹脂によ
り封止されている半導体装置用のリードフレームにおい
て、前記リードフレームは前記プリント配線板のランド
の金属と熱膨張の係数が同等な金属からなり、前記ダイ
パッド及び内部リードの表面にはモールド樹脂及びボン
ディングワイヤとの接着性が良好な金属のクラッド層が
形成されており、前記クラッド層は１８０℃以下の融点
をもつ錫ろう合金よりなることを特徴とする。
【００１３】錫ろう合金のクラッド層の厚さは、リード
フレームの厚さの１０〜４０％程度であることが望まし
い。また、前記リードフレームを構成する金属は銅であ
ることが好ましい。
【００１４】
【作用】上記構成を有する本発明のリードフレームによ
れば、プリント配線板と外部リードの熱膨脹係数が同等
であるので、その外部リードとプリント配線板のランド
との間のはんだ接合部分のクラックを防止することがで
き、その表面実装の信頼性を向上させることができる。
【００１５】
【実施例】以下、添付図面を参照して本発明の実施例を
詳細に説明する。
【００１６】図１は本発明によるリードフレームを使用
する半導体パッケージの断面構造を示すものである。こ
の半導体パッケージはモールド樹脂２０内に半導体ダイ
２２、ボンディングワイヤ２３、リードフレーム３０の
ダイパッド２４及び内部リード２６を封止している。前
記モールド樹脂２０の外部には前記リードフレーム３０
の外部リード２８が露出されている。ここで、前記内部
リード２６はモールド樹脂２０によって封止されたリー
ドフレーム３０のリード部分であり、前記外部リード２
８はリードフレーム３０のリードの中のモールド樹脂２
０の外部に露出された部分である。
【００１７】前記リードフレーム３０の中の外部リード
２８を除外した内部リード２６とダイパッド２４の表面
には、錫ろう合金からなるクラッド層２７が形成されて
いる。
【００１８】前記クラッド層２７を形成するのに利用さ
れる錫ろう合金として１８０℃以下の低融点をもつもの
を使用することができる。また、クラッド層２７は、銅
からなるリードフレーム３０のモールド樹脂２０との接
着部分に熱圧着の方式によって被覆される。このクラッ
ド層２７の厚さは銅よりなるリードフレーム３０の厚さ
の１０〜４０％にする。
【００１９】前記リードフレーム３０をモールドするの
に使用されるモールド樹脂２０の種類は特に限定される
ものでなく、当業界で周知のものを選択して使用するこ
とができる。
【００２０】このように構成されている本実施例による
リードフレーム３０において、外部リード２８は、プリ
ント配線板のランドとの熱膨張係数が同一な銅系列の金
属であるため、はんだ接合部分の熱膨張によるストレス
の発生を除去し、はんだ接合部分のクラック発生を防止
することができる。また、モールド樹脂２０の内部に封
止されるリードフレーム３０の内部リード２６とダイパ
ッド２４上にはモールド樹脂２０との熱膨張係数の差異
を緩衝させ、その接着力の向上を図るために錫ろう合金
のクラッド層２７が形成されているため、クラッド層２
７が形成されていないリードフレーム３０のモールド形
成時に発生する問題、即ち、リードフレーム３０を成す
銅の表面に形成される酸化膜によってリードフレーム３
０とモールド樹脂２０の密着性が弱くなって、これらの
密着部位の界面に沿って水分や汚染物がパッケージ内に
吸湿されるとか浸透する問題を防止することができる。
【００２１】特に、外部リードの露出による腐蝕は憂慮
されているが、マルチチップモジュールやハイブリッド
装置は表面の実装後に樹脂によって被覆されているの
で、腐蝕等による問題は信頼性にほとんど影響を及ぼさ
ない。したがって、本発明のリードフレームはマルチチ
ップモジュールやハイブリッド装置等の高密度の実装を
要する半導体装置に適合する。
【００２２】なお、上記実施例においてはリードフレー
ム３０の封止された部分のその両面に全てに錫ろう合金
のクラッド層２７が形成される例を述べているが、リー
ドフレーム３０の上面のみにクラッド層２７が形成され
ることも本発明の技術的な思想と範囲に含まれるもので
あることに注意すべきである。
【００２３】
【発明の効果】以上、説明したように、本発明に係るリ
ードフレームは、プリント配線板のワイヤの金属と熱膨
脹の係数が同等な金属からなるため、その外部リードと
ダイパッドとの間の熱膨脹係数の差異によるはんだ接合
部分のクラック発生を防止でき、また、モールド樹脂の
内部においてはモールド樹脂に封止されるリードフレー
ムの部分の表面に特定金属のクラッド層を形成すること
によりこれらの部分と樹脂との接着力を向上させ、リー
ドフレームとモールド樹脂との熱膨脹係数の差異を減少
させ、ヒールブレーク(heel brake)、パッケージラミネ
ーション剥離(de-lamination) 、クラック等の不良を防
止でき、半導体装置の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例によるリードフレームを含む半
導体パッケージの断面構造を示す図である。
【図２】従来のかもめ翼形リード及びＪ形リードとプリ
ント配線板のランドとのはんだ接合部分の状態を示す図
である。
【符号の説明】
２０ モールド樹脂 ２２ 半導体ダイ ２３ ボンディングワイヤ ２４ ダイパッド ２６ 内部リード ２７ クラッド層 ２８ 外部リード ３０ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 任 旻 彬 大韓民国忠清南道天安市多可洞384−29 (56)参考文献 特開 平４−51554（ＪＰ，Ａ) 特開 平３−204991（ＪＰ，Ａ) 特開 平３−230509（ＪＰ，Ａ) 特開 平２−231751（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ダイを搭載するためのダイパッド
    と、前記半導体ダイのボンディングパッドとボンディン
    グワイヤによって電気的に接続される内部リードと、プ
    リント配線板に電気的に接続される外部リードとを備
    え、前記内部リード及びダイパッドがモールド樹脂によ
    り封止されている半導体装置用のリードフレームにおい
    て、 前記リードフレームは前記プリント配線板のランドの金
    属と熱膨張の係数が同等な金属からなり、前記ダイパッ
    ド及び内部リードの表面にはモールド樹脂及びボンディ
    ングワイヤとの接着性が良好な金属のクラッド層が形成
    されており、前記クラッド層は１８０℃以下の融点をも
    つ錫ろう合金よりなることを特徴とする半導体装置用の
    リードフレーム。
  2. 【請求項２】 前記錫ろう合金のクラッド層の厚さはリ
    ードフレームの厚さの１０〜４０％程度であることを特
    徴とする請求項１記載のリードフレーム。
  3. 【請求項３】 前記リードフレームを構成する金属は銅
    であることを特徴とする請求項１記載のリードフレー
    ム。
JP00241195A 1994-01-13 1995-01-11 半導体装置用のリードフレーム Expired - Fee Related JP3169781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-516 1994-01-13
KR94000516A KR970011623B1 (en) 1994-01-13 1994-01-13 Lead frame of semiconductor package

Publications (2)

Publication Number Publication Date
JPH07263611A JPH07263611A (ja) 1995-10-13
JP3169781B2 true JP3169781B2 (ja) 2001-05-28

Family

ID=19375603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00241195A Expired - Fee Related JP3169781B2 (ja) 1994-01-13 1995-01-11 半導体装置用のリードフレーム

Country Status (5)

Country Link
US (1) US5844305A (ja)
JP (1) JP3169781B2 (ja)
KR (1) KR970011623B1 (ja)
CN (1) CN1129184C (ja)
GB (1) GB2285883B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646971B1 (de) 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
JP2001518692A (ja) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US7181438B1 (en) 1999-07-21 2007-02-20 Alberti Anemometer, Llc Database access system
US6868525B1 (en) 2000-02-01 2005-03-15 Alberti Anemometer Llc Computer graphic display visualization system and method
US6798078B2 (en) * 2000-12-14 2004-09-28 Yamaha Hatsudoki Kabushiki Kaisha Power control device with semiconductor chips mounted on a substrate
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
TW200631111A (en) * 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
TWI380380B (en) * 2005-06-13 2012-12-21 Panasonic Corp Semiconductor device bonding apparatus and method for bonding semiconductor device using the same
JP4768384B2 (ja) 2005-09-29 2011-09-07 株式会社東芝 光伝送路保持部材及び光モジュール
US7814040B1 (en) 2006-01-31 2010-10-12 The Research Foundation Of State University Of New York System and method for image annotation and multi-modal image retrieval using probabilistic semantic models
WO2009038822A2 (en) * 2007-05-25 2009-03-26 The Research Foundation Of State University Of New York Spectral clustering for multi-type relational data
US9899282B2 (en) * 2015-07-24 2018-02-20 Infineon Technologies Americas Corp. Robust high performance semiconductor package
JP2017032875A (ja) * 2015-08-04 2017-02-09 株式会社フジクラ 光学装置
JP2021067625A (ja) * 2019-10-28 2021-04-30 セイコーエプソン株式会社 慣性計測装置、電子機器及び移動体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001546A (en) * 1983-07-27 1991-03-19 Olin Corporation Clad metal lead frame substrates
JPS60218863A (ja) * 1984-04-13 1985-11-01 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
JPH02231751A (ja) * 1989-03-03 1990-09-13 Sumitomo Special Metals Co Ltd リードフレーム用材料
EP0425691A4 (en) * 1989-05-01 1993-03-31 Sumitomo Electric Industries, Ltd. Lead frame for semiconductor devices
KR920000127A (ko) * 1990-02-26 1992-01-10 미다 가쓰시게 반도체 패키지와 그것을 위한 리드프레임
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
JPH0451554A (ja) * 1990-06-19 1992-02-20 Fujitsu Ltd リードフレーム
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length

Also Published As

Publication number Publication date
JPH07263611A (ja) 1995-10-13
GB2285883A (en) 1995-07-26
GB9500411D0 (en) 1995-03-01
CN1113608A (zh) 1995-12-20
CN1129184C (zh) 2003-11-26
KR950024315A (ko) 1995-08-21
GB2285883B (en) 1998-01-21
US5844305A (en) 1998-12-01
KR970011623B1 (en) 1997-07-12

Similar Documents

Publication Publication Date Title
JP3169781B2 (ja) 半導体装置用のリードフレーム
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JPH04137551A (ja) 半導体装置
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JP2002299540A (ja) 半導体装置およびその製造方法
KR100372587B1 (ko) 반도체 장치
JPH11135679A (ja) 電子装置および半導体パッケージ
JP3475569B2 (ja) パッケージ及びその製造方法
JP2651608B2 (ja) 電子部品搭載用基板
JPH0817870A (ja) 半導体装置
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JPS60224237A (ja) 半導体装置およびその製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JPH11186440A (ja) 半導体装置
CN218498063U (zh) 一种电路互连结构和电子器件
KR0169893B1 (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JPH08255868A (ja) 半導体装置およびその製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JPS6089945A (ja) 封止半導体装置
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees