JPS6089945A - 封止半導体装置 - Google Patents

封止半導体装置

Info

Publication number
JPS6089945A
JPS6089945A JP58199455A JP19945583A JPS6089945A JP S6089945 A JPS6089945 A JP S6089945A JP 58199455 A JP58199455 A JP 58199455A JP 19945583 A JP19945583 A JP 19945583A JP S6089945 A JPS6089945 A JP S6089945A
Authority
JP
Japan
Prior art keywords
recess
substrate
resin
metal substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58199455A
Other languages
English (en)
Inventor
Taro Fukui
太郎 福井
Shinobu Ikeno
池野　忍
Tsuyoshi Imazu
今津　強
Hideo Kawamura
英雄 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58199455A priority Critical patent/JPS6089945A/ja
Publication of JPS6089945A publication Critical patent/JPS6089945A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、能動電子部品（半導体、ＩＣ，Ｉ、Ｓｒ）
の樹脂封止構造を改善した封止半導体装置に関する。
〔背景技術〕
トランジスタ、ＩＣ，ＬＳＩなどの半導体素子に対して
は、温度・湿度などの外部環境から保護し、機械的な振
動・１褥撃などによる破損やデバイス特性の変化を防止
するため、金属・セラミックを用いる気密封止か、エポ
キシ樹脂やシリコン樹脂を用いる樹脂封止が行われてい
る。封止の信頼性では、水を全く通さない気密封止が優
れているが、量産性に冨みかつ安価であるという点から
、現在では約８０％程度の素子が樹脂封止されている。
樹脂を用いる封止法としては、■粉体樹脂を溶解し、圧
力によって金型に注入し封止する低圧トランスファー成
形法、■ボッティング、キャスティングと呼ばれる注型
法および■冷間成形されたＢステージ状樹脂タブレット
を加熱溶融する方法が知られているが、量産性に優れて
いることから、殆どの半導体素子は■の低圧トランスフ
ァー成形方式で封止されている。
この低圧トランスファー成形方式で封止された半導体素
子では、■樹脂の硬化収縮応力や温度サイクルによる膨
張収縮応力などの外力が半導体素子やボンディング部に
かかるため、素子やパッシベーション膜にクラックが入
る、■湿気が樹脂バルクおよびリード線と樹脂の界面を
通って拡散しＡＩ配線を腐食する、などの問題があるほ
か、■金型の値段が高い、■金型と完成品との離型が悪
い、■ランナ一部分において樹脂のロスが発生ずる、な
どの改善すべき課題をもっている。
一方、注型法や樹脂タブレットを加熱溶融する方法は■
〜■の問題はなく、ハイブリッドＩＣやチップオンボー
ドの素子封止に用いられているが、樹脂封止に伴う前記
■、■の問題を有している状況は変わらない。
また、パワートランジスタ、パワーＩＣには数Ｗから数
十Ｗと消費電力の大きい素子が使用されているが、近年
、高簗積化技術の著しい進歩により、メモリ素子の領域
においてもＩＷ程度の素子が開発されている。そこで、
素子動作時の発熱による温度上昇を低減させるために、
熱放散効果の高い封止設計が重要な課題となっている。
放熱性を良くする方法としては、封止樹脂に熱電導率の
良い充填材を添加する方法があるが、充填材の混入量に
限りがあるうえ、低応力化など力学的性質上マイナスの
影響がでてくるといった問題がある〔発明の目的〕 この発明は、従来の樹脂封止の欠点であった樹脂の膨張
・収縮による応力や湿気の侵入を防ぐことができ、熱放
散性に優れた安価で信頼性の高い封止半導体装置を提供
することを目的とする。
〔発明の開示〕
上記目的を達成するために、この発明は次のように構成
されている。すなわち、表面に回路パターンを有する金
属基板に凹みが形成されていて、グイボンド部と回路の
ボンディング部がこの凹み内に配設され、前記グイボン
ド部に固定された半導体素子がワイヤで前記ボンディン
グ部と結合されてなる半導体チップが、前記金属基板の
凹みより面積の大きい凹みを有する回路基板の凹み内に
反転搭載されて、金属基板と回路基板の接触導電部分が
接合され、金属基板と回路基板の凹みとの間に形成され
ている隙間に封止樹脂が充填されているのである。以下
にこれを、その実施例をあられす図面に基づいて詳しく
述べる。
第１図から第４図は、この発明にかかる封止半導体装置
の一実施例を示すものである。第１図は、かかる封止半
導体装置の一部を構成する半導体チップＡであり、基板
１は、表面に銅箔２が回路パターン状に形成されており
、金属層１ｂの上に絶縁層ＩＣが重ね合わされた板状の
ものであって、凹み１ａを作るよう屈曲加工されてなる
。凹み。
ｌ　ａ’にはグイボンド部３が配設され、銅箔回路２の
ボンディング部２ａもこの凹み１ａに臨んでいる。グイ
ボンド部３には半導体素子４が接着固定され、この半導
体素子とボンディング部２ａとはワイヤ５で結合されて
いる。第３図に見る半導体チップＡ′では、素子４．ボ
ンディング部２ａおよびワイヤ５がシリコンゴムあるい
はシリコンゲルなどの柔らかい樹脂６でバッファーコー
トされている。その他はチップＡと同じである。
第２図、４図は、半導体チップＡ、Ａ’を用いた封止半
導体装置であり、半導体チップＡ、　Ａ’が反転搭載さ
れている基板７　！；ｌ、金属基板１と同様に、表面に
銅箔２′が回路パターン状、に形成されていて、金属Ｎ
７ｂと絶縁Ｎ７　ｃからなり、金属基板１の凹み１ａよ
り面積の大きい凹み７ａを有する。基板１と基板７との
接触導電部分８ば、ハンダあるいは熱溶着により接合さ
れており、金属基板１とチップ搭載用基板７の凹み７ａ
との間に形成されている隙間には、封止樹脂９が充填さ
れている。
第５図、６図は、別の実施例を示すものである。すなわ
ち、図にみるように、チップ搭載用回路基板７′は通常
の有機基板からなり、この基板の凹み７３′は陥没成形
により形成されている。その他の部分は第１図から第４
図の場合と同じであるので、図中、同一符号の部分は同
一部分をあられす。
第７図および第８図は、この発明にがかる封止半導体装
置の表面電路の引き出し構造を示す。第７図の場合、チ
ップ搭載用基板７または７′上の表面電路部２′に電路
引き出しのためのリード脚１０が取り付けられている。
第８図の場合、チップ搭載用基板７′上の表面電路部２
′に、周囲に導通部１１が形成されたスルーボール孔１
２が設けられていて、表面電路部２′は、この孔を通し
て裏面の下部電極へ導通されるようになっている〔発明
の効果〕 上にみたように、この発明の封止半導体装置では、金属
基板とチップ搭載用の金属または有機基板との接触導電
部が、ハンダあるいは熱溶着により接合されていて、半
導体素子が中空シールされ、かつ／またはバッファーコ
ートされているので、）ｂ１脂の膨張・収縮応力や熱応
力の心配がない。
その上、金属基板とチップ搭載用基板の凹みとの間に形
成されている隙間は、厚く樹脂封止されているので、耐
湿信頼性の高い封止半導体装置が得られる。また、半導
体素子が金属基板に直接接合されていて、かつこの金属
基板が外部に対向した構造を有しているため、放熱性に
優れているという利点がある。さらに、凹み部にマウン
トされた半導体素子にバッファーコートがなされ、一方
、金属基板とチップ搭載用基板の凹みとの間に形成され
ている隙間に樹脂封止されるようになっているので、加
熱硬化時に樹脂が流れ出ずのを防止するための枠体が不
要である。
【図面の簡単な説明】
第１図から第８図は、この発明の実施例を示すもので、
第１図□　３図は半導体チップの断面図、第２．４，５
．６図は封止半導体装置の断面図、第７．８図は表面電
路部の引き出し構造を示す断面図である。 １・・・金属基板　１ａ・・・凹み　１ｂ・・・金属層
ＩＣ・・・絶縁層　２．２′・・・銅回路パターン　２
ａ・・・ボンディング部　３・・・ダイポンド部　４・
・・半導体素子　５・・・ワイヤ　６・・・バッファー
コート　７・・・金属基板　７′・・・有機基板　７ａ
・・・凹み　７ｂ・・・金属層　７Ｃ・・・絶縁層　８
・・・接触導電部分　９・・・封止樹脂　１０・・・リ
ード脚　１１・・・導通部　１２・・・スルーホール孔
　Ａ、Ａ’・・・半導体チップ０

Claims (6)

    【特許請求の範囲】
  1. （１）表面に回路パターンを有する金属基板に凹みが形
    成されていて、グイボンド部と回路のボンディング部が
    この凹み内に配設され、前記ダイポンド部に固定された
    半導体素子がワイヤで前記ボンディング部と結合されて
    なる半導体チップが、前記金属基板の凹みより面積の大
    きい凹みを有する回路基板の凹み内に反転搭載されて、
    金属基板と回路基板の接触導電部分が接合され、金属基
    板と回路基板の凹みとの間に形成されている隙間に封止
    樹脂が充填されている封止半導体装置。
  2. （２）　半導体チップが、柔らかい樹脂でバッファーコ
    ートされている特許請求の範囲第１項記載の封止半導体
    装置。
  3. （３）　半導体チップ搭載用の回路基板の凹みが、屈曲
    加工により形成されている特許請求の範囲第１項または
    第２項記載の封止半導体装置。
  4. （４）半導体チップ搭載用の回路基板の凹みが、陥没成
    形により形成されている特許請求の範囲第１項または第
    ２項記載の１１止半導体装置。
  5. （５）半導体チップ搭載用の回路基板上の表面電路部に
    、電路引き出しのためのリード脚が取り付けられている
    特許請求の範囲第１項から第４項までのいずれかに記載
    の封止半導体装置。
  6. （６）半導体デツプ搭載用の回路基板上の表面電路部に
    、電路引き出しのだめの、周囲に導通部の形成されたス
    ルーホール孔が設けられていて、表面電路部は、この孔
    を通して裏面の下部電極に導通されるようになっている
    特許請求の範囲第１項、第２項および第４項のいずれか
    に記載の封止半導体装置。
JP58199455A 1983-10-24 1983-10-24 封止半導体装置 Pending JPS6089945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58199455A JPS6089945A (ja) 1983-10-24 1983-10-24 封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58199455A JPS6089945A (ja) 1983-10-24 1983-10-24 封止半導体装置

Publications (1)

Publication Number Publication Date
JPS6089945A true JPS6089945A (ja) 1985-05-20

Family

ID=16408093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58199455A Pending JPS6089945A (ja) 1983-10-24 1983-10-24 封止半導体装置

Country Status (1)

Country Link
JP (1) JPS6089945A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US5814882A (en) * 1994-07-20 1998-09-29 Nec Corporation Seal structure for tape carrier package
KR100256293B1 (ko) * 1995-11-07 2000-05-15 모기 쥰이찌 반도체장치 및 그 제조방법
WO2012064708A1 (en) * 2010-11-12 2012-05-18 Apple Inc. Unitary housing for electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814882A (en) * 1994-07-20 1998-09-29 Nec Corporation Seal structure for tape carrier package
KR100256293B1 (ko) * 1995-11-07 2000-05-15 모기 쥰이찌 반도체장치 및 그 제조방법
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
WO2012064708A1 (en) * 2010-11-12 2012-05-18 Apple Inc. Unitary housing for electronic device
US8730656B2 (en) 2010-11-12 2014-05-20 Apple Inc. Unitary housing for electronic device
US10118560B2 (en) 2010-11-12 2018-11-06 Apple Inc. Unitary housing for electronic device
US10696235B2 (en) 2010-11-12 2020-06-30 Apple Inc. Unitary housing for electronic device
US11505131B2 (en) 2010-11-12 2022-11-22 Apple Inc. Unitary housing for electronic device

Similar Documents

Publication Publication Date Title
US6956741B2 (en) Semiconductor package with heat sink
KR0167439B1 (ko) 반도체장치
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US6630373B2 (en) Ground plane for exposed package
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
JP3147053B2 (ja) 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
TWI419243B (zh) 一種積體電路封裝體及其製造方法
JPH1145956A (ja) パッケージされた集積回路素子及びその製造方法
JP2702219B2 (ja) 半導体装置及びその製造方法
JPH1126652A (ja) 半導体装置
WO2007124410A2 (en) Thermally enhanced bga package with ground ring
JPH0777258B2 (ja) 半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP2004327556A (ja) 半導体装置及びその製造方法
JPH1056098A (ja) 半導体装置及びその製造方法
JP2001144230A (ja) 半導体装置及びその製造方法
JPS6084845A (ja) 封止半導体装置
JPS6089945A (ja) 封止半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP3561671B2 (ja) 半導体装置
KR0161353B1 (ko) 수지봉지패키지의 제조방법
KR0167438B1 (ko) 반도체장치의 제조방법
TW432561B (en) Multi-chip module packaging structure
JPH1084055A (ja) 半導体装置及びその製造方法