JP2702219B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2702219B2
JP2702219B2 JP1065844A JP6584489A JP2702219B2 JP 2702219 B2 JP2702219 B2 JP 2702219B2 JP 1065844 A JP1065844 A JP 1065844A JP 6584489 A JP6584489 A JP 6584489A JP 2702219 B2 JP2702219 B2 JP 2702219B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
region
inner lead
main surface
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1065844A
Other languages
English (en)
Other versions
JPH02246125A (ja
Inventor
村上　　元
邦宏 坪崎
昌弘 一谷
邦彦 西
一郎 安生
朝雄 西村
誠 北野
昭弘 矢口
末男 河合
正次 尾形
州志 江口
博義 小角
正則 瀬川
裕之 宝蔵寺
隆 横山
徳幸 金城
愛三 金田
準一 佐伯
省三 中村
昭男 長谷部
廣 菊地
勇 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1065844A priority Critical patent/JP2702219B2/ja
Priority to US07/409,332 priority patent/US5068712A/en
Priority to KR1019890013440A priority patent/KR0158868B1/ko
Publication of JPH02246125A publication Critical patent/JPH02246125A/ja
Priority to US07/990,272 priority patent/US5358904A/en
Priority to US08/293,555 priority patent/US5530286A/en
Priority to KR1019940023053A priority patent/KR0167388B1/ko
Priority to KR1019940023054A priority patent/KR0167389B1/ko
Priority to US08/464,131 priority patent/US5612569A/en
Priority to US08/790,985 priority patent/US5821606A/en
Publication of JP2702219B2 publication Critical patent/JP2702219B2/ja
Application granted granted Critical
Priority to US09/035,104 priority patent/US6018191A/en
Priority to US09/046,542 priority patent/US5863817A/en
Priority to US09/052,981 priority patent/US5914530A/en
Priority to US09/060,368 priority patent/US6069029A/en
Priority to US09/066,877 priority patent/US6072231A/en
Priority to KR1019980018647A priority patent/KR0161353B1/ko
Priority to KR1019980018646A priority patent/KR0161354B1/ko
Priority to KR1019980018645A priority patent/KR0161355B1/ko
Priority to KR1019980023314A priority patent/KR0167437B1/ko
Priority to KR1019980023315A priority patent/KR0167438B1/ko
Priority to KR1019980023316A priority patent/KR0167439B1/ko
Priority to KR1019980023317A priority patent/KR0167440B1/ko
Priority to US09/166,121 priority patent/US6100115A/en
Priority to US09/167,736 priority patent/US6100580A/en
Priority to US09/168,097 priority patent/US6124629A/en
Priority to US09/288,673 priority patent/US6081023A/en
Priority to US09/290,582 priority patent/US6130114A/en
Priority to US09/481,398 priority patent/US6204552B1/en
Priority to US09/558,105 priority patent/US6531760B1/en
Priority to US09/771,617 priority patent/US6303982B2/en
Priority to US10/322,672 priority patent/US6720208B2/en
Priority to US10/774,405 priority patent/US6919622B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、高集積度の大規
模集積回路のパッケージに適用して有効な技術に関する
ものである。
〔従来技術〕
従来、半導体チップを保護するために樹脂で半導体チ
ップをモールドして封止している。この封止を行う前
に、半導体チップ上にリードを位置決めし、取り付ける
ために、いくつかの方法が用いられている。
例えば、中央にタブを有するリード・フレームを用い
るもので、半導体チップを封入前に取付けて使用する。
この従来技術では、半導体チップの周囲近くにある電極
パッドを、それに対応するインナーリードにボンディン
グワイヤで接続する方法が知られている。
従来技術による半導体パッケージに共通の問題は、金
属リード・フレームのリード線の出口となる金型のパー
ティング・ラインに沿って、亀裂を生じることであっ
た。
また、他の問題は、外部から半導体チップへ、金属リ
ード線に沿って環境中の汚染源が侵入する径路が比較的
短かいことである。
さらに、他の問題は、インナーリードを半導体チップ
の電極パッドに接続するために必要なボンディングワイ
ヤが比較的長いため、かつ交互に入出力端子を割当てる
ために、ボンディングワイヤを交差させることができな
いことであった。
そこで、前記問題を解消するために、半導体チップの
回路形成面上に、複数のインナーリードが、前記半導体
チップと絶縁フィルムを介在させて接着剤で接着され、
該インナーリードと半導体チップとがボンディングワイ
ヤで電気的に接続され、モールド樹脂で封止された半導
体装置において、前記半導体チップの回路形成面の長手
方向の中心線の近傍に共用インナーリード（バスバーイ
ンナーリード）が設けられた半導体装置が提案された
（特開昭61−241959号公報）。
〔発明が解決しようとする課題〕
しかしながら、本発明者は、前述の従来の半導体装置
を検討した結果、以下の問題点を見い出した。
すなわち、従来の半導体装置は、（１）半導体チップ
の回路形成面上に、複数のインナーリードが、前記半導
体チップと絶縁フィルムを介在させて接着剤で接着され
ているが、前記インナーリードと半導体チップとの間の
浮遊容量が大きくなるため、信号伝送速度がその浮遊容
量の大きくなった分だけ遅くなると共に電気ノイズも大
きくなるという問題があった。
（２）前記絶縁フィルムの面積が大きいため、吸湿水分
量が多くなり、リフロー時にその吸湿された水分がパッ
ケージの中で気化膨張してパッケージクラックが発生す
るという問題があった。
（３）前記絶縁フィルムの材料にポリイミド系の樹脂を
使用しているため、吸湿水分量が多くなり、リフロー時
にその吸湿された水分パッケージの中で気化膨張してパ
ッケージクラックが発生するという問題があった。
（４）前記接着剤の材料にアクリル系の樹脂を使用して
いるため、プレッシャクッカテスト等で接着剤が劣化
し、リード間の電気的リーク及びアルミニウム電極腐食
等の問題で信頼性が劣下するという問題があった。
（５）アルファ（α）線対策用のポリイミド系の樹脂コ
ートを半導体チップの回路形成面全体にコートしていな
いので、アルファ（α）線によるエラーが発生するとい
う問題があった。
（６）共用インナーリード（バスバーインナーリード）
を放熱板としているが、発熱部の大きい素子部上にイン
ナーリードが全面に覆われていないので、１ワット以上
の素子においては放熱が不充分であるという問題があっ
た。
（７）前記ポリイミド系の樹脂からなる絶縁フィルムの
面積が大きいため、温度サイクルに弱いという問題があ
った。
（８）前記共用インナーリード（バスバーインナーリー
ド）を越えてワイヤボンディングするので、生産性が悪
いという問題があった。
（９）前記接着層が軟らかいためワイヤボンディング条
件の設定が困難であるので、生産性が悪いという問題が
あった。
（10）前記絶縁フィルムを半導体チップに取り付るため
の作業性が悪いので、生産性が悪いという問題があっ
た。
（11）前記半導体チップはインナーリードの一部によっ
て固定されているのみであるため、半導体チップの固定
が不充分である。このために、樹脂封止（モールド）時
に半導体チップが移動するので、生産性が悪いという問
題があった。
本発明の目的は、半導体装置の信頼性を向上すること
ができる技術を提供することにある。
本発明の目的は、半導体装置において、半導体チップ
とリード間の浮遊容量による信号伝送速度の向上及び電
気ノイズの低減を図ることができる技術を提供すること
にある。
本発明の他の目的は、半導体装置において、発熱され
た熱の放熱効率の向上を図ることができる技術を提供す
ることにある。
本発明の他の目的は、半導体装置において、リフロー
時の熱の影響を低減することができる技術を提供するこ
とにある。
本発明の他の目的は、半導体装置において、温度サイ
クルにおける熱の影響を低減することができる技術を提
供することにある。
本発明の他の目的は、半導体装置において、成形欠陥
の発生を防止することができる技術を提供することにあ
る。
本発明の他の目的は、半導体装置において、生産性の
向上を図ることができる技術を提供することにある。
本発明の他の目的は、半導体装置において、耐湿性の
向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
1.半導体チップの主面のＸ方向又はＹ方向の中心線の近
傍に共用インナーリードが前記半導体チップと電気的に
絶縁する絶縁体を介在して接着され、かつ前記半導体チ
ップの主面上に、複数の信号用インナーリードが、前記
半導体チップと電気的に絶縁する絶縁体を介在して接着
され、該インナーリード及び共用インナーリードと半導
体チップとが夫々ボンディングワイヤで電気的に接続さ
れ、モールド樹脂で封止される半導体装置であって、前
記インナーリードは、前記絶縁体と接合する部分よりア
ウターリード側の前記半導体チップとインナーリードと
の間隔が、前記絶縁体と接合する部分の間隔より広くな
っている半導体装置である。
2.前記１項の絶縁体の占める面積は半導体チップ面積に
対して少なくとも1/2以下である。
3.前記１項の絶縁体と半導体チップの主面とを接合する
面積が製造上可能な最小限の値となっている。
4.前記１項乃至３項の各項の絶縁体は前記インナーリー
ドの一部を含む樹脂成形体からなっている。
5.前記１項乃至４の各項の絶縁体の材料は、下記の複数
条件のうち少なくとも２条件を満足するものである。
（１）飽和吸湿率が封止レジンと同程度もしくはそれ以
下であること、 （２）103Hz、常温乃至200℃において誘電率が4.0以下
であること、 （３）温度200℃でのバーコル硬度（GYZJ934−１）が20
以上であること、 （４）ウラン、トリウム含有量が1ppb以下で120℃、100
時間抽出した場合の可溶性ハロゲン元素量10ppm以下で
あること、 （５）半導体チップ及びインナーリードとの接着性が良
好であること、 （６）熱膨張係数が20×10-6／℃以下であること、 （７）熱可塑性樹脂の場合には、そのガラス転移温度が
220℃以上であること。
6.半導体チップの主面上に、複数のインナーリードの全
部が半導体チップの主面から浮いた状態で配設され、前
記複数のインナーリードのうち通電しないインナーリー
ドの部分で前記半導体チップが接着固定され、当該イン
ナーリード以外のインナーリードと半導体チップとをボ
ンディングワイヤで電気的に接続し、モールド樹脂で封
止された半導体装置である。
7.半導体チップの主面上に、複数のインナーリードが半
導体チップの主面から浮いた状態に配設され、前記半導
体チップの主面と反対側の面が前記インナーリードの一
部で絶縁体を介して接着固定され、前記インナーリード
と半導体チップとがボンディングワイヤで電気的に接続
され、モールド樹脂で封止された半導体装置である。
8.半導体チップの主面上に、複数のインナーリードが、
前記半導体チップと電気的に絶縁する絶縁体を介在して
接着され、該インナーリードと半導体チップとがボンデ
ィングワイヤで電気的に接続され、モールド樹脂で封止
された半導体装置において、パッケージの長手方向の側
面の中央部の半導体チップの主面上に、電気的に前記半
導体チップと絶縁された放熱用リードの一端が設けら
れ、該放熱用リードの他端が半導体チップの主面のパッ
ケージ外部の上部まで延長されている半導体装置であ
る。
9.前記８項の放熱用リードの他端が、半導体チップの主
面と反対側の面のパッケージ外部の下部まで延長されて
いる。
10.前記８項又は９項の放熱用リードの一端が、半導体
チップの主面の発熱部分の上部まで延長されている。
11.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着され、該インナーリードと半導体チップとがボ
ンディングワイヤで電気的に接続され、モールド樹脂で
封止された半導体装置において、パッケージの長手方向
の側面の中央部の半導体チップの主面と反対側の面上
に、電気的に前記半導体チップと絶縁された放熱用リー
ドの一端が設けられ、該放熱用リードの他端が半導体チ
ップの主面のパッケージ外部の上部又は半導体チップの
主面と反対側の面のパッケージ外部の下部まで延長され
ている半導体装置である。
12.前記８項乃至11項の各項において、放熱用リードの
外部位置に放熱板が設けられている。
13.前記６項乃至12項の各項において、半導体チップの
主面のＸ方向又はＹ方向の中心線の近傍に共用インナー
リードを配設したものである。
14.前記１項乃至12項の各項において、ボンディングワ
イヤに絶縁材被覆したものである。
15.前記１項乃至６項の各項又は13項の半導体チップの
主面に、その主面上に配線されるボンディングワイヤと
共用インナーリードと交差することのないボンディング
パッドを配設したものである。
16.前記１項乃至15項の各項のモールド樹脂材料は、熱
硬化性樹脂に、粒度分布0.1〜100μm,平均粒径５〜20μ
m,最大充填密度が0.8以上の実質的に球形の無機フィラ
を70重量百分率（wt％）以上配合した樹脂組成物であ
る。
17.前記16項のモールド樹脂材料は、前記熱硬化性樹脂
として、フェノール硬化型エポキシ樹脂、レゾール型フ
ェノール樹脂、ビスマレイミド樹脂のうち少なくとも一
種を主成分として用いた樹脂組成物である。
18.前記16項又は17項のモールド樹脂材料は、前記熱硬
化性樹脂として、レゾール型フェノール樹脂あるいはビ
スマレイミド樹脂のいずれかを主成分とし、かつ、その
成形品は215℃の曲げ強度が3kgf/mm2以上である。
19.前記16項乃至18の各項のモールド樹脂材料は、無機
フィラとして粒度分布0.1〜100μｍ、平均粒径が５〜20
μｍ、最大充填密度が0.8以上の実質的に球形の溶融シ
リカである。
20.前記16項乃至19項の各項のモールド樹脂材料は、無
機フィラとして粒度分布0.1〜100μｍ、平均粒径が５〜
20μｍ、最大充填密度が0.8以上の実質的に球形の溶融
シリカを組成物全体に対して67.5体積百分率（vol％）
以上配合され、成形品は線膨張係数が1.4×10-5／℃以
下である。
21.前記16項乃至20項の各項のモールド樹脂材料は、10
倍量のイオン交換水と混合し、120℃で100時間抽出した
場合に抽出液のpHが３〜７、電気電導度が200μS/cm以
下、ハロゲンイオン、アンモニアイオン並びに金属イオ
ンの抽出量が10ppm以下である。
22.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記接着剤に
フィラとして無機又は接着温度よりも高い軟化点を有す
る熱可塑性樹脂あるいは熱硬化性樹脂から選ばれる粒径
が一定の球形の微粒子が配合されている。
23.前記１項乃至22項の各項に半導体チップの主面上
に、複数のインナーリードが、前記半導体チップと電気
的に絶縁する絶縁体を介在して接着剤で接着され、又は
半導体チップの主面から浮いた状態で配設され、該イン
ナーリードと半導体チップとがボンディングワイヤで電
気的に接続され、モールド樹脂で封止された半導体装置
において、前記半導体チップのボンディングパッド以外
の回路形成領域全域にα線遮蔽用ポリイミド膜が被覆さ
れ、半導体チップ上に少なくともインナーリードの先端
又は及び吊りリードとが接着される箇所に絶縁膜が形成
されている。
24.前記23項の絶縁体は、印刷の可能な無機フィラを含
有する熱硬化性樹脂である。
25.前記絶縁体の占める面積がチップ面積に対して少な
くとも1/2以下であることを特徴とする請求項23又は24
の各項に記載の半導体装置。
26.前記23項乃至25項の各項の半導体チップの主面と反
対側の面にポリイミド膜が形成されている。
27.前記23項乃至26項の各項において、少なくとも、半
導体ウェハに溶剤剥離形ドライフィルムを張り付け、通
常の露光、現像工程を経たのち、ペースト状の絶縁体を
塗布しスキージにより埋込み、加熱してキュアし、フィ
ルムを剥離する工程を含むウェーハプロセスにより前記
絶縁体が高精度に形成される工程を備えたものである。
28.前記26項の絶縁体が、ソルダレジスト用ドライフィ
ルムの露光、現像により形成される工程を備えたもので
ある。
29.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記インナー
リードの半導体チップ対向面のチップ最近接面の全面又
は一部に絶縁フィルムが配設されたものである。
30.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、半導体チップ
の主面の一部あるいは全面をモールド樹脂よりも可撓性
あるいは流動性のある物質で覆ってその物質がボンディ
ングワイヤの一部分あるいは全体を覆うようにせしめ、
その外側が樹脂で封止されたものである。
31.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの主面の一部あるいは全面をポッティング樹脂で覆
ってその樹脂がボンディングワイヤの一部分あるいは全
体を覆うようにせしめ、その外側がモールド樹脂で封止
されたものである。
32.前記半導体チップの非主面側を覆うモールド樹脂外
表面の一部に凹部が設けられ、半導体チップの一部を実
質上露光させることを特徴とする請求項31に記載の半導
体装置。
33.前記30項乃至32項の各項において、半導体チップの
主面のＸ方向又はＹ方向の中心線の近傍に共用インナー
リードが設けられたものである。
34.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの非主面に凹部又は凸部が設けられたものである。
35.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの非主面に複数の溝が設けられたものである。
36.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの主面と反対側の面に酸化珪素膜を残した状態で、
凹部又は凸部もしくは複数の溝が設けられたものであ
る。
37.半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記インナー
リードの半導体チップと接着している部分からパッケー
ジの外壁までの距離が、半導体チップの主面の反対側の
面からパッケージの外壁までの距離より大きいものであ
る。
38.前記１項乃至37項の各項にインナーリードとのボン
ディングパッドが鏡面対称に設けられた２個の半導体チ
ップと、該２個の半導体チップの主面側でインナーリー
ドを挟んで該インナーリードと半導体チップのボンディ
ングパッドとを電気的に接続し、モールド樹脂で封止し
たものである。
39.前記34項乃至38項の各項において、半導体チップの
主面のＸ方向又はＹ方向の中心線の近傍に共用インナー
リードが配設されたものである。
40.前記１項乃至39項の各項の樹脂封止型半導体装置に
おいて、該樹脂封止型半導体装置の搭載基板に対向する
表面に、少なくとも１本の放熱用溝が設けられ、この放
熱用溝の両端が半導体装置の側面において外部に向けて
開口しているものである。
41.前記40項の半導体装置において、前記放熱用溝が設
けられている半導体装置の面と反対側の面に、この放熱
用溝と同じ向きに第２の放熱用溝が設けられ、この第２
の放熱用溝の両端が半導体装置の側面において外部に向
けて開口している。
42.前記41項又は42項の半導体装置において、半導体装
置の搭載基板に対向する表面に設けられた放熱用溝の底
面におけるモールド樹脂の厚さが、0.3mm以下である。
43.前記40項乃至42項の各項において、半導体チップの
主面のＸ方向又はＹ方向の中心線の近傍に共用インナー
リードが配設されたものである。
44.前記40項乃至43項の各項に記載の半導体装置を互い
の放熱用溝が連なるように搭載基板に実装したものであ
る。
〔作用〕
前記１項の手段によれば、インナーリードは、絶縁膜
と接合する部分よりアウターリード側の半導体チップと
インナーリードとの間隔が、前記絶縁膜と接合する部分
の間隔より広くなるような段差構造にしたので、半導体
チップとリードとの間の浮遊容量が従来のものに比べて
小さくなるので、信号伝送速度の向上及び電気ノイズの
低減を図ることができる。
前記２項の手段によれば、半導体チップの主面上の絶
縁膜の占める面積がチップ面積に対して少なくとも1/2
以下であるので、絶縁膜による吸湿量を低減するので、
リフロー時における熱の影響及び温度サイクルによる熱
の影響を低減することができる。
また、これにより、半導体チップとリードとの間の浮
遊容量が従来のものに比べて小さくなるので、信号伝送
速度の向上及び電気ノイズの低減を図ることができる。
前記請３項の手段によれば、絶縁膜と半導体チップの
主面とを接合する面積が製造上可能な最小限の値とした
ことにより、絶縁膜による吸湿量を最小限にするので、
リフロー時における熱の影響及び温度サイクルによる熱
の影響を低減することができる。また、これにより、半
導体チップとリードとの間の浮遊容量が従来のものに比
べて小さくなるので、信号伝送速度の向上及び電気ノイ
ズの低減を図ることができる。
前記４項の手段によれば、半導体チップの主面上の絶
縁体を前記インナーリードの一部を含む樹脂成形体で半
導体チップとインナーリードとの間の距離を充分大きく
取ることにより、半導体チップとリードとの間の浮遊容
量が従来のものに比べて小さくなるので、信号伝送速度
の向上及び電気ノイズの低減を図ることができる。
また、成形樹脂として封止樹脂（例えば、レジン）と
相性の良い材料を選択するので、成形樹脂と封止樹脂
（モールド樹脂）との間の剥離を低減することができ
る。その結果、インナーリード間におけるリークを低減
することができる。
前記５項の手段によれば、半導体素子によって最適な
絶縁体を選択することができる。
前記６項の手段によれば、複数のインナーリードのう
ち通電しないインナーリードの部分で、半導体チップが
接着固定され、他のインナーリードは、半導体チップ主
面上に、それから離れて（電気的に絶縁されて）配設さ
れることにより、絶縁膜を使用しないので、耐湿性の向
上を図ることができる。また、絶縁膜を接着する工程が
不要となる。
前記７項の手段によれば、半導体チップの主面上に、
複数のインナーリードが、前記半導体チップ主面上に、
それから離れて（電気的に絶縁されて）配設され、前記
半導体チップの主面と反対側の面がインナーリードの一
部で絶縁膜を介して接着固定されることにより、半導体
チップの主面上にインナーリードが接着されないので、
半導体チップの主面の破損や傷付けを防止することがで
きる。また、半導体チップの主面上に絶縁膜を使用しな
いので、耐湿性の向上を図ることができる。
前記８項の手段によれば、パッケージの長手方向の側
面の中央部に、電気的に前記半導体チップと絶縁された
放熱用リードの一端が設けられ、該放熱用リードの他端
が半導体チップの主面のパッケージ外部の上部まで延長
されているので、半導体チップの発熱部の熱の放熱効率
を向上することができる。
前記９項の手段によれば、前記８項の手段における前
記放熱用リードの他端が半導体チップの主面と反対側の
面のパッケージ外部の下部まで延長されているので、半
導体チップの発熱部の熱の放熱効率を向上することがで
きる。
前記10項の手段によれば、前記９項の手段における放
熱用リードの一端が、半導体チップの主面の発熱部分の
上部まで延長されているので、半導体チップの発熱部の
熱の放熱効率を向上することができる。
前記11項の手段によれば、前記10項の手段における放
熱用リードの一端が、パッケージの長手方向の側面の中
央部の半導体チップの主面と反対側の面上に設けられ、
該放熱用リードの他端が半導体チップの主面のパッケー
ジ外部の上部又は半導体チップの主面と反対側の面のパ
ッケージ外部の下部まで延長されているので、半導体チ
ップの発熱部の熱の放熱効率を向上することができる。
前記12項の手段によれば、前記請求項８乃至11の各項
の手段における前記放熱用リードの外部位置に放熱板が
設けられているので、半導体チップの発熱部の熱の放熱
効率をさらに向上することができる。
前記13項の手段によれば、前記１項乃至12項の各項の
手段における前記半導体チップの主面のＸ方向又はＹ方
向の中心線の近傍に共通信号線用インナーリード（バス
バーインナリード）を配設したので、小さな面積内で、
例えば、半導体チップ内の基準電圧（Vss）や半導体チ
ップ内の電源電圧（Vcc）等のボンディングワイヤをシ
ョートさせることなく容易に配線することができる。ま
た、ワイヤボンディングの作業性を向上することができ
る。
前記14項の手段によれば、前記13項の手段におけるボ
ンディングワイヤに絶縁材を被覆したので、複数の信号
線用インナーリードと半導体チップとを接続するための
ボンディングワイヤと共通信号線用インナーリードのシ
ョートを防止することができる。
前記15項の手段によれば、前記14項の手段における半
導体チップの主面に、その主面上に配線されるボンディ
ングワイヤと共用インナーリード（バスバーインナリー
ド）と交差することのないようにボンディングパッド
（外部端子）を配設したので、複数の信号用インナーリ
ードと半導体チップとを接続するためのボンディング配
線用ワイヤと共用インナーリードのショートを防止する
ことができる。
前記16項乃至21の発明によれば、（１）フィラとし
て、粒度分布0.1〜100μm,平均粒径が５〜20μm,最大充
填密度が0.8以上の実質的に球形の溶融シリカを用いた
封止材料は一搬に用いられている角形溶融シリカを用い
た場合に比べて溶融粘度が低く、材料の流動性が良好な
ため、モールドに際し、金（Au）ワイヤやリードを変形
させたり、半導体チップを押し流すことがない。また、
パッケージの狭い隙間にも良く充填させることできる。
（２）前記球形の溶融シリカを用いた封止材料は、その
材料の溶融粘度や流動性に及ぼす影響が少ないために配
合量を増やして材料の低熱膨張化が図れる。そのため、
パッケージは耐クラック性が良好である。
（３）高純度のレゾール型フェノール樹脂やポリイミド
樹脂を使用すれば良好な信頼性を得ることができる。
（４）高純度のレゾール型フェノール樹脂やポリイミド
樹脂を用いた封止材料は成形品の耐熱性が高く、特に、
高温の機械強度が優れるためにパッケージを吸湿させた
場合の耐リフロー性（パッケージクラック）あるいはリ
フロー後の耐湿信頼性や耐熱衝撃性を得ることができ
る。
前記22項の手段によれば、請求項１乃至21の各項の手
段における接着剤にフィラとして、一定の粒径の球形の
微粒子のフィラを配合するので、半導体チップとリード
の隙間を一定（フィラ径と同じ）にコントロールするこ
とができ、半導体チップとリードとの間の容量のバラツ
キを小さくすることができる。
前記23項の手段によれば、前記１項乃至21項の各項の
手段における半導体チップのボンディングパッド以外の
回路形成領域全域にα線遮蔽用ポリイミド膜が被覆さ
れ、半導体チップ上に少なくともインナーリードの先端
又は及び吊りリードとが接着される箇所に絶縁膜が形成
されているので、前記α線遮蔽用ポリイミド膜で回路形
成領域全域へのα線を遮蔽することができ、前記絶縁膜
で半導体チップを接着固定することができる。
また、半導体チップ上に少なくともインナーリードの
先端又は及び吊りリードとが接着される箇所のみに絶縁
膜が形成されるので、半導体チップとインナーリードと
の間の浮遊容量を低減することができる。
なお、厚膜の絶縁体をウェーハ・プロセスで形成して
も、部分的に形成するのでウェーハは反らない。
前記24項の手段によれば、前記23項の手段における絶
縁膜が、印刷の可能な無機フィラーを含有する熱硬化性
樹脂であるので、ウエハプロセスにおいて、高精度の絶
縁膜層を形成することができる。
前記25項の手段によれば、前記23項又は24項の絶縁膜
の占める面積がチップ面積に対して1/2以下であるの
で、絶縁膜による吸湿量を低減するので、リフロー時に
おける熱の影響及び温度及び温度サイクルによる熱の影
響を低減することができる。
また、これにより、半導体チップとリードとの間の浮
遊容量が従来のものに比べて小さくなるので、信号伝送
速度の向上及び電気ノーイズの低減を図ることができ
る。
前記26項の手段によれば、前記22項乃至24項の各項の
手段における半導体チップの主面と反対側の面にポリイ
ミド膜が形成されているので、リフロー時の熱により発
生するクラックを防止することができる。
前記27項の手段によれば、前記23項乃至26項の各項の
手段における絶縁膜が、少なくとも、半導体ウェーハに
溶剤剥離形ドライフィルムを張り付け、通常の露光、現
像工程を経たのち、ペースト状の絶縁体を塗布しスキー
ジにより埋込み、加熱してキュアし、溶剤剥離形ドライ
フィルムを剥離することを含むウェーハプロセスによ
り、絶縁膜が高精度にバッチ処理で形成されるので、生
産性を向上することができる。
前記28項の手段によれば、前記26項の手段における絶
縁膜が、ソルダレジスト用ドライフィルムの露光、現像
により形成されるので、生産性を向上することができ
る。
前記29項の手段によれば、半導体チップの回路形成面
に、インナーリードと半導体チップ対向面のチップ最近
接面の全面又は一部に絶縁膜がリードフレーム状態で形
成されることにより、２項又は３項の手段の半導体チッ
プとインナーリードとの間の絶縁膜を容易に提供するこ
とができる。また、その生産性を向上することができ
る。
前記30項の手段によれば、半導体チップの回路形成面
の一部あるいは全面を封止樹脂（モールド樹脂）よりも
可撓性あるいは流動性のある物質で覆ってその物質がボ
ンディング配線用ワイヤの一部分あるいは全体を覆うよ
うにせしめ、その外側が樹脂で封止されることにより、
ボンディング配線用ワイヤにモールド樹脂が直接接触し
ないので、温度サイクル時に半導体チップと樹脂の間の
相対的な熱変形によってボンディング配線用ワイヤが繰
返し変形を受け、疲労によって断線するのを防止するこ
とができる。
前記31項の手段によれば、半導体チップの主面の一部
あるいは全面をポッティング樹脂で覆ってその樹脂がボ
ンディング配線用ワイヤの一部分あるいは全体を覆うよ
うにせしめ、その外側がモールド樹脂で封止されること
により、ボンディング配線用ワイヤにモールド樹脂が直
接接触しないので、温度サイクル時に半導体チップと樹
脂の間の相対的な熱変形によってボンディング配線用ワ
イヤが繰返し変形を受け、疲労によって断線するのを防
止することができる。
前記32項の手段によれば、前記31項の手段における半
導体チップの非回路形成面側を覆うモールド樹脂外表面
の一部に凹部が設けられ、半導体チップの一部を実質上
露出させることにより、ボンディングパッド部の耐湿性
不良及び温度サイクル時のワイヤ断線を生じることな
く、リフロー半田付け時の樹脂クラックを防止すること
ができる。
ここで、実質上とは、製造工程で不可避的に半導体チ
ップ表面に生じる樹脂の薄い被膜あるいはパッケージ内
部に蒸気圧が発生した場合に容易に破れる程度の薄い樹
脂層が存在する場合を想定した意味である。
前記33項の手段によれば、前記30項乃至32の各項の手
段における半導体チップの主面のＸ方向又はＹ方向の中
心線の近傍に共用インナーリード（バスバーインナリー
ド）が設けられていることにより、小さな面積内で、例
えば、半導体チップ内の基準電圧（Vss）や半導体チッ
プ内の電源電圧（Vcc）等のボンデング配線用ワイヤを
ショートさせることなく容易に配線することができる。
また、ワイヤボンディングの作業性を向上することがで
きる。
前記34項の手段によれば、半導体チップの非回路形成
面に凹部又は凸部が設けられたことにより、モールド樹
脂が半導体チップに拘束され、リフロークラックが生じ
る半導体チップの非回路形成面のコーナ部のモールド樹
脂部に発生する応力を低減することができるので、リフ
ロークラックを防止することができる。
前記35項の手段によれば、半導体チップの非回路形成
面に複数の溝が設けられたことにより、モールド樹脂が
半導体チップに拘束され、リフロークラックが生じる半
導体チップの非回路形成面のコーナ部のモールド樹脂部
に発生する応力を低減することができるので、リフロー
クラック防止することができる。
前記36項の手段によれば、半導体チップの回路形成面
と反対側の面に酸化珪素（SiO2）膜を残した状態で、凹
部又は凸部もしくは複数の溝が設けられたことにより、
前記酸化珪素（SiO2）膜とモールド樹脂との接着力が強
いので、半導体チップの回路形成面と反対側の面でのモ
ールド樹脂の剥離を防止することができ、かつ凹部又は
凸部もしくは複数の溝によりモールド樹脂が半導体チッ
プの非回路形成面コーナ部のモールド樹脂部に発生する
応力を低減することができるので、リフロークラック防
止することができる。
前記37項の手段によれば、前記インナーリードの半導
体チップと接着している部分からパッケージの外壁まで
の距離が、半導体チップの回路形成面の反対側の面から
パッケージの外壁までの距離より大きくしたことによ
り、各流路のレジン平均流速をほぼ等しくすることがで
きるので、ボイドの発生，ボンディング配線用ワイヤの
曲り及び充填不足を防止することができる。また、各流
路レジン流動抵抗がほぼ等しくなるので、半導体チップ
やリードの変化を防止することができ、高信頼度パッケ
ージの成形を実現することができる。
前記38項の手段によれば、インナーリードとのボンデ
ィングパッドが鏡面対称に形成された２個の半導体チッ
プと、該２個の半導体チップの主面側でリードフレーム
を挟んでインナーリードと半導体チップの電極端子（パ
ッド）とを電気的に接続し、モールド樹脂で封止した半
導体装置であるので、パッケージの外形を変化させずに
容量が２倍の素子を実装することができる。
前記39項の手段によれば、前記34項乃至38項の各項の
手段における半導体チップの主面のＸ方向又はＹ方向の
中心線の近傍に共用インナーリード（バスバーインナリ
ード）が設けられていることにより、小さな面積内で、
例えば、半導体チップ内の基準電圧（Vss）や半導体チ
ップ内の電源電圧（Vcc）等のボンディング配線用ワイ
ヤをショートさせることなく容易に配線することができ
る。また、ワイヤボンディングの作業性を向上すること
ができる。
前記40項乃至42項の手段によれば、樹脂封止型半導体
装置の伝熱表面積を大きくすることができるので、樹脂
封止型半導体装置の熱抵抗を低減することができる。
前記44項の手段によれば、前記40項乃至請求項43の各
項の手段における半導体装置を互いの放熱用溝が連なる
ように搭載基板に実装したことにより、放熱用溝又は及
び第２放熱用溝の方向に送風を行うことができるので、
各半導体装置を効率よく冷却することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明
する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
〔実施例Ｉ〕
本発明の実施例ＩであるDRAMを封止する樹脂封止型半
導体装置を第１図（部分断面斜視図）、第２図（平面
図）及び第３図（第２図のイ−イ線で切った断面図）で
示す。
第１図、第２図及び第３図に示すように、DRAM（半導
体チップ）１は、SOJ（Small Out−line J−bend）型の
樹脂封止型パッケージ２で封止されている。前記DRAM1
は、16［Mbit］×１［bit］の大容量で構成され、16.48
［mm］×8.54［mm］の平面長方形状で構成されている。
このDRAM1は、400［mil］の樹脂封止型パッケージ２に
封止される。
前記DRAM1の主面には、主にメモリセルアレイ及び周
辺回路が配置されている。メモリセルアレイは、後に詳
述するが、１［bit］の情報を記憶するメモリセル（記
憶素子）を行列状に複数配置している。前記周辺回路
は、直接周辺回路及び関接周辺回路で構成されている。
直接周辺回路は、メモリセルの情報書込み動作や情報読
出し動作を直接制御する回路である。直接周辺回路は、
ロウアドレスデコーダ回路、カラムアドレスデコーダ回
路、センスアンプ回路等を含む。関接周辺回路は、前記
直接周辺回路の動作を関接的に制御する回路である。関
接周辺回路は、クロック信号発生回路、バッファ回路等
を含む。
前記DRAM1の主面つまり前記メモリセルアレイ及び周
辺回路を配置した表面上には、インナーリード3Aを配置
している。DRAM1とインナーリード3Aとの間には、絶縁
性フィルム４を介在している。絶縁性フィルム４は、例
えばポリイミド系樹脂膜で形成されている。この絶縁性
フィルム４のDRAM1側、インナーリード3A側の夫々の表
面には、接着層（図示しない）が設けられている。接着
層としては、例えばポリエーテルアミドイミド系樹脂や
エポキシ系樹脂を使用する。この種の樹脂封止型パッケ
ージ２は、DRAM1上にインナーリード3Aを配置したLOC
（Lead On Chip）構造を採用している。LOC構造を採用
する樹脂封止型パッケージ２は、DRAM1の形状に規制さ
れずにインナーリード3Aを自由に引き回せるので、この
引き回しに相当する分、サイズの大きなDRAM1を封止す
ることができる。つまり、LOC構造を採用する樹脂封止
型パッケージ２は、大容量化に基づきDRAM1のサイズが
大型化しても、封止サイズ（パッケージサイズ）は小さ
く抑えられるので、実装密度を高めることができる。
前記インナーリード3Aはその一端側をアウターリード
3Bと一体に構成している。アウターリード3Bは、標準規
格に基づき、夫々に印加される信号が規定され、番号が
付されている。第１図中、左端手前は１番端子、右端手
前は14番端子である。右端後側（端子番号はインナーリ
ード3Aに示す）は15番端子、左端後側は28番端子であ
る。つまり、この樹脂封止型パッケージ２は１〜６番端
子、９〜14番端子、15〜20番端子、23〜28番端子の合計
24端子で構成されている。
前記１番端子は電源電圧Vcc端子である。前記電源電
圧Vccは例えば回路の動作電圧５［Ｖ］である。２番端
子はデータ入力信号端子（Ｄ）、３番端子は空き端子、
４番端子はライトイネーブル信号端子（）、５番端子
はロウアドレスストローブ信号端子（▲▼）、６番
端子はアドレス信号端子（A11）である。
９番端子はアドレス信号端子（A10）、10番端子はア
ドレス信号端子（A0）、11番端子はアドレス信号端子
（A1）、12番端子はアドレス信号端子（A2）、13番端子
はアドレス信号端子（A3）である。14番端子は電源電圧
Vcc端子である。
15番端子は基準電圧Vss端子である。前記基準電圧Vss
は例えば回路の基準電圧０［Ｖ］である。16番端子はア
ドレス信号端子（A4）、17番端子はアドレス信号端子
（A5）、18番端子はアドレス信号端子（A6）、19番端子
はアドレス信号端子（A7）、20番端子はアドレス信号端
子（A8）である。
23番端子はアドレス信号端子（A9）、24番端子は空き
端子、25番端子はカラムアドレスストローブ信号端子
（▲▼）、26番端子は空き端子、27番端子はデータ
出力信号端子である。28番端子は基準電圧Vss端子であ
る。
前記インナーリード3Aの他端側は、DRAM1の長方形状
の夫々の長辺を横切り、DRAM1の中央側に引き伸ばされ
ている。インナーリード3Aの他端側の先端はボンディン
グワイヤ５を介在させてDRAM1の中央部分に配列された
ボンディングパッド（外部端子）BPに接続されている。
ボンディングワイヤ５はアルミニウム（Al）ワイヤを使
用する。また、ボンディングワイヤ５としては、金（A
u）ワイヤ、銅（Cu）ワイヤ、金属ワイヤの表面に絶縁
性樹脂を被覆した被覆ワイヤ等を使用してもよい。ボン
ディングワイヤ５は熱圧着に超音波振動を併用したボン
ディング法によりボンディングされている。
前記インナーリード3Aのうち１番端子、14番端子の夫
々のインナーリード（Vcc）3Aは、一体に構成され、DRA
M1の中央部分をその長辺に平行に引き伸ばされている
（このインナーリード（Vcc）3Aは共用インナーリード
又はバスバーインナーリードと言われている）。同様
に、15番端子、28番端子の夫々のインナーリード（Vs
s）3Aは、一体に構成され、DRAM1の中央部分をその長辺
に平行に引き伸ばされている（このインナーリード（Vs
s）3Aは共用インナーリード又はバスバーインナーリー
ドと言われている）。インナーリード（Vcc）3A、イン
ナーリード（Vss）3Aの夫々は、その他のインナーリー
ド3Aの他端側の先端で規定された領域内において平行に
延在させている。このインナーリード（Vcc）3A、イン
ナーリード（Vss）3Aの夫々はDRAM1の主面のどの位置に
おいても電源電圧Vcc、基準電圧Vssを供給することがで
きるように構成されている。つまり、この樹脂封止型半
導体装置は、電源ノイズを吸収し易く構成され、DRAM1
の動作速度の高速化を図れるように構成されている。
前記DRAM1の長方形状の短辺にはチップ支持用リード3
Cが設けられている。
前記インナーリード3A、アウターリード3B、チップ支
持用リード3Cの夫々はリードフレームから切断されかつ
成型されている。リードフレームは例えばFe−Ni（例え
ばNi含有率42又は50［％］）合金、Cu等で形成されてい
る。
前記DRAM1、ボンディングワイヤ５、インナーリード3
A及びチップ支持用リード3Cはモールド樹脂2Aで封止さ
れている。モールド樹脂2Aは、低応力化を図るために、
フェノール系硬化剤、シリコーンゴム及びフィラーが添
加されたエポキシ系樹脂を使用している。シリコーンゴ
ムはエポキシ系樹脂の弾性率と同時に熱膨張率を低下さ
せる作用がある。フィラーは球形の酸化珪素粒で形成さ
れており、同様に熱膨張率を低下させる作用がある。ま
た、パッケージ２の所定位置にインデックスID（第１図
及び第２図の左端に設けられた切り込み）が設けられて
いる。
次に、前記樹脂封止型パッケージ２に封止されたDRAM
1の概略構成を第４図（チップレイアウト図）に示す。
第４図に示すように、DRAM1の表面の略全域にメモリ
セルアレイ（MA）11が配置されている。本実施例ＩのDR
AM1は、これに限定されないが、メモリセルアレイは大
きく４個のメモリセルアレイ11A〜11Dに分割されてい
る。同第４図中、DRAM1の上側に２個のメモリセルアレ
イ11A及び11Bが配置され、下側に２個のメモリセルアレ
イ11C及び11Dが配置されている。この４個に分割された
メモリセルアレイ11A〜11Dの夫々は、さらに16個のメモ
リセルアレイ（MA）11に細分化されている。つまり、DR
AM1は、64個のメモリセルアレイ11を配置する。この64
個に細分化された１個のメモリセルアレイ11は256［Kbi
t］の容量で構成されている。
前記DRAM1の64個に細分化されたうちの２個のメモリ
セルアレイ11の間には夫々センスアンプ回路（SA）13が
配置されている。センスアンプ回路13は相補型MOSFET
（CMOS）で構成されている。DRAM1の４個に分割された
うちのメモリセルアレイ11A、11Bの夫々の下側の一端に
はカラムアドレスデコーダ回路（YDEC）12が配置されて
いる。同様に、メモリセルアレイ11C、11Dの夫々の上側
の一端にはカラムアドレスデコーダ回路（YDEC）12が配
置されている。
前記DRAM1の４個に分割されたうちのメモリセルアレ
イ11A、11Cの夫々の右側の一端にはワードドライバ回路
（WD）14、ロウアドレスデコーダ回路（XDEC）15、単位
マット制御回路16の夫々が左側から右側に向って順次配
置されている。同様に、メモリセルアレイ11B、11Dの夫
々の左側の一端にはワードドライバ回路14、ロウアドレ
スデコーダ回路15、単位マット制御回路16の夫々が右側
から左側に向って順次配置されている。
前記センスアンプ回路13、カラムアドレスデコーダ回
路12、ワードドライバ回路14、ロウアドレスデコーダ回
路15の夫々はDRAM1の周辺回路のうちの直接周辺回路を
構成する。この直接周辺回路はメモリセルアレイ11の細
分化されたメモリセルアレイ11に配置されたメモリセル
を直接制御する回路である。
前記DRAM1の４個に分割されたうちのメモリセルアレ
イ11A、11Bの夫々の間、メモリセルアレイ11C、11Dの夫
々の間には、夫々周辺回路17及び外部端子BPが配置され
ている。周辺回路17としてはメインアンプ回路1701、出
力バッファ回路1702、基板電位発生回路（VBBジェネレ
ータ回路）1703、電源回路1704の夫々を配置している。
メインアンプ回路1701は４個単位に合計16個配置されて
いる。出力バッファ回路1702は合計４個配置されてい
る。
前記外部端子BPは、前記樹脂封止型半導体装置２をLO
C構造で構成し、DRAM1の中央部までインナーリード3Aを
引き伸ばしているので、DRAM1の中央部分に配置されて
いる。外部端子１は、メモリセルアレイ11A及び11C、11
B及び11Dの夫々で規定された領域内に、DRAM1の上端側
から下端側に向って配置されている。ボンディングパッ
ド（外部端子）BPに印加される信号は、前述の第４図に
示す樹脂封止型半導体装置２において説明したので、こ
こでの説明は省略する。基本的には、DRAM1の表面上の
上端側から下端側に向って基準電圧（Vss）、電源電圧
（Vcc）の夫々が印加されたインナーリード3Aが延在す
るので、DRAM1はその延在方向に沿って基準電圧（Vss）
用、電源電圧（Vcc）用の夫々の外部端子BPを複数配置
している。つまり、DRAM1は基準電圧（Vss）、電源電圧
（Vcc）の夫々の電源の供給が充分に行えるように構成
されている。データ入力信号（Ｄ）、データ出力信号
（Ｑ）、アドレス信号（A0〜A11）、クロック系信号、
制御信号の夫々はDRAM1の中央部分に集中的に配置され
ている。
前記DRAM1の４個に分割されたうちのメモリセルアレ
イ11A、11Cの夫々の間、11B、11Dの夫々の間には夫々周
辺回路18が配置されている。周辺回路18のうち左側には
ロウアドレスストローブ（RE）系回路1801、ライトイネ
ーブル（Ｗ）系回路1802、データ入力バッファ回路180
3、電源電圧（Vcc）用リミッタ回路1804、Ｘアドレスド
ライバ回路（論理段）1805、Ｘ系冗長回路1806、Ｘアド
レスバッファ回路1807の夫々が配置されている。周辺回
路18のうち右側にはカラムアドレスストローブ（CE）系
回路1808、テスト回路1809、VDL用リミッタ回路1810、
Ｙアドレスドライバ回路（論理段）1811、Ｙ系冗長回路
1812、Ｙアドレスバッファ回路1813の夫々が配置されて
いる。周辺回路18のうち中央にはＹアドレスドライバ回
路（ドライブ段）1814、Ｘアドレスドライバ回路（ドラ
イブ段）1815、マット選択信号回路（ドライブ段）1816
の夫々が配置されている。
前記周辺回路17,18（16も含む）はDRAM1の関接周辺回
路として使用されている。
次に、リードフレームの詳細について説明する。
本実施例Ｉのリードフレームは、第１図及び第５図
（リードフレーム全体平面図）に示すように、20本の信
号用インナーリード３A1と２本の共用インナーリード３
A2が設けられている。該インナーリード3A（信号用イン
ナーリード３A1及び共用インナーリード３A2）は、第３
図及び第６図（要部断面説明図）に示すように、そのイ
ンナーリード3Aの絶縁性フィルム（絶縁体）４と接着す
る部分よりアウターリード3B側の部分と半導体チップ１
との間隔が、前記絶縁性フィルム（絶縁体）４と接合す
る部分と半導体チップ１との間隔より広くなるような段
差構造になつている。このようにインナーリード3Aを段
差構造にしたことにより、半導体チップとリードとの間
の浮遊容量が従来のものに比べて小さくなるので、信号
伝送速度の向上及び電気ノイズの低減を図ることができ
る。
また、半導体チップ１の主面と絶縁性フィルム４との
接着、絶縁性フィルム４とインナーリード3Aとの接着
は、第６図に示すように、接着剤７で接着する。また、
接着剤７は、第７図に示すように、半導体チップ１の主
面と絶縁性フィルム４との接着には用いないで、絶縁性
フィルム４とインナーリード3Aとの接着にのみ使用して
もよい。
なお、前記インナーリード3Aは、共用インナーリード
３A2が設けられていないパッケージに、適用しても前述
の効果を奏する。
また、前記リードフレームの所定位置に、第１図及び
第５図に示すように、前記半導体チップ１の主面を接着
固定するための通電しないチップ支持用リード（吊りリ
ード）3Cが設けられている。
このように通電しない吊りリード3Cによって半導体チ
ップ１の主面を接着固定することにより、半導体チップ
１を強固に固定されるので、半導体装置の信頼性及び耐
湿性の向上を図ることができる。
次に、前記絶縁性フィルム４の詳細について説明す
る。
半導体チップ１の主面上の絶縁性フィルム４の占める
面積が半導体チップ１の面積に対して少なくとも1/2以
下になっている。このように、絶縁性フィルム４の占め
る面積が半導体チップ１の面積に対して少なくとも1/2
以下にすることにより、絶縁性フィルム４による吸湿量
を低減するので、リフロー時における熱の影響及び温度
サイクルによる熱によって発生する蒸気による影響を防
止することができる。つまりパッケージのクラック等の
発生を防止することができるので、半導体装置の信頼性
を向上することができる。
また、これにより、半導体チップ１とリードとの間の
浮遊容量が従来のものに比べて小さくなるので、信号伝
送速度の向上及び電気ノイズの低減を図ることができ
る。
さらに、前記絶縁性フィルム４と半導体チップ１の主
面とを接合する面積が製造上可能な最小限の値にするこ
とにより、前述の効果をさらに顕著にすることができ
る。また、インナーリードの半導体チップと接着する一
部分のみに絶縁膜（絶縁フィルム）を使用するので、リ
ード間におけるリークを低減することができる。
また、半導体チップ１の主面上の前記絶縁性フィルム
４の代りに、第８図に示すように、前記インナーリード
3Aの一部を含む樹脂成形体６を用いて、半導体チップ１
とインナーリード3Aとの間の距離を充分大きく取り、半
導体チップ１とインナーリード3Aとの間の浮遊容量を小
さくするように構成してもよい。
このようにすることにより、樹脂成形体６とモールド
樹脂（例えじ、レジン）2Aとを相性の良い材料で形成す
るので、剥離界面リード間の剥離を低減することができ
る。
前記樹脂成形体６と半導体チップ１との接着は、第10
図に示すように、接着剤７によって接着してもよい。
絶縁性フィルム４の基材及び樹脂成形体６としては、
エポキシ系樹脂、BT（ビスマレイミドトリアジン）樹
脂、フェノール樹脂（レゾール系等）、ポリイミド樹脂
（エーテル結合及びカルボニル結合を含む芳香族ポリイ
ミド又は脂環式ポリイミド等）等から選択された１種又
は複数の樹脂を主成分とし、これに、必要に応じて無機
質フィラ又は繊維硬化剤、各種添加剤等を加えて成形さ
れる。
また、絶縁性フィルム４の基材及び樹脂成形体６の材
料の他の例としては、脂環式ポリイミド、ポリエステ
ル、ポリスルホン、芳香族ポリエーテルアミド、芳香族
ポリエステルイミド、ポリフェニレンサルファイド、ポ
リアミドイミド及びその変成物、ポリエーテルエーテル
ケトン、ポリエーテルサルフォン、ポリエーテルアミド
イミド等の熱可塑性樹脂を主成分とし、必要に応じてこ
れに無機質フィラ又は繊維、添加剤を加えて成形され
る。
また、絶縁性フィルム４又は樹脂成形体６をインナー
リード3A及び半導体チップ１に接合するための接着とし
ては、エポキシ系樹脂、BT樹脂、フェノール樹脂（レゾ
ール系等）ポリイミド系樹脂、イソメラン系樹脂、シリ
コーン樹脂及びこれらの樹脂の複数を用いて変成した熱
硬化性樹脂又は芳香族ポリエーテルアミド、ポリエーテ
ルエーテルケトン、ポリスルホン、芳香族ポリエステル
イミド、ポリエステル、脂環式ポリイミド等の熱可塑性
樹脂の中から選択することができる。
また、SOJ等の面実装型集積回路ではプリント基板（P
CB）へ半田実装する場合に、ベーパーフェーズリフロー
ソルダー法又は赤外線リフローソルダー法が用いられる
が、この場合パッケージ内の吸湿水分がリフロー温度
（215〜260℃）で気化膨張し、チップ界面の接着を剥
し、剥離面の内圧が上昇して封止レジンがクラックする
場合がある。
LOC構造では、インナーリード3Aと半導体チップ１を
絶縁フィルム４又は樹脂成形体６で接合する構造である
ため、絶縁フィルム４又は樹脂成形体６自身の吸湿によ
って、前述の現像を加速する。従って、これを低減する
ためには、絶縁フィルム４の体積を小さくし、吸湿量を
低減することが有効となる。
接合面積の下限は、ワイヤボンディング及び樹脂（レ
ジン）モールド（封止）の工程で受ける外力に耐えられ
る面積である。
ここで、前記絶縁性フィルム４又は樹脂成形体６の絶
縁体の材料物性について検討する。
LOC構造の半導体装置又はCOL（Chip On Lead）構造の
半導体装置におけるインナーリード3Aと半導体チップ１
との間の接合絶縁材料として下記７項目の条件の内２個
以上の条件を満たす材料を使用する。
（１）．飽和吸湿率が封止レジンと同程度もしくはそれ
以下であること。
これは、ベイパー・フェース・ソルダー（VPS）時の
レジンクラック防止に有効である。
（２）．誘電率が4.0（at103Hz、常温〜200℃）以下で
あること。
これは、インナーリードと半導体チップとの間の浮遊
容量を低減する。
（３）.200℃でのバーコル硬度20以上であること。
これは、ワイヤボンド性を良好にする。
（４）.U、Thの含有量が1ppb以下、120℃、100時間抽出
した場合の可溶性ハロゲン元素量10ppm以下である。
これは、ソフトエラーの防止、耐湿性の向上に有効で
ある。
（５）．半導体チップ及びインナーリードとの接着性が
良好であること。
これは、ワイヤボンド性の確保、耐湿性の向上、イン
ナーリード間の電流リークの防止等が図れる。
（６）．線熱膨張係数が20×10-6／℃以下であること。
これは、インナーリード3Aに絶縁材料を接合した場合
の反りを低減し、次工程の半導体チップへの接合作業性
の改善が図れる。
（７）．熱可塑樹脂の場合は、ガラス転移温度Tgが220
℃以上であること。
これは、リフローソルダー時の高温（215℃）におい
て、ガラス転移温度Tgが220℃末端の材料では熱変形
し、パッケージクラックが発生し易くなるが、前記条件
はこれを防止する効果がある。
前記７項目の条件の内、少なくとも２条件を満たす材
料の実施例について説明する。
例えば、カプトン（デュポン社製ポリイミドフィル
ム）500H又はユーピレックスＳ（宇部興産社のポリイミ
ドフィルム）の両面を粗面化し、この両面にガラス転移
温度Tgが220以上のポリエーテルアイミドを25μｍコー
ティングしたフィルムでは、前記項目の内（１）項を除
いて、その条件を満たす材料である。
また、高純度石英繊維又はアラミド繊維を補強材とし
たビスマレイミドフィルムあるいはエポキシフィルムも
しくはエポキシ変形ポリイミドフイルム125μｍの両面
に、エポキシ樹脂、レゾール樹脂、イソメラミン樹脂、
フェノール変成エポキシ樹脂、エポキシ変成ポリイミド
樹脂の内から選ばれた接着剤を10〜25μｍ塗布・乾燥し
たフィルムでは、前記項目の内（１）〜（６）項を満た
す材料である。
また、テフロンPFA（デュポン社製の４フッ化エチレ
ン−パーフロロアルコキシ共重合体）、あるいはテフロ
ンEFP（デュポン社製の４フッ化エチレン−パー６フッ
化プロピレン共重合体）、もしくはカプトンＦタイプ
（東レ・デュポン社製、カプトンフィルムの両面にテフ
ロンFEPを薄くコーティングした材料）フィルムの両面
を、プラズマ処理等の方法で接着性を改善し、この両面
にエポキシ樹脂、レゾール樹脂、芳香族ポリエーテルア
ミド樹脂、ポリイミド前駆体等から選ばれた接着剤をコ
ーティングしたフィルムでは、前記項目をいずれも満足
すると共に、特に吸湿率及び誘電率が小さいという特徴
がある。
次に、リードフレーム３に絶縁性フィルム４を介在さ
せて接着剤を用いて半導体チップ１を接着固定する方法
について説明する。
第11図（リードフレーム３と絶縁性フィルム４と半導
体チップ１との関係を示す展開図）に示すように、半導
体チップ１の主面の信号用インナーリード3A,共用イン
ナーリード３A2，吊りリード3Cのそれぞれに対向する位
置の上に、絶縁性フィルム４を分割して接着剤７（第１
図及び第６図）により貼り付ける。次に、前記第６図に
示すように、リードフレーム３の信号用インナーリード
３A1，共用インナーリード３A2，吊りリード3Cを接着剤
７により接着固定する。
前記モールド樹脂材料（レジン）の実施例を次に示
す。
（１）熱硬化性樹脂に、粒度分布0.1〜100μm,平均粒径
が５〜20μm,最大充填密度が0.8以上の実質的に球形の
無機フィラーを70重量百分率（wt％）以上配合した樹脂
組成物を用いる。
この場合の樹脂成分は、エポキシ、レゾール、ポリイ
ミドのいずれであってもよい。
このように、前記球形の無機フィラー（例えば、溶融
シリカ）を用いたモールド樹脂材料は、第12図（充填剤
の充填密度と流動性の関係を示す図）に示すように、そ
の材料の溶融粘度や流動性に及ぼす影響が少ないために
配合量を増やして材料の低熱膨張化が図れる。また、第
13図（フィラ配合量と成形品の物性との関係を示す図）
及び第14図（フィラ配合量と熱応力との関係を示す図）
フィラを増量して成形品の熱応力を低減させることがで
きる。そのため、パッケージは耐クラック性が良好とな
る。
特に、LOC構造のような繊細な構造を有する半導体装
置をモールドする場合の装置の変形や損傷を防止するこ
とができる。
（２）高純度のフェノール硬化型エポキシ樹脂、レゾー
ル型フェノール樹脂、ビスマレイミド樹脂のうち少なく
とも一種を主成分とした樹脂組成物を用いる。
末精製レゾール樹脂を用いた場合の硬化物特性は、第
１表（末尾の頁にあり）に示すように、精製品との大き
な違いは、体積抵抗率が特に140℃で３桁以上異なる。
また、イオン性不純物が多いため抽出液の電気的伝導度
にも大きな差がみられる。
精製レゾール樹脂の製造法は、例えば、フラスコにフ
ェノール500g、30％のホルマリン550g、硬化剤として酢
酸亜鉛5gを加え、攪拌しながら徐々に加熱し、還流しな
がら90℃で60分間加熱する。その後、フラスコ内を20mm
Hgに減圧し、縮合水並びに末反応成分を除去した。次
に、この反応生成物に300gのアセトンを加えて反応生成
物を溶解し、さらに純水を加え、50℃で30分間激しく攪
拌する。冷却後上部の水層を除去し、再び反応生成物を
300gのアセトンに溶解し、さらに純水を加え50℃で30分
間激しく攪拌し、冷却後上部の水層を除去する。この洗
浄操作を５回繰り返す。各洗浄を行う毎に反応生成物の
一部を取り出し夫々減圧しながら40℃で48時間乾燥し、
精製度合いが異なる６種類のレゾール型フェノール樹脂
を得る。
こうして得られたレゾール型フェノール樹脂の精製回
数と樹脂の融点、硬化特性並びにこれらのレゾール型フ
ェノール樹脂5gに純水50gを加え120℃で120時間加熱し
た後の抽出水の水素イオン濃度（pH）、電気伝導並びに
抽出されたイオン性不純物濃度の分析結果を第２表（末
尾の頁にあり）にまとめて示す。
第２表から明らかなように、前記洗浄の操作を５回繰
り返したレゾール型樹脂フェノール樹脂は、イオン不純
物が極めて少ないことが分かる（特願昭63−141750号参
照）。
このように、精製による効果としては、前記特性上の
違いからモールド品の耐湿信頼性やAu/Al接合部の高温
寿命、素子特性の向上等が図れる。
（３）高純度のレゾール型フェノール樹脂あるいはビス
マレイミド樹脂のいずれかを主成分とし、かつ、その成
形品は215℃の曲げ強度が3kgf/mm2以上であるもの、例
えば、第１表の実施例2,3のものを用いる。
このように、高純度のレゾール型フェノール樹脂やポ
リイミド樹脂を用いた封止材料は成形品の耐熱性が高
く、215℃の曲げ強度が3kgf/mm2以上であるので、パッ
ケージを吸湿させた場合の耐リフロー性（パッケージク
ラック）あるいはリフロー後の耐湿信頼性や耐熱衝撃性
が極めて良好となる。
（４）前記（２）又は（３）項のベース樹脂に配合され
る無機フィラとして、粒度分布0.1〜100μｍ、平均粒径
が５〜20μｍ、最大充填密度が0.8以上の実質的に球形
の溶融シリカであるものであり、例えば、第１表の実施
例1,2,3のいずれかのものを用いる。
このように、前記球形の溶融シリカを用いた封止材料
は、その材料の溶融粘度や流動性に及ぼす影響が少ない
ために配合量を増やして材料の低熱膨張化が図れる。そ
のため、パッケージは、前記（２）又は（３）項の効果
の上に耐クラック性が良好となる。（５）前記樹脂封止
材料が、無機フィラとして粒度分布0.1〜100μｍ、平均
粒度が５〜20μｍ、最大充填密度が0.8以上の実質的に
球形の溶融シリカを組成物全体に対して67.5体積百分率
（vol％）以上配合され、成形品は線膨張係数が1.4×10
-5／℃以下であるものであり、例えば、第１表の実施例
1,2,3のいずれかのものを用いる。
このようにすることにより、前記球形の溶融シリカの
効果を更に有効にすることができる。
（６）前記樹脂封止材料が、10倍量のイオン交換水と混
合し、120℃で100時間抽出した場合に抽出液のpHが３〜
７、電気電導度が200μS/cm以下、ハロゲンイオン、ア
ンモニアイオン並びに金属イオンの抽出量が10ppm以下
であるもの、例えば、第１表の実施例1,2,3のいずれか
のものを用いる。
次に、前記樹脂封止材料の実施例（１）乃至（６）の
一実験例について述べる。
第１表に示すように、熱硬化性樹脂としてエポキシ樹
脂（従来例）、レゾール型フェノール樹脂（実施例１）
及びビスマレイミド樹脂（実施例２）をベース樹脂とし
て用い、これにフィラとして粒度分布0.1〜100μｍ、平
均粒径が５〜20μｍ、最大充填密度が0.90の実質的に球
形の溶融シリカ、さらに、各種添加剤を加え、当該混合
物を約80℃に加熱した二軸ロールで10分間溶融加熱し、
冷却後粉砕し３種類の樹脂封止材料を作製した。
次いで、各樹脂封止材料を用い、トランスファ成形機
で第１図に示すLOC構造を有する半導体装置、すなわ
ち、16MDRAMをモールドした。モールドは金型温度180
℃、トランスファ圧力70kgf/mm2、成形時間90秒で行っ
た。
前記実験例によれば、次のような効果を得ることがで
きた。
（１）フィラーとして粒度分布0.1〜100μｍ、平均粒径
が５〜20μｍ、最大充填密度が0.8以上の実質的に球形
の溶融シリカを用いた封止材料は、一般に用いられてい
る角形溶融シリカを用いた場合と比べて溶融粘度が低
く、材料の流動性が良好なため、モールドに際し、Au等
のボンデングワイヤ５やリードフレーム３を変形させた
り、半導体チップ１を押し流すことがなく、しかも、パ
ッケージの狭い隙間にも良く充填した。
（２）前記球形溶融シリカは、材料の溶融粘度や流動性
に及ぼす影響が少ないために、配合量を増やして材料の
低熱膨張化が図れる。そのため、パッケージは、耐クラ
ック性が良好であった。
（３）従来の半導体封止材料しては、エポキシ樹脂が使
用され、フェノール樹脂やポリイミド樹脂は、イオン性
不純物が多いために電気特性や耐湿信頼性が劣り実用化
されなかった。しかし、高純度のレゾール型フェノール
樹脂やポリイミド樹脂を使用すれば、良好な信頼性を得
ることができた。
（４）高純度のレゾール型フェノール型樹脂やポリイミ
ド樹脂を用いた封止材料は、成形品の耐熱性が高く、特
に高温の機械強度が優れるためにパッケージを吸湿させ
た場合の耐リフロー性（パッケージクラック）あるい
は、リフロー後の耐湿信頼性や耐熱衝撃性が極めて良好
であった。
次に、樹脂封止材料を金型に注入する際に、ボイドの
発生、ボンディングワイヤの曲り、充填不足等を防止す
るための手段について説明する。
前記第１図に示すように、半導体チップ１の主面上
に、複数のインナーリード3Aが、前記半導体チップ１と
電気的に絶縁する絶縁性フィルム４を介在して接着剤７
で接着され、該インナーリード3Aと半導体チップ１とが
ボンディングワイヤ５で電気的に接続され、樹脂で封止
された16MDRAMにおいて、第15図（第１図の要部断面
図）に示すように、前記インナーリード3Aの半導体チッ
プ１と接着している部分からパッケージ２の外壁までの
距離H1が、半導体チップの回路形成面の反対側の面から
パッケージの外壁までの距離H2より大きくなるようなパ
ッケージ構造にする。
このようなパッケージ構造にすることにより、第16図
（第15図をモデル化した断面図），第17図（第16図のハ
−ハ断面図），第18図（第16図のニ−ニ断面図）に示す
ように、インナーリード3Aの上部の流路の深さh31と
h32、インナーリード3Aと半導体チップ１との中間部の
深さh2及び半導体チップ１の下部の流路の深さh1の関係
が夫々次式で表わされる。
h31＝hc−２h10r2−ｔ−tc h32＝h10r2＋ｔ ここで、 hc：キャビティ深さ tc：チップ厚さ tf：リードフレーム厚さ Wc：キャビティ幅 Wf：チップから浮かせたリードフレーム長さ である。
前記各式の夫々関係をグラフにすると、第19図のよう
になる。
このように、パッケージ２のレジン流路をインナーリ
ード3Aの上部流路、インナーリード3Aと半導体チップ１
の中間部流路及び半導体チップ１の下部流路の３つに分
割し、各流路のレジン平均流速が等しくなるように、各
流路の深さ及びレジン流路構造を設定することにより、
第17図に示す各流路，，のレジン平均流速が等し
くなるので、ボイド発生，ボンディングワイヤ（金線）
５の曲り，充填不足等を防止することができる。
また、前記各流路，，のレジン平均流速が等し
くなるので、半導体チップ１及びインナーリード3Aの変
形が防止することができ、高信頼性のパッケージを得る
ことができる。
〔実施例II〕
本発明の実施例IIの半導体集積回路装置は、第20図、
第21A図、第21B図、第22A図及び第22B図に示すように、
前記実施例Ｉの半導体チップ１の主面上に貼り付けられ
た絶縁性フィルム４を信号用インナーリード３A1及び共
用インナーリード３A2の半導体チップ１との対向面のチ
ップ最近接面の全面又は一部に絶縁性フィルム4Aが配設
されたものである。
すなわち、前記絶縁性フィルム4Aは、例えば、第20図
に示すように、リードフレーム３の状態で、信号用イン
ナーリード３A1及び共用インナーリード３A2の半導体チ
ップ１の主面と対向する面の半導体チップに最近接する
面の全面に、絶縁性フィルム4Aをあらかじめ配設してお
き、組み立て時に前記絶縁性フィルム4Aと半導体チップ
１を接着剤で接着固定する。
前記絶縁性フィルム4A付リードフレーム３は、例え
ば、１枚のインナーリード用薄板の半導体チップ１の主
面と対向する面の半導体チップ１に最近接する面全面
に、絶縁性フィルム４を貼り付けて、プレス等で成形切
断し、信号用インナーリード３A1及び共用インナーリー
ド３A2と絶縁性フィルム4Aとが一度に作製される。
このようにすることにより、絶縁性フィルム4Aの面積
を低減することができる。また、信号用インナーリード
３A1及び共用インナーリード３A2と絶縁性フィルム4Aと
の位置合せも良好に行うこともできる。また、信号用イ
ンナーリード３A1と共用リード３A2との間に絶縁性フィ
ルム４が存在しないので、両者間のリークを防止するこ
とができる。
なお、前記絶縁性フィルム４は、複数枚に分割して、
例えば４分割して貼り付ける方が、１枚の絶縁性フィル
ム４の場合より熱による応力の影響を低減することがで
きる。
また、第21A図に示すように、前記半導体チップ１の
主面と対向する面の半導体チップ１に最近接する面（裏
面）の全面のうち、信号用インナーリード３A1と共用リ
ード３A2のボンディング部に対応する部分のみに絶縁性
フィルム4Bを配設し、半導体チップ１に対する絶縁性フ
ィルム4Bの占める面積を最小にすることができる。
このような半導体チップ１に対する絶縁性フィルム4B
の占める面積が最小となる絶縁性フィルム4B付リードフ
レーム３は、例えば、第21B図に示すように、信号用イ
ンナーリード３A1と共用リード３A2の半導体チップ１の
主面と対向する面の半導体チップ１に最近接する面全面
に、所定位置に孔ａが設けられた４枚の絶縁性フィルム
４を貼り付けて、プレス等で成形切断し、信号用インナ
ーリード３A1と共用リード３A2のボンデング部に対応す
る位置のみに絶縁性フィルム4Bを貼り付けたものが作製
される。
このようにすることにより、第20図に示す実施例に比
べて、さらに、絶縁性フィルム量を減じることができる
ので、さらに、吸湿量を低減することができる。また、
このようにすることにより、吊りリードを合せると、半
導体チップ１を固定しやすい。
なお、第21A図に示す実施例においては、ボンディン
グ部に対応する部分のみに絶縁性フィルム4Aを配設した
が、それ以外の部分に、必要に応じて部分的に絶縁性フ
ィルム4Aを配設してもよい。
また、第22A図に示すように、第20図に示す絶縁性フ
ィルム4Aの部分に、共用インナーリード３A2と信号用イ
ンナーリード３A1の部分を延長して交差させるように延
長部分にも絶縁性フィルム4Cが配設されたものである。
この絶縁性フィルム4C付インナーリード3Aは、例え
ば、第22B図に示すように、信号用インナーリード３A1
に対応する部分のみが残るような孔ｂを設けた１枚の絶
縁性フィルム４を作製し、この絶縁性フィルム４の長辺
方向の中心線に沿って切断して２分割する。この２分割
された絶縁性フィルム4Cを共用インナーリード３A2及び
信号用インナーリード３A1に貼り付けることにより作製
する。
このように予め絶縁性フィルム４を所定のパターンに
切断して絶縁性フィルム4Cを形成し、絶縁性フィルム4C
を共用インナーリード３A2及び信号用インナーリード３
A1に貼り付けるのみでよいので、絶縁性フィルム4Cの作
製の方法が容易である。また、このようにすることによ
り、絶縁性フィルム4Cを共用インナーリード３A2及び信
号用インナーリード３A1に貼り付けるので、信号用イン
ナーリード３A1の先端を平坦化することができ、その後
の工程の作業が容易になる。
前記絶縁性フィルム4Cと共用インナーリード３A2と信
号用インナーリード３A1との接着は、熱可塑性接着剤の
場合には接熱圧着で行い、熱硬化型接着剤を用いる場合
には仮止め後硬化を行うことで接合される。
なお、第20図、第21A図及び第22A図に示す絶縁性フィ
ルム4A,4B,4Cは、インナーリードの幅よりも、多少広く
てもよいし、逆に狭くてもよい。
以上の説明からわかるように、本実施例IIによれば、
半導体チップ１と信号用インナーリード３A1と共用リー
ド３A2との間に配設される絶縁性フィルム４の量は、従
来のものに比べて極端に少ないので、湿度の高い環境中
に長時間保持しても、半導体装置内に吸収される水分量
を少なくできる。これにより、半田リフロー工程中の半
導体装置内水蒸気圧力を小さくできるので、レジンクラ
ックを起こさない半導体装置を提供することができる。
〔実施例III〕
本発明の実施例IIIの半導体集積回路装置は、第23図
に示すように、前記実施例Ｉの半導体チップ１の主面上
に設けられているボンディングパッドBP以外の半導体チ
ップ１の主面領域全域にα線遮蔽用ポリイミド膜８が被
覆され、半導体チップ１の主面上に少なくとも信号用イ
ンナーリード３A1及び共用インナーリード３A2（第23図
には図示していない）の先端とが接着される箇所に絶縁
性フィルム4Dが形成されている。
前記α線遮蔽用ポリイミド膜８の厚さは、2.0μｍ〜1
0.0μｍである。
前記絶縁性フィルム4Dの膜厚は、75μｍ以上である。
この絶縁性フィルム4Dとしては、印刷の可能な無機フィ
ラーを含有する熱硬化性樹脂が適している。
絶縁性フィルム4Dの占める面積は、半導体チップ１の
面積に対して少なくとも1/2以下になっている。
また、半導体チップ１の主面と反対側の面にポリイミ
ド膜９が形成されている。
次に、前記半導体チップ１の主面上に設けられている
ボンディングパッドBP以外の半導体チップ１の主面領域
全域にα線遮蔽用ポリイミド膜８を被覆し、半導体チッ
プ１の主面上に少なくとも信号用インナーリード３A1，
共用インナーリード３A2の先端とが接着される箇所に絶
縁性フィルム4Dを形成する方法の一実施例について第23
図及び第24A図（製造流れ図と各工程の断面図）を用い
て説明する。
まず、第25図（シリコンウェハの主面平面図）に示す
シリコンウェハ10の全領域に、α線遮蔽用ポリイミド膜
８を塗布し半硬化後、ホトエッチングしてボンディング
パッド（外部端子）BPを露出させる（第24A図のステッ
プ101）。
次に、溶剤剥離形ドライフィルムＡを張り付ける。（ス
テップ102）。この溶剤剥離形ドライフィルムＡに所定
のパターンを露光し（ステップ103）、現像して孔Ｂを
あける（ステップ104）。
次に、ペースト状の絶縁体（印刷ペースト）Ｃを塗布
してスキージによる埋め込み（印刷スキージによる埋め
込み）、キュアを行う（ステップ105,106,107）。次
に、溶剤剥離形ドライフィルムＡを剥離して絶縁性フィ
ルム4Dを形成する。その後、第25図に示すシリコンウェ
ハ10上の実線に沿ってダイシングして絶縁性フィルム4D
付半導体チップが完成する。
前記α線遮蔽用ポリイミド膜８及び絶縁性フィルム4D
を形成する方法の他の実施例は、第24B図（製造流れ図
と各工程でのチップの断面図）に示すように、シリコン
ウェハ10の全領域に、α線遮蔽用ポリイミド膜８を塗布
して、ホトエッチングしてボンディングパッド（外部端
子）BPを露出させる（第24B図のステップ201）。
次に、ソルダレジスト用ドライフィルムＤを張り付け
る（ステップ202）。このソルダレジスト用ドライフィ
ルムＤに所定のパターンを露光し（ステップ203）、現
像して絶縁性フィルム4D（ステップ204）を形成する。
その後、第25図に示すシリコンウェハ10上の実線に沿っ
てダイシングして絶縁性フィルム4D付半導体チップを完
成する。
なお、前記厚膜の絶縁性フィルム4Dをシリコンウェハ
プロセスで形成しても、部分的に形成するのでシリコン
ウェハ10は反らない。
また、第26図乃至第28図は、半導体チップ１の主面上
に少なくとも信号用インナーリード３A1及び共用インナ
ーリード３A2の先端及び吊りリードとが接着される箇所
に形成される絶縁性フィルム4Dの種々のパターン形状を
示す。
以上の説明からわかるように、本実施例IIIによれ
ば、半導体チップ１のボンディングパッド（外部端子）
BP以外の主面領域全域にα線遮蔽用ポリイミド膜８が被
覆され、半導体チップ１の主面上に少なくとも信号用イ
ンナーリード３A1及び共用インナーリード３A2の先端と
が接着される箇所に絶縁性フィルム4Dが形成されている
ので、前記α線遮蔽用ポリイミド膜８で回路形成領域全
域へのα線を遮蔽することができ、前記絶縁性フィルム
4Dで半導体チップ１を接着固定することができる。
また、半導体チップ１の主面上に少なくともインナー
リード3Aの先端及び吊りリード3Cとが接着される箇所に
絶縁性フィルム4Dが形成されているので、半導体チップ
１とインナーリード3Aとの間の浮遊容量を低減すること
ができる。
また、前記絶縁性フィルム4Dが、印刷の可能な無機フ
ィラを含有する熱硬化性樹脂であるので、ウエハプロセ
スにおいて、高精度の絶縁性フィルム4Dを形成すること
ができる。
また、半導体チップ１の主面と反対側の面にポリイミ
ド膜９を形成することにより、半導体チップ１とレジン
との接着が良好となるので、パッケージクラックを防止
することができる。
また、前記絶縁性フィルム4Dが、少なくとも、シリコ
ンウェハ10に溶剤剥離形ドライフィルムＡを張り付け、
通常の露光、現像工程を経たのち、ペースト状の絶縁体
（印刷ペースト）を塗布しスキージにより埋込み、加熱
してキュアし、溶剤剥離形ドライフィルムを剥離するこ
とを含むウェハプロセスにより、絶縁性フィルム4Dが高
精度にバッチ処理で形成されるので、生産性を向上する
ことができる。
また、前記絶縁性フィルム4Dが、ソルダレジスト用ド
ライフィルムＤの露光、現像のみにより形成されるの
で、さらに生産性を向上することができる。
〔実施例IV〕
本発明の実施例IVの樹脂封止型導体装置は、第29図
（一部断面斜視図）に示すように、前記実施例Ｉの半導
体チップ１の主面上に、複数の信号用インナーリード３
A1及び共用インナーリード３A2が、前記半導体チップ１
と電気的に絶縁する絶縁性フィルム４を介在して接着剤
で接着され、該複数の信号用インナーリード３A1及び共
用インナーリード３A2と半導体チップ１とがボンディン
グワイヤ５で電気的に接続され、モールド樹脂2Aで封止
された半導体装置において、第30図（第29図のホ−ホ線
で切った樹脂モールド前の状態を示す断面図）に示すよ
うに、前記半導体チップ１の主面の一部をモールド樹脂
よりも可撓性あるいは流動性のある物質20で覆ってその
物質20がボンディングワイヤ５の全体を覆うようにせし
め、その物質20の外側を樹脂2Aで封止したものである。
すなわち、共用インナーリード３A2をまたぐボンディ
ングワイヤ５の全体を可撓性・流動性物質20が覆われる
ようにダム21を設け、そのダム21に例えば流動状態のシ
リコーンゲルからなる可撓性・流動性物質20をボンディ
ングワイヤ５の上から滴下させ、硬化させたのち、トラ
ンスファモールドによって樹脂封止する。
前記ダム21は、例えば粘度高いシリカフィラを入れた
シリコーンゴムを用いる。
また、前記可撓性・流動性物質20は、必ずしも前記の
ようなゲル状物質である必要はなく、内部でボンディン
グワイヤ５が変形できる程度の可撓性あるいは流動性を
有していれば、シリコーングリースやシリコーンゴムな
ど種々の材料を用いてもよい。
このようにすることにより、吸湿したパッケージのリ
フロー半田付け時に、半導体チップ１の主面が剥離して
蒸気が膨張しても、ボンディングワイヤ５が変形に自由
に追従することができるので、ボンディングワイヤ５の
断線を防止することができる。
また、モールド樹脂2Aのトランスファモールド時に、
ボンディングワイヤ５の変形が拘束されているので、共
用インナーリード３A2をまたぐためにワイヤ５が長くな
っていても、モールド時のボンディングワイヤ５の変形
やこれによるボンディングワイヤ５相互のショートある
いはボンディングワイヤ５と共用インナーリード３A2と
の接触を防止することができる。
また、ボンディングワイヤ５の変形を防止するだけの
目的であれば、ボンディングワイヤ５を覆う物質は、可
撓性・流動性を有する物質である必要はない。半導体チ
ップ１の主面上にボンディングワイヤ５部分にポッティ
ングできる樹脂があれば、その外側のトランスファモー
ルドされた樹脂2Aと同程度の弾性率を有するエポキシ樹
脂などであっても良い。
また、可撓性・流動性物質20が流動性を有している場
合、その粘度は樹脂2Aのトランスファモールド時の溶融
粘度よりも高いことが必要である。
また、可撓性・流動性物質20により、ボンディングワ
イヤ５に樹脂2Aが直接接していないので、温度サイクル
時に半導体チップ１とモールド樹脂2Aの間の相対的な熱
変形によってボンディングワイヤ５が繰返し変形を受
け、疲労によって断線することもない。
また、可撓性・流動性物質20を使用する場合、ボンデ
ィングパッドBPの表面に、熱応力によって隙間が発生す
ることもなくなるので、ボンディングパッド部のアルミ
ニウムが水分によって腐食することもない。
第31図は、可撓性・流動性物質20を使用する場合の他
の実施例の樹脂封止型半導体装置の樹脂モールド前の状
態を示す断面図である。
第31図に示すように、信号用インナーリード３A1と樹
脂2Aとの間の界面は、半導体チップ１の主面に比べて隙
間が発生しにくいので、ボンディングワイヤ５の信号用
インナーリード３A1側のボンディング部は、断線を生じ
にくい。従って、この実施例は、断線の生じやすい半導
体チップ１側のボンディング部（ファーストボンディン
グ）近傍のみ、可撓性・流動性物質20を設けたものであ
る。これにより、ボンディングワイヤ５が自由に変形で
きれば、ある程度の断線防止効果が得られる。
また、この実施例は、前記第30図のダム21の代りに共
用インナーリード３A2を利用したものである。
ただし、この実施例の場合、ボンディングワイヤ５の
全体が可撓性・流動性物質20で覆われていないので、パ
ッケージに温度サイクルが作用した場合、半導体チップ
１とモールド樹脂2Aとの間の相対的な熱変形によってボ
ンディングワイヤ５が繰返し変形を受けるので、第30図
の実施例に比べて、疲労による断線を生じやすくなる。
また、樹脂2Aのトランスファモールド時のボンディン
グワイヤ５の変形防止に対しても、ある程度の防止効果
がある。
また、可撓性・流動性物質20の量が少なくなり、高さ
も低くできるので、リフロー半田付け時の断線防止、ト
ランスファモールド時のワイヤ変形防止に効果があるだ
けでなく、パッケージ全体の厚さを薄くすることがで
き、実装密度を向上することができる。第32図は、可撓
性・流動性物質20を使用する場合の他の実施例の樹脂封
止型半導体装置の樹脂モールド前の状態を示す断面図で
ある。
この実施例は、第32図に示すように、ボンディングワ
イヤ５の全体が覆われるようにして、半導体チップ１の
主面全面を可撓性・流動性物質20で覆ったものである。
前記第30図の実施例と同様の効果が得られ、さらに、
半導体チップ１の主面全面を可撓性・流動性物質20で覆
っているので、耐湿性を一層向上することができる。
ただし、可撓性・流動性物質20の表面積が大きくなる
ので、リフロー半田付け時にモールド樹脂2Aとの界面に
隙間が発生し、蒸気圧が作用すると、上部のモールド樹
脂2Aにクラックが発生しやすくなる。
第33図は、可撓性・流動性物質20を使用する場合の他
の実施例の樹脂封止型半導体装置の樹脂モールド前の状
態を示す断面図である。
この実施例は、第33図に示すように、前記半導体チッ
プ１の主面の上に設けられたボンディングワイヤ５の全
体のみをモールド樹脂2Aよりも可撓性あるいは流動性の
ある物質20で覆ったのである。
ボンディングワイヤ５を覆う可撓性・流動性物質20
は、半導体チップ１の主面上に盛上った形状となってい
る必要はなく、ボンディングワイヤ５の表面にのみ付着
していてもよい。
このような被覆を行うためには、まず溶媒で希釈して
低粘度となった可撓性・流動性物質20を半導体チップ１
上にたれ滴下してボンディングワイヤ５に付着させ、そ
の後溶媒を蒸発させて形成する。
この場合、ボンディングワイヤ５の表面の可撓性・流
動性物質20の層は、厚いほど断線の防止及びボンディン
グワイヤ５の変形防止の効果が大きい。
このように構成することによって、第30図に示す実施
例のものと同様の効果を得るための可撓性・流動性物質
20の量を低減することができるので、可撓性・流動性物
質20とモールド樹脂2Aとの間に発生する蒸気圧によって
パッケージクラックの発生を防止することができる。
第34図は、可撓性・流動性物質20を使用する場合の他
の実施例の樹脂封止型半導体装置の樹脂モールド前の状
態を示す断面図である。
この実施例は、第34図に示すように、ボンディングワ
イヤ５を可撓性・流動性物質20で覆うとともに、半導体
チップ１の主面と反対面のモールド樹脂2Aに穴22をあ
け、半導体チップ１の一部を実質的に露出させる。
ここで、実質的とは、製造工程で不可避的に半導体チ
ップ１の主面と反対面のモールド樹脂2Aの薄い被膜ある
いはパッケージ２の内部に蒸気圧が発生した場合に容易
に破れる程度の薄い樹脂層が存在する場合を想定してい
る。
このように可撓性・流動性物質20によって、リフロー
半田付け時、温度サイクル時のボンディングワイヤ５の
断線を生じることなく、ボンディングパッドBP部の耐湿
性を確保できるので、モールド樹脂2Aの一部分に前記穴
22があいても、耐湿性が低下しない。
また、リフロー半田付け時にパッケージ内部に発生し
た蒸気は、前記穴22から外部に放散されるので、圧力が
上昇することがなく、樹脂クラックを生じることがな
い。
また、前記穴22の半導体チップ１の主面と反対面は、
完全に露出していなくても、蒸気圧で容易に貫通できる
程度の厚さであれば、モールド樹脂2Aが存在していても
良い。
以上の説明からわかるように、前記実施例IVによれ
ば、リフロー半田付け時に、半導体チップ１の主面が剥
離して蒸気が膨張しても、ボンディングワイヤ５の断線
を防止することができる。
また、トランスファモールド時に、ボンディングワイ
ヤ５の変形によるワイヤ間のショート、あるいはボンデ
ィングワイヤ５と共用インナーリード３A2との接触を防
止することができる。
また、ボンディングパッドBP部の耐湿性不良及び温度
サイクル時のボンディングワイヤ５の断線を生じること
なく、リフロー半田付け時の樹脂クラックを防止するこ
とができる。
〔実施例Ｖ〕
本発明の実施例Ｖの樹脂封止型半導体装置は、第35図
（断面図）に示すように、前記実施例Ｉの樹脂封止型半
導体装置において、半導体チップ１の主面と反対面に凹
部又は凸部101、例えば、円形の凹部を設けたものであ
る。
この凹部101により、モールド樹2Aを半導体チップ１
に拘束し、リフロークラックが生じる半導体チップ１の
主面と反対面コーナ部のモールド樹脂部に発生する応力
を低減し、リフロークラックを防止することができる。
また、凹部101の加工は、エッチングでも良い。ま
た、他の方法で良い。
第36A図（第３図の主面と反対側から見た平面図）及
び第36B図（第36A図の横中心線で切った断面図）は、前
記半導体チップ１の主面と反対面に設けられた凹部101
の変形例を示す図であり、この例は前記半導体チップ１
の主面と反対面に環状の凹部101aを設けたものである。
第37A図（平面図）及び第37B図（断面図）は、前記半
導体チップ１の主面と反対面に設けられた凹部101の他
の変形例を示す図であり、この例は前記半導体チップ１
の主面と反対面に四角形の凹部101bを設けたものであ
る。
第38A図（平面図）及び第38B図（側面図）は、前記半
導体チップ１の主面と反対面に設けられた凸部101の変
形例を示す図であり、この例は前記半導体チップ１の主
面と反対面に円形の凸部101cを設けたものである。
第39A図（平面図）及び第39B図（側面図）は、前記半
導体チップ１の主面と反対面に設けられた凸部101の他
の変形例を示す図であり、この例は前記半導体チップ１
の主面と反対面に四角形の凸部101dを設けたものであ
る。
第40A図（平面図）及び第40B図（側面図）は、前記半
導体チップ１の主面と反対面に設けられた凹部101の他
の変形例を示す図であり、この例は前記半導体チップ１
の主面と反対面に楕円形の凹部101eを設けたものであ
る。
第41A図（平面図）及び第41B図（側面図）は、前記半
導体チップ１の主面と反対面に設けられた凹部又は凸部
101の変形例を示す図であり、この例は前記半導体チッ
プ１の主面と反対面に複数の溝を形成することにより凹
部及び凸部101fを設けたものである。これは格子状に溝
を設けてもよい。
前述のように半導体チップ１の主面と反対面に、例え
ば凹部又は凸部101a〜101fのうちいずれか一つを設ける
ことにより、半導体チップ１をモールド樹脂2Aでより強
固に拘束することができる。
また、半導体チップ１の主面と反対面のコーナ部によ
るモールド樹脂2Aに発生する応力を低減することができ
る。
第42図は、この実施例Ｖに関する本発明の他の実施例
を示す図であり、前記実施例Ｖの半導体チップ１の主面
と反対面に酸化珪素膜102を残した状態で、半導体チッ
プ１の主面と反対面に、例えば前記凹部又は凸部101を
設けたものである。
このように、半導体チップ１の主面と反対面に酸化珪
素膜102を残した状態であることにより、酸化珪素膜102
とモールド樹脂2Aとの接着力が強いので、半導体チップ
１の主面と反対面でのモールド樹脂2Aの剥離を防止する
ことができる。
また、凹部又は凸部101によって、モールド樹脂2Aで
半導体チップ１を強固に拘束することができる。
〔実施例VI〕
本発明の実施例VIの樹脂封止型半導体装置は、第43図
（一部断面斜視図）及び第44図（第43図のヘ−ヘ線で切
った断面図）に示すように、前記実施例Ｉの半導体チッ
プ１の主面上に、複数の信号用インナーリード３A1及び
共用インナーリード３A2が、前記半導体チップ１と電気
的に絶縁する絶縁性フィルム４を介在して接着剤で接着
され、該信号用インナーリード３A1及び共用インナーリ
ード３A2と半導体チップ１とがボンディングワイヤ５で
電気的に接続され、モールド樹脂2Aで封止された半導体
装置において、パッケージ２の長手方向の側面の中央部
に、電気的に前記半導体チップ１と絶縁された放熱用リ
ード301aが設けられ、その一端は半導体チップ１の主面
の発熱部分の上部まで延長され、該放熱用リード301aの
他端はパッケージ２の半導体チップ１の主面と反対側の
面の外部下部まで延長されている。
このようにパッケージの長手方向の側面の中央部に、
電気的に半導体チップ１と絶縁された放熱用リード301a
の一端が半導体チップ１の主面の発熱部分の上部まで延
長されて設けられ、該放熱用リード301aの他端がパッケ
ージ２の半導体チップ１の主面のと反対側の面の外部下
部まで延長されていることにより、半導体チップ１の発
熱部の熱の放熱効率を向上することができる。
第45図（一部断面斜視図）及び第46図（第45図のト−
ト線で切った断面図）は、前記第43図に示す放熱用リー
ド301aの変形例を示す図であり、この放熱用リード301b
は、その一端が半導体チップ１の主面の発熱部分の上部
まで延長され、該放熱用リード301bの他端がパッケージ
２の半導体チップ１の主面の外部上部まで延長されたも
のである。
そして、放熱用リード301bの延長部は放熱板となって
いる。
このようにパッケージの長手方向の側面の中央部に、
電気的に半導体チップ１と絶縁された放熱用リード301b
の一端が半導体チップ１の主面の発熱部分の上部まで延
長されて設けられ、該放熱用リード301bの他端がパッケ
ージ２の半導体チップ１の主面の外部上部まで延長され
ていることにより、半導体チップ１の発熱部の熱の放熱
効率を向上することができる。
なお、前記放熱用リード301bの他端がパッケージ２の
半導体チップ１の主面の外部上部まで延長されている部
分を、第46図の点線で示すように、折り曲げて占有体積
を小型化にしてもよい。
また、前記放熱用リード301a及び301bのリードフレー
ムは、信号用リードフレームと同一リードフレームで作
製する。
第47図（一部断面斜視図）及び第48図（第47図のチ−
チ線で切った断面図）は、前記第39図に示す実施例VIの
変形例を示す図であり、放熱用リード301cの一端が半導
体チップ１の主面の発熱部分と反対側面まで延長されて
設けられ、該放熱用リード301cの他端はパッケージ２の
半導体チップ１の主面のと反対側の面の外部下部まで延
長されている。このようにパッケージの長手方向の側面
の中央部に、電気的に半導体チップ１と絶縁された放熱
用リード301cの一端が半導体チップ１の主面の発熱部分
と反対側面まで延長されて設けられ、該放熱用リード30
1cの他端がパッケージ２の半導体チップ１の主面のと反
対側の面の外部下部まで延長されていることにより、半
導体チップ１の発熱部の熱の放熱効率を向上することが
できる。
前記放熱用リード301cの一端は、半導体チップ１とは
絶縁性フィルムで必ずしも電気的に絶縁する必要はな
い。
なお、この場合、前記放熱用リード301cのリードフレ
ームは、信号用リードフレームとは別に作製する。
〔実施例VII〕
本発明の実施例VIIの樹脂封止型半導体装置は、第49
図（一部断面斜視図）及び第50図（第49図のリ−リ線で
切った断面図）に示すように、前記第１図に示す実施例
Ｉの半導体チップ１の主面上に、複数の信号用インナー
リード３A1と共用インナーリード３A2が、前記半導体チ
ップ１と電気的に絶縁する絶縁性フィルム４を介在して
接着剤で接着され、該信号用インナーリード３A1と共用
インナーリード３A2と半導体チップ１とがボンディング
ワイヤ５で電気的に接続され、樹脂封止された半導体装
置において、前記半導体チップ１の主面には、その主面
上に配線されるボンディングワイヤ５と共用インナーリ
ード３A2と交差することのないボンディングパッドBPが
配設したものである。
前記本実施例VIIの半導体チップ１の素子レイアウト
及びボンディングパッドBPは、第51図（レイアウト平面
図）に示すようになっている。
すなわち、DRAM1の表面の略全域にメモリセルアレイ
（MA）が配置されている。本実施例VIIのDRAM1は、これ
に限定されないが、メモリセルアレイは大きく８個のメ
モリセルアレイ11A〜11Hに分割されている。同第47図
中、DRAM1の上側に４個のメモリセルアレイ11A,11B,11C
及び11Dが配置され、下側に４個のメモリセルアレイ11
E,11F,11G及び11Hが配置されている。この８個に分割さ
れたメモリセルアレイ11A〜11Hの夫々は、さらに16個の
メモリセルアレイ（MA）11に細分化されている。つま
り、DRAM1は、128個のメモリセルアレイ11Eを配置す
る。この128個に細分化された１個のメモリセルアレイ1
1は128［Kbit］の容量で構成されている。
前記DRAM1の128個に細分化されたうちの２個のメモリ
セルアレイ11の間には夫々センスアンプ回路（SA）13が
配置されている。センスアンプ回路13は相補型MOSFET
（CMOS）で構成されている。DRAM1の８個に分割された
うちのメモリセルアレイ11A、11B,11C及び11Dの夫々の
下側の一端にはカラムアドレスデコーダ回路（YDEC）12
が配置されている。同様に、メモリセルアレイ11E、11
F,11G及び11Hの夫々の上側の一端にはカラムアドレスデ
コーダ回路（YDEC）12が配置されている。
前記DRAM1の８個に分割されたうちのメモリセルアレ
イ11Aと11Bの間、メモリセルアレイ11Cと11Dの間、メモ
リセルアレイ11Eと11Fの間、メモリセルアレイ11Gと11H
の間には、夫々周辺回路17及び外部端子BPが配置されて
いる。また、メモリセルアレイ11A、11B,11C及び11Dの
夫々の下側と、メモリセルアレイ11E、11F、11G及び11H
の夫々の上側の領域に、周辺回路17及び周辺回路18が設
けられている。周辺回路17としては、メインアンプ回
路、出力バッファ回路、基板電位発生回路（VBBジェネ
レータ回路）、電源回路の夫々を配置している。
前記周辺回路18としては、ロウアドレスストローブ
（RE）系回路、ライトイネーブル（Ｗ）系回路、データ
入力バッファ回路、Vcc用リミッタ回路、Ｘアドレスド
ライバ回路（論理段）、Ｘ系冗長回路、Ｘアドレスバッ
ファ回路、カラムアドレスストローブ（CE）系回路、テ
スト回路、VDL用リミッタ回路、Ｙアドレスドライバ回
路（論理段）、Ｙ系冗長回路、Ｙアドレスバッファ回
路、Ｙアドレスドライバ回路（ドライブ段）、Ｘアドレ
スドライバ回路（ドライブ段）、マット選択信号回路
（ドライブ段）の夫々が配置されている（第４図及びそ
の説明を参照）。
前記外部端子BPは、前記樹脂封止型半導体装置２をLO
C構造で構成し、DRAM1の中央部までインナーリード3Aを
引き伸しているので、DRAM1の中央部分に配置され、か
つ前記半導体チップ１の主面に、その主面上に配線され
るボンディングワイヤ５と共用インナーリード３A2と交
差することのないように配設されている。
外部端子１は、メモリセルアレイ11A、11B、11C、11
D、11E、11F、11G及び11Hの夫々で規定された領域内
に、DRAM1の上端側から下端側に向って配置されてい
る。外部端子BPに印加される信号は、前述の第１図に示
す樹脂封止型半導体装置２において説明したので、ここ
での説明は省略する。
基本的には、DRAM1の表面上の上端側から下端側に向
って基準電圧（Vss）、電源電圧（Vcc）の夫々が印加さ
れたインナーリード3Aが延在するので、DRAM1はその延
在方向に沿って基準電圧（Vss）用、電源電圧（Vcc）用
の夫々の外部端子BPを複数配置している。つまり、DRAM
1は基準電圧（Vss）、電源電圧（Vcc）の夫々の電源の
供給が充分に行えるように構成されている。
前述のように、本実施例VIIによれば、前記半導体チ
ップ１の主面には、その主面上に配線されるボンディン
グワイヤ５と共用インナーリード３A2と交差することの
ないボンディングパッドBPが配設されているので、複数
の信号用インナーリード３A1と半導体チップ１とを接続
するためのボンディングワイヤ５と、共用インナーリー
ド３A2のショートを防止することができる。
次に、リードフレームの詳細について説明する。
第52図（リードフレーム全体平面図）に示すように、
本実施例VIIのリードフレーム３は、20本の信号用イン
ナーリード３A1と２本の共用インナーリード３A2が設け
られている。前記インナーリード３A1は、前記第50図
（断面図）に示すように、その信号用インナーリード３
A1の絶縁性フィルム（絶縁体）４と接着する部分よりア
ウターリード3B側の部分と半導体チップ１との間隔が、
前記絶縁性フィルム（絶縁体）４と接合する部分と半導
体チップ１との間隔より広くなるような段差構造になつ
ている。このようにインナーリード3Aを段差構造にした
ことにより、半導体チップ１と信号用インナーリード３
A1との間の浮遊容量が従来のものに比べて小さくなるの
で、信号伝送速度の向上及び電気ノイズの低減を図るこ
とができる。
本実施例VIIにおいて、前記半導体チップ１の主面上
のボンディングパッドBPの配置及びリードフレーム以外
のものについては、前記実施例Ｉのものと同じである。
なお、前記実施例II〜VIの技術は、本実施例VIIに適
用できることは勿論である。
〔実施例VIII〕
本発明の実施例VIIIの樹脂封止型半導体装置は、第53
図（本実施例VIIIのリードフレームの概略構成を示す平
面図）に示すように、前記実施例Ｉのリードフレームの
変形例であり、半導体チップ１の主面と反対側面を固定
するために通電しないインナーリード３C1（吊りリー
ド）を折り曲げたものである。
そして、第54A図（半導体チップ固定部断面図）及び
第56図（樹脂モールドする前の状態における信号用イン
ナーリード部及び共用インナーリード部の断面図）に示
すように、複数の信号用インナーリード３A1と共用イン
ナーリード３A2が半導体チップ１の主面から浮いた状態
で配設される（第56図）ように、前記吊りリード３C1で
前記半導体チップ１が接着剤７により接着固定される。
前記接着剤７としては、エポキシ系樹脂、レゾール系
樹脂等の前述した接着剤のいずれであってもよい。
また、前記吊りリード３C1と前記半導体チップ１との
間に絶縁性フィルム４を介在させて接着してもよい。
この場合、前記複数の信号用インナーリード３A1及び
共用インナーリード３A2の夫々と半導体チップ１のボン
ディングパッドBPとをボンディングワイヤ５で接続する
時は、信号用インナーリード３A1及び共用インナーリー
ド３A2を半導体チップ１に上から治具により押え付けて
固定し、ワイヤボンディングを行う。このワイヤボンデ
ィングが終り前記押え治具をはずすと、前記吊りリード
３C1のスプリングバック効果により、信号用インナーリ
ード３A1及び共用インナーリード３A2は、第56図に示す
状態となる。
また、第54B図に示すように、例えば、前述した実施
例Ｉに適用したリードフレーム３の吊りリード3Cと前記
半導体チップ１の主面との間に所定厚さの絶縁性フィル
ム４を介在させて接着剤７で接着固定することにより前
記信号用インナーリード３A1と共用インナーリード３A2
が半導体チップ１の主面から浮いた状態で配設される
（第56図）ようにしてもよい。この場合、前記絶縁性フ
ィルム４の厚さは、150μｍ程度が一般的であるが、こ
れ以上の厚さにすることも可能である。
また、第55図（樹脂モールドする前の状態を示す断面
図）に示すように、例えば、前記信号用インナーリード
３A1と共用インナーリード３A2と半導体チップ１の主面
との間に絶縁板40が挿入され、前記信号用インナーリー
ド３A1と共用インナーリード３A2と半導体チップ１とを
ボンディングワイヤ５で電気的に接続し、モールド樹脂
で封止されたものにしてもよい。
また、第57図（樹脂モールドする前の状態を示す断面
図）に示すように、前記絶縁板40が前記信号用インナー
リード３A1と共用インナーリード３A2の左右のうち一
方、例えば左側の信号用インナーリード３A1と共用イン
ナーリード３A2と半導体チップ１の主面との間のみに挿
入され、右側の信号用インナーリード３A1と共用インナ
ーリード３A2は半導体チップ１の主面から浮いた状態で
前記信号用インナーリード３A1と共用インナーリード３
A2と半導体チップ１とがボンディングワイヤ５で電気的
に接続され、モールド樹脂で封止されてもよい。
また、例えば、前記複数の信号用インナーリード３A1
と共用インナーリード３A2が半導体チップ１の主面から
浮いた状態で配設される（第56図）ようにするために、
第54C図に示すように、前記吊りリード３C1を深く折り
曲げて吊りリード３C2を形成し、この吊りリード３C2に
より前記半導体チップ１の主面と反対側面を接着固定す
るようにしてもよい。このようにすることにより、信号
用インナーリード３A1と共用インナーリード３A2が半導
体チップ１の主面から浮いた状態に配設されるように、
前記吊りリード３C2で前記半導体チップ１の主面と反対
側面が接着固定されるので、絶縁性フィルム４を接着す
る工程が不要になる。また、半導体チップ１の固定が強
固となる。また、メモリセル上にリード線を接着しない
ので、メモリセルの破損を低減することができる。
前述のように、本実施例VIIIによれば、絶縁性フィル
ム４を不使用又は最小限にすることにより、吸湿が低減
することができるので、耐半田リフロー性を利用するこ
とができる。
なお、前記実施例VIIIにおいて、前記半導体チップ１
のボンディングパッド以外の主面領域全域にα線遮蔽用
ポリイミド膜が塗布されることが好ましい。
〔実施例IX〕
本発明の実施例IXの樹脂封止型半導体装置は、第58図
及び第59図（半導体チップ上のレイアウト図）に示すよ
うに、インナーリードと接続されるボンディングパッド
BP（半田バンプ5C）が鏡面対称に形成された２個の半導
体チップ1Aと1Bを設ける。
第58図においては、CAS0端子（ボンディングパッドB
P）とCAS1端子（ボンディングパッドBP）とを分けて、
他の端子（ボンディングパッドBP）は共通となってい
る。このようなレイアウトにすると、ワード方向の容量
が２倍となる。
第59図においては、Do端子とDi端子とを分けて、他の
端子は共通となっている。このようなレイアウトにする
ことにより、ビット方向の容量が２倍になる。
そして、第60図（パッケージの説明用断面図）に示す
ように、この２個の半導体チップ1Aと1Bの夫々の主面側
でインナーリード3Aを挟んでインナーリード3Aと半導体
チップ１のボンディングパッドBPとを半田バンプ5Cによ
り電気的に接続し、モールド樹脂封止したものである。
このようにインナーリード3Aとのボンディングパッド
BPが鏡面対称に形成された２個の半導体チップ1Aと1Bと
で、夫々の主面側でインナーリード3Aを挟んでインナー
リード3Aと半導体チップ１のボンディングパッドBPとを
半田バンプ5Cにより電気的に接続し、モールド樹脂封止
したので、パッケージ２の外形を変化させずに容量が２
倍の素子を実装することができる。
〔実施例Ｘ〕
本発明の実施例Ｘの樹脂封止型半導体装置は、第61図
（実施例Ｘの樹脂封止型半導体装置の配線基板と対向す
る面側から見た斜視図）及び第62図（第61図のル−ル線
で切った断面図）に示すように、前記実施例Ｉの半導体
装置のパッケージ２の基板と対向する面に、外部に向け
て開口している放熱用溝50が設けられている。この場
合、放熱用溝50の底面50Aと半導体チップ１との距離、
すなわち半導体チップ１の下部のモールド樹脂2Aの厚さ
寸法は0.3mm以下にされている。
このように、放熱用溝50を設けることにより、第68図
及び第69図（実施例Ｘの樹脂封止型半導体装置を配線基
板に実装した状態を示す断面図）に示すように、基板51
A又は51Bと放熱用溝50の底面50Aとの隙間51Dが大きくな
り、紙面垂直方向に送風して冷却を行えば、この隙間51
Dにも空気が流れるため、放熱用溝50の底面50Aからも放
熱が行われ、半導体装置の熱抵抗が低減する。
なお、本実施例の構造では、半導体チップ１下のモー
ルド樹脂2Aの厚さが薄くなり、樹脂モールド時に工夫が
必要であるが、モールド時の溶融粘度が低いモールド樹
脂2Aを用いれば、第61図のように、パッケージ２を形成
することができる。
次に、前記実施例Ｘの樹脂封止型半導体装置の変形例
を第63図（断面図）に示す。
この変形例の半導体装置は、第63図に示すように、前
記第61図に示すパッケージ２の上面にも、開口する放熱
用溝53を設けたものである。放熱用溝50の底面50A及び
放熱用溝53の底面53Aと半導体チップ１との夫々の距
離、すなわち、半導体チップ１の下部及び上部のモール
ド樹脂の夫々の厚さ寸法は0.3mm以下にしている。
このようにパッケージ２の半導体チップ１の上部のモ
ールド樹脂2Aを薄くすることにより、伝熱面が増加し、
半導体装置の熱抵抗が低減するので、全体の熱抵抗はそ
の分だけ低減することができる。また、第69図に示すよ
うに、半導体装置を基板51A及び第51B上に並べる際の間
隔を溝の深さ寸法の２倍だけ短かくすることができるの
で、実装密度を大きくすることができる（詳細は後で述
べる）。
前記実施例Ｘの半導体装置の他の変形例を第64図又は
第65図に示す。
この変形例の半導体装置は、第64図又は第65図に示す
ように、前記第62図又は第63図に示すパッケージ２の半
導体チップ１の下部モールド樹脂2Aを除去して半導体チ
ップ１の主面と反対側の面を露出したものである。
このようにパッケージ２の半導体チップ１の下部モー
ルド樹脂2Aを除去して半導体チップ１の主面と反対側の
面を露出したことにより、さらに半導体装置の熱抵抗が
低減するので、全体の熱抵抗はその分だけ低減すること
ができる。
これにより、半導体チップ１のコーナ部からの温度サ
イクルによるクラックの発生を防止することができる。
前記実施例Ｘの半導体装置の他の変形例を第66図又は
第67図に示す。
この変形例の半導体装置は、第66図又は第67図に示す
ように、前記第62図及び第64図に示すパッケージ２の半
導体チップ１の下部モールド樹脂2Aを除去して半導体チ
ップ１の主面と反対側の面を露出したものにおいて、半
導体チップ１とアウターリード3Bとの関係を逆にしたも
のである。
このようにすることにより、実装基板51に対して上面
の冷却が支配的な場合に冷却効率を向上することができ
る。
なお、前記第66図又は第67図に示す変形例において、
パッケージ２の基板51側にも放熱用溝を設けてもよい。
次に、本発明の前記第61図乃至第67図に示す樹脂封止
型半導体装置の基板の実装方法の一実施例について説明
する。
前記第61図乃至第67図に示す樹脂封止型半導体装置の
基板ま実装方法の一実施例は、第68図に示すように、例
えば、第61図に示す樹脂封止型半導体装置60A乃至60Hを
基板51A及び51Bのそれぞれの両面に半田61により面実装
される。
このように樹脂封止型半導体装置60A乃至60Hを基板51
A及び51Bに実装することにより、半導体装置の実装密度
を向上することができると共に、パッケージ２の基板51
A及び51B側からも放熱が可能となる。すなわち、樹脂封
止型半導体装置60A乃至60Hの放熱は、それぞれのパッケ
ージ２とこれらが実装される基板51A又は51Bとの隙間51
Dによって行うので、送風の抵抗を低減して放熱効率を
向上することができる。
また、第69図に示すように、例えば、前記第63図に示
す実施例の樹脂封止型半導体装置のパッケージ２の上部
の放熱用溝53と凸部54を合せて２枚の基板51A、51Bの間
に実装する。
このように樹脂封止型半導体装置を実装することによ
り、半導体装置の実装密度をさらに向上することができ
る。パッケージ２の基板51A又は基板51B側からも放熱が
可能となる。すなわち、基板51A又は基板51Bの上に樹脂
封止型半導体装置を並べる際の間隔を溝の深さ寸法の２
倍だけ短かくすることができるので、実装密度を大きく
することができる（第64図の例の1.5倍である）。
また、樹脂封止型半導体装置の放熱は、そのパッケー
ジ２とこれらが実装される基板51A又は基板51Bとの隙間
51Dによって行うので、送風の抵抗を低減して放熱効率
を向上することができる。
〔実施例XI〕
本発明の実施例XIであるDRAMを封止する樹脂封止型半
導体装置を第70図（全体外観斜視図）及び第71図（第70
図の一部断面斜視図）に示す。
第70図及び第71図に示すように、DRAM（半導体チッ
プ）１は、ZIP（Zigzag Iｎ−line Pakage）型の樹脂封
止型パッケージ２で封止されている。前記DRAM1は、16
［Mbit］×１［bit］の大容量で構成され、16.48［mm］
×8.54［mm］の平面長方形状で構成されている。このDR
AM1は、450［mil］の樹脂封止型パッケージ２に封止さ
れる。
前記DRAM1の主面には、第71図に示すように、主にメ
モリセルアレイ及び周辺回路が配置されている。メモリ
セルアレイは、後に詳述するが、１［bit］の情報を記
憶するメモリセル（記憶素子）は行列状に複数配置して
いる。前記周辺回路は、直接周辺回路及び関接周辺回路
で配置されている。直接周辺回路は、メモリセルの情報
書込み動作や情報読出し動作を直接制御する回路であ
る。直接周辺回路は、ロウアドレスデコーダ回路、カラ
ムアドレスデコーダ回路、センスアンプ回路等を含む。
関接周辺回路は、前記直接周辺回路の動作を関接的に制
御する回路である。関接周辺回路は、クロック信号発生
回路、バッファ回路等を含む。
前記DRAM1の主面つまり前記メモリセルアレイ及び周
辺回路を配置した表面上には、インナーリード3Aを配置
している。DRAM1とインナーリード3Aとの間には、絶縁
性フィルム４を介在している。絶縁性フィルム４は、例
えばポリイミド系樹脂膜で形成されている。この絶縁性
フィルム４のDRAM1側、インナーリード3A側の夫々の表
面には、接着層（図示しない）が設けられている。接着
層としては、例えばポリエーテルアミドイミド系樹脂や
エポキシ系樹脂を使用する。この種のパッケージ２は、
DRAM1上にインナーリード3Aを配置したLOC（Lead On Ch
ip）構造を採用している。LOC構造を採用するパッケー
ジ２は、DRAM1の形状に規制されずにインナーリード3A
を自由に引き回せるので、この引き回しに相当する分、
サイズの大きなDRAM1を封止することができる。つま
り、LOC構造を採用するパッケージ２は、大容量化に基
づきDRAM1のサイズが大型化しても、封止サイズ（パッ
ケージサイズ）は小さく抑えられるので、実装密度を高
めることができる。
前記インナーリード3Aはその一端側をアウターリード
3Bと一体に構成している。アウターリード3Bは、標準規
格に基づき、夫々に印加される信号が規定され、番号が
付されている。第70図及び第71図中、上段の左端から１
番端子、３番端子、５番端子、・・・21番端子、23番端
子と奇数番端子が順次設けられ、下段の左端から２番端
子、４番端子、６番端子、・・・22番端子、24番端子と
偶数番端子が順次設けられている。つまり、このパッケ
ージ２は上段に12個の端子、下段に12個の端子の合計24
端子で構成されている。
前記１番端子はアドレス信号端子（A9）、２番端子は
空き端子、３番端子はカラムアドレスストローブ信号端
子（▲▼）、４番端子は空き端子、５番端子はデー
タ出力信号端子、６番端子は基準電圧Vss端子である。
前記基準電圧Vssは例えば回路の動作電圧０［Ｖ］であ
る。７番端子は電源電圧Vcc端子である。前記電源電圧V
ccは例えば回路の動作電圧５［Ｖ］である。
８番端子はデータ入力信号端子（Ｄ）、９番端子は空
き端子、10番端子はライトイネーブル信号端子（）、
11番端子はロウアドレスストローブ信号端子（▲
▼）、12番端子はアドレス信号端子（A11）、13番端子
はアドレス信号端子（A10）である。14番端子はアドレ
ス信号端子（A0）、15番端子はアドレス信号端子
（A1）、16番端子はアドレス信号端子（A2）、17番端子
はアドレス信号端子（A3）、18番端子は電源電圧Vcc端
子である。前記電源電圧Vccは例えば回路の動作電圧５
［Ｖ］である。
19番端子は基準電圧Vss端子であり、該基準電圧Vssは
例えば回路の動作電圧０［Ｖ］である。
20番端子はアドレス信号端子（A4）、21番端子はアド
レス信号端子（A5）、22番端子はアドレス信号端子
（A6）、23番端子はアドレス信号端子（A7）、24番端子
はアドレス信号端子（A8）である。
前記インナーリード3Aの他端側は、DRAM1の長方形状
の夫々の長辺を横切り、DRAM1の中央側に引き伸ばされ
ている。インナーリード3Aの他端側の先端はボンディン
グワイヤ５を介在させてDRAM1の中央部分に配列された
外部端子（ボンディングパッド）BPに接続されている。
ボンディングワイヤ５はアルミニウム（Al）ワイヤを使
用する。また、ボンディングワイヤ５としては、金（A
u）ワイヤ、銅（Cu）ワイヤ、金属ワイヤの表面に絶縁
性樹脂を被覆した被覆ワイヤ等を使用してもよい。ボン
ディングワイヤ５は熱圧着に超音波振動を併用したボン
ディング法によりボンディングされている。
前記インナーリード3Aのうち７番端子、18番端子の夫
々のインナーリード（Vcc）3Aは、一体に構成され、DRA
M1の中央部分をその長辺に平行に引き伸ばされている
（このインナーリード（Vcc）3Aは共用インナーリード
又はバスバーインナーリードと言われている）。同様
に、６番端子、19番端子の夫々のインナーリード（Vs
s）3Aは、一体に構成され、DRAM1の中央部分をその長辺
に平行に引き伸ばされている（このインナーリード（Vs
s）3Aは共用インナーリード又はバスバーインナーリー
ドと言われている）。インナーリード（Vcc）3A、イン
ナーリード（Vss）3Aの夫々は、その他のインナーリー
ド3Aの他端側の先端で規定された領域内において平行に
延在させている。このインナーリード（Vcc）3A、イン
ナーリード（Vss）3Aの夫々はDRAM1の主面のどの位置に
おいても電源電圧Vcc、基準電圧Vssを供給することがで
きるように構成されている。つまり、このパッケージ２
は、電源ノイズを吸収し易く構成され、DRAM1の動作速
度の高速化を図れるように構成されている。
前記DRAM1の長方形状の短辺にはチップ支持用リード3
Cが設けられている。
前記インナーリード3A、アウターリード3B、チップ支
持用リード3Cの夫々はリードフレームから切断されかつ
成型されている。リードフレームは例えばFe−Ni（例え
ばNi含有率42又は50［％］）合金、Cu等で形成されてい
る。
前記DRAM1、ボンディングワイヤ５、インナーリード3
A及びチップ支持用リード3Cは樹脂封止部６で封止され
ている。樹脂封止部６は、低応力化を図るために、フェ
ノール系硬化剤、シリコーンゴム及びフィラーが添加さ
れたエポキシ系樹脂を使用している。シリコーンゴムは
エポキシ系樹脂の弾性率と同時に熱膨張率を低下させる
作用がある。フィラーは球形の酸化珪素粒で形成されて
おり、同様に熱膨張率を低下させる作用がある。
以上の説明からわかるように、本実施例XIによれば、
ZIP型のパッケージの16MDRAM1を縦型実装方式で基板に
実装するので、その実装密度を向上することができる。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々の変更可能であ
ることは言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）．半導体装置の信頼性を向上することができる。
（２）．半導体装置において、半導体チップとリード間
の浮遊容量による信号伝送速度の向上及び電気ノイズの
低減を図ることができる。
（３）半導体装置において、発熱された熱の放熱効率の
向上を図ることができる。
（４）．半導体装置において、リフロー時の熱の影響を
低減することができる。
（５）．半導体装置において、温度サイクルにおける熱
の影響を低減することができる。
（６）．半導体装置において、成形欠陥の発生を防止す
ることができる。
（７）．半導体装置において、生産性の向上を図ること
ができる。
（８）．半導体装置において、耐湿性の向上を図ること
ができる。
【図面の簡単な説明】
第１図は、本発明の実施例ＩであるDRAMを封止する樹脂
封止型半導体装置の部分断面斜視図、 第２図は、第１図の平面図 第３図は、第２図のイ−イ線で切った断面図、 第４図は、第１図に示すDRAMの概略構成を示すレイアウ
ト図、 第５図は、第１図に示すリードフレームの全体平面図、 第６図及び第７図は、第１図に示すインナーリードと半
導体チップとの関係を示す要部断面図、 第８図は、第１図に示す絶縁体の他の実施例である樹脂
成型体部の概略構成を示す断面図、 第９図は、第８図のロ−ロ線で切った断面図、 第10図は、第８図の樹脂成型体と半導体チップとの接着
部を示す図、 第11図は、第１図に示す半導体チップ、絶縁体、リード
フレームの関係を示す組立展開図、 第12図、第13図及び第14図は、モールド樹脂材料の特性
を説明するための図、 第15図乃至第19図は、第１図に示す樹脂封止型半導体装
置のモールド樹脂を金型に注入するのに最適なパッケー
ジを説明するための図、 第20図、第21A図、第21B図、第22A図及び第22B図は、本
発明の実施例IIの樹脂封止型半導体装置の概略構成及び
その製造方法を説明するための図、 第23図乃至第28図は、本発明の実施例IIIの樹脂封止型
半導体装置の概略構成及びその製造方法を説明するため
の図、 第29図は、本発明の実施例IVの樹脂封止型半導体装置の
概略構成を示す一部断面斜視図、 第30図は、第29図のホ−ホ線で切った樹脂モールド前の
状態を示す断面図、 第31図は、第29図の可撓性・流動性物質を使用する場合
の他の実施例の樹脂封止型半導体装置の樹脂モールド前
の状態を示す断面図、 第32図、第33図は、可撓性・流動性物質を使用する場合
の他の実施例の樹脂封止型半導体装置の樹脂モールド前
の状態を示す断面図、 第34図は、可撓性・流動性物質を使用する場合の他の実
施例の樹脂封止型半導体装置の樹脂モールド前の状態を
示す断面図、 第35図は、本発明の実施例Ｖの樹脂封止型半導体装置の
概略構成を示す断面図、 第36A図、第37A図、第38A図、第39A図、第40A図、第41A
図は、第35図の半導体チップの変形の主面と反対側から
見た平面図、 第36B図、第37B図、第38B図、第39B図、第40B図及び第4
1B図は、それぞれ第36A図、第37A図、第38A図、第39A
図、第40A図及び第41A図の横中心線で切った断面図、 第42図は、この実施例Ｖに関する本発明の他の実施例を
示す図、 第43図は、本発明の実施例VIの樹脂封止型半導体装置の
概略構成を示す一部断面斜視図、 第44図は、第43図のヘ−ヘ線で切った断面図、 第45図は、本発明の実施例VIの変形例の樹脂封止型半導
体装置の概略構成を示す一部断面斜視図、 第46図は、第45図のト−ト線で切った断面図、 第47図は、本発明の実施例VIの変形例の樹脂封止型半導
体装置の概略構成を示す一部断面斜視図、 第48図は、第47図のチ−チ線で切った断面図、 第49図は、本発明の実施例VIIの樹脂封止型半導体装置
の概略構成を示す一部断面斜視図 第50図は、第49図のリ−リ線で切った断面図、 第51図は、前記実施例VIIの半導体チップの素子レイア
ウト及びボンディングパッドBPのレイアウト平面図、 第52図は、前記実施例VIIのリードフレーム全体平面
図、 第53図は、本発明の実施例VIIIの樹脂封止型半導体装置
のリードフレームの概略構成を示す平面図、 第54A図、第54B図及び第54C図は、夫々本発明の実施例V
IIIの樹脂封止型半導体装置の半導体チップ固定部断面
図、 第55図、第56図及び第57図は、本発明の実施例VIIIの樹
脂封止型半導体装置の変形例の樹脂モールドする前の状
態を示す断面図、 第58図及び第59図は、本発明の実施例IXの樹脂封止型半
導体装置の半導体チップ上のレイアウト図） 第60図は、本発明の実施例IXの樹脂封止型半導体装置の
パッケージの説明用断面図、 第61図は、実施例Ｘの樹脂封止型半導体装置の配線基板
と対向する面側から見た斜視図、 第62図は、第61図のル−ル線で切った断面図、 第63図は、前記実施例Ｘの樹脂封止型半導体装置の変形
例の断面図、 第64図、第65図、第66図及び第67図は、前記実施例Ｘの
半導体装置の他の変形例の断面図、 第68図及び第69図は、前記実施例Ｘの樹脂封止型半導体
装置を配線基板に実装した状態を示す断面図、 第70図は、本発明の実施例XIであるDRAMを封止する樹脂
封止型半導体装置の概略構成を示す全体外観斜視図、 第71図は、第70図の一部断面斜視図である。 図中、１…DRAM、２…樹脂封止型パッケージ、３…リー
ドフレーム、3A…インナーリード、３A1…信号用インナ
ーリード、３A2…共用インナーリード、3B…アウターリ
ード、3C、３C1…支持用リード（吊りリード）、４、4
A、4B、4C、4D…絶縁性フィルム、５…ボンディングワ
イヤ、６…樹脂成形体、７…接着剤、８…α線遮蔽用ポ
リイミド膜、９…ポリイミド膜、10…シリコンウェハ、
11、11A、11B、11C、11D、11E、11F、11G、11H…メモリ
セルアレイ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 邦彦 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 安生 一郎 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 北野 誠 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 河合 末男 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 尾形 正次 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 江口 州志 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 小角 博義 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 瀬川 正則 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 宝蔵寺 裕之 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 横山 隆 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 金城 徳幸 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 金田 愛三 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 佐伯 準一 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 中村 省三 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 長谷部 昭男 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 菊地 廣 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 吉田 勇 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭62−296528（ＪＰ，Ａ) 特開 昭59−92556（ＪＰ，Ａ) 特開 昭54−21168（ＪＰ，Ａ) 特開 昭60−77432（ＪＰ，Ａ) 特開 昭64−7628（ＪＰ，Ａ) 特開 昭57−192042（ＪＰ，Ａ)

Claims (23)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板主面に回路が形成された半導体
    チップの複数の外部端子と、第１の領域及び第２の領域
    からなる複数のインナーリード部の第１の領域とをボン
    ディングワイヤによって夫々電気的に接続する半導体装
    置であって、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域は半導体チップ主面と実質的に平行
    であり、前記インナーリード部の第２の領域と半導体チ
    ップ主面までの距離は前記インナーリード部の第１の領
    域と半導体チップ主面までの距離よりも大きく形成され
    ていることを特徴とする半導体装置。
  2. 【請求項２】半導体基板主面に回路及び複数の外部端子
    が形成された矩形形状の半導体チップと、 第１の領域及び第２の領域を有するインナーリード部と
    前記インナーリード部に一体に形成されたアウターリー
    ド部とを夫々に有する複数のリードと、 前記外部端子と前記インナーリード部の第１の領域とを
    電気的に接続するボンディングワイヤと、 前記半導体チップ、インナーリード部、ボンディングワ
    イヤを封止する封止体とからなる半導体装置であって、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域と半導体チップ主面までの距離は前
    記インナーリード部の第１の領域と半導体チップ主面ま
    での距離よりも大きく形成されていることを特徴とする
    半導体装置。
  3. 【請求項３】前記半導体チップの主面と前記インナーリ
    ード部の第１の領域とが絶縁体を介して固定されている
    ことを特徴とする請求項１又は請求項２に記載の半導体
    装置。
  4. 【請求項４】前記絶縁体が絶縁性フィルムであることを
    特徴とする請求項３に記載の半導体装置。
  5. 【請求項５】前記絶縁体が絶縁性フィルムであり、この
    絶縁性フィルムとインナーリード部とを接着剤によって
    接着していることを特徴とする請求項３に記載の半導体
    装置。
  6. 【請求項６】前記絶縁性フィルムと前記半導体チップと
    を接着剤によって接着していることを特徴とする請求項
    ４又は請求項５に記載の半導体装置。
  7. 【請求項７】前記複数の外部端子が前記半導体チップの
    中心部分に、前記半導体チップの長辺と平行な方向に配
    置されていることを特徴とする請求項２に記載の半導体
    装置。
  8. 【請求項８】前記半導体チップの中心部分に配置された
    複数の外部端子の両側に複数のメモリセルアレイが形成
    されていることを特徴とする請求項７に記載の半導体装
    置。
  9. 【請求項９】前記半導体チップの主面上に形成された前
    記回路とは電気的に接続されず、前記半導体チップの主
    面に固定されて前記半導体チップを支持するチップ支持
    リードを有することを特徴とする請求項１乃至請求項８
    の何れかに記載の半導体装置。
  10. 【請求項１０】第１の領域と前記第１の領域と一体に形
    成された第２の領域と、前記第２の領域と一体に形成さ
    れた第３の領域とからなり、その一端が前記半導体チッ
    プ主面上に配置され、前記半導体チップと電気的に絶縁
    されている放熱用リードを有することを特徴とする請求
    項１乃至請求項９の何れかに記載の半導体装置。
  11. 【請求項１１】前記放熱用リードの第３の領域の他端が
    半導体チップ主面側の封止体の上部まで延長されて形成
    されていることを特徴とする請求項10に記載の半導体装
    置。
  12. 【請求項１２】前記放熱用リードの第３の領域の他端が
    半導体チップ主面とは反対側の封止体の下部まで延長さ
    れて形成されていることを特徴とする請求項10に記載の
    半導体装置。
  13. 【請求項１３】前記半導体チップ主面の外部端子を除く
    回路形成領域にα線遮蔽用ポリイミド膜が設けられてい
    ることを特徴とする請求項１乃至請求項12の何れかに記
    載の半導体装置。
  14. 【請求項１４】前記半導体チップ主面側の前記封止体の
    外表面から前記インナーリード部の第１領域の表面まで
    の距離は、前記半導体チップ主面とは反対側の前記封止
    体の外表面から前記半導体チップの裏面までの距離より
    も大きく形成されていることを特徴とする請求項１乃至
    請求項13の何れかに記載の半導体装置。
  15. 【請求項１５】前記半導体チップの主面上に、前記外部
    端子に沿って形成された共用インナーリードを有するこ
    とを特徴とする請求項１乃至請求項14の何れかに記載の
    半導体装置。
  16. 【請求項１６】半導体基板主面に回路及び複数の外部端
    子が形成された半導体チップを準備する工程、及び、第
    １の領域及び第２の領域を有するインナーリード部と前
    記インナーリード部に一体に形成されたアウターリード
    部とを夫々に有する複数のリードが一体となったリード
    フレームを準備する工程と、 前記インナーリード部の第１の領域と前記半導体基板主
    面とを絶縁体を介して固定する工程と、 前記外部端子と前記インナーリード部の第１の領域とを
    ボンディングワイヤによって電気的に接続する工程と、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域と半導体チップ主面までの距離は前
    記インナーリード部の第１の領域と半導体チップ主面ま
    での距離よりも大きく形成されて、前記半導体チップ、
    インナーリード部、ボンディングワイヤを樹脂封止する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  17. 【請求項１７】半導体基板主面に回路及び複数の外部端
    子が形成された半導体チップを準備する工程、及び、第
    １の領域及び第２の領域を有するインナーリード部と前
    記インナーリード部に一体に形成されたアウターリード
    部とを夫々に有する複数のリードが一体となったリード
    フレームを準備する工程と、 前記インナーリード部の第１の領域に絶縁性フィルムを
    接着する工程と、 前記絶縁性フィルムと前記半導体基板主面とを接着する
    工程と、 前記外部端子と前記インナーリード部の第１の領域とを
    ボンディングワイヤによって電気的に接続する工程と、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域と半導体チップ主面までの距離は前
    記インナーリード部の第１の領域と半導体チップ主面ま
    での距離よりも大きく形成されて、前記半導体チップ、
    インナーリード部、ボンディングワイヤを樹脂封止する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  18. 【請求項１８】半導体基板主面に回路及び複数の外部端
    子が形成された半導体チップを準備する工程、及び、第
    １の領域及び第２の領域を有するインナーリード部と前
    記インナーリード部に一体に形成されたアウターリード
    部とを夫々に有する複数のリードが一体となり、前記第
    １の領域に絶縁性のフィルムを備えたリードフレームを
    準備する工程と、 前記絶縁性フィルムと前記半導体基板主面とを接着する
    工程と、 前記外部端子と前記インナーリード部の第１の領域とを
    ボンディングワイヤによって電気的に接続する工程と、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域と半導体チップ主面までの距離は前
    記インナーリード部の第１の領域と半導体チップ主面ま
    での距離よりも大きく形成されて、前記半導体チップ、
    インナーリード部、ボンディングワイヤを樹脂封止する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】前記リードフレームがインナーリード部
    及びアウターリード部からなる共用リードを有し、この
    共用リードのインナーリード部が前記インナーリード部
    の第１の領域と前記外部端子との間に配置され、前記イ
    ンナーリード部の第１の領域と前記外部端子とを接続す
    るボンディングワイヤが、前記共用リードのインナーリ
    ード部上を交差していることを特徴とする請求項17又は
    請求項18に記載の半導体装置の製造方法。
  20. 【請求項２０】前記樹脂封止工程に先立って、前記外部
    端子、ボンディングワイヤ、半導体基板主面の少なくと
    も一部を絶縁性の物質によってモールドする工程を備え
    たことを特徴とする請求項17乃至請求項19の何れかに記
    載の半導体装置の製造方法。
  21. 【請求項２１】前記絶縁性の物質が可撓性及び流動性の
    ある物質であることを特徴とする請求項20に記載の半導
    体装置の製造方法。
  22. 【請求項２２】前記リードフレームが、前記半導体チッ
    プを支持する支持リードを有し、前記半導体チップ主面
    と前記支持リードとを接着する工程を有することを特徴
    とする請求項17乃至請求項21の何れかに記載の半導体装
    置の製造方法。
  23. 【請求項２３】半導体基板主面に回路及び複数の外部端
    子が形成された半導体チップを準備する工程、及び、第
    １の領域及び第２の領域を有するインナーリード部と前
    記インナーリード部に一体に形成されたアウターリード
    部とを夫々に有する複数のリードが一体となったリード
    フレームを準備する工程と、 前記インナーリード部を前記半導体基板主面上に位置さ
    せる工程と、 前記外部端子と前記インナーリード部の第１の領域とを
    ボンディングワイヤによって電気的に接続する工程と、 前記インナーリード部の第１の領域及び第２の領域は、
    前記半導体チップの主面上に配置され、前記インナーリ
    ード部の第２の領域と半導体チップ主面までの距離は前
    記インナーリード部の第１の領域と半導体チップ主面ま
    での距離よりも大きく形成されて、前記半導体チップ、
    インナーリード部、ボンディングワイヤを樹脂封止する
    工程とを有することを特徴とする半導体装置の製造方
    法。
JP1065844A 1988-03-20 1989-03-20 半導体装置及びその製造方法 Expired - Lifetime JP2702219B2 (ja)

Priority Applications (31)

Application Number Priority Date Filing Date Title
JP1065844A JP2702219B2 (ja) 1989-03-20 1989-03-20 半導体装置及びその製造方法
US07/409,332 US5068712A (en) 1988-09-20 1989-09-19 Semiconductor device
KR1019890013440A KR0158868B1 (ko) 1988-09-20 1989-09-19 반도체장치
US07/990,272 US5358904A (en) 1988-09-20 1992-12-14 Semiconductor device
US08/293,555 US5530286A (en) 1988-03-20 1994-08-22 Semiconductor device
KR1019940023054A KR0167389B1 (ko) 1988-09-20 1994-09-13 반도체장치
KR1019940023053A KR0167388B1 (ko) 1988-09-20 1994-09-13 반도체장치
US08/464,131 US5612569A (en) 1988-03-20 1995-06-05 Semiconductor device
US08/790,985 US5821606A (en) 1988-09-20 1997-01-29 Semiconductor device
US09/035,104 US6018191A (en) 1988-09-20 1998-03-05 Semiconductor device
US09/046,542 US5863817A (en) 1988-09-20 1998-03-24 Semiconductor device
US09/052,981 US5914530A (en) 1988-09-20 1998-04-01 Semiconductor device
US09/060,368 US6069029A (en) 1988-09-20 1998-04-15 Semiconductor device chip on lead and lead on chip manufacturing
US09/066,877 US6072231A (en) 1988-03-20 1998-04-28 Semiconductor device
KR1019980018645A KR0161355B1 (ko) 1988-09-20 1998-05-23 반도체장치의 제조방법
KR1019980018646A KR0161354B1 (ko) 1988-09-20 1998-05-23 반도체장치
KR1019980018647A KR0161353B1 (ko) 1988-09-20 1998-05-23 수지봉지패키지의 제조방법
KR1019980023317A KR0167440B1 (ko) 1988-09-20 1998-06-22 반도체장치
KR1019980023314A KR0167437B1 (en) 1988-09-20 1998-06-22 Method for manufacturing semicondutor device
KR1019980023315A KR0167438B1 (ko) 1988-09-20 1998-06-22 반도체장치의 제조방법
KR1019980023316A KR0167439B1 (ko) 1988-09-20 1998-06-22 반도체장치
US09/166,121 US6100115A (en) 1988-09-20 1998-10-05 Semiconductor device
US09/167,736 US6100580A (en) 1988-09-20 1998-10-07 Semiconductor device having all outer leads extending from one side of a resin member
US09/168,097 US6124629A (en) 1988-09-20 1998-10-08 Semiconductor device including a resin sealing member which exposes the rear surface of the sealed semiconductor chip
US09/288,673 US6081023A (en) 1988-03-20 1999-04-09 Semiconductor device
US09/290,582 US6130114A (en) 1988-03-20 1999-04-13 Semiconductor device
US09/481,398 US6204552B1 (en) 1988-03-20 2000-01-12 Semiconductor device
US09/558,105 US6531760B1 (en) 1988-09-20 2000-04-25 Semiconductor device
US09/771,617 US6303982B2 (en) 1988-09-20 2001-01-30 Semiconductor device
US10/322,672 US6720208B2 (en) 1988-09-20 2002-12-19 Semiconductor device
US10/774,405 US6919622B2 (en) 1988-09-20 2004-02-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065844A JP2702219B2 (ja) 1989-03-20 1989-03-20 半導体装置及びその製造方法

Related Child Applications (9)

Application Number Title Priority Date Filing Date
JP8063969A Division JP2982951B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063977A Division JP2698066B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063972A Division JP2748954B2 (ja) 1996-03-21 1996-03-21 半導体装置及びその製造方法
JP8063970A Division JP2695404B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063973A Division JP2698064B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063976A Division JP2982952B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063971A Division JPH08241953A (ja) 1996-03-21 1996-03-21 半導体装置
JP8063974A Division JP2698065B2 (ja) 1996-03-21 1996-03-21 半導体装置の製造方法
JP8063975A Division JP2748955B2 (ja) 1996-03-21 1996-03-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH02246125A JPH02246125A (ja) 1990-10-01
JP2702219B2 true JP2702219B2 (ja) 1998-01-21

Family

ID=13298726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065844A Expired - Lifetime JP2702219B2 (ja) 1988-03-20 1989-03-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2702219B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0327562A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JPH0831561B2 (ja) * 1991-03-20 1996-03-27 テキサス インスツルメンツ インコーポレイテツド 半導体装置
JP2556628B2 (ja) * 1991-03-20 1996-11-20 株式会社日立製作所 半導体装置
KR940006164B1 (ko) * 1991-05-11 1994-07-08 금성일렉트론 주식회사 반도체 패키지 및 그 제조방법
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JPH05114685A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp 半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR100333452B1 (ko) 1994-12-26 2002-04-18 이사오 우치가사키 필름 형상의 유기 다이본딩재 및 이를 이용한 반도체 장치
US7012320B2 (en) 1995-07-06 2006-03-14 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW310481B (ja) 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
JP2871608B2 (ja) * 1996-08-02 1999-03-17 日本電気株式会社 半導体記憶装置及びその製造方法
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP2891692B1 (ja) 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JP4080006B2 (ja) 1997-08-29 2008-04-23 株式会社ルネサステクノロジ 半導体装置
US6885092B1 (en) 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JPH11251506A (ja) 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法
US6610561B2 (en) 1998-02-27 2003-08-26 Hitachi, Ltd. Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
JPH02246125A (ja) 1990-10-01

Similar Documents

Publication Publication Date Title
JP2702219B2 (ja) 半導体装置及びその製造方法
KR0158868B1 (ko) 반도체장치
US6069029A (en) Semiconductor device chip on lead and lead on chip manufacturing
JP2748955B2 (ja) 半導体装置
JP2982952B2 (ja) 半導体装置
JP2748954B2 (ja) 半導体装置及びその製造方法
JP2698064B2 (ja) 半導体装置
JP2698065B2 (ja) 半導体装置の製造方法
JP2695404B2 (ja) 半導体装置
JP2698066B2 (ja) 半導体装置
JP3048546B2 (ja) 半導体装置
JP2982951B2 (ja) 半導体装置
KR0161353B1 (ko) 수지봉지패키지의 제조방법
KR0167438B1 (ko) 반도체장치의 제조방법
JPH08241953A (ja) 半導体装置
JPS6089945A (ja) 封止半導体装置
KR0167389B1 (ko) 반도체장치
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
KR20010038572A (ko) 반도체패키지 및 그 제조 방법
JP2002134657A (ja) 半導体パッケージの実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12