JPH02246125A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02246125A
JPH02246125A JP1065844A JP6584489A JPH02246125A JP H02246125 A JPH02246125 A JP H02246125A JP 1065844 A JP1065844 A JP 1065844A JP 6584489 A JP6584489 A JP 6584489A JP H02246125 A JPH02246125 A JP H02246125A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
resin
inner leads
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1065844A
Other languages
English (en)
Other versions
JP2702219B2 (ja
Inventor
Hajime Murakami
元 村上
Kunihiro Tsubosaki
邦宏 坪崎
Masahiro Ichitani
昌弘 一谷
Kunihiko Nishi
邦彦 西
Ichiro Anjo
安生　一郎
Asao Nishimura
西村　朝雄
Makoto Kitano
誠 北野
Akihiro Yaguchi
昭弘 矢口
Sueo Kawai
末男 河合
Masaji Ogata
正次 尾形
Kuniyuki Eguchi
州志 江口
Hiroyoshi Kokado
小角　博義
Masanori Segawa
正則 瀬川
Hiroyuki Hozoji
裕之 宝蔵寺
Takashi Yokoyama
隆 横山
Tokuyuki Kaneshiro
徳幸 金城
Aizo Kaneda
金田　愛三
Junichi Saeki
準一 佐伯
Shozo Nakamura
省三 中村
Akio Hasebe
昭男 長谷部
Hiroshi Kikuchi
菊地　廣
Isamu Yoshida
勇 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1065844A priority Critical patent/JP2702219B2/ja
Priority to KR1019890013440A priority patent/KR0158868B1/ko
Priority to US07/409,332 priority patent/US5068712A/en
Publication of JPH02246125A publication Critical patent/JPH02246125A/ja
Priority to US07/990,272 priority patent/US5358904A/en
Priority to US08/293,555 priority patent/US5530286A/en
Priority to KR1019940023053A priority patent/KR0167388B1/ko
Priority to KR1019940023054A priority patent/KR0167389B1/ko
Priority to US08/464,131 priority patent/US5612569A/en
Priority to US08/790,985 priority patent/US5821606A/en
Publication of JP2702219B2 publication Critical patent/JP2702219B2/ja
Application granted granted Critical
Priority to US09/035,104 priority patent/US6018191A/en
Priority to US09/046,542 priority patent/US5863817A/en
Priority to US09/052,981 priority patent/US5914530A/en
Priority to US09/060,368 priority patent/US6069029A/en
Priority to US09/066,877 priority patent/US6072231A/en
Priority to KR1019980018647A priority patent/KR0161353B1/ko
Priority to KR1019980018646A priority patent/KR0161354B1/ko
Priority to KR1019980018645A priority patent/KR0161355B1/ko
Priority to KR1019980023316A priority patent/KR0167439B1/ko
Priority to KR1019980023314A priority patent/KR0167437B1/ko
Priority to KR1019980023315A priority patent/KR0167438B1/ko
Priority to KR1019980023317A priority patent/KR0167440B1/ko
Priority to US09/166,121 priority patent/US6100115A/en
Priority to US09/167,736 priority patent/US6100580A/en
Priority to US09/168,097 priority patent/US6124629A/en
Priority to US09/288,673 priority patent/US6081023A/en
Priority to US09/290,582 priority patent/US6130114A/en
Priority to US09/481,398 priority patent/US6204552B1/en
Priority to US09/558,105 priority patent/US6531760B1/en
Priority to US09/771,617 priority patent/US6303982B2/en
Priority to US10/322,672 priority patent/US6720208B2/en
Priority to US10/774,405 priority patent/US6919622B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、高集積度の大規模
集積回路のパッケージに適用して有効な技術に関するも
のである。
〔従来技術〕
従来、半導体チップを保護するために樹脂で半導体チッ
プをモールドして封止している。この封止を行う前に、
半導体チップ上にリードを位置決めし、取り付けるため
に、いくつかの方法が用いられている。
例えば、中央にタブを有するリード・フレームを用いる
もので、半導体チップを封入前に取付けて使用する。こ
の従来技術では、半導体チップの周囲近くにある電極パ
ッドを、それに対応するインナーリードにボンディング
ワイヤで接続する方法が知られている。
従来技術による半導体パッケージに共通の問題は、金属
リード・フレームのリード線の出口となる金型のパーテ
ィング・ラインに沿って、亀裂を生じることであった。
また、他の問題は、外部から半導体チップへ、金属リー
ド線に沿って環境中の汚染源が侵入する径路が比較的短
かいことである。
さらに、他の問題は、インナーリードを半導体チップの
電極パッドに接続するために必要なボンディングワイヤ
が比較的長いため、かつ交互に入出力端子を割当てるた
めに、ボンディングワイヤを交差させることができない
ことであった。
そこで、前記問題を解消するために、半導体チップの回
路形成面上に、複数のインナーリードが、前記半導体チ
ップと絶縁フィルムを介在させて接着剤で接着され、該
インナーリードと半導体チップとがボンディングワイヤ
で電気的に接続され、モールド樹脂で封止された半導体
装置において、前記半導体チップの回路形成面の長平方
向の中心線の近傍に共用インナーリード（パスパーイン
ナーリード）が設けられた半導体装置が提案された（特
開昭６１−２４１９５９号公報）。
〔発明が解決しようとする課題〕
しかしながら１本発明者は、前述の従来の半導体装置を
検討した結果、以下の問題点を見い出した。
すなわち、従来の半導体装置では、（１）半導体チップ
の回路形成面上に、複数のインナーリードが、前記半導
体チップと絶縁フィルムを介在させて接着剤で接着され
ているが、前記インナーリードと半導体チップとの間の
浮遊容量が大きくなるため、信号伝送速度がその浮遊容
量の太きくなった分だけ遅くなると共に電気ノイズも大
きくなるという問題があった。
（２）前記絶縁フィルムの面積が大きいため、吸湿水分
量が多くなり、リフロー時にその吸湿された水分がパッ
ケージの中で気化膨張してパッケージクラックが発生す
るという問題があった。
（３）前記絶縁フィルムの材料にポリイミド系の樹脂を
使用しているため、吸湿水分量が多くなり、リフロー時
にその吸湿された水分がパッケージの中で気化膨張して
パッケージクラックが発生するという問題があった。
（４）前記接着剤の材料にアクリル系の樹脂を使用して
いるため、プレッシャフッカテスト等で接着剤が劣化し
、リード間の電気的リーク及びアルミニウム電極腐食等
の問題で信頼性が劣下するという問題があった。
（５）アルファ（α）線対策用のポリイミド系の樹脂コ
ートを半導体チップの回路形成面全体にコートしていな
いので、アルファ（α）線によるエラーが発生するとい
う問題があった。
（６）共用インナーリード（パスパーインナリード）を
放熱板としているが、発熱部の大きい素子部上にインナ
ーリードが全面に覆われていないので、１ワット以上の
素子においては放熱が不充分であるという問題があった
。
（７）前記ポリイミド系の樹脂からなる絶縁フィルムの
面積が大きいため、温度サイクルに弱いという問題があ
った。
（８）前記共用インナーリード（バスパーインナーリー
ド）を越えてワイヤボンディングするので。
生産性が悪いという問題があった。
（９）前記接着層が軟らかいためワイヤボンディング条
件の設定が困難であるので、生産性が悪いという問題が
あった。
（１０）前記絶縁フィルムを半導体チップに取り付るた
めの作業性が悪いので、生産性が悪いという問題があっ
た。
（１１）前記半導体チップはインナーリードの一部によ
って固定されているのみであるため、半導体チップの固
定が不充分である。このために、樹脂封止（モールド）
時に半導体チップが移動するので、生産性が悪いという
問題があった。
本発明の目的は、半導体装置の信頼性を向上することが
できる技術を提供する二とにある。
本発明の目的は、半導体装置において、半導体チップと
リード間の浮遊容量による信号伝送速度の向上及び電気
ノイズの低減を図ることができる技術を提供することに
ある。
本発明の他の目的は、半導体装置において、発熱された
熱の放熱効率の向上を図ることができる技術を提供する
ことにある。
本発明の他の目的は、半導体装置において、リフロー時
の熱の影響を低減することができる技術を提供すること
にある。
本発明の他の目的は、半導体装置において、温度サイク
ルにおける熱の影響を低減することができる技術を提供
することにある。
本発明の他の目的は、半導体装置において、成形欠陥の
発生を防止することができる技術を提供することにある
。
本発明の他の目的は、半導体装置において、生産性の向
上を図ることができる技術を提供することにある。
本発明の他の目的は、半導体装置において、耐湿性の向
上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。
１、半導体チップの主面のＸ方向又はＸ方向の中心線の
近傍に共用インナーリードが前記半導体チップと電気的
に絶縁する絶縁体を介在して接着され、かつ前記半導体
チップの主面上に、複数の信号用インナーリードが、前
記半導体チップと電気的に絶縁する絶縁体を介在して接
着され、該インナーリード及び共用インナーリードと半
導体チップとが夫々ボンディングワイヤで電気的に接続
され、モールド樹脂で封止される半導体装置であって、
前記インナーリードは、前記絶縁体と接合する部分より
アウターリード側の前記半導体チップとインナーリード
との間隔が、前記絶縁体と接合する部分の間隔より広く
なっている半導体装置である。
２、前記１項の絶縁体の占める面積は半導体チップ面積
に対して少なくとも１／２以下である。
３、前記１項の絶縁体と半導体チップの主面とを接合す
る面積が製造上可能な最小限の値となっている。
４、前記１項乃至３項の各項の絶縁体は前記インナーリ
ードの一部を含む樹脂成形体からなっている。
５、前記１項乃至４の各項の絶縁体の材料は、下記の複
数条件のうち少なくとも２条件を満足するものである。
（１）飽和吸湿率が封止レジンと同程度もしくはそれ以
下であること、 （２）１０３Ｈｚ、常温乃至２ｏＯ℃ニオイテ誘電率が
４．０以下であること、 （３）温度２００℃でのバ：コル硬度（Ｇ　Ｙ　ＺＪ９
３４−１）が２０以上であること、（４）ウラン、トリ
ウム含有量がＩ　ＰＰｂ以下で１２０℃、１００時間抽
出した場合の可溶性ハロゲン元素量１０ｐｐｍ以下であ
ること、（５）半導体チップ及びインナーリードとの接
着性が良好であること。
（６）熱膨張係数が２０　ｘ　１０−’／／℃以下であ
ること。
（７）熱可塑性樹脂の場合には、そのガラス転移温度が
２２０℃以上であること。
６、半導体チップの主面上に、複数のインナーリードの
全部が半導体チップの主面から浮いた状態で配設され、
前記複数のインナーリードのうち通電しないインナーリ
ードの部分で前記半導体チップが接着固定され、当該イ
ンナーリード以外のインナーリードと半導体チップとを
ボンディングワイヤで電気的に接続し、モールド樹脂で
封止された半導体装置である。
７、半導体チップの主面上に、複数のインナーリードが
半導体チップの主面から浮いた状態に配設され、前記半
導体チップの主面と反対側の面が航記インナーリードの
一部で絶縁体を介して接着固定され、前記インナーリー
ドと半導体チップとがボンディングワイヤで電気的に接
続され、モールド樹脂で封止された半導体装置である。
８、半導体チップの主面上に、複数のインナーリードが
、前記半導体チップと電気的に絶縁する絶縁体を介在し
て接着され、該インナーリードと半導体チップとがボン
ディングワイヤで電気的に接続され、モールド樹脂で封
止された半導体装置において、パッケージの長手方向の
側面の中央部の半導体チップの主面上に、電気的に前記
半導体チップと絶縁された放熱用リードの一端が設けら
れ、該放熱用リードの他端が半導体チップの主面のパッ
ケージ外部の上部まで延長されている半導体装置である
。
９、前記８項の放熱用リードの他端が、半導体チップの
主面と反対側の面のパッケージ外部の下部まで延長され
ている。
１０、前記８項又は９項の放熱用リードの一端が、半導
体チップの主面の発熱部分の上部まで延長されている。
１１、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着され、該インナーリードと半導体チップとがボ
ンディングワイヤで電気的に接続され、モールド樹脂で
封止された半導体装置において５パツケージの長手方向
の側面の中央部の半導体チップの主面と反対側の面上に
、電気的に前記半導体チップと絶縁された放熱用リード
の一端が設けられ、該放熱用リードの他端が半導体チッ
プの主面のパッケージ外部の上部又は半導体チップの主
面と反対側の面のパッケージ外部の下部まで延長されて
いる半導体装置である。
１２、前記８項乃至１１項の各項において、放熱用リー
ドの外部位置に放熱板が設けられている。
１３、前記６項乃至１２項の各項において、半導体チッ
プの主面のＸ方向又はＹ方向の中心線の近傍に共用イン
ナーリードを配設したものである。
１４、前記１項乃至１２項の各項において、ボンディン
グワイヤに絶縁材被覆したものである。
１５、前記１項乃至６項の各項又は１３項の半導体チッ
プの主面に、その主面上に配線されるボンディングワイ
ヤと共用インナーリードと交差することのないボンディ
ングパッドを配設したものである。
１６、前記１項乃至１５項の各項のモールド樹脂材料は
、熱硬化性樹脂に１粒度分布０．１〜１００μｍ、平均
粒径が５〜２０μｍ、最大充填密度が０．８以上の実質
的に球形の無機フィシを７０重量百分率（ｗｔ％）以上
配合した樹脂組成物である。
１７、前記１６項のモールド樹脂材料は、前記熱硬化性
樹脂として、フェノール硬化型エポキシ樹脂、レゾール
型フェノール樹脂、ビスマレイミド樹脂のうち少なくと
も一種を主成分として用いた樹脂組成物である。
１８、前記１６項又は１７項のモールド樹脂材料は、前
記熱硬化性樹脂として、レゾール型フェノール樹脂ある
いはビスマレイミド樹脂のいずれかを主成分とし、かつ
、その成形品は２１５℃の曲げ強度が３　ｋｇｆ／ｍ♂
以上である。
１９、前記１６項乃至１８の各項のモールド樹脂材料は
、無機フィシとして粒度分布０．１〜１００μｍ、平均
粒径が５〜２０μｍ、最大充填密度が０．８以上の実質
的に球形の溶融シリカである。
２０、前記１６項乃至１９項の各項のモールド樹脂材料
は、無機フィシとして粒度分布０．１〜１００μｍ、平
均粒径が５〜２０μｍ、最大充填密度が０．８以上の実
質的に球形の溶融シリカを組成物全体に対して６７．５
体積百分率（ｖｏｌ％）以上配合され、成形品は線膨張
係数が１．４Ｘ１０−’／／℃以下である。
２１、前記１６項乃至２０項の各項のモールド樹脂材料
は、１０倍量のイオン交換水と混合し、１２０℃で１０
０時間抽出した場合に抽出液のＰＨが３〜７．電気型導
度が２００　ｐ　Ｓ　／　ａ　ｍ以下、ハロゲンイオン
、アンモニアイオン並びに金属イオンの抽出量が１０ｐ
ｐ−以下である。
２２、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記接着剤に
フィシとして無機又は接着温度よりも高い軟化点を有す
る熱可塑性樹脂あるいは熱硬化性樹脂から選ばれる粒径
が一定の球形の微粒子が配合されている。
２３、前記１項乃至２２項の各項に半導体チップの主面
上に、複数のインナーリードが、前記半導体チップと電
気的に絶縁する絶縁体を介在して接着剤で接着され、又
は半導体チップの主面から浮いた状態で配設され、該イ
ンナーリードと半導体チップとがボンディングワイヤで
電気的に接続され、モールド樹脂で封止された半導体装
置において、前記半導体チップのボンディングパッド以
外の回路形成領域全域にα線遮蔽用ポリイミド膜が被覆
され、半導体チップ上に少なくともインナーリードの先
端又は及び吊りリードとが接着される箇所に絶縁膜が形
成されている。
２４、前記２３項の絶縁体は、印刷の可能な無機フィシ
を含有する熱硬化性樹脂である。
２５、前記絶縁体の占める面積がチップ面積に対して少
なくとも１／２以下であることを特徴とする請求項２３
又は２４の各項に記載の半導体装置。
２６、前記２３項乃至２５項の各項の半導体チップの主
面と反対側の面にポリイミド膜が形成されている。
２７、前記２３項乃至２６項の各項において、少なくと
も、半導体ウェハに溶剤剥離形ドライフィルムを張り付
け、通常の露光、現像工程を経たのち、ペースト状の絶
縁体を塗布しスキージにより埋込み、加熱してキュアし
、フィルムを剥離する工程を含むウェーハプロセスによ
り前記絶縁体が高精度に形成される工程を備えたもので
ある。
２８、前記２６項の絶縁体が、ソルダレジスト用ドライ
フィルムの露光、現像により形成される工程を備えたも
のである。
２９、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記インナー
リードの半導体チップ対向面のチップ最近接面の全面又
は一部に絶縁フィルムが配設されたものである。
３０、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、半導体チップ
の主面の一部あるいは全面をモールド樹脂よりも可撓性
あるいは流動性のある物質で覆ってその物質がボンディ
ングワイヤの一部分あるいは全体を覆うようにせしめ、
その外側が樹脂で封止されたものである。
３１、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの主面の一部あるいは全面をポツティング樹脂で覆
ってその樹脂がボンディングワイヤの一部分あるいは全
体を覆うようにせしめ、その外側がモールド樹脂で封止
されたものである。
３２、前記半導体チップの非主面側を覆うモールド樹脂
外表面の一部に凹部が設けられ、半導体チップの一部を
実質上露出させることを特徴とする請求項３１に記載の
半導体装置。
３３、前記３０項乃至３２項の各項において、半導体チ
ップの主面のＸ方向又はＹ方向の中心線の近傍に共用イ
ンナーリードが設けられたものである。
３４、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの非主面に凹部又は凸部が設けられたものである。
３５、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの非主面に複数の溝が設けられたものである。
３６、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの主面と反対側の面に酸化珪素膜を残した状態で、
凹部又は凸部もしくは複数の溝が設けられたものである
。
３７、半導体チップの主面上に、複数のインナーリード
が、前記半導体チップと電気的に絶縁する絶縁体を介在
して接着剤で接着され、該インナーリードと半導体チッ
プとがボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記インナー
リードの半導体チップと接着している部分からパッケー
ジの外壁までの距離が、半導体チップの主面の反対側の
面からパッケージの外壁までの距離より大きいものであ
る。
３８、前記１項乃至３７項の各項にインナーリードとの
ボンディングパッドが鏡面対称に設けられた２個の半導
体チップと、該２個の半導体チップの主面側でインナー
リードを挟んで該インナーリードと半導体チップのボン
ディングパッドとを電気的に接続し、モールド樹脂で封
止したものである。
３９、前記３４項乃至３８項の各項において、半導体チ
ップの主面のＸ方向又はＹ方向の中心線の近傍に共用イ
ンナーリードが配設されたものである。
４０、前記１項乃至３９項の各項の樹脂封止型半導体装
置において、該樹脂封止型半導体装置の搭載基板に対向
する表面に、少なくとも１本の放熱用溝が設けられ、こ
の放熱用溝の両端が半導体装置の側面において外部に向
けて開口しているものである。
４１、前記４０項の半導体装置において、前記放熱用溝
が設けられている半導体装置の面と反対側の面に、この
放熱用溝と同じ向きに第２の放熱用溝が設けられ、この
第２の放熱用溝の両端が半導体装置の側面において外部
に向けて開口している。
４２、前記４１項又は４２項の半導体装置において、半
導体装置の搭載基板に対向する表面に設けられた放熱用
溝の底面におけるモールド樹脂の厚さが、０．３ｍｍ以
下である。
４３、前記４０項乃至４２項の各項において、半導体チ
ップの主面のＸ方向又はＹ方向の中心線の近傍に共用イ
ンナーリードが配設されたものである。
４４、前記４０項乃至４３項の各項に記載の半導体装置
を互いの放熱用溝が連なるように搭載基板に実装したも
のである。
〔作用〕
前記１項の手段によれば、インナーリードは。
絶縁膜と接合する部分よりアウターリード側の半導体チ
ップとインナーリードとの間隔が、前記絶縁膜と接合す
る部分の間隔より広くなるような段差構造にしたので、
半導体チップとリードとの間の浮遊容量が従来のものに
比べて小さくなるので、信号伝送速度の向上及び電気ノ
イズの低減を図ることができる。
前記２項の手段によれば、半導体チップの主面上の絶縁
膜の占める面積がチップ面積に対して少なくとも１／２
以下であるので、絶縁膜による吸湿量を低減するので、
リフロー時における熱の影響及び温度サイクルによる熱
の影響を低減することができる。
また、これにより、半導体チップとリードとの間の浮遊
容量が従来のものに比べて小さくなるので、信号伝送速
度の向上及び電気ノイズの低減を図ることができる。
前記請３項の手段によれば、絶縁膜と半導体チップの主
面とを接合する面積が製造上可能な最小限の値としたこ
とにより、絶縁膜による吸湿量を最小限にするので、リ
フロー時における熱の影響及び温度サイクルによる熱の
影響を低減することができる。また、これにより、半導
体チップとリードとの間の浮遊容量が従来のものに比べ
て小さくなるので、信号伝送速度の向上及び電気ノイズ
の低減を図ることができる。
前記４項の手段によれば、半導体チップの主面上の絶１
１ｍを前記インナーリードの一部を含む樹脂成形体で半
導体チップとインナーリードとの間の距離を充分大きく
取ることにより、半導体チップとリードとの間の浮遊容
量が従来のものに比べて小さくなるので、信号伝送速度
の向上及び電気ノイズの低減を図ることができる。
また、成形樹脂として封止樹脂（例えば、レジン）と相
性の良い材料を選択するので、成形樹脂と封止樹脂（モ
ールド樹脂）との間の剥離を低減することができる。そ
の結果、インナーリード間におけるリークを低減するこ
とができる。
前記５項の手段によれば、半導体素子によって最適な絶
縁体を選択することができる。
前記６項の手段によれば、複数のインナーリードのうち
通電しないインナーリードの部分で、半導体チップが接
着固定され、他のインナーリードは、半導体チップ主面
上に、それから離れて（電気的に絶縁されて）配設され
ることにより、絶縁膜を使用しないので、耐湿性の向上
を図ることができる。また、絶縁膜を接着する工程が不
要となる。
前記７項の手段によれば、半導体チップの主面上に、複
数のインナーリードが、前記半導体チップ主面上に、そ
れから離れて（電気的に絶縁されて）配設され、前記半
導体チップの主面と反対側の面がインナーリードの一部
で絶縁膜を介して接着固定されることにより、半導体チ
ップの主面上にインナーリードが接着されないので、半
導体チップの主面の破損や傷付けを防止することができ
る。また、半導体チップの主面上に絶縁膜を使用しない
ので、耐湿性の向上を図ることができる。
前記８項の手段によれば、パッケージの長手方向の側面
の中央部に、電気的に前記半導体チップと絶縁された放
熱用リードの一端が設けられ、該放熱用リードの他端が
半導体チップの主面のパッケージ外部の上部まで延長さ
れているので、半導体チップの発熱部の熱の放熱効率を
向上することができる。
前記９項の手段によれば、前記８項の手段における前記
放熱用リードの他端が半導体チップの主面と反対側の面
のパッケージ外部の下部まで延長されているので、半導
体チップの発熱部の熱の放熱効率を向上することができ
る。
前記１０項の手段によれば、前記９項の手段における放
熱用リードの一端が、半導体チップの主面の発熱部分の
上部まで延長されているので、半導体チップの発熱部の
熱の放熱効率を向上することができる。
前記１１項の手段によれば、前記１０項の手段における
放熱用リードの一端が、パッケージの長手方向の側面の
中央部の半導体チップの主面と反対側の面上に設けられ
、該放熱用リードの他端が半導体チップの主面のパッケ
ージ外部の上部又は半導体チップの主面と反対側の面の
パッケージ外部の下部まで延長されているので、半導体
チップの発熱部の熱の放熱効率を向上することができる
。
前記１２項の手段によれば、前記請求項８乃至１１の各
項の手段における前記放熱用リードの外部位置に放熱板
が設けられているので、半導体チップの発熱部の熱の放
熱効率をさらに向上することができる。
前記１３項の手段によれば、前記１項乃至１２項の各項
の手段における前記半導体チップの主面のＸ方向又はＸ
方向の中心線の近傍に共通信号線用インナーリード（パ
スパーインナリード）を配設したので、小さな面積内で
、例えば、半導体チップ内の基準電圧（Ｖｓｓ）や半導
体チップ内の電源電圧（Ｖｃｃ）等のボンディングワイ
ヤをシｍ　＝トさせることなく容易に配線することがで
きる。
また、ワイヤボンディングの作業性を向上することがで
きる。
前記１４項の手段によれば、前記１３項の手段における
ボンディングワイヤに絶縁材を被覆したので、複数の信
号線用インナーリードと半導体チップとを接続するため
のボンディングワイヤと共通信号線用インナーリードの
ショートを防止することができる。
前記１５項の手段によれば、前記１４項の手段における
半導体チップの主面に、その主面上に配線されるボンデ
ィングワイヤと共用インナーリード（パスパーインナリ
ード）と交差することのないようにボンディングパッド
（外部端子）を配設したので、複数の信号用インナーリ
ードと半導体チップとを接続するためのボンディング配
線用ワイヤと共用インナーリードのショートを防止する
ことができる６ 前記１６項乃至２１の発明によれば、（１）フィラとし
て、粒度分布０．１〜１００μｍ、平均粒径が５〜２０
μｍ、最大充填密度が０．８以上の実質的に球形の溶融
シリカを用いた封止材料は一搬に用いられている角形溶
融シリカを用いた場合に比べて溶融粘度が低く、材料の
流動性が良好なため、モールドに際し、金（Ａｕ）ワイ
ヤやリードを変形させたり、半導体チップを押し流すこ
とがない、また、パッケージの狭い隙間にも良く充填さ
せることができる。
（２）前記球形の溶融シリカを用いた封止材料は、その
材料の溶融粘度や流動性に及ぼす影響が少ないために配
合量を増やして材料の低熱膨張化が図れる。そのため、
パッケージは耐クラツク性が良好である。
（３）高純度のレゾール型フェノール樹脂やポリイミド
樹脂を使用すれば良好な信頼性を得ることができる。
（４）高純度のレゾール型フェノール樹脂やポリイミド
樹脂を用いた封止材料は成形品の耐熱性が高く、特に、
高温の機械強度が優れるためにパッケージを吸湿させた
場合の耐リフロー性（パッケージクラック）あるいはり
フロー後の耐湿信頼性や耐熱衝撃性を得ることができる
。
前記２２項の手段によれば、請求項１乃至２１の各項の
手段における接着剤にフィシとして、−定の粒径の球形
の微粒子のフィシを配合するので、半導体チップとリー
ドの隙間を一定（フィラ径と同じ）にコントロールする
ことができ、半導体チップとリードとの間の容量のバラ
ツキを小さくすることができる。
前記２３項の手段によれば、前記１項乃至２１項の各項
の手段における半導体チップのボンディングパッド以外
の回路形成領域全域にα線遮蔽用ポリイミド膜が被覆さ
れ、半導体チップ上に少なくともインナーリードの先端
又、は及び吊りリードとが接着される箇所に絶縁膜が形
成されているので、前記α線遮蔽用ポリイミド膜で回路
形成領域全域へのα線を遮蔽することができ、前記絶縁
膜で半導体チップを接着固定することができる。
また、半導体チップ上に少なくともインナーリードの先
端又は及び吊りリードとが接着される箇所のみに絶縁膜
が形成されるめで、半導体チップとインナーリードとの
間の浮遊容量を低減することができる。
なお、厚膜の絶縁体をウェーハ・プロセスで形成しても
、部分的に形成するのでウェーハは反らない。
前記２４項の手段によれば、前記２３項の手段における
絶縁膜が、印刷の可能な無機フィラーを含有する熱硬化
性樹脂であるので、ウェハプロセスにおいて、高精度の
絶縁膜層を形成することができる。
前記２５項の手段によれば、前記２３項又は２４項の絶
縁膜の占める面積がチップ面積に対して１７２以下であ
るので、絶縁膜による吸湿量を低減するので、リフロー
時における熱の影響及び温度及び温度サイクルによる熱
の影響を低減することができる。
また、これにより、半導体チップとリードとの間の浮遊
容量が従来のものに比べて小さくなるので、信号伝送速
度の向上及び電気ノーイズの低減を図ることができる。
前記２６項の手段によれば、前記２２項乃至２４項の各
項の手段における半導体チップの主面と反対側の面にポ
リイミド膜が形成されているので、リフロー時の熱によ
り発生するクラックを防止することができる。
前記２７項の手段によれば、前記２３項乃至２６項の各
項の手段における絶縁膜が、少なくとも。
半導体ウェーハに溶剤剥離形ドライフィルムを張り付け
、通常の露光、現像工程を経たのち、ペースト状の絶縁
体を塗布しスキージにより埋込み。
加熱してキュアし、溶剤剥離形ドライフィルムを剥離す
るととを含むウェー八プロセスにより、絶縁膜が高精度
にバッチ処理で形成されるので、生産性を向上すること
ができる。
前記２８項の手段によれば、前記２６項の手段における
絶縁膜が、ソルダレジスト用ドライフィルムの露光、現
像により形成されるので、生産性を向上することができ
る。
前記２９項の手段によれば、半導体チップの回路形成面
に、インナーリードと半導体チップ対向面のチップ最近
接面の全面又は一部に絶１に膜がリードフレーム状態で
形成されることにより、２項又は３項の手段の半導体チ
ップとインナーリードとの間の絶縁膜を容易に提供する
ことができる。
また、その生産性を向上することができる。
前記３０項の手段によれば、半導体チップの回路形成面
の一部あるいは全面を封止樹脂（モールド樹脂）よりも
可撓性あるいは流動性のある物質で覆ってその物質がボ
ンディング配線用ワイヤの一部分あるいは全体を覆うよ
うにせしめ、その外側が樹脂で封止されることにより、
ボンディング配線用ワイヤにモールド樹脂が直接接触し
ないので、温度サイクル時に半導体チップと樹脂の間の
相対的な熱変形によってボンディング配線用ワイヤが繰
返し変形を受け、疲労によって断線するのを防止するこ
とができる。
前記３１項の手段によれば、半導体チップの主面の一部
あるいは全面をポツティング樹脂で覆ってその樹脂がボ
ンディング配線用ワイヤの一部分あるいは全体を覆うよ
うにせしめ、その外側がモールド樹脂で封止されること
により、ボンディング配線用ワイヤにモールド樹脂が直
接接触しないので、温度サイクル時に半導体チップと樹
脂の間の相対的な熱変形によってボンディング配線用ワ
イヤが繰返し変形を受け、疲労によって断線するのを防
止することができる。
前記３２項の手段によれば、前記３１項の手段における
半導体チップの非回路形成面側を覆うモールド樹脂外表
面の一部に凹部が設けられ、半導体チップの一部を実質
上露出させることにより、ボンディングパッド部の耐湿
性不良及び温度サイクル時のワイヤ断線を生じることな
く、リフロー半田付は時の樹脂クラックを防止すること
ができる。
ここで、実質上とは、製造工程で不可避的に半導体チッ
プ表面に生じる樹脂の薄い被膜あるいはパッケージ内部
に蒸気圧が発生した場合に容易に破れる程度の薄い樹脂
層が存在する場合を想定した意味である。
前記３３項の手段によれば、前記３０項乃至３２の各項
の手段における半導体チップの主面のＸ方向又はＸ方向
の中心線の近傍に共用インナーリード（パスパーインナ
リード）が設けられていることにより、小さな面積内で
、例えば、半導体チップ内の基準電圧（Ｖｓｓ）や半導
体チップ内の電源電圧（Ｖｃｃ）等のボンデング配線用
ワイヤをショートさせることなく容易に配線することが
できる。また、ワイヤボンディングの作業性を向上する
ことができる。
前記３４項の手段によれば、半導体チップの非回路形成
面に凹部又は凸部が設けられたことにより、モールド樹
脂が半導体チップに拘束され、リフロークラックが生じ
る半導体チップの非回路形成面のコーナ部のモールド樹
脂部に発生する応力を低減することができるので、リフ
ロークラックを防止することができる。
前記３５項の手段によれば、半導体チップの非回路形成
面に複数の溝が設けられたことにより、モールド樹脂が
半導体チップに拘束され、リフロークラックが生じる半
導体チップの非回路形成面のコーナ部のモールド樹脂部
に発生する応力を低減することができるので、リフロー
クラック防止することができる。
前記３６項の手段によれば、半導体チップの回路形成面
と反対側の面に酸化珪素（ＳｉＯ□）膜を残した状態で
、凹部又は凸部もしくは複数の溝が設けられたことによ
り、前記酸化珪素（Ｓｉｎ２）膜とモールド樹脂との接
着力が強いので、半導体チップの回路形成面と反対側の
面でのモールド樹脂の剥離を防止することができ、かつ
凹部又は凸部もしくは複数の溝によりモールド樹脂が半
導体チップの非回路形成面コーナ部のモールド樹脂部に
発生する応力を低減することができるので、リフローク
ラック防止することができる。
前記３７項の手段によれば、前記インナーリードの半導
体チップと接着している部分からパッケージの外壁まで
の距離が、半導体チップの回路形成面の反対側の面から
パッケージの外壁までの距離より大きくしたことにより
、各流路のレジン平均流速をほぼ等しくすることができ
るので、ボイドの発生、ボンディング配線用ワイヤの曲
り及び充填不足を防止することができる。また、各流路
レジン流動抵抗がほぼ等しくなるので、半導体チップや
リードの変化を防止することができ、高信頼度パッケー
ジの成形を実現することができる。
前記３８項の手段によれば、インナーリードとのボンデ
ィングパッドが鏡面対称に形成された２個の半導体チッ
プと、該２個の半導体チップの主面側でリードフレーム
を挟んでインナーリードと半導体チップの電極端子（パ
ッド）とを電気的に接続し、モールド樹脂で封止した半
導体装置であるので、パッケージの外形を変化させずに
容量が２倍の素子を実装することができる。
前記３９項の手段によれば、前記３４項乃至３８項の各
項の手段における半導体チップの主面のＸ方向又はＸ方
向の中心線の近傍に共用インナーリード（パスパーイン
ナリード）が設けられていることにより、小さな面積内
で、例えば、半導体チップ内の基準電圧（Ｖｓｓ）や半
導体チップ内の電源電圧（Ｖｃｃ）等のボンディング配
線用ワイヤをショートさせることなく容易に配線するこ
とができる。また、ワイヤボンディングの作業性を向上
することができる。
前記４０項乃至４２項の手段によれば、樹脂封止型半導
体装置の伝熱表面積を大きくすることができるので、樹
脂封止型半導体装置の熱抵抗を低減することができる。
前記４４項の手段によれば、前記４０項乃至請求項４３
の各項の手段における半導体装置を互いの放熱用溝が連
なるように搭載基板に実装したことにより、放熱用溝又
は及・・び第２放熱用溝の方向に送風を行うことができ
るので、各半導体装置を効率よく冷却することができる
。
〔発明の実施例〕
以下１本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔実施例！〕
本発明の実施例ＩであるＤＲＡＭを封止する樹脂封止型
半導体装置を第１図（部分断面斜視図）、第２図（平面
図）及び第３図（第２図のイーイ線で切った新面図）で
示す。
第１図、第２図及び第３図に示すように、ＤＲＡＭ（半
導体チップ）１は、Ｓ　ＯＪ　（Ｓｓａｌｌ　０ｕｔ（
ｉｎｅ　Ｊ−ｂａｎｄ）型の樹脂封止型パッケージ２で
封止されている。前記ＤＲＡＭＩは、１６　［Ｍｂｉｔ
］Ｘ　１　［ｂｉｔｌの大容量で構成され、１６．４８
［ｍｍ１Ｘ８．５４［ｍｍｌの平面長方形状で構成され
ている。このＤＲＡＭＩは、４００［ｍ１ｌｌの樹脂封
止型パッケージ２に封止される。
前記ＤＲＡＭＩの主面には、主にメモリセルアレイ及び
周辺回路が配置されている。メモリセルアレイは、後に
詳述するが、　１　［ｂｉｔｌの情報を記憶するメモリ
セル（記憶素子）を行列状に複数配置している。前記周
辺回路は、直接周辺回路及び間接周辺回路で構成されて
いる。直接周辺回路は、メモリセルの情報書込み動作や
情報読出し動作を直接制御する回路である。直接周辺回
路は、ロウアドレスデコーダ回路、カラムアドレスデコ
ーダ回路、センスアンプ回路等を含む、間接周辺回路は
、前記直接周辺回路の動作を間接的に制御する回路であ
る。間接周辺回路は、クロック信号発生回路、バッファ
回路等を含む。
前記ＤＲＡＭＩの主面つまり前記メモリセルアレイ及び
周辺回路を配置した表面上には、インナーリード３Ａを
配置している。ＤＲＡＭＩとインナーリード３Ａとの間
には、絶縁性フィルム４を介在している。絶縁性フィル
ム４は、例えばポリイミド系樹脂膜で形成されている。
この絶縁性フィルム４のＤＲＡＭｌ側、インナーリード
３Ａ側の夫々の表面には、接着層（図示しない）が設け
られている。接着層としては１例えばポリエーテルアミ
ドイミド系樹脂やエポキシ系樹脂を使用する。
この種の樹脂封止型パッケージ２は、ＤＲＡＭｌ上にイ
ンナーリード３Ａを配置したＬＯＧ（ＬｅａｄＯｎ　Ｃ
ｈｉｐ）構造を採用している。ＬＯＧ構造を採用する樹
脂封止型パッケージ２は、ＤＲＡＭｌの形状に規制され
ずにインナシリード３Ａを自由に引き回せるので、この
引き回しに相当する分、サイズの大きなりＲＡＭ１を封
止することができる。つまり、ＬＯＧ構造を採用する樹
脂封止型パッケージ２は、大容量化に基づきＤＲＡＭＩ
のサイズが大型化しても、封止サイズ（パッケージサイ
ズ）は小さく抑えられるので、実装密度を高めることが
できる。
前記インナーリード３Ａはその一端側をアウターリード
３Ｂと一体に構成している。アウターリード３Ｂは、標
準規格に基づき、夫々に印加される信号が規定され１番
号が付されている。第１図中、左端手前は１番端子、右
端手前は１４番端子である。右端後側（端子番号はイン
ナーリード３Ａに示す）は１５番端子、左端後側は２８
番端子である。つまり、この樹脂封止型パッケージ２は
１〜６番端子、９〜１４番端子、１５〜２０番端子、２
３〜２８番端子の合計２４端子で構成されている。
前記１番端子は電源電圧Ｖｃｃ端子である。前記電源電
圧ｖｃｃは例えば回路の動作電圧５［ｖ］である。２番
端子はデータ入力信号端子（Ｄ）、３番端子は空き端子
、４番端子はライトイネーブル信号端子（Ｗ）、５番端
子はロウアドレスストローブ信号端子（ＲＥ）、６番端
子はアドレス信号端子（Ａ１、）である。
９番端子はアドレス信号端子（Ａ、、）、１ｏ番端子は
アドレス信号端子（Ａｏ）、１１番端子はアドレス信号
端子（八〇）、１２番端子はアドレス信号端子（Ａ２）
、１３番端子はアドレス信号端子（Ａ３）である、１４
番端子は電源電圧Ｖｃｃ端子である。
１５番端子は基準電圧Ｖｓｓ端子である。前記基準電圧
Ｖｓｓは例えば回路の基準電圧０［Ｖ］である。
１６番端子はアドレス信号端子（Ａ４）、１７番端子は
アドレス信号端子（Ａ、）、１８番端子はアドレス信号
端子（Ａ、）、１９番端子はアドレス信号端子（Ａ７）
、２０番端子はアドレス信号端子（Ａ、）である。
２３番端子はアドレス信号端子（八つ）、２４番端子は
空き端子、２５番端子はカラムアドレスストローブ信号
端子（ＣＥ）、２６番端子は空き端子。
２７番端子はデータ出力信号端子である。２８番端子は
基準電圧Ｖｓｓ端子である。
前記インナーリード３Ａの他端側は、Ｄ　ＲＡＭ１の長
方形状の夫々の長辺を横切り、ＤＲＡＭｌの中央側に引
き伸ばされている。インナーリード３Ａの他端側の先端
はボンディングワイヤ５を介在させてＤＲＡＭＩの中央
部分に配列されたボンディングパッド（外部端子）ＢＰ
に接続されている。
ボンディングワイヤ５はアルミニウム（Ａｆｉ）ワイヤ
を使用する。また、ボンディングワイヤ５としては、金
（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表面
に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい
、ボンディングワイヤ５は熱圧着に超音波振動を併用し
たボンディング法によりボンディングされている。
前記インナーリード３Ａのうち１番端子、１４番端子の
夫々のインナーリード（Ｖｃｃ）　３　Ａは、−体に構
成され、ＤＲＡＭＩの中央部分をその長辺に平行に引き
伸ばされている（このインナーリード（Ｖｃｃ）　３　
Ａは共用インナーリード又はバスパーインナーリードと
言われている）、同様に、１５番端子、２８番端子の夫
々のインナーリード（Ｖｓｓ）３Ａは、一体に構成され
、ＤＲＡＭＩの中央部分をその長辺に平行に引き伸ばさ
れている（このインナーリード（Ｖｓｓ）　３　Ａは共
用インナーリード又はバスパーインナーリードと言われ
ている）。
インナーリード（Ｖｃｃ）　３　Ａ、インナーリード（
Ｖｓｓ）３Ａの夫々は、その他のインナーリード３Ａの
他端側の先端で規定された領域内において平行に延在さ
せている。このインナーリード（Ｖｃｃ）　３　Ａ、イ
ンナーリード（Ｖｓｓ）　３　Ａの夫々はＤＲＡＭＩの
主面のどの位置においても電源電圧Ｖｃｃ、基準電圧Ｖ
ｓｓを供給することができるように構成されている。つ
まり、この樹脂封止型半導体装置は、電源ノイズを吸収
し易く構成され、ＤＲＡＭＩの動作速度の高速化を図れ
るように構成されている。
前記ＤＲＡＭＩの長方形状の短辺にはチップ支持用リー
ド３Ｃが設けられている。
前記インナーリード３Ａ、アウターリード３Ｂ、チップ
支持用リード３Ｃの夫々はリードフレームから切断され
かつ成型されている。リードフレームは例えばＦｅ−Ｎ
１（例えばＮｉ含有率４２又は５０［％］）合金、Ｃｕ
等で形成されている。
前記ＤＲＡＭＩ、ボンディングワイヤ５．インナーリー
ド３Ａ及びチップ支持用リード３Ｃはモールド樹脂２Ａ
で封止されている。モールド樹脂２Ａは、低応力化を図
るために、フェノール系硬化剤、シリコーンゴム及びフ
ィラーが添加されたエポキシ系樹脂を使用している。シ
リコーンゴムはエポキシ系樹脂の弾性率と同時に熱膨張
率を低下させる作用がある。フィラーは球形の酸化珪素
粒で形成されており、同様に熱膨張率を低下させる作用
がある。また、パッケージ２の所定位置にインデックス
ＩＤ（第１図及び第２図の左端に設けられた切り込み）
が設けられている。
次に、前記樹脂封止型パッケージ２に封止されたＤＲＡ
Ｍｌの概略構成を第４図（チップレイアウド図）に示す
。
第４図に示すように、ＤＲＡＭＩの表面の略全域にメモ
リセルアレイ（ＭＡ）１１が配置されている。
本実施例ＩのＤＲＡＭＩは、これに限定されないが、メ
モリセルアレイは大きく４個のメモリセルアレイＩＩＡ
〜１１０に分割されている。同第４図中、ＤＲＡＭｌの
上側に２個のメモリセルアレイＩＩＡ及びＩＩＢが配置
され、下側に２個のメモリセルアレイＩＩＣ及び１１Ｄ
が配置されている。この４個に分割されたメモリセルア
レイＩＩＡ〜１１Ｄの夫々は、さらに１６個のメモリセ
ルアレイ（ＭＡ）１１に細分化されている。つまり、Ｄ
ＲＡＭＩは、６４個のメモリセルアレイ１１を配置する
。この６４個に細分化された１個のメモリセルアレイ１
１は２５６［Ｋｂｉｔｌの容量で構成されている。
前記ＤＲＡＭ１の６４個に細分化されたうちの２個のメ
モリセルアレイ１１の間には夫々センスアンプ回路（Ｓ
Ａ）１３が配置されている。センスアンプ回路！３は相
補型ＭＯＳ　Ｆ　Ｅ　Ｔ（ＣＭＯＳ）で構成されている
。ＤＲＡＭＩの４個に分割されたうちのメモリセルアレ
イＩＩＡ、ＩＩＢの夫々の下側の一端にはカラムアドレ
スデコーダ回路（Ｙ　Ｄ　Ｅ　Ｃ）１２が配置されてい
る。同様に、メモリセルアレイ１１Ｃ，ＩＩＤの夫々の
上側の一端にはカラムアドレスデコーダ回路（Ｙ　Ｄ　
Ｅ　Ｃ）１２が配置されている。
前記ＤＲＡＭＩの４個に分割されたうちのメモリセルア
レイＩＩＡ、ＩＩＣの夫々の右側の一端にはワードドラ
イバ回路（ＷＤ）１４、ロウアドレスデコーダ回路（Ｘ
　Ｄ　Ｅ　Ｃ）１５、単位マット制御回路１６の夫々が
左側から右側に向って順次配置されている。
同様に、メモリセルアレイＩＩＢ、１１Ｄの夫々の左側
の一端にはワードドライバ回路１４、ロウアドレスデコ
ーダ回路１５、単位マット制御回路１６の夫々が右側か
ら左側に向って順次配置されている。
前記センスアンプ回路１３、カラムアドレスデコーダ回
路１２．ワードドライバ回路１４．ロウアドレスデコー
ダ回路１５の夫々はＤＲＡＭＩの周辺回路のうちの直接
周辺回路を構成する。この直接周辺回路はメモリセルア
レイ１１の細分化されたメモリセルアレイ１１に配置さ
れたメモリセルを直接制御する回路である。
前記ＤＲＡＭ１の４個に分割されたうちのメモリセルア
レイＩＩＡ、ＩＩＢの夫々の間、メモリセルアレイＩＩ
Ｃ，１１０の夫々の間には、夫々周辺回路１７及び外部
端子ＢＰが配置されている０周辺回路１７としてはメイ
ンアンプ回路１７０１．出力バッファ回路１７０２．基
板電位発生回路（Ｖｌ、ジェネレータ回路）　１７０３
、電源回路１７０４の夫々を配置している。
メインアンプ回路１７０１は４個単位に合計１６個配置
されている。出力バッファ回路１７０２は合計４個配置
されている。
前記外部端子ＢＰは、前記樹脂封止型半導体装置２をＬ
ＯＧ構造で構成し、ＤＲＡＭｌの中央部までインナーリ
ード３Ａを引き伸ばしているので、ＤＲＡＭＩの中央部
分に配置されている。外部端子１は、メモリセルアレイ
ＩＩＡ及びｌＩＣ１ＩＩＢ及びＩＩＤの夫々で規定され
た領域内に、ＤＲＡＭＩの上端側から下端側に向って配
置されている。ボンディングパッド（外部端子）ＢＰに
印加される信号は、前述の第４図に示す樹脂封止型半導
体装Ｉ！２において説明したので、ここでの説明は省略
する。基本的には、ＤＲＡＭＩの表面上の上端側から下
端側に向って基準電圧（Ｖｓｓ）、電源電圧（Ｖｃｃ）
の夫々が印加されたインナーリード３Ａが延在するので
、ＤＲＡＭＩはその延在方向に沿って基準電圧（Ｖｓｓ
ｓ）用、電源電圧（Ｖｃｃ）用の夫々の外部端子ＢＰを
複数配置している。つまり、ＤＲＡＭＩは基準電圧（Ｖ
　ｓｓ）　、電源電圧（Ｖｃｃ）の夫々の電源の供給が
充分に行えるように構成されている。データ入力信号（
Ｄ）、データ出力信号（Ｑ）、アドレス信号（Ａ、〜Ａ
ユ□）、クロック系信号、制御信号の夫々はＤＲＡＭＩ
の中央部分に集中的に配置されている。
前記ＤＲＡＭ１の４個に分割されたうちのメモリセルア
レイＩＩＡ、ＩＩＧの夫々の間、ＩＩＢ、ＩＩＤの夫々
の間には夫々周辺回路１８が配置されている。
周辺回路１８のうち左側にはロウアドレスストローブ（
ＲＥ）系回路１８０１、ライトイネーブル（Ｗ）系回路
１８０２、データ入力バッファ回路１８０３、電源電圧
（Ｖｃｃ）用リミッタ回路１８０４、Ｘアドレスドライ
バ回路（論理段）　１８０５．　Ｘ系冗長回路１８０６
、Ｘアドレスバッファ回路１８０７の夫々が配置されて
いる。
周辺回路１８のうち右側にはカラムアドレスストローブ
（ＣＥ）系回路１８０８、テスト回路１８０９、ＶＤＬ
用リミリミッタ回路１８１０アドレスト５１３回路（論
理段）１８１１．Ｙ系冗長回路１８１２．　Ｙアドレス
バラフッ回路１８１３の夫々が配置されている。周辺回
路１８のうち中央にはＹアドレスト５１３回路（ドライ
ブ段）１８１４、Ｘアドレスドライバ回路（ドライブ段
）１８１５、マット選択信号回路（ドライブ段）１８１
６の夫々が配置されている。
前記周辺回路１７．１８　（１６も含む）はＤＲＡＭＩ
の間接周辺回路として使用さ九ている。
次に、リードフレームの詳細について説明する。
本実施例Ｉのリードフレームは、第１図及び第５図（リ
ードフレーム全体平面図）に示すように、２０本の信号
用インナーリード３Ａ工と２本の共用インナーリード３
Ａ、が設けられている。該インナーリード３Ａ（信号用
インナーリード３Ａ。
及び共用インナーリード３Ａ２）は、第３図及び第６図
（要部断面説明図）に示すように、そのインナーリード
３Ａの絶縁性フィルム（絶縁体）４と接着する部分より
アウターリード３Ｂ側の部分と半導体チップ１との間隔
が、前記絶縁性フィルム（絶縁体）４と接合する部分と
半導体チップ１との間隔より広くなるような段差構造に
なっている。このようにインナーリード３Ａを段差構造
にしたことにより、半導体チップとリードとの間の浮遊
容量が従来のものに比べて小さくなるので、信号伝送速
度の向上及び電気ノイズの低減を図ることができる。
また、半導体チップ１の主面と絶縁性フィルム４との接
着、絶縁性フィルム４とインナーリード３Ａとの接着は
、第６図に示すように、接着剤７で接着する。また、接
着剤７は、第７図に示すように、半導体チップ１の主面
と絶縁性フィルム４との接着には用いないで、絶縁性フ
ィルム４とインナーリード３Ａとの接着にのみ使用して
もよい。
なお、前記インナーリード３Ａは、共用インナーリード
３Ａ、が設けられていないパッケージに適用しても前述
の効果を奏する。
また、前記リードフレームの所定位置に、第１図及び第
５図に示すように、前記半導体チップ１の主面を接着固
定するための通電しないチップ支持用リード（吊りリー
ド）３Ｃが設けられている。
このように通電しない吊りリード３Ｃによって半導体チ
ップ１の主面を接着固定することにより、半導体チップ
１を強固に固定されるので、半導体装置の信頼性及び耐
湿性の向上を図ることができる。
次に、前記絶縁性フィルム４の詳細について説明する。
半導体チップ１の主面上の絶縁性フィルム４の占める面
積が半導体チップ１の面積に対して少なくとも１／２以
下になっている。このように、絶縁性フィルム４の占め
る面積が半導体チップ１の面積に対して少なくとも１７
２以下にすることにより、絶縁性フィルム４による吸湿
量を低減するので、リフロー時における熱の影響及び温
度サイクルによる熱によって発生する蒸気による影響を
防止することができる。つまりパッケージのクラック等
の発生を防止することができるので、半導体装置の信頼
性を向上することができる。
また、これにより、半導体チップ１とリードとの間の浮
遊容量が従来のものに比べて小さくなるので、信号伝送
速度の向上及び電気ノイズの低減を図ることができる。
さらに、前記絶縁性フィルム４と半導体チップ１の主面
とを接合する面積が製造上可能な最小限の値にすること
により、前述の効果をさらに顕著にすることができる。
また、インナーリードの半導体チップと接着する一部分
のみに絶縁膜（絶縁フィルム）を使用するので、リード
間におけるリークを低減することができる。
また、半導体チップ１の主面上の前記絶縁性フィルム４
の代りに、第８図に示すように、前記インナーリード３
Ａの一部を含む樹脂成形体６を用いて、半導体チップ１
とインナーリード３Ａとの間の距離を充分大きく取り、
半導体チップ１とインナーリード３Ａとの間の浮遊容量
を小さくするように構成してもよい。
このようにすることにより、樹脂成形体６とモールド樹
脂（例えじ、レジン）２Ａとを相性の良い材料で形成す
るので、剥離界面リード間の剥離を低減することができ
る。
前記樹脂成形体６と半導体チップ１との接着は、第１０
図に示すように、接着剤フによって接着してもよい。
絶縁性フィルム４の基材及び樹脂成形体６としては、エ
ポキシ系樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂
、フェノール樹脂（レゾール系等）、ポリイミド樹脂（
エーテル結合及びカルボニル結合を含む芳香族ポリイミ
ド又は脂環式ポリイミド等）等から選択された１種又は
複数の樹脂を主成分とし、これに、必要に応じて無機質
ワイヤ又は繊維硬化剤、各種添加剤等を加えて成形され
る。
また、絶縁性フィルム４の基材及び樹脂成形体６の材料
の他の例としては、脂環式ポリイミド、ポリエステル、
ポリスルホン、芳香族ポリエーテルアミド、香芳族ポリ
エステルイミド、ポリフェニレンサルファイド、ポリア
ミドイミド及びその変成物、ポリエーテルエーテルケト
ン、ポリエーテルサルフォン、ポリエーテルアミドイミ
ド等の熱可塑性樹脂を主成分とし、必要に応じてこれに
無機質ワイヤ又は繊維、添加剤を加えて成形される。
また、絶縁性フィルム４又は樹脂成形体６をインナーリ
ード３Ａ及び半導体チップ１に接合するための接着とし
ては、エポキシ系樹脂、ＢＴ樹脂。
フェノール樹脂（レゾール系等）ポリイミド系樹脂、イ
ソメラン系樹脂、シリコーン樹脂及びこれらの樹脂の複
数を用いて変成した熱硬化性樹脂又は芳香族ポリエーテ
ルアミド、ポリエーテルエーテルケトン、ポリスルホン
、芳香族ポリエステルイミド、ポリエステル、脂環式ポ
リイミド等の熱可塑性樹脂の中から選択することができ
る。
また、ＳＯＪ等の面実装型集積回路ではプリント基板（
ＰＣＢ）へ半田実装する場合に、ペーパーフェーズリフ
ローソルダー法又は赤外線リフローソルダー法が用いら
れるが、この場合パッケージ内の吸湿水分がリフロー温
度（２１５〜２６０℃）で気化膨張し、チップ界面の接
着を剥し、剥離面の内圧が上昇して封止レジンがクラッ
クする場合がある。
ＬＯＧ構造では、インナーリード３Ａと半導体チップ１
を絶縁フィルム４又は樹脂成形体６で接合する構造であ
るため、絶縁フィルム４又は樹脂成形体６自身の吸湿に
よって、前述の現象を加速する。従って、これを低減す
るためには、絶縁フィルム４の体積を小さくし、吸湿量
を低減することが有効となる。
接合面積の下限は、ワイヤボンディング及び樹脂（レジ
ン）モールド（封止）の工程で受ける外力に耐えられる
面積である。
ここで、前記絶縁性フィルム４又は樹脂成形体６の絶縁
体の材料物性について検討する。
ＬＯＧ構造の半導体装置又はＣＯＬ　（ΩｈｉｐΩｎ　
Ｌｅａｄ）構造の半導体装置におけるインナーリード３
Ａと半導体チップ１との間の接合絶縁材料として下記７
項目の条件の内２個以上の条件を満たす材料を使用する
。
（１）、飽和吸湿率が封止レジンと同程度もしくはそれ
以下であること。
これは、ベイパー・フェース・ソルダー（ｖＰＳ）時の
レジンクラック防止に有効である。
（２）、誘電率が４．０　（ａｔ　１０”七、常温〜２
゜０℃）以下であること。
これは、インナーリードと半導体チップとの間の浮遊容
量を低減する。
（３）、２００℃でのパーフル硬度２０以上であること
。
これは、ワイヤボンド性を良好にする。
（４）、Ｕ、Ｔｈの含有量がＩ　ＰＰｂ以下、１２０℃
、１００時間抽出した場合の可溶性ハロゲン元素量１０
ｐｐｍ以下である。
これは、ソフトエラーの防止、耐湿性の向上に有効であ
る。
（５）、半導体チップ及びインナーリードとの接着性が
良好であること。
これは、ワイヤボンド性の確保、耐湿性の向上、インナ
ーリード間の電流リークの防止等が図れる。
（６）、線熱膨張係数が２０　Ｘ　１０”’／／℃以下
であること。
これは、インナーリード３Ａに絶縁材料を接合した場合
の反りを低減し、次工程の半導体チップへの接合作業性
の改善が図れる。
（７）、熱可塑樹脂の場合は、ガラス転移温度Ｔｇが２
２０℃以上であること。
これは、リフローソルダー時の高温（２１５℃）におい
て、ガラス転移温度Ｔｇが２２０℃末端の材料では熱変
形し、パッケージクランクが発生し易くなるが、前記条
件はこれを防止する効果がある。
前記７項目の条件の内、少くとも２条件を満たす材料の
実施例について説明する。
例えば、カプトン（デュポン社製ポリイミドフィルム）
５００Ｈ又はユーピレックスＳ（宇部興産社のポリイミ
ドフィルム）の両面を粗面化し、この両面にガラス転移
温度Ｔｇが２２０以上のポリエーテルアイミドを２５μ
ｌコーテイングしたフィルムでは、前記項目の内（１）
項を除いて、その条件を満たす材料である。
また、高純度石英繊維又はアラミド繊維を補強材とした
ビスマレイミドフィルムあるいはエポキシフィルムもし
くはエポキシ変形ポリイミドフィルム１２５μＩの両面
に、エポキシ樹脂、レゾール樹脂、イソメラミン樹脂、
フェノール変成エポキシ樹脂、エポキシ変成ポリイミド
樹脂の内から選ばれた接着剤を１０〜２５μｌｖ！布・
乾燥したフィルムでは、前記項目の内（１）〜（６）項
を満たす材料である。
また、テフロンＰＦＡ（デュポン社製の４フッ化エチレ
ン−パーフロロアルコキシ共重合体）。
あるいはテフロンＥＦＩ’（デュポン社製の４フッ化エ
チレン−パー６フツ化プロピレン共重合体）。
もしくはカプトンフィルム（東し・デュポン社製、カプ
トンフィルムの両面にテフロンＦＥＰを薄くコーティン
グした材料）フィルムの両面を、プラズマ処理等の方法
で接着性を改善し、この両面にエポキシ樹脂、レゾール
樹脂、芳香族ポリエーテルアミド樹脂、ポリイミド前駆
体等から選ばれた接着剤をコーティングしたフィルムで
は、前記項目をいずれも満足すると共に、特に吸湿率及
び誘電率が小さいという特徴がある。
次に、リードフレーム３に絶縁性ファルム４を介在させ
て接着剤を用いて半導体チップ１を接着固定する方法に
ついて説明する。
第１１図（リードフレーム３と絶縁性フィルム４と半導
体チップ１との関係を示す展開図）に示すように、半導
体チップ１の主面の信号用インナーリード３Ａ、共用イ
ンナーリード３Ａ２．吊りリード３Ｃのそれぞれに対向
する位置の上に、絶縁性フィルム４を分割して接着剤７
（第１図及び第６図）により貼り付ける。次に、前記第
６図に示すように、リードフレーム３の信号用インナー
リード３Ａ１．共用インナーリード３Ａ２．吊りリード
３Ｃを接着剤フにより接着固定する。
前記モールド樹脂材料（レジン）の実施例を次に示す。
（１）熱硬化性樹脂に、粒度分布０．１〜１００μｍ、
平均粒径が５〜２０μｍ、最大充填密度が０．８以上の
実質的に球形の無機フィラーを７０重量百分率（ｗｔ％
）以上配合した樹脂組成物を用いる。
この場合の樹脂成分は、エポキシ、レゾール、ポリイミ
ドのいずれであってもよい。
このように、前記球形の無機フィラー（例えば。
溶融シリカ）を用いたモールド樹脂材料は、第１２図（
充填剤の充填密度と流動性の関係を示す回）に示すよう
に、その材料の溶融粘度や流動性に及ぼす影響が少ない
ために配合量を増やして材料の低熱膨張化が図れる。ま
た、第１３図（フィラ配合量と成形品の物性との関係を
示す図）及び第１４図（フィラ配合量と熱応力との関係
を示す図）フィラを増量して成形品の熱応力を低減させ
ることができる。そのため、パッケージは耐クラツク性
が良好となる。
特に、ＬＯＧ構造のような繊細な構造を有する半導体装
置をモールドする場合の装置の変形や損傷を防止するこ
とができる。
（２）高純度のフェノール硬化型エポキシ樹脂、レゾー
ル型フェノール樹脂、ビスマレイミド樹脂のうち少なく
とも一種を主成分とした樹脂組成物を用いる。
未精製レゾール樹脂を用いた場合の硬化物特性は、第１
表（末尾の頁にあり）に示すように、精製品との大きな
違いは、体積抵抗率が特に１４０℃で３桁以上異なる。
また、イオン性不純物が多いため抽出液の電気的伝導度
にも大きな差がみられる。
精製レゾール樹脂の製造法は１例えば、フラスコにフェ
ノール５００ｇ、３０％のホルマリン５５０ｇ、硬化剤
として酢酸亜鉛５ｇを加え、攪拌しながら徐々に加熱し
、環流しながら９０℃で６０分間加熱する。その後、フ
ラスコ内を２０閣Ｈｇに減圧し、縮合水並びに未反応成
分を除去した。
次に、この反応生成物に３００ｇのアセトンを加えて反
応生成物を溶解し、さらに純水を加え、５０℃で３０分
間激しく攪拌する。冷却後上部の水層を除去し、再び反
応生成物を３００ｇのアセトンに溶解し、さらに純水を
加え５０℃で３０分間激しく攪拌し、冷却後上部の水層
を除去する。この洗浄操作を５回繰り返す。各洗浄を行
う毎に反応生成物の一部を取り出し夫々減圧しながら４
０℃で４８時間乾燥し、精製度合いが異なる６種類のレ
ゾール型フェノール樹脂を得る。
こうして得られたレゾール型フェノール樹脂の精製回数
と樹脂の融点、硬化特性並びにこれらのレゾール型フェ
ノール樹脂５ｇに純水５０ｇを加え１２０℃で１２０時
間加熱した後の抽出水の水素イオン濃度（ｐＨ）、電気
伝導度並びに抽出されたイオン性不純物濃度の分析結果
を第２表（末尾の頁にあり）にまとめて示す。
第２表から明らかなように、前記洗浄の操作を５回繰り
返したレゾール型樹脂フェノール樹脂は、イオン不純物
が極めて少ないことが分かる（特願昭８３−１４１７５
０号参照）。
このように、精製による効果としては、前記特性上の違
いからモールド品の耐湿信頼性やＡｕ／Ａｌ接合部の高
温寿命、素子特性の向上等が図れる。
（３）高純度のレゾール型フェノール樹脂あるいはビス
マレイミド樹脂のいずれかを主成分とし、かつ、その成
形品は２１５℃の曲げ強度が３　ｋｇｆ／１２以上であ
るもの、例えば、第１表の実施例２゜３のものを用いる
。
このように、高純度のレゾール型フェノール樹脂やポリ
イミド樹脂を用いた封止材料は成形品の耐熱性が高く、
２１５℃の曲げ強度が３　ｋｇｆ／ａｍ”以上であるの
で、パッケージを吸湿させた場合の耐リフロー性（パッ
ケージクラック）あるいはりフロー後の耐湿信頼性や耐
熱衝撃性が極めて良好となる。
（４）前記（２）又は（３）項のベース樹脂に配合され
る無機フィシとして、粒度分布０．１〜１００μｍ、平
均粒径が５〜２０μｍ、最大充填密度が０．８以上の実
質的に球形の溶融シリカであるものであり、例えば、第
１表の実施例１，２゜３のいずれかのものを用いる。
このように、前記球形の溶融シリカを用いた封止材料は
、その材料の溶融粘度や流動性に及ぼす影響が少ないた
めに配合量を増やして材料の低熱膨張化が図れる。その
ため、パッケージは、前記（２）又は（３）項の効果の
上に耐クラツク性が良好となる。（５）前記樹脂封止材
料が、無機フィシとして粒度分布０．１〜１００μｍ、
平均粒径が５〜２０μｍ、最大充填密度が０．８以上の
実質的に球形の溶融シリカを組成物全体に対して６７．
５体積百分率（ｖｏｌ％）以上配合され、成形品は線膨
張係数が１．４　Ｘ　１０”’／／℃以下であるもので
あり１例えば、第１表の実施例１，２．３のいずれかの
ものを用いる。
このようにすることにより、前記球形の溶融シリカの効
果を更に有効にすることができる。
（６）前記樹脂封止材料が、１０倍量のイオン交換水と
混合し、１２０℃で１００時間抽出した場合に抽出液の
ＰＨが３〜７、電気電導度が２００μＳ　／　ｃ　ｍ以
下、ハロゲンイオン、アンモニアイオン並びに金属イオ
ンの抽出量が１０ｐｐｍ以下であるもの、例えば、第１
表の実施例１，２．３のいずれかのものを用いる。
次に、前記樹脂封止材料の実施例（１）乃至（６）の−
実験例について述べる。
第１表に示すように、熱硬化性樹脂としてエポキシ樹脂
（従来例）、レゾール型フェノール樹脂（実施例１）及
びビスマレイミド樹脂（実施例２）をベース樹脂として
用い、これにフィラとして粒度分布０．１〜１００μｍ
、平均粒径が５〜２０μ閣、最大充填密度が０．９０の
実質的に球形の溶融シリカ、さらに、各種添加剤を加え
、当該混合物を約８０℃に加熱した二軸ロールで１０分
間溶融加熱し、冷却後粉砕し３種類の樹脂封止材料を作
製した。
次いで、各樹脂封止材料を用い、トランスファ成形機で
第１図に示すＬＯＧ構造を有する半導体装置、すなわち
、１６ＭＤＲＡＭをモールドした。
モールドは金型温度１８０℃、トランスファ圧カフ　０
　ｋｇｆ／■”　、成形時間９０秒で行った。
前記実験例によれば、次のような効果を得ることができ
た。
（１）フィラーとして粒度分布０．１〜１００μｍ、平
均粒径が５〜２０μｍ、最大充填密度が０．８以上の実
質的に球形の溶融シリカを用いた封止材料は、一般に用
いられている角形溶融シリカを用いた場合と比べて溶融
粘度が低く、材料の流動性が良好なため、モールドに際
し、Ａｕ等のボンデングワイヤ５やリードフレーム３を
変形させたり。
半導体チップ１を押し流すことがなり、シかも、パッケ
ージの狭い隙間にも良く充填した。
（２）前記球形溶融シリカは、材料の溶融粘度や流動性
に及ぼす影響が少ないために、配合量を増やして材料の
低熱膨張化が図れる。そのため、パッケージは、耐クラ
ツク性が良好であった。
（３）従来の半導体封止材料しては、エポキシ樹脂が使
用され、フェノール樹脂やポリイミド樹脂は、イオン性
不純物が多いために電気特性や耐湿信頼性が劣り実用化
されなかった。しかし、高純度のレゾール型フェノール
樹脂やポリイミド樹脂を使用すれば、良好な信頼性を得
ることができた。
（４）高純度のレゾール型フェノール型樹脂やポリイミ
ド樹脂を用いた封止材料は、成形品の耐熱性が高く、特
に高温の機械強度が優れるためにパッケージを吸湿させ
た場合の耐リフロー性（パッケージクラック）あるいは
、リフロー後の耐湿信頼性や耐熱衝撃性が極めて良好で
あった。
次に、樹脂封止材料を金型に注入する際に、ボイドの発
生、ボンディングワイヤの曲り、充填不足等を防止する
ための手段について説明する。
前記第１図に示すように、半導体チップ１の主面上に、
複数のインナーリード３Ａが、前記半導体チップ１と電
気的に絶縁する絶縁性フィルム４を介在して接着剤７で
接着され、該インナーリード３Ａと半導体チップ１とが
ボンディングワイヤ５で電気的に接続され、樹脂で封止
された１６ＭＤＲＡＭにおいて、第１５図（第１図の要
部断面図）に示すように、前記インナーリード３Ａの半
導体チップ１と接着している部分からパッケージ２の外
壁までの距離Ｈ１が、半導体チップの回路形成面の反対
側の面からパッケージの外壁までの距離Ｈ２より大きく
なるようなパッケージ構造にする。
このようなパッケージ構造にすることにより、第１６図
（第１５図をモデル化した断面図）、第１７図（第１６
図のハーバ断面図）、第１８図（第１６図の二−二断面
図）に示すように、インナーリード３Ａの上部の流路の
深さｈ３□とｈ３Ｋ、インナーリード３Ａと半導体チッ
プ１との中間部の深さｈ２及び半導体チップ１の下部の
流路の深さｈｌの関係が夫々次式で表わされる。
ｈｓ□＝　ｈｃ　　　２　ｈｘｏｒｚ　　　ｉ　　　　
ｊｃｈ　ｚｘ　＝　ｈ　ｘｏｒｚ　＋　ｔ ここで、 ｈｃ：キャビテイ深さ ｔｏ：チップ厚さ ｔｔ：リードフレーム厚さ Ｗｃ：キャビティ幅 Ｗｔ：チップから浮かせたリードフレーム長さである。
前記各式の夫々関係をグラフにすると、第１９図のよう
になる。
このように、パッケージ２のレジン流路をインナーリー
ド３Ａの上部流路、インナーリード３Ａと半導体チップ
１の中間部流路及び半導体チップ１の下部流路の３つに
分割し、各流路のレジン平均流速が等しくなるように、
各流路の深さ及びレジン流路構造を設定することにより
、第１７図に示す各流路■、■、■のレジン平均流速が
等しくなるので、ボイド発生、ボンディングワイヤ（金
線）５の曲り、充填不足等を防止することができる。
また、前記各流路■、■、■のレジン平均流速が等しく
なるので、半導体チップ１及びインナーリード３Ａの変
形が防止することができ、高信頼性のパッケージを得る
ことができる。
（実施例■〕 本発明の実施例■の半導体集積回路装置は、第２０図、
第２１Ａ図、第２１Ｂ図、第２２Ａ図及び第２２Ｂ図に
示すように、前記実施例■の半導体チップ１の主面上に
貼り付けられた絶縁性フィルム４を信号用インナーリー
ド３Ａ、及び共用インナーリード３Ａ、の半導体チップ
１との対向面のチップ最近接面の全面又は一部に絶縁性
フィルム４Ａが配設されたものである。
すなわち、前記絶縁性フィルム４Ａは１例えば。
第２０図に示すように、リードフレーム３の状態で、信
号用インナーリード３Ａ、及び共用インナーリード３Ａ
、の半導体チップ１の主面と対向する面の半導体チップ
に最近接する面の全面に、絶縁性フィルム４Ａをあらか
じめ配設しておき、組み立て時に前記絶縁性フィルム４
Ａと半導体チップ１を接着剤で接着固定する。
前記絶縁性フィルム４Ａ付リードフレーム３は、例えば
、１枚のインナーリード用薄板の半導体チップ１の主面
と対向する面の半導体チップ１に最近接する面全面に、
絶縁性フィルム４を貼り付けて、プレス等で成形切断し
、信号用インナーリード３Ａ、及び共用インナーリード
３Ａ、と絶縁性フィルム４Ａとが一度に作製される。
このようにすることにより、絶縁性フィルム４Ａの面積
を低減することができる。また、信号用インナーリード
３Ａ、及び共用インナーリード３Ａ、と絶縁性フィルム
４Ａとの位置合せも良好に行うこともできる。また、信
号用インナーリード３Ａ□と共用リード３Ａ２との間に
絶縁性フィルム４が存在しないので両者間のリークを防
止することができる。
なお、前記絶縁性フィルム４は、複数枚に分割して、例
えば４分割して貼り付ける方が、１枚の絶縁性フィルム
４の場合より熱による応力の影響を低減することができ
る。
また、第２１Ａ図に示すように、前記半導体チップ１の
主面と対向する面の半導体チップ１に最近接する面（裏
面）の全面のうち、信号用インナーリード３Ａ工と共用
リード３Ａ、のボンディング部に対応する部分のみに絶
縁性フィルム４Ｂを配設し、半導体チップ１に対する絶
縁性フィルム４Ｂの占める面積を最小にすることができ
る。
このような半導体チップ１に対する絶縁性フィルム４Ｂ
の占める面積が最小となる絶縁性フィルム４Ｂ付リード
フレーム３は、例えば、第２１Ｂ図に示すように、信号
用インナーリード３Ａ、と共用リード３Ａ、の半導体チ
ップ１の主面と対向する面の半導体チップ１に最近接す
る面全面に、所定位置に孔ａが設けられた４枚の絶縁性
フィルム４を貼り付けて、プレス等で成形切断し、信号
用インナーリード３Ａ、と共用リード３Ａ２のボンデン
グ部に対応する位置のみに絶縁性フィルム４Ｂを貼り付
けたものが作製される。
このようにすることにより、第２０図に示す実施例に比
べて、さらに、絶縁性フィルム量を減じることができる
ので、さらに、吸湿量を低減することができる。また、
このようにすることにより、吊りリードを合せると、半
導体チップ１を固定しやすい。
なお、第２１Ａ図に示す実施例においては、ボンディン
グ部に対応する部分のみに絶縁性フィルム４Ａを配設し
たが、それ以外の部分に、必要に応じて部分的に絶縁性
フィルム４Ａを配設してもよい。
また、第２２Ａ図に示すように、第２０図に示す絶縁性
フィルム４Ａの部分に、共用インナーリード３Ａ２と信
号用インナーリード３Ａ工の部分を延長して交差させる
ように延長部分にも絶縁性フィルム４Ｃが配設されたも
のである。
この絶縁性フィルム４Ｃ付インナーリード３Ａは、例え
ば、第２２Ｂ図に示すように、信号用インナーリード３
Ａ工に対応する部分のみが残るような孔すを設けた１枚
の絶縁性フィルム４を作製し、この絶縁性フィルム４の
長辺方向の中心線に沿って切断して２分割する。この２
分割された絶縁性フィルム４Ｃを共用インナーリード３
Ａ、及び信号用インナーリード３Ａ１に貼り付けること
により作製する。
このように予め絶縁性フィルム４を所定のパターンに切
断して絶縁性フィルム４Ｃを形成し、絶縁性フィルム４
Ｃを共用インナーリード３Ａ、及び信号用インナーリー
ド３Ａ１に貼り付けるのみでよいので、絶縁性フィルム
４Ｃの作製の方法が容易である。また、このようにする
ことにより、絶縁性フィルム４Ｃを共用インナーリード
３Ａ２及び信号用インナーリード３Ａ□に貼り付けるの
で、信号用インナーリード３Ａ、の先端を平担化するこ
とができ、その後の工程の作業が容易になる。
前記絶縁性フィルム４Ｃと共用インナーリード３Ａ２と
信号用インナーリード３Ａ工との接着は、熱可塑性接着
剤の場合には液熱圧着で行い、熱硬化型接着剤を用いる
場合には仮止め後硬化を行うことで接合される。
なお、第２０図、第２１Ａ図及び第２２Ａ図に示す絶縁
性フィルム４Ａ、４Ｂ、４Ｃは、インナーリードの幅よ
りも、多少広くてもよいし、逆に狭くてもよい。
以上の説明かられかるように、本実施例■によれば、半
導体チップ１と信号用インナーリード３Ａ１と共用リー
ド３Ａ２との間に配設される絶縁性フィルム４の量は、
従来のものに比べて極端に少ないので、湿度の高い環境
中に長時間保持しても、半導体装置内に吸収される水分
量を少なくできる。
これにより、半田リフロー工程中の半導体装置内水蒸気
圧力を小さくできるので、レジンクラックを起こさない
半導体装置を提供することができる。
〔実施例■〕
本発明の実施例■の半導体集積回路装置は、第２３図に
示すように、前記実施例Ｉの半導体チップ１の主面上に
設けられているボンディングパッドＢＰ以外の半導体チ
ップ１の主面領域全域にα線遮蔽用ポリイミド膜８が被
覆され、半導体チップ１の主面上に少なくとも信号用イ
ンナーリード３Ａ□及び共用インナーリード３Ａ２（第
２３図には図示していない）の先端とが接着される箇所
に絶縁性フィルム４Ｄが形成されている。
前記α線遮蔽用ポリイミド膜８の厚さは、２゜０μｍ〜
１０．０μｍである。
前記絶縁性フィルム４Ｄの膜厚は、７５μｍ以上である
。この絶縁性フィルム４Ｄとしては、印刷の可能な無機
フィラーを含有する熱硬化性樹脂が適している。
絶縁性フィルム４Ｄの占める面積は、半導体チップ１の
面積に対して少なくとも１／２以下になっている。
また、半導体チップ１の主面と反対側の面にポリイミド
膜９が形成されている。
次に、前記半導体チップ１の主面上に設けられているボ
ンディングパッドＢＰ以外の半導体チップ１の主面領域
全域にα線遮蔽用ポリイミド膜８を被覆し、半導体チッ
プ１の主面上に少なくとも信号用インナーリード３Ａ工
、共用インナーリード３Ａ、の先端とが接着される箇所
に絶縁性フィルム４Ｄを形成する方法の一実施例につい
て第２３図及び第２４Ａ図（製造流れ図と各工程の断面
図）を用いて説明する。
まず、第２５図（シリコンウェハの主面平面図）に示す
シリコンウェハ１０の全領域に、α線遮蔽用ポリイミド
膜８を塗布し半硬化後、ホトエツチングしてボンディン
グパッド（外部端子）ＢＰを露出させる（第２４Ａ図の
ステップ１０１）。
次に、溶剤剥離形ドライフィルムＡを張り付ける。
（ステップ１０２）。この溶剤剥離形ドライフィルムＡ
に所定のパターンを露光しくステップ１゜３）、現像し
て孔Ｂをあける（ステップ１０４）。
次に、ペースト状の絶縁体（印刷ペースト）Ｃを塗布し
てスキージによる埋め込み（印刷スキージによる埋め込
み）、キュアを行う（ステップ１０５．１０６，１０７
）。次に、溶剤剥離形ドライフィルムＡを剥離して絶縁
性フィルム４Ｄを形成する。その後、第２５図に示すシ
リコンウェハ１０上の実線に沿ってダイシングして絶縁
性フィルム４Ｄ付半導体チップが完成する。
前記α線遮蔽用ポリイミド膜８及び絶縁性フィルム４Ｄ
を形成する方法の他の実施例は、第２４Ｂ図（製造流れ
図と各工程でのチップの断面図）に示すように、シリコ
ンウェハ１０の全領域に、α線遮蔽用ポリイミド膜８を
塗布して、ホトエツチングしてボンディングパッド（外
部端子）ＢＰを露出させる（第２４Ｂ図のステップ２０
１）。
次に、ソルダレジスト用ドライフィルムＤを張り付ける
（ステップ２０２）。このソルダレジスト用ドライフィ
ルムＤに所定のパターンを露光しくステップ２０３）、
現像して絶縁性フィルム４Ｄ（ステップ２０４）を形成
する。その後、第２５図に示すシリコンウェハ１０上の
実線に沿ってダイシングして絶縁性フィルム４Ｄ付半導
体チップを完成する。
なお、前記厚膜の絶縁性フィルム４Ｄをシリコンウェハ
プロセスで形成しても、部分的に形成するのでシリコン
ウェハ１０は反らない。
また、第２６図乃至第２８図は、半導体チップ１の主面
上に少なくとも信号用インナーリード３Ａ１及び共用イ
ンナーリード３Ａ、の先端及び吊りリードとが接着され
る箇所に形成される絶縁性フィルム４Ｄの種々のパター
ン形状を示す。
以上の説明かられかるように１本実施例■によれば、半
導体チップ１のボンディングパッド（外部端子）ＢＰ以
外の主面領域全域にα線遮蔽用ポリイミド膜８が被覆さ
れ、半導体チップｌの主面上に少なくとも信号用インナ
ーリード３Ａ、及び共用インナーリード３Ａ、の先端と
が接着される箇所に絶縁性フィルム４Ｄが形成されてい
るので、前記α線遮蔽用ポリイミド膜８で回路形成領域
全域へのα線を遮蔽することができ、前記絶縁性フィル
ム４Ｄで半導体チップ１を接着固定することができる。
また、半導体チップ１の主面上に少なくともインナーリ
ード３Ａの先端及び吊りリード３Ｃとが接着される箇所
に絶縁性フィルム４Ｄが形成されているので、半導体チ
ップ１とインナーリード３Ａとの間の浮遊容量を低減す
ることができる。
また、前記絶縁性フィルム４Ｄが、印刷の可能な無機ワ
イヤを含有する熱硬化性樹脂であるので、ウェハプロセ
スにおいて、高精度の絶縁性フィルム４Ｄを形成するこ
とができる。
また、半導体チップ１の主面と反対側の面にポリイミド
膜９を形成することにより、半導体チップ１とレジンと
の接着が良好となるので、パッケージクラックを防止す
ることができる。
また、前記絶縁性フィルム４Ｄが、少なくとも。
シリコンウェハ１０に溶剤剥離形ドライフィルムＡを張
り付け１通常の露光、現像工程を経たのち、ペースト状
の絶縁体（印刷ペースト）を塗布しスキージにより埋込
み、加熱してキュアし、溶剤剥離形ドライフィルムを剥
離することを含むウェハプロセスにより、絶縁性フィル
ム４Ｄが高精度にバッチ処理で形成されるので、生′産
性を向上することができる。
また、前記絶縁性フィルム４Ｄが、ソルダレジスト用ド
ライフィルムＤの露光、現像のみにより形成されるので
、さらに生産性を向上することができる。
〔実施例■〕
本発明の実施例■の樹脂封止型導体装置は、第２９図（
一部断面斜視図）に示すように、前記実施例Ｉの半導体
チップ１の主面上に、複数の信号用インナーリード３Ａ
１及び共用インナーリード３Ａヨが、前記半導体チップ
１と電気的に絶縁する絶縁性フィルム４を介在して接着
剤で接着され、該複数の信号用インナーリード３Ａ、及
び共用インナーリード３Ａ、と半導体チップ１とがボン
ディングワイヤ５で電気的に接続され、モールド樹脂２
Ａで封止された半導体装置において、第３０図（第２９
図のホーホ線で切った樹脂モールド前の状態を示す断面
図）に示すように、前記半導体チップ１の主面の一部を
モールド樹脂よりも可撓性あるいは流動性のある物質２
０で覆ってその物質２０がボンディングワイヤ５の全体
を覆うようにせしめ、その物質２０の外側を樹脂２Ａで
封止したものである。
すなわち、共用インナーリード３Ａ、をまたぐボンディ
ングワイヤ５の全体を可撓性・流動性物質２０が覆われ
るようにダム２１を設け、そのダム２１に例えば流動状
態のシリコーンゲルからなる可撓性・流動性物質２０を
ボンディングワイヤ５の上から滴下させ、硬化させたの
ち、トランスファモールドによって樹脂封止する。
前記ダム２１は、例えば粘度高いシリカフイラを入れた
シリコーンゴムを用いる。
また、前記可撓性・流動性物質２０は、必ずしも前記の
ようなゲル状物質である必要はなく、内部でボンディン
グワイヤ５が変形できる程度の可撓性あるいは流動性を
有していれば、シリコーングリースやシリコーンゴムな
ど種々の材料を用いてもよい。
このようにすることにより、吸湿したパッケージのりフ
ロー半田付は時に、半導体チップ１の主面が剥離して蒸
気が膨張しても、ボンディングワイヤ５が変形に自由に
追従することができるので。
ボンディングワイヤ５の断線を防止することができる。
また、モールド樹脂２Ａのトランスファモールド時に、
ボンディングワイヤ５の変形が拘束されているので、共
用インナーリード３Ａ、をまたぐためにワイヤＳが長く
なっていても、モールド時のボンディングワイヤ５の変
形やこれによるボンディングワイヤ５相互のショートあ
るいはボンディングワイヤ５と共用インナーリード３Ａ
、どの接触を防止することができる。
また、ボンディングワイヤ５の変形を防止するだけの目
的であれば、ボンディングワイヤ５を覆う物質は、可撓
性・流動性を有する物質である必要はない、半導体チッ
プ１の主面上のボンディングワイヤ５部分にポツティン
グできる樹脂があれば、その外側のトランスファモール
ドされた樹脂２Ａと同程度の弾性率を有するエポキシ樹
脂などであっても良い。
また、可撓性・流動性物質２０が流動性を有している場
合、その粘度は樹脂２Ａのトランスファモールド時の溶
融粘度よりも高いことが必要である。
また、可撓性・流動性物質２０により、ボンディングワ
イヤ５に樹脂２Ａが直接接していないので、温度サイク
ル時に半導体チップ１とモールド樹脂２Ａの間の相対的
な熱変形によってボンディングワイヤ５が繰返し変形を
受け、疲労によって断線することもない。
また、可撓性・流動性物質２０を使用する場合、ボンデ
ィングパッドＢＰの表面に、熱応力によって隙間が発生
することもなくなるので、ボンディングパッド部のアル
ミニウムが水分によって腐食することもない。
第３１図は、可撓性・流動性物質２０を使用する場合の
他の実施例の樹脂封止型半導体装置の樹脂モールド前の
状態を示す断面図である。
第３１図に示すように、信号用インナーリード３　Ａｔ
と樹脂２Ａの間の界面は、半導体チップ１の主面に比べ
て隙間が発生しにくいので、ボンディングワイヤＳの信
号用インナーリード３Ａ工側のボンディング部は、断線
を生じにくい、従って。
この実施例は、断線の生゛じやすい半導体チップ１側の
ボンディング部（ファーストボンディング）近傍のみ、
可撓性・流動性物質２０を設けたものである。これによ
り、ボンディングワイヤ５が自由に変形できれば、ある
程度の断線防止効果が得られる。
また、この実施例は、前記第３０図のダム２１の代りに
共用インナーリード３Ａ２を利用したものである。
ただし、この実施例の場合、ボンディングワイヤ５の全
体が可撓性・流動性物質２０で覆われていないので、パ
ッケージに温度サイクルが作用した場合、半導体チップ
１とモールド樹脂２Ａとの間の相対的な熱変形によって
ボンディングワイヤ５が繰返し変形を受けるので、第３
０図の実施例に比べて、疲労による断線を生じやすくな
る。
また、樹脂２Ａのトランスファモールド時のボンディン
グワイヤ５の変形防止に対しても、ある程度の防止効果
がある。
また、可撓性・流動性物質２０の量が少くなり。
高さも低くできるので、リフロー半田付は時の断線防止
、トランスファモールド時のワイヤ変形防止に効果があ
るだけでなく、パッケージ全体の厚さを薄くすることが
でき、実装密度を向上することができる。　第３２図は
、可撓性・流動性物質２０を使用する場合の他の実施例
の樹脂封止型半導体装置の樹脂モールド前の状態を示す
断面図である。
この実施例は、第３２図に示すように、ボンディングワ
イヤ５の全体が覆われるようにして、半導体チップ１の
主面全面を可撓性・流動性物質２０で覆ったものである
。
前記第３０図の実施例と同様の効果が得られ、さらに、
半導体チップ１の主面全面を可撓性・流動性物質２０で
覆っているので、耐湿性を一層向上するこ、とができる
。
ただし、可撓性・流動性物質２０の表面積が大きくなる
ので、リフロー半田付は時にモールド樹脂２Ａとの界面
に隙間が発生し、蒸気圧が作用すると、上部のモールド
樹脂２Ａにクラックが発生しやすくなる。
第３３図は、可撓性・流動性物質２０を使用する場合の
他の実施例の樹脂封止型半導体装置の樹脂モールド前の
状態を示す断面図である。
この実施例は、第３３図に示すように、前記半導体チッ
プ１の主面の上に設けられたボンディングワイヤ５の全
体のみをモールド樹脂２Ａよりも可撓性あるいは流動性
のある物質２０で覆ったのである。
ボンディングワイヤ５を覆う可撓性・流動性物質２０は
、半導体チップ１の主面上に盛上った形状となっている
必要はなく、ボンディングワイヤ５の表面にのみ付着し
ていてもよい。
このような被覆を行うためには、まず溶媒で希釈して低
粘度となった可撓性・流動性物質２０を半導体チップ１
上にたれ滴下してボンディングワイヤ５に付着させ、そ
の後溶媒を蒸発させて形成する。
この場合、ボンディングワイヤ５の表面の可撓性・流動
性物質２０の層は、厚いほど断線の防止及びボンディン
グワイヤ５の変形防止の効果が大きい。
このように構成することによって、第３０図に示す実施
例のものと同様の効果を得るための可撓性・流動性物質
２０の量を低減することができるので、可撓性・流動性
物質２０とモールド樹脂２Ａとの間に発生する蒸気圧に
よってパッケージクラックの発生を防止することができ
る。
第３４図は、可撓性・流動性物質２０を使用する場合の
他の実施例の樹脂封止型半導体装置の樹脂モールド前の
状態を示す断面図である。
この実施例は、第３４図に示すように、ボンディングワ
イヤ５を可撓性・流動性物質２０で覆うとともに、半導
体チップ１の主面と反対面のモールド樹脂２Ａに穴２２
をあけ、半導体チップ１の一部を実質的に露出させる。
ここで、実質的とは、製造工程で不可避的に半導体チッ
プ１の主面と反対面のモールド樹脂２Ａの薄い被膜ある
いはパッケージ２の内部に蒸気圧が発生した場合に容易
に破れる程度の薄い樹脂層が存在する場合を想定してい
る。
このように可撓性・流動性物質２０によって、リフロー
半田付は時、温度サイクル時のボンディングワイヤ５の
断線を生じることなく、ボンディングパッドＢＰ部の耐
湿性を確保できるので、モールド樹脂２Ａの一部分に前
記穴２２がおいても、耐湿性が低下しない。
また、リフロー半田付は時にパッケージ内部に発生した
蒸気は、前記穴２２から外部に放散されるので、圧力が
上昇することがなく、樹脂クラックを生じることがない
。
また、前記穴２２の半導体チップ１の主面と反対面は、
完全に露出していなくても、蒸気圧で容易に貫通できる
程度の厚さであれば、モールド樹脂２Ａが存在していて
も良い。
以上の説明かられかるように、前記実施例■によれば、
リフロー半田付は時に、半導体チップ１の主面が剥離し
て蒸気が膨張しても、ボンディングワイヤ５の断線を防
止することができる。
また、トランスファモールド時に、ボンディングワイヤ
５の変形によるワイヤ間のショート、あるいはボンディ
ングワイヤ５と共用インナーリード３Ａ２との接触を防
止することができる。
また、ボンディングパッドＢＰ部の耐湿性不良及び温度
サイクル時のボンディングワイヤ５の断線を生じること
なく、リフロー半田付は時の樹脂クラックを防止するこ
とができる。
〔実施例■〕
本発明の実施例■の樹脂封止型半導体装置は、第３５図
（断面図）に示すように、前記実施例１の樹脂封止型半
導体装置において、半導体チップ１の主面と反対面に凹
部又は凸部１０１、例えば、円形の凹部を設けたもので
ある。
この凹部１０１により、モールド樹２Ａを半導体チップ
１に拘束し、リフロークラックが生じる半導体チップ１
の主面と反対面コーナ部のモールド樹脂部に発生する応
力を低減し、リフロークラックを防止することができる
。
また、凹部１０１の加工は、エツチングでも良い。
また、他の方法で良い。
第３６Ａ図（第３図の主面と反対側から見た平面図）及
び第３６Ｂ図（第３６Ａ図の横中心線で切った断面図）
は、前記半導体チップ１の主面と反対面に設けられた凹
部１０１の変形例を示す図であり、この例は前記半導体
チップ１の主面と反対面に環状の凹部１０１ａを設けた
ものである。
第３７Ａ図（平面図）及び第３７Ｂ図（断面図）は、前
記半導体チップ１の主面と反対面に設けられた凹部１０
１の他の変形例を示す図であり、この例は前記半導体チ
ップ１の主面と反対面に四角形の凹部１０１ｂを設けた
ものである。
第３８Ａ図（平面図）及び第３８Ｂ図（側面図）は、前
記半導体チップ１の主面と反対面に設けられた凸部１０
１の変形例を示す図であり、この例は前記半導体チップ
１の主面と反対面に円形の凸部１０１Ｇを設けたもので
ある。
第３９Ａ図（平面図）及び第３９Ｂ図（側面図）は、前
記半導体チップ１の主面と反対面に設けられた凸部１０
１の他の変形例を示す図であり、この例は前記半導体チ
ップ１の主面と反対面に四角形の凸部１０１ｄを設けた
ものである。
第４０Ａ図（平面図）及び第４０Ｂ図（側面図）は、前
記半導体チップ１の主面と反対面に設けられた凹部１０
１の他の変形例を示す図であり、この例は前記半導体チ
ップ１の主面と反対面に楕円形の凹部１０１ｅを設けた
ものである。
第４１Ａ図（平面図）及び第４１Ｂ図（側面図）は、前
記半導体チップ１の主面と反対面に設けられた凹部又は
凸部１０１の変形例を示す図であり、この例は前記半導
体チップ１の主面と反対面に複数の溝を形成することに
より凹部及び凸部１０１ｆを設けたものである。これは
格子状に溝を設けてもよい。
前述のように半導体チップ１の主面と反対面に。
例えば凹部又は凸部１０１ａ〜１０１ｆのうちいずれか
一つを設けることにより、半導体チップ１をモールド樹
脂２Ａでより強固に拘束することができる。
また、半導体チップ１の主面と反対面のコーナ部による
モールド樹脂２Ａに発生する応力を低減することができ
る。
第４２図は、この実施例Ｖに関する本発明の他の実施例
を示す図であり、前記実施例■の半導体チップ１の主面
と反対面に酸化珪素膜１０２を残した状態で、半導体チ
ップ１の主面と反対面に、例えば前記凹部又は凸部１０
１を設けたものである。
このように、半導体チップ１の主面と反対面に酸化珪素
膜１０２を残した状態であることにより、酸化珪素膜１
０２とモールド樹脂２Ａとの接着力が強いので、半導体
チップ１の主面と反対面でのモールド樹脂２Ａの剥離を
防止することができる。
また、凹部又は凸部１０１によって、モールド樹脂２Ａ
で半導体チップ１を強固に拘束することができる。
〔実施例■〕
本発明の実施例■の樹脂封止型半導体装置は、第４３図
（一部断面斜視図）及び第４４図（第４３図のへ−へ線
で切った断面図）に示すように、前記実施例１の半導体
チップ１の主面上に、複数の信号用インナーリード３Ａ
１及び共用インナーリード３Ａ、が、前記半導体チップ
１と電気的に絶縁する絶縁性フィルム４を介在して接着
剤で接着され、該信号用インナーリード３Ａ、及び共用
インナーリード３Ａ、と半導体チップ１とがボンディン
グワイヤ５で電気的に接続され、モールド樹脂２Ａで封
止された半導体装置において、パッケージ２の長手方向
の側面の中央部に、電気的に前記半導体チップ１と絶縁
された放熱用リード３０１ａが設けられ、その一端は半
導体チップ１の主面の発熱部分の上部まで延長され、該
放熱用り一ド３０１ａの他端はパッケージ２の半導体チ
ップ１の主面と反対側の面の外部下部まで延長されてい
る。
このようにパッケージの長手方向の側面の中央部に、電
気的に半導体チップ１と絶縁された放熱用リード３０１
ａの一端が半導体チップ１の主面の発熱部分の上部まで
延長されて設けられ、該放熱用リード３０１ａの他端が
パッケージ２の半導体チップ１の主面のと反対側の面の
外部下部まで延長されていることにより、半導体チップ
１の発熱部の熱の放熱効率を向上することができる。
第４５図（一部断面斜視図）及び第４６図（第４５図の
トート線で切った断面図）は、前記第４３図に示す放熱
用リード３０１ａの変形例を示す図であり、この放熱用
リード３０１ｂは、その一端が半導体チップ１の主面の
発熱部分の上部まで延長され、該放熱用リード３０１ｂ
の他端がパッケージ２の半導体チップ１の主面の外部上
部まで延長されたものである。
そして、放熱用リード３０１ｂの延長部は放熱板となっ
ている。
このようにパッケージの長手方向の側面の中央部に、電
気的に半導体チップ１と絶縁された放熱用リード３０１
ｂの一端が半導体チップ１の主面の発熱部分の上部まで
延長されて設けられ、該放熱用リード３０１ｂの他端が
パッケージ２の半導体チップ１の主面の外部上部まで延
長されていることにより、半導体チップｌの発熱部の熱
の放熱効率を向上することができる。
なお、前記放熱用リード３０１ｂの他端がパッケージ２
の半導体チップ１の主面の外部上部まで延長されている
部分を、第４６図の点線で示すように、折り曲げて占有
体積を小型化にしてもよい。
また、前記放熱用リード３０１ａ及゛び３０１ｂのリー
ドフレームは、信号用リードフレームと同一リードフレ
ームで作製する。
第４７図（一部断面斜視図）及び第４８図（第４７図の
チーチ線で切った断面図）は、前記第３９図に示す実施
例■の変形例を示す図であり、放熱用リード３０１ｃの
一端が半導体チップ１の主面の発熱部分と反対側面まで
延長されて設けられ、該放熱用リード３０１ｃの他端は
パッケージ２の半導体チップ１の主面のと反対側の面の
外部下部まで延長されている。　このようにパッケージ
の長手方向の側面の中央部に、電気的に半導体チップ１
と絶縁された放熱用リード３０１Ｃの一端が半導体チッ
プ１の主面の発熱部分と反対側面まで延長されて設けら
れ、該放熱用リード３０１Ｃの他端がパッケージ２の半
導体チップ１の主面のと反対側の面の外部下部まで延長
されていることにより、半導体チップ１の発熱部の熱の
放熱効率を向上することができる。
前記放熱用リード３０１Ｃの一端は、半導体チップ１と
は絶縁性フィルムで必ずしも電気的に絶縁する必要はな
い。
なお、この場合、前記放熱用リード３０１Ｃのリードフ
レームは、信号用リードフレームとは別に作製する。
〔実施例■〕
本発明の実施例■の樹脂封止型半導体装置は、第４９図
（一部断面斜視図）及び第５０図（第４９図のり−り線
で切った断面図）に示すように。
前記第１図に示す実施例Ｉの半導体チップ１の主面上に
、複数の信号用インナーリード３Ａ、と共用インナーリ
ード３　Ａ　２が、前記半導体チップ１と電気的に絶縁
する絶縁性フィルム４を介在して接着剤で接着され、該
信号用インナーリード３Ａ、と共用インナーリード３Ａ
４と半導体チップ１とがボンディングワイヤ５で電気的
に接続され、樹脂封止された半導体装置において、前記
半導体チップ１の主面には、その主面上に配線されるボ
ンディングワイヤ５と共用インナーリード３Ａ、と交差
することのないボンディングパッドＢＰが配設したもの
である。
前記本実施例■の半導体チップ１の素子レイアウト及び
ボンディングパッドＢＰは、第５１図（レイアウト平面
図）に示すようなっている。
すなわち、ＤＲＡＭＩの表面の略全域にメモリセルアレ
イ（ＭＡ）が配置されている。本実施例■のＤＲＡＭＩ
は、これに限定されないが、メモリセルアレイは大きく
８個のメモリセルアレイ１１Ａ〜ＩＩＨに分割されてい
る。同第４７図中、ＤＲＡＭｌの上側に４個のメモリセ
ルアレイｌｌＡ、ＩＩＢ。
１１Ｃ及び１１０が配置され、下側に４個のメモリセル
アレイ１１Ｅ、ＩＩＦ、ＩＩＧ及びＩＩＨが配置されて
いる。この８個に分割されたメモリセルアレイ１１Ａ〜
１１Ｈの夫々は、さらに１６個のメモリセルアレイ（Ｍ
Ａ）１１に細分化されている。つまり、ＤＲＡＭＩは、
１２８個のメモリセルアレイ１１Ｅを配置する。この１
２８個に細分化された１個のメモリセルアレイ１１は１
２８　［Ｋｂｉｔ］の容量で構成されている。
前記ＤＲＡＭＩの１２８個に細分化されたうちの２個の
メモリセルアレイ１１の間には夫々センスアンプ回路（
ＳＡ）１３が配置されている。センスアンプ回路１３は
相補型ＭＯＳ　Ｆ　Ｅ　Ｔ（ＣＭＯＳ）テ構成されてい
る。ＤＲＡＭＩの８個に分割されたうちのメモリセルア
レイ１１Ａ、ＩＩＢ、ＩＩＧ及び１１０の夫々の下側の
一端にはカラムアドレスデコーダ回路（Ｙ　Ｄ　Ｅ　Ｃ
）１２が配置されている。同様に、メモリセルアレイ１
１Ｅ、ｌｌＦ、ＩＩＧ及びＩＩＨの夫々の上側の一端に
はカラムアドレスデコーダ回路（ＹＤＥＣ）１２が配置
されている。
前記ＤＲＡＭＩの８個に分割されたうちのメモリセルア
レイ１１Ａと１１Ｂの間、メモリセルアレイ１１ＣとＩ
ＩＤの間、メモリセルアレイＩＩＥと１１Ｆの間、メモ
リセルアレイＩＩＧとＩＩＨの間には、夫々周辺回路１
７及び外部端子ＢＰが配置されている。
また、メモリセルアレイＩＩＡ、ＩＩＢ、１１Ｃ及び１
１Ｄの夫々の下側と、メモリセルアレイ１１Ｅ、１１Ｆ
。
１１Ｇ及びＩＩＨの夫々の上側の領域に、周辺回路１７
及び周辺回路１８が設けられている０周辺回路１７とし
ては、メインアンプ回路、出力バッファ回路、基板電位
発生回路（Ｖ　ａ−ジェネレータ回路）、電源回路の夫
々を配置している。
前記周辺回路１８としては、ロウアドレスストローブ（
ＲＥ）系回路、ライトイネーブル（Ｗ）系回路。
データ人カバッファ回路、Ｖｃｃ用リミッタ回路。
Ｘアドレスドライバ回路（論理段）、ｘ系冗長回Ｍ、Ｘ
アドレスバッファ回路、カラムアドレスストローブ（Ｇ
Ｅ）糸回路、テスト回路、ＶＤＬ用リミリミッタ回路ア
ドレスドライバ回路（論理段）。
Ｙ系冗長回路、Ｙアドレスバラフッ回路、Ｙアドレスド
ライバ回路（ドライブ段）、Ｘアドレスドライバ回路（
ドライブ段）、マット選択信号回路（ドライブ段）の夫
々が配置されている（第４図及びその説明を参照）。
前記外部端子ＢＰは、前記樹脂封止型半導体装！２をＬ
ＯＧ構造で構成し、ＤＲＡＭＩの中央部までインナーリ
ード３Ａを引き伸しているので。
ＤＲＡＭＩの中央部分に配置され、かつ前記半導体チッ
プ１の主面に、その主面上に配線されるボンディングワ
イヤ５と共用インナーリード３Ａ２と交差することのな
いように配設されている。
外部端子１は、メモリセルアレイＩＩＡ、ＩＩＢ、１１
Ｃ１ＩＩＤ、１１Ｅ、１１Ｆ、ＩＩＧ及びＩＩＨの夫々
で規定された領域内に、ＤＲＡＭＩの上端側から下端側
に向って配置されている。外部端子ＢＰに印加される信
号は、前述の第１図に示す樹脂封止型半導体装！１２に
おいて説明したので、ここでの説明は省略する。
基本的には、ＤＲＡＭＩの表面上の上端側から下端側に
向って基準電圧（Ｖｓｓ）、電源電圧（Ｖｃｃ）の夫々
が印加されたインナーリード３Ａが延在するので、ＤＲ
ＡＭＩはその延在方向に沿って基準電圧（Ｖ　ｓｓ）用
、電源電圧（Ｖｃｃ）用の夫々の外部端子ＢＰを複数配
置している。つまり、ＤＲＡＭＩは基準電圧（Ｖｓｓ）
、電源電圧（Ｖ　ｃｃ）の夫々の電源の供給が充分に行
えるように構成されている。
前述のように１本実施例■によれば、前記半導体チップ
１の主面には、その主面上に配線されるボンディングワ
イヤ５と共用インナーリード８Ａ１と交差することのな
いボンディングパッドＢＰが配設されているので、複数
の信号用インナーリード３Ａ１と半導体チップ１とを接
続するためのボンディングワイヤ５と、共用インナーリ
ード３Ａ２のショートを防止することができる。
次に、リードフレームの詳細について説明する。
第５２図（リードフレーム全体平面図）に示すように、
本実施例■のリードフレーム３は、２０本の信号用イン
ナーリード３Ａ１と２本の共用インナーリード３Ａ、が
設けられている。前記インナーリード３Ａユは、前記第
５０図（断面図）に示すように、その信号用インナーリ
ードＳＡ、の絶縁性フィルム（絶縁体）４と接着する部
分よりアウターリード３Ｂ側の部分と半導体チップ１と
の間隔が、前記絶縁性フィルム（絶縁体）４と接合する
部分と半導体チップ１との間隔より広くなるような段差
構造になっている。このようにインナーリード３Ａを段
差構造にしたことにより、半導体チップ１と信号用イン
ナーリード３Ａ、との間の浮遊容量が従来のものに比べ
て小さくなるので、信号伝送速度の向上及び電気ノイズ
の低減を図ることができる。
本実施例■において、前記半導体チップ１の主面上のボ
ンディングパッドＢＰの配置及びリードフレーム以外の
ものについては、前記実施例Ｉのものと同じである。
なお、前記実施例■〜■の技術は、本実施例■に適用で
きることは勿論である。
〔実施例■〕
本発明の実施例■の樹脂封止型半導体装置は、第５３図
（本実施例■のリードフレームの概略構成を示す平面図
）に示すように、前記実施例Ｉのリードフレームの変形
例であり、半導体チップ１の主面と反対側面を固定する
ために通電しないインナーリード３Ｃ工（吊りリード）
を折り曲げたものである。
そして、第５４Ａ図（半導体チップ固定部断面図）及び
第５６図（樹脂モールドする前の状態における信号用イ
ンナーリード部及び共用インナーリード部の断面図）に
示すように、複数の信号用インナーリード３Ａ、と共用
インナーリード３Ａ。
が半導体チップ１の主面から浮いた状態で配設される（
第５６図）ように、前記吊りリード３Ｃ１で前記半導体
チップ１が接着剤７により接着固定される。
前記接着剤フとしては、エポキシ系樹脂、レゾール系樹
脂等の前述した接着剤のいずれであってもよい。
また、前記吊りリード３Ｃ工と前記半導体チップ１との
間に絶縁性フィルム４を介在させて接着してもよい。
この場合、前記複数の信号用インナーリード３Ａｉ及び
共用インナーリード３Ａ、の夫々と半導体チップ１のボ
ンディングパッドＢＰとをボンディングワイヤ５で接続
する時は、信号用インナーリード３Ａ工及び共用インナ
ーリード３Ａ、を半導体チップ１に上から治具により押
え付けて固定し、ワイヤボンディングを行う。このワイ
ヤボンディングが終り前記押え治具をはずすと、前記吊
りリード３Ｃ□のスプリングバック効果により、信号用
インナーリード３Ａ、及び共用インナーリード３Ａ、は
、第５６図に示す状態となる。
また、第５４Ｂ図に示すように、例えば、前述した実施
例■に適用したリードフレーム３の吊りリード３Ｃと前
記半導体チップ１の主面との間に所定厚さの絶縁性フィ
ルム４を介在させて接着剤７で接着固定することにより
前記信号用インナーリード３Ａ１と共用インナーリード
３Ａ、が半導体チップ１の主面から浮いた状態で配設さ
れる（第５６図）ようにしてもよい。この場合、前記絶
縁性フィルム４の厚さは、１５０μ鳳程度が一般的であ
るが、これ以上の厚さにすることも可能である。
また、第５５図（樹脂モールドする前の状態を示す断面
図）に示すように、例えば、前記信号用インナーリード
３Ａ工と共用インナーリード３Ａ２と半導体チップ１の
主面との間に絶縁板４０が挿入され、前記信号用インナ
ーリード３Ａ□と共用インナーリード３Ａ２と半導体チ
ップ１とをボンディングワイヤ５で電気的に接続し、モ
ールド樹脂で封止されたものにしてもよい。
また、第５７図（樹脂モールドする前の状態を示す断面
図）に示すように、前記絶縁板４０が前記信号用インナ
ーリード３Ａ工と共用インナーリード３Ａ２の左右のう
ち一方、例えば左側の信号用インナーリード３Ａ工と共
用インナーリード３Ａ。
と半導体チップ１の主面との間のみに挿入され、右側の
信号用インナーリード３Ａ工と共用インナーリード３Ａ
、は半導体チップ１の主面から浮いた状態で前記信号用
インナーリード３Ａ、と共用インナーリード３Ａ２と半
導体チップ１とがボンディングワイヤ５で電気的に接続
され、モールド樹脂で封止されてもよい。
また、例えば、前記複数の信号用インナーリード３Ａ１
と共用インナーリード３Ａ２が半導体チップ１の主面か
ら浮いた状態で配設される（第５６図）ようにするため
に、第５４Ｃ図に示すように。
前記吊りリード３Ｃ工を深く折り曲げて吊りリード３Ｃ
□を形成し、この吊りリード３Ｃ□により前記半導体チ
ップ１の主面と反対側面を接着固定するようにしてもよ
い、このようにすることにより。
信号用インナーリード３Ａ工と共用インナーリード３　
Ａ　ｚが半導体チップ１の主面から浮いた状態に配設さ
れるように、前記吊りリード３Ｃ２で前記半導体チップ
１の主面と反対側面が接着固定されるので、絶縁性フィ
ル゛ム４を接着する工程が不要になる。また、半導体チ
ップ１の固定が強固となる。また、メモリセル上にリー
ド線を接着しないので、メモリセルの破損を低減するこ
とができる。
前述のように、本実施例■によれば、絶縁性フィルム４
を不使用又は最小限にすることにより、吸湿が低減する
ことができるので、耐半田リフロー性を有利することが
できる。
なお、前記実施例■において、前記半導体チップ１のボ
ンディングパッド以外の主面領域全域にα線遮蔽用ポリ
イミド膜が塗布されることが好ましい。
〔実施例■〕
本発明の実施例■の樹脂封止型半導体装置は、第５８図
及び第５９図（半導体チップ上のレイアウト図）に示す
ように、インナーリードと接続されるボンディングパッ
ドＢＰ（半田バンプ５Ｃ）が鏡面対称に形成された２個
の半導体チップＩＡとＩＢを設ける。
第５８図においては、ＣＡＳＯ端子（ボンディングパッ
ドＢＰ）とＣＡＳＩ端子（ボンディングパッドＢＰ）と
を分けて、他の端子（ボンディングパッドＢＰ）は共通
となっている。このようなレイアウトにすると、ワード
方向の容量が２倍となる。
第５９図においては、Ｄｏ端子とＤｉ端子とを分けて、
他の端子は共通となついる。このようなレイアウトにす
ることにより、ビット方向の容量が２倍になる。
そして、第６０図（パッケージの説明用断面図）に示す
ように、この２個の半導体チップＩＡとＩＢの夫々の主
面側でインナーリード３Ａを挟んでインナーリード３Ａ
と半導体チップ１のボンディングパッドＢＰとを半田バ
ンプ５Ｃにより電気的に接続し、モールド樹脂封止した
ものである。
このようにインナーリード３Ａとのボンディングパッド
ＢＰが鏡面対称に形成された２個の半導体チップＩＡと
ＩＢとで、夫々の主面側でインナーリード３Ａを挾んで
インナーリード３Ａと半４体チップ１のボンディングパ
ッドＢＰとを半田バンプ５Ｃにより電気的に接続し、モ
ールド樹脂封止したので、パッケージ２の外形を変化さ
せずに容量が２倍の素子を実装することができる。
〔実施例Ｘ〕
本発明の実施例Ｘの樹脂封止型半導体装置は、第６１図
（実施例Ｘの樹脂封止型半導体装置の配線基板と対向す
る面側から見た斜視図）及び第６２図（第６１図のルー
ル線で切った断面図）に示すように、前記実施例１の半
導体装置のパッケージ２の基板と対向する面に、外部に
向けて開口している放熱用溝５０が設けられている。こ
の場合。
放熱用溝５０の底面５０Ａと半導体チップ１との距離、
すなわち半導体チップ１の下部のモールド樹脂２Ａの厚
さ寸法は０　、３　ｍｍ以下にされている。
このように、放熱用溝５０を設けることにより、第６８
図及び第６９図（実施例Ｘの樹脂封止型半導体装置を配
線基板に実装した状態を示す断面図）に示すように、基
板５１Ａ又は５１Ｂと放熱用溝５０の底面５０Ａとの隙
間５１Ｄが大きくなり、紙面垂直方向に送風して冷却を
行えば、この隙間５１０にも空気が流れるため、放熱用
溝５０の底面５０Ａからも放熱が行われ、半導体装置の
熱抵抗が低減する。
なお、本実施例の構造では、半導体チップ１下のモール
ド樹脂２Ａの厚さが薄くなり、樹脂モールド時に工夫が
必要であるが、モールド時の溶融粘度が低いモールド樹
脂２Ａを用いれば、第６１図のように、パッケージ２を
形成することができる。
次に、前記実施例Ｘの樹脂封止型半導体装置の変形例を
第６３図（断面図）に示す。
この変形例の半導体装置は、第６３図に示すように、前
記第６１図に示すパッケージ２の上面にも、開口する放
熱用溝５３を設けたものである。放熱用溝５０の底面５
０Ａ及び放熱用溝５３の底面５３Ａと半導体チップ１と
の夫々の距離、すなわち、半導体チップ１の下部及び上
部のモールド樹脂の夫々の厚さ寸法は０．３１−以下に
している。
このようにパッケージ２の半導体チップ１の上部のモー
ルド樹脂２Ａを薄くすることにより、伝熱面が増加し、
半導体装置の熱抵抗が低減するので、全体の熱抵抗はそ
の分だけ低減することができる。また、第６９図に示す
ように、半導体装置を基板５１Ａ及び第５１Ｂ上に並べ
る際の間隔を溝の深さ寸法の２倍だけ短かくすることが
できるので、実装密度を大きくすることができる（詳細
は後で述べる）。
前記実施例Ｘの半導体装置の他の変形例を第６４図又は
第６５図に示す。
この変形例の半導体装置は、第６４図又は第６５図に示
すように、前記第６２図又は第６３図に示すパッケージ
２の半導体チップ１の下部モールド樹脂２Ａを除去して
半導体チップ１の主面と反対側の面を露出したものであ
る。
このようにパッケージ２の半導体チップ１の下部モール
ド樹脂２Ａを除去して半導体チップ１の主面と反対側の
面を露出したことにより、さらに半導体装置の熱抵抗が
低減するので、全体の熱抵抗はその分だけ低減すること
ができる。
これにより、半導体チップ１のコーナ部からの温度サイ
クルによるクラックの発生を防止することができる。
前記実施例Ｘの半導体装置の他の変形例を第６６図又は
第６７図に示す。
この変形例の半導体装置は、第６６図又は第６７図に示
すように、前記第６２図及び第６４図に示すパッケージ
２の半導体チップ１の下部モールド樹脂２Ａを除去して
半導体チップ１の主面と反対側の面を露出したものにお
いて、半導体チップ１とアウターリード３Ｂとの関係を
逆にしたものである。
このようにすることにより、実装基板５１に対して上面
の冷却が支配的な場合に冷却効率を向上することができ
る。
なお、前記第６６図又は第６７図に示す変形例において
、パッケージ２の基板５１側にも放熱用溝を設けてもよ
い。
次に、本発明の前記第６１図乃至第６７図に示す樹脂封
止型半導体装置の基板の実装方法の一実施例について説
明する。
前記第６１図乃至第６７図に示す樹脂封止型半導体装置
の基板ま実装方法の一実施例は、第６８図に示すように
、例えば、第６１図に示す樹脂封止型半導体装置６０Ａ
乃至６０Ｈを基板５１Ａ及び５１Ｂのそれぞれの両面に
半田６１により面実装される。
このように樹脂封止型半導体装置６０Ａ乃至６０Ｈを基
板５１Ａ及び５ｒＢに実装することにより、半導体装置
の実装密度を向上することができると共に、パッケージ
２の基板５１Ａ及び５１Ｂ側からも放熱が可能となる。
すなわち、樹脂封止型半導体装置６０Ａ乃至６０Ｈの放
熱は、それぞれのパッケージ２とこれらが実装される基
板５１Ａ又は５１Ｂとの隙間５１Ｄによって行うので、
送風の抵抗を低減して放熱効率を向上することができる
。
また、第６９図に示すように１例えば、前記第６３図に
示す実施例の樹脂封止型半導体装置のパッケージ２の上
部の放熱用溝５３と凸部５４を合せて２枚の基板５１Ａ
、５１Ｂの間に実装する。
このように樹脂封止型半導体装置を実装することにより
、半導体装置の実装密度をさらに向上することができる
。パッケージ２の基板５１Ａ又は基板５１Ｂ側からも放
熱が可能となる。すなわち、基板５１Ａ又は基板５１Ｂ
の上に樹脂封止型半導体装置を並べる際の間隔を溝の深
さ寸法の２倍だけ短かくすることができるので、実装密
度を大きくすることができる（第６４図の例の１．５倍
である）。
また、樹脂封止型半導体装置の放熱は、そのパッケージ
２とこれらが実装される基板５１Ａ又は基板５１Ｂとの
隙間５１０によって行うので、送風の抵抗を低減して放
熱効率を向上することができる。
〔実施例Ｘ〕
本発明の実施例■であるＤＲＡＭを封止する樹脂封止型
半導体装置を第７０図（全体外観斜視図）及び第７１図
（第７０図の一部断面斜視図）に示す。
第７０図及び第７１図に示すように、ＤＲＡＭ（半導体
チップ）１は、Ｚ、Ｉ　Ｐ（Ｚｉｇｚａｇ　Ｉｎ−１ｉ
ｎｅ　Ｐ　ａｋａｇｅ）型の樹脂封止型パッケージ２で
封止されている。前記ＤＲＡＭ１は、１６　［Ｍｂｉｔ
］　Ｘ　１［ｂｉｔコの大容量で構成され、１６．４８
［ｍｍ］Ｘ８゜５４　［ｍ　ｍ］の平面長方形状で構成
されている。このＤＲＡＭＩは、４５０［ｍｉｌ］の樹
脂封止型パッケージ２に封止される。
前記ＤＲＡＭＩの主面には、第７１図に示すように、主
にメモリセルアレイ及び周辺回路が配置されている。メ
モリセルアレイは、後に詳述するが、１［ｂｉｔｌの情
報を記憶するメモリセル（記憶素子）を行列状に複数配
置している。前記周辺回路は、直接周辺回路及び間接周
辺回路で配置されている。直接周辺回路は、メモリセル
の情報書込み動作や情報読出し動作を直接制御する回路
である。
直接周辺回路は、ロウアドレスデコーダ回路、カラムア
ドレスデコーダ回路、センスアンプ回路等を含む。間接
周辺回路は、前記直接周辺回路の動作を間接的に制御す
る回路である。間接周辺回路は、クロック信号発生回路
、バッファ回路等を含む。
前記ＤＲＡＭＩの主面つまり前記メモリセルアレイ及び
周辺回路を配置した表面上には、インナーリード３Ａを
配置している。ＤＲＡＭＩとインナーリード３Ａとの間
には、絶縁性フィルム４を介在している。絶縁性フィル
ム４は、例えばポリイミド系樹脂膜で形成されている。
この絶縁性フィルム４のＤＲＡＭｌ側、インナーリード
３Ａ側の夫々の表面には、接着層（図示しない）が設け
られている。接着層としては、例えばポリエーテルアミ
ドイミド系樹脂やエポキシ系樹脂を使用する。
この種のパッケージ２は、ＤＲＡＭｌ上にインナーリー
ド３Ａを配置したＬ　ＯＧ　（Ｌｅａｄ　Ｏｎ　Ｃｈｉ
ｐ）構造を採用している。ＬＯＧ構造を採用するパッケ
ージ２は、ＤＲＡＭＩの形状に規制されずにインナーリ
ード３Ａを自由に引き回せるので、この引き回しに相当
する分、サイズの大きなりＲＡＭ１を封止することがで
きる。つまり、ＬＯＧ構造を採用するパッケージ２は、
大容量化に基づきＤＲＡＭｌのサイズが大型化しても、
封止サイズ（パッケージサイズ）は小さく抑えられるの
で、実装密度を高めることができる。
前記インナーリード３Ａはその一端側をアウターリード
３Ｂと一体に構成している。アウターリード３Ｂは、標
準規格に基づき、夫々に印加される信号が規定され、番
号が付されている。第７０図及び第７１図中、上段の左
端から１番端子、３番端子、５番端子、・・・２１番端
子、２３番端子と奇数番端子が順次設けられ、下段の左
端から２番端子、４番端子、６番端子、・・・２２番端
子、２４番端子と偶数番端子が順次設けられている、つ
まり、このパッケージ２は上段に１２個の端子、下段に
１２個の端子の合計２４端子で構成されている。
前記１番端子はアドレス信号端子（Ａ、）、　２番端子
は空き端子、３番端子はカラムアドレスストローブ信号
端子（６丁）、４番端子は空き端子、５番端子はデータ
出力信号端子、６番端子は基準電圧Ｖｓｓ端子である。
前記基準電圧Ｖｓｓは例えば回路の動作電圧０　［Ｖ］
である。７番端子は電源電圧Ｖｃｃ端子である。前記電
源電圧Ｖｃｃは例えば回路の動作電圧５［ｖ］である。
８番端子はデータ入力信号端子（Ｄ）、９番端子は空き
端子、１０番端子はライトイネーブル信号端子（Ｗ）、
１１番端子はロウアドレスストローブ信号端子（ＲＥ）
、１２番端子はアドレス信号端子（Ａ□、）、１３番端
子はアドレス信号端子（Ａ、。）である、１４番端子は
アドレス信号端子（Ａｌｌ）、　１５番端子はアドレス
信号端子（Ａ工）、１６番端子はアドレス信号端子（Ａ
、）、１７番端子はアドレス信号端子（Ａ、）、１８番
端子は電源電圧Ｖｃｃ端子である。前記電源電圧Ｖｃｃ
は例えば回路の動作電圧５［Ｖコである。
１９番端子は基準電圧Ｖｓｓ端子であり、該基準電圧Ｖ
ｓｓは例えば回路の動作電圧ＯＥＶ］である。
２０番端子はアドレス信号端子（Ａ４）、２１番端子は
アドレス信号端子（Ａ５）、２２番端子はアドレス信号
端子（Ａ、）、２３番端子はアドレス信号端子（Ａ７）
、２４番端子はアドレス信号端子（Ａ、）である 前記インナーリード３Ａの他端側は、ＤＲＡＭｌの長方
形状の夫々の長辺を横切り、ＤＲＡＭＩの中央側に引き
伸ばされている。インナーリード３Ａの他端側の先端は
ボンディングワイヤ５を介在させてＤ″ＲＡＭ１の中央
部分に配列された外部端子（ボンディングパッド）ＢＰ
に接続されている。
ボンディングワイヤ５はアルミニウム（ＡＱ）ワイヤを
使用する。また、ボンディングワイヤ５としては、金（
Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表面に
絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい、
ボンディングワイヤ５は熱圧着に超音波振動を併用した
ボンディング法によりボンディングされている。
前記インナーリード３Ａのうち７番端子、１８番端子の
夫々のインナーリード（Ｖｃｃ）　３　Ａは、−体に構
成され、ＤＲＡＭｌの中央部分をその長辺に平行に引き
伸ばされている・（このインナーリード（Ｖｃｃ）　３
　Ａは共用インナーリード又はバスパーインナーリード
と言われている）、同様に、６番端子、１９番端子の夫
々のインナーリード（Ｖ　５ｓ）３Ａは、一体に構成さ
れ、ＤＲＡＭＩの中央部分をその長辺に平行に引き伸ば
されている（このインナーリード（Ｖｓｓ）３Ａは共用
インナーリード又はバスパーインナーリードと言われて
いる）、インナーリード（Ｖｃｃ）３Ａ、インナーリー
ド（Ｖ　ａｓ）３Ａの夫々は、その他のインナーリード
３Ａの他端側の先端で規定された領域内において平行に
延在させている。このインナーリード（Ｖｃｃ）３Ａ、
インナーリード（Ｖｓｓ）３Ａの夫々はＤＲＡＭＩの主
面のどの位置においても電源電圧Ｖｃｃ、基準電圧Ｖｓ
ｓを供給することができるように構成されている。つま
り、このパッケージ２は、電源ノイズを吸収し易く構成
され、ＤＲＡＭＩの動作速度の高速化を図れるように構
成されている。
前記ＤＲＡＭ１の長方形状の短辺にはチップ支持用リー
ド３Ｃが設けられている。
前記インナーリード３Ａ、アウターリード３Ｂ、チップ
支持用リード３Ｃの夫々はリードフレームから切断され
かつ成型されている。リードフレームは例えばＦａ−Ｎ
ｉ（例えばＮｉ含有率４２又は５０［％］）合金、Ｃｕ
等で形成されている。
前記ＤＲＡＭＩ、ボンディングワイヤ５、インナーリー
ド３Ａ及びチップ支持用リード３Ｃは樹脂封止部６で封
止されている。樹脂封止部６は。
低応力化を図るために、フェノール系硬化剤、シリコー
ンゴム及びフィラーが添加されたエポキシ系樹脂を使用
している。シリコーンゴムはエポキシ系樹脂の弾性率と
同時に熱膨張率を低下させる作用がある。フィラーは球
形の酸化珪素粒で形成されており、同様に熱膨張率を低
下させる作用がある。
以上の説明かられかるように５本実施例Ｍによれば、Ｚ
ＩＰ型のパッケージの１６ＭＤＲＡＭ１を縦型実装方式
で基板に実装するので、その実装密度を向上することが
できる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
（１）、半導体装置の信頼性を向上することができる。
（２）、半導体装置において、半導体チップとリード間
の浮遊容量による信号伝送速度の向上及び電気ノイズの
低減を図ることができる。
（３）半導体装置において、発熱された熱の放熱効率の
向上を図ることができる。
（４）、半導体装置において、リフロー時の熱の影響を
低減することができる。
（５）、半導体装置において、温度サイクルにおける熱
の影響を低減することができる。
（６）、半導体装置において、成形欠陥の発生を防止す
ることができる。
（７）、半導体装置において、生産性の向上を図ること
ができる。
（８）、半導体装置において、耐湿性の向上を図ること
ができる。
以下、余白
【図面の簡単な説明】 第１図は１本発明の実施例■であるＤＲＡＭを封止する
樹脂封止型半導体装置の部分断面斜視図。 第２図は、第１図の平面図 第３図は、第２図のイーイ線で切った断面図、第４図は
、第１図に示すＤＲＡＭの概略構成を示すレイアウト図
、 第５図は、第１図に示すリードフレームの全体平面図。 第６図及び第７図は、第１図に示すインナーリードと半
導体チップとの関係を示す要部断面図、第８図は、第１
図に示す絶縁体の他の実施例である樹脂成型体部の概略
構成を示す断面図、第９図は、第８図のローロ線で切っ
た断面図。 第１０図は、第８図の樹脂成型体と半導体チップとの接
着部を示す図。 第１１図は、第１図に示す半導体チップ、絶縁体、リー
ドフレームの関係を示す組立展開図。 第１２図、第１３図及び第１４図は、モールド樹脂材料
の特性を説明するための図、 第１５図乃至第１９図は、第１図に示す樹脂封止型半導
体装置のモールド樹脂を金型に注入するのに最適なパッ
ケージを説明するための図、第２０図、第２１Ａ図、第
２１Ｂ図、第２２Ａ図及び第２２Ｂ図は１本発明の実施
例■の樹脂封止型半導体装置の概略構成及びその製造方
法を説明するための図、 第２３図乃至第２８図は１本発明の実施例■の樹脂封止
型半導体装置の概略構成及びその製造方法を説明するた
めの図、 第２９図は、本発明の実施例■の樹脂封止型半導体装置
の概略構成を示す一部断面斜視図、第３０図は、第２９
図のホーホ線で切った樹脂モールド前の状態を示す断面
図。 第３１図は、第２９図の可撓性・流動性物質を使用する
場合の他の実施例の樹脂封止型半導体装置の樹脂モール
ド前の状態を示す断面図。 第３２図、第３３図は、可撓性・流動性物質を使用する
場合の他の実施例の樹脂封止型半導体装置の樹脂モール
ド前の状態を示す断面図、第３４図は、可撓性・流動性
物質を使用する場合の他の実施例の樹脂封止型半導体装
置の樹脂モールド前の状態を示す断面図。 第３５図は、本発明の実施例■の樹脂封止型半導体装置
の概略構成を示す断面図、 第３６Ａ図、第３７Ａ図、第３８Ａ図、第３９Ａ図、第
４０Ａ図、第４１Ａ図は、第３５図の半導体チップの変
形の主面と反対側から見た平面図、第３６Ｂ図、第３７
Ｂ図、第３８Ｂ図、第３９Ｂ図、第４０Ｂ図及び第４１
Ｂ図は、それぞれ第３６Ａ図、第３７Ａ図、第３８Ａ図
、第３９Ａ図。 第４０Ａ図及び第４１Ａ図の横中心線で切った断面図。 第４２図は、この実施例Ｖに関する本発明の他の実施例
を示す図、 第４３図は、本発明の実施例■の樹脂封止型半導体装置
の概略構成を示す一部断面斜視図、第４４図は、第４３
図のへ−へ線で切った断面図、 第４５図は、本発明の実施例■の変形例の樹脂封止型半
導体装置の概略構成を示す一部断面斜視図。 第４６図は、第４５図のトート線で切った断面図。 第４７図は、本発明の実施例■の変形例の樹脂封止型半
導体装置の概略構成を示す一部断面斜視図、 第４８図は、第４７図のチーチ線で切った断面図、 第４９図は、本発明の実施例■の樹脂封止型半導体装置
の概略構成を示す一部断面斜視図第５０図は、第４９図
のり−り線で切った断面図。 第５１図は、前記実施例■の半導体チップの素子レイア
ウト及びボンディングパッドＢＰのレイアウト平面図、 第５２図は、前記実施例■のリードフレーム全体平面図
、 第５３図は、本発明の実施例■の樹脂封止型半導体装置
のリードフレームの概略構成を示す平面図、 第５４Ａ図、第５４Ｂ図及び第５４Ｃ図は、夫々本発明
の実施例■の樹脂封止型半導体装置の半導体チップ固定
部断面図、 第５５図、第５６図及び第５７図は、本発明の実施例■
の樹脂封止型半導体装置の変形例の樹脂モールドする前
の状態を示す断面図、 第５８図及び第５９図は１本発明の実施例■の樹脂封止
型半導体装置の半導体チップ上のレイアウト図） 第６０図は、本発明の実施例■の樹脂封止型半導体装置
のパッケージの説明用断面図、第６１図は、実施例Ｘの
樹脂封止型半導体装置の配線基板と対向する面側から見
た斜視図。 第６２図は、第６１図のルール線で切った断面図、 第６３図は、前記実施例Ｘの樹脂封止型半導体装置の変
形例の断面図。 第６４図、第６５図、第６６図及び第６７図は、前記実
施例Ｘの半導体装置の他の変形例の断面図、第６８図及
び第６９図は、前記実施例Ｘの樹脂封止型半導体装置を
配線基板に実装した状態を示す断面図。 第７０図は、本発明の実施例■であるＤＲＡＭを封止す
る樹脂封止型半導体装置の概略構成を示す全体外観斜視
図、 第７１図は、第７０図の一部断面斜視図である。 図中、１・・・ＤＲＡＭ、２・・・樹脂封止型パッケー
ジ、３・・・リードフレーム、３Ａ・・・インナーリー
ド、３Ａ１・・・信号用インナーリード、３Ａ２・・・
共用インナーリード、３Ｂ・・・アウターリード、３ｃ
、３ｃ・・・支持用リード（吊りリード）、４．４Ａ、
４Ｂ、４Ｃ１４Ｄ・・・絶縁性フィルム、５・・・ボン
ディングワイヤ、６・・・樹脂成形体、７・・・接着剤
、８・・・α線遮蔽用ポリイミド膜、９・・・ポリイミ
ド膜、１０・・・シリコンウェハ、１１．ＩＩＡ、ＩＩ
Ｂ、ｌＩＣ１１１０，１１Ｅ、ＩＩＦ、ＩＩＧ、ＩＩＨ
・・・メモリセルアレイ。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップの回路形成面のＸ方向又はＹ方向の中
    心線の近傍に共用インナーリードが前記半導体チップと
    電気的に絶縁する絶縁体を介在して接着され、かつ前記
    半導体チップの回路形成面上に、複数の信号用インナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着され、該インナーリード及び共用インナ
    ーリードと半導体チップとが夫々ボンディングワイヤで
    電気的に接続され、モールド樹脂で封止される半導体装
    置であって、前記インナーリードは、前記絶縁体と接合
    する部分よりアウターリード側の前記半導体チップとイ
    ンナーリードとの間隔が、前記絶縁体と接合する部分の
    間隔より広くなっていることを特徴とする半導体装置。 ２、前記絶縁体の占める面積が半導体チップ面積に対し
    て少なくとも１／２以下であることを特徴とする請求項
    １に記載の半導体装置。 ３、前記絶縁体と半導体チップの回路形成面とを接合す
    る面積が製造上可能な最小限の値となっていることを特
    徴とする請求項１に記載の半導体装置。 ４、前記絶縁体が前記インナーリードの一部を含む樹脂
    成形体からなっていることを特徴とする請求項１に記載
    の半導体装置。 ５、前記絶縁体の材料は、下記の複数条件のうち少なく
    とも２条件を満足するものであることを特徴とする請求
    項１乃至４の各項に記載の半導体装置。 （１）飽和吸湿率が封止レジンと同程度もしくはそれ以
    下であること、 （２）１０＾３Ｈｚ、常温乃至２００℃において誘電率
    が４．０以下であること、 （３）温度２００℃でのバーコル硬度（ＧＹＺＪ９３４
    −１）が２０以上であること、 （４）ウラン、トリウム含有量が１ｐｐｂ以下で１２０
    ℃、１００時間抽出した場合の可溶性 ハロゲン元素量１０ｐｐｍ以下であること、（５）半導
    体チップ及びインナーリードとの接着性が良好であるこ
    と、 （６）熱膨張係数が２０×１０＾−＾６／℃以下である
    こと、 （７）熱可塑性樹脂の場合には、そのガラス転移温度が
    ２２０℃以上であること。 ６、半導体チップの回路形成面上に、複数のインナーリ
    ードの全部が半導体チップの回路形成面から浮いた状態
    で配設され、前記複数のインナーリードのうち通電しな
    いインナーリードの部分で前記半導体チップが接着固定
    され、当該インナーリード以外のインナーリードと半導
    体チップとをボンディングワイヤで電気的に接続し、モ
    ールド樹脂で封止されたことを特徴とする半導体装置。 ７、半導体チップの回路形成面上に、複数のインナーリ
    ードが半導体チップの回路形成面から浮いた状態に配設
    され、前記半導体チップの回路形成面と反対側の面が前
    記インナーリードの一部で絶縁体を介して接着固定され
    、前記インナーリードと半導体チップとがボンディング
    ワイヤで電気的に接続され、モールド樹脂で封止された
    ことを特徴とする半導体装置。 ８、半導体チップの回路形成面上に、複数のインナーリ
    ードが、前記半導体チップと電気的に絶縁する絶縁体を
    介在して接着され、該インナーリードと半導体チップと
    がボンディングワイヤで電気的に接続され、モールド樹
    脂で封止された半導体装置において、パッケージの長手
    方向の側面の中央部の半導体チップの回路形成面上に、
    前記半導体チップと電気的に絶縁された放熱用リードの
    一端が設けられ、該放熱用リードの他端が半導体チップ
    の回路形成面のパッケージ外部の上部まで延長されてい
    ることを特徴とする半導体装置。 ９、前記放熱用リードの他端が、半導体チップの回路形
    成面と反対側の面のパッケージ外部の下部まで延長され
    ていることを特徴とする請求項８に記載の半導体装置。 １０、前記放熱用リードの一端が、半導体チップの回路
    形成面の発熱部分の上部まで延長されていることを特徴
    とする請求項８又は９に記載の半導体装置。 １１、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着され、該インナーリードと半導体チップ
    とがボンディングワイヤで電気的に接続され、モールド
    樹脂で封止された半導体装置において、パッケージの長
    手方向の側面の中央部の半導体チップの回路形成面と反
    対側の面上に、電気的に前記半導体チップと絶縁された
    放熱用リードの一端が設けられ、該放熱用リードの他端
    が半導体チップの回路形成面のパッケージ外部の上部又
    は半導体チップの回路形成面と反対側の面のパッケージ
    外部の下部まで延長されていることを特徴とする半導体
    装置。 １２、前記放熱用リードの外部位置に放熱板が設けられ
    ていることを特徴とする請求項８乃至１１の各項に記載
    の半導体装置。 １３、前記半導体チップの回路形成面のＸ方向又はＹ方
    向の中心線の近傍に共用インナーリードを配設したこと
    を特徴とする請求項６乃至１２の各項に記載の半導体装
    置。 １４、ボンディングワイヤに絶縁材被覆したことを特徴
    とする請求項１乃至１２の各項に記載の半導体装置。 １５、前記半導体チップの回路形成面に、その回路形成
    面上に配線されるボンディングワイヤと共用インナーリ
    ードと交差することのないボンディングパッドを配設し
    たことを特徴とする請求項１乃至６の各項又は請求項１
    ３に記載の半導体装置。 １６、前記モールド樹脂材料は、熱硬化性樹脂に、粒度
    分布０．１〜１００μｍ、平均粒径が５〜２０μｍ、最
    大充填密度が０．８以上の実質的に球形の無機フィラを
    ７０重量百分率（ｗｔ％）以上配合した樹脂組成物であ
    ることを特徴とする請求項１乃至１５の各項に記載の半
    導体装置。 １７、前記モールド樹脂材料は、前記熱硬化性樹脂とし
    て、フェノール硬化型エポキシ樹脂、レゾール型フェノ
    ール樹脂、ビスマレイミド樹脂のうち少なくとも一種を
    主成分として用いた樹脂組成物であることを特徴とする
    請求項１６に記載の半導体装置。 １８、前記モールド樹脂材料は、前記熱硬化性樹脂とし
    て、レゾール型フェノール樹脂あるいはビスマレイミド
    樹脂のいずれかを主成分とし、かつ、その成形品は２１
    ５℃の曲げ強度が３ｋｇｆ／ｍｍ＾２以上であることを
    特徴とする請求項１６又は１７に記載の半導体装置。 １９、前記モールド樹脂材料は、無機フィラとして粒度
    分布０．１〜１００μｍ、平均粒径が５〜２０μｍ、最
    大充填密度が０．８以上の実質的に球形の溶融シリカで
    あることを特徴とする請求項１６乃至１８の各項に記載
    の半導体装置。 ２０、前記モールド樹脂材料は、無機フィラとして粒度
    分布０．１〜１００μｍ、平均粒径が５〜２０μｍ、最
    大充填密度が０．８以上の実質的に球形の溶融シリカを
    組成物全体に対して６７．５体積百分率（ｖｏｌ％）以
    上配合され、成形品は線膨張係数が１．４×１０＾−＾
    ５／℃以下であることを特徴とする請求項１６乃至１９
    の各項に記載の半導体装置。 ２１、封止材料は、１０倍量のイオン交換水と混合し、
    １２０℃で１００時間抽出した場合に抽出液のｐＨが３
    〜７、電気電導度が２００μＳ／ｃｍ以下、ハロゲンイ
    オン、アンモニアイオン並びに金属イオンの抽出量が１
    ０ｐｐｍ以下であることを特徴とする請求項１６乃至２
    ０に記載の半導体装置。 ２２、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記接
    着剤にフィラとして無機又は接着温度よりも高い軟化点
    を有する熱可塑性樹脂あるいは熱硬化性樹脂から選ばれ
    る粒径が一定の球形の微粒子が配合されていることを特
    徴とする請求項１乃至２１の各項に記載の半導体装置。 ２３、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、又は半導体チップの回路
    形成面から浮いた状態で配設され、該インナーリードと
    半導体チップとがボンディングワイヤで電気的に接続さ
    れ、モールド樹脂で封止された半導体装置において、前
    記半導体チップのボンディングパッド以外の回路形成領
    域全域にα線遮蔽用ポリイミド膜が被覆され、半導体チ
    ップ上に少なくともインナーリードの先端又は及び吊り
    リードとが接着される箇所に絶縁膜が形成されているこ
    とを特徴とする請求項１乃至２２の各項に記載の半導体
    装置。 ２４、前記絶縁体は、印刷の可能な無機フィラを含有す
    る熱硬化性樹脂であることを特徴とする請求項２３に記
    載の半導体装置。 ２５、前記絶縁体の占める面積がチップ面積に対して少
    なくとも１／２以下であることを特徴とする請求項２３
    又は２４の各項に記載の半導体装置。 ２６、前記半導体チップの回路形成面と反対側の面にポ
    リイミド膜が形成されていることを特徴とする請求項２
    ３乃至２５の各項に記載の半導体装置。 ２７、少なくとも、半導体ウェハに溶剤剥離形ドライフ
    ィルムを張り付け、通常の露光、現像工程を経たのち、
    ペースト状の絶縁体を塗布しスキージにより埋込み、加
    熱してキュアし、フィルムを剥離する工程を含むウェー
    ハプロセスにより前記絶縁体が高精度に形成される工程
    を備えたことを特徴とする請求項２３乃至２６の各項に
    記載の絶縁体の形成方法。 ２８、前記絶縁体が、ソルダレジスト用ドライフィルム
    の露光、現像により形成される工程を備えたことを特徴
    とする請求項２６に記載の絶縁膜の形成方法。 ２９、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記イ
    ンナーリードの半導体チップ対向面のチップ最近接面の
    全面又は一部に絶縁フィルムが配設されたことを特徴と
    する半導体装置。 ３０、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、半導体
    チップの回路形成面の一部あるいは全面をモールド樹脂
    よりも可撓性あるいは流動性のある物質で覆ってその物
    質がボンディングワイヤの一部分あるいは全体を覆うよ
    うにせしめ、その外側が樹脂で封止されたことを特徴と
    する半導体装置。 ３１、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記半
    導体チップの回路形成面の一部あるいは全面をポッテイ
    ング樹脂で覆ってその樹脂がボンディングワイヤの一部
    分あるいは全体を覆うようにせしめ、その外側がモール
    ド樹脂で封止されたことを特徴とする半導体装置。 ３２、前記半導体チップの非回路形成面側を覆うモール
    ド樹脂外表面の一部に凹部が設けられ、半導体チップの
    一部を実質上露出させることを特徴とする請求項３１に
    記載の半導体装置。 ３３、前記半導体チップの回路形成面のＸ方向又はＹ方
    向の中心線の近傍に共用インナーリードが設けられたこ
    とを特徴とする請求項３０乃至３２の各項に記載の半導
    体装置。 ３４、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記半
    導体チップの非回路形成面に凹部又は凸部が設けられた
    ことを特徴とする半導体装置。 ３５、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記半
    導体チップの非回路形成面に複数の溝が設けられたこと
    を特徴とする半導体装置。 ３６、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記半
    導体チップの回路形成面と反対側の面に酸化珪素膜を残
    した状態で、凹部又は凸部もしくは複数の溝が設けられ
    たことを特徴とする半導体装置。 ３７、半導体チップの回路形成面上に、複数のインナー
    リードが、前記半導体チップと電気的に絶縁する絶縁体
    を介在して接着剤で接着され、該インナーリードと半導
    体チップとがボンディングワイヤで電気的に接続され、
    モールド樹脂で封止された半導体装置において、前記イ
    ンナーリードの半導体チップと接着している部分からパ
    ッケージの外壁までの距離が、半導体チップの回路形成
    面の反対側の面からパッケージの外壁までの距離より大
    きいことを特徴とする半導体装置。 ３８、インナーリードとのボンディングパッドが鏡面対
    称に設けられた２個の半導体チップと、該２個の半導体
    チップの回路形成面側でインナーリードを挟んで該イン
    ナーリードと半導体チップのボンディングパッドとを電
    気的に接続し、モールド樹脂で封止したことを特徴とす
    る請求項１乃至３７の各項に記載の半導体装置。 ３９、前記半導体チップの回路形成面のＸ方向又はＹ方
    向の中心線の近傍に共用インナーリードが配設されたこ
    とを特徴とする請求項３４乃至３８の各項に記載の半導
    体装置。 ４０、樹脂封止型半導体装置において、該樹脂封止型半
    導体装置の搭載基板に対向する表面に、少なくとも１本
    の放熱用溝が設けられ、この放熱用溝の両端が半導体装
    置の側面において外部に向けて開口していることを特徴
    とする請求項１乃至３９の各項に記載の半導体装置。 ４１、前記半導体装置において、前記放熱用溝が設けら
    れている半導体装置の面と反対側の面に、この放熱用溝
    と同じ向きに第２の放熱用溝が設けられ、この第２の放
    熱用溝の両端が半導体装置の側面において外部に向けて
    開口していることを特徴とする請求項４０に記載の半導
    体装置。 ４２、前記半導体装置において、半導体装置の搭載基板
    に対向する表面に設けられた放熱用溝の底面におけるモ
    ールド樹脂の厚さが、０．３ｍｍ以下であることを特徴
    とする請求項４１又は請求項４２に記載の半導体装置。 ４３、前記半導体チップの回路形成面のＸ方向又はＹ方
    向の中心線の近傍に共用インナーリードが配設されたこ
    とを特徴とする請求項４０乃至４２の各項に記載の半導
    体装置。 ４４、請求項４０乃至請求項４２の各項に記載の半導体
    装置を互いの放熱用溝が連なるように搭載基板に実装し
    たことを特徴とする電子装置。
JP1065844A 1988-03-20 1989-03-20 半導体装置及びその製造方法 Expired - Lifetime JP2702219B2 (ja)

Priority Applications (31)

Application Number Priority Date Filing Date Title
JP1065844A JP2702219B2 (ja) 1989-03-20 1989-03-20 半導体装置及びその製造方法
KR1019890013440A KR0158868B1 (ko) 1988-09-20 1989-09-19 반도체장치
US07/409,332 US5068712A (en) 1988-09-20 1989-09-19 Semiconductor device
US07/990,272 US5358904A (en) 1988-09-20 1992-12-14 Semiconductor device
US08/293,555 US5530286A (en) 1988-03-20 1994-08-22 Semiconductor device
KR1019940023054A KR0167389B1 (ko) 1988-09-20 1994-09-13 반도체장치
KR1019940023053A KR0167388B1 (ko) 1988-09-20 1994-09-13 반도체장치
US08/464,131 US5612569A (en) 1988-03-20 1995-06-05 Semiconductor device
US08/790,985 US5821606A (en) 1988-09-20 1997-01-29 Semiconductor device
US09/035,104 US6018191A (en) 1988-09-20 1998-03-05 Semiconductor device
US09/046,542 US5863817A (en) 1988-09-20 1998-03-24 Semiconductor device
US09/052,981 US5914530A (en) 1988-09-20 1998-04-01 Semiconductor device
US09/060,368 US6069029A (en) 1988-09-20 1998-04-15 Semiconductor device chip on lead and lead on chip manufacturing
US09/066,877 US6072231A (en) 1988-03-20 1998-04-28 Semiconductor device
KR1019980018645A KR0161355B1 (ko) 1988-09-20 1998-05-23 반도체장치의 제조방법
KR1019980018646A KR0161354B1 (ko) 1988-09-20 1998-05-23 반도체장치
KR1019980018647A KR0161353B1 (ko) 1988-09-20 1998-05-23 수지봉지패키지의 제조방법
KR1019980023317A KR0167440B1 (ko) 1988-09-20 1998-06-22 반도체장치
KR1019980023316A KR0167439B1 (ko) 1988-09-20 1998-06-22 반도체장치
KR1019980023314A KR0167437B1 (en) 1988-09-20 1998-06-22 Method for manufacturing semicondutor device
KR1019980023315A KR0167438B1 (ko) 1988-09-20 1998-06-22 반도체장치의 제조방법
US09/166,121 US6100115A (en) 1988-09-20 1998-10-05 Semiconductor device
US09/167,736 US6100580A (en) 1988-09-20 1998-10-07 Semiconductor device having all outer leads extending from one side of a resin member
US09/168,097 US6124629A (en) 1988-09-20 1998-10-08 Semiconductor device including a resin sealing member which exposes the rear surface of the sealed semiconductor chip
US09/288,673 US6081023A (en) 1988-03-20 1999-04-09 Semiconductor device
US09/290,582 US6130114A (en) 1988-03-20 1999-04-13 Semiconductor device
US09/481,398 US6204552B1 (en) 1988-03-20 2000-01-12 Semiconductor device
US09/558,105 US6531760B1 (en) 1988-09-20 2000-04-25 Semiconductor device
US09/771,617 US6303982B2 (en) 1988-09-20 2001-01-30 Semiconductor device
US10/322,672 US6720208B2 (en) 1988-09-20 2002-12-19 Semiconductor device
US10/774,405 US6919622B2 (en) 1988-09-20 2004-02-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065844A JP2702219B2 (ja) 1989-03-20 1989-03-20 半導体装置及びその製造方法

Related Child Applications (9)

Application Number Title Priority Date Filing Date
JP8063971A Division JPH08241953A (ja) 1996-03-21 1996-03-21 半導体装置
JP8063977A Division JP2698066B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063970A Division JP2695404B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063975A Division JP2748955B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063973A Division JP2698064B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063974A Division JP2698065B2 (ja) 1996-03-21 1996-03-21 半導体装置の製造方法
JP8063972A Division JP2748954B2 (ja) 1996-03-21 1996-03-21 半導体装置及びその製造方法
JP8063969A Division JP2982951B2 (ja) 1996-03-21 1996-03-21 半導体装置
JP8063976A Division JP2982952B2 (ja) 1996-03-21 1996-03-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH02246125A true JPH02246125A (ja) 1990-10-01
JP2702219B2 JP2702219B2 (ja) 1998-01-21

Family

ID=13298726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065844A Expired - Lifetime JP2702219B2 (ja) 1988-03-20 1989-03-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2702219B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0327562A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
JPH04291947A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 半導体装置
JPH04318962A (ja) * 1991-03-20 1992-11-10 Texas Instr Inc <Ti> 半導体装置
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
DE4236625A1 (en) * 1991-10-30 1993-05-06 Mitsubishi Denki K.K., Tokio/Tokyo, Jp Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
JPH0546045U (ja) * 1991-11-14 1993-06-18 金星エレクトロン株式会社 半導体パツケージ
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US5332922A (en) * 1990-04-26 1994-07-26 Hitachi, Ltd. Multi-chip semiconductor package
EP0504821A3 (en) * 1991-03-20 1994-11-02 Hitachi Ltd Packaged semiconductor device having stress absorbing film
US5539250A (en) * 1990-06-15 1996-07-23 Hitachi, Ltd. Plastic-molded-type semiconductor device
JPH1050757A (ja) * 1996-08-02 1998-02-20 Nec Corp 半導体記憶装置及びその製造方法
US5917235A (en) * 1996-08-20 1999-06-29 Nec Corporation Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
US6137159A (en) * 1998-02-27 2000-10-24 Hitachi, Ltd. Lead on chip semiconductor device and method of fabricating the same
US6153922A (en) * 1997-08-25 2000-11-28 Hitachi, Ltd. Semiconductor device
US6252299B1 (en) 1997-09-29 2001-06-26 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6297544B1 (en) 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6610561B2 (en) 1998-02-27 2003-08-26 Hitachi, Ltd. Method of fabricating a semiconductor device
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US6825249B1 (en) 1994-12-26 2004-11-30 Hitachi Chemical Co., Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US7057265B2 (en) 1995-07-06 2006-06-06 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0327562A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
US5332922A (en) * 1990-04-26 1994-07-26 Hitachi, Ltd. Multi-chip semiconductor package
US5539250A (en) * 1990-06-15 1996-07-23 Hitachi, Ltd. Plastic-molded-type semiconductor device
EP0504821A3 (en) * 1991-03-20 1994-11-02 Hitachi Ltd Packaged semiconductor device having stress absorbing film
JPH04291947A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 半導体装置
JPH04318962A (ja) * 1991-03-20 1992-11-10 Texas Instr Inc <Ti> 半導体装置
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
USRE35496E (en) * 1991-10-30 1997-04-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of producing the same
DE4236625A1 (en) * 1991-10-30 1993-05-06 Mitsubishi Denki K.K., Tokio/Tokyo, Jp Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE4236625C2 (de) * 1991-10-30 1997-11-27 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
US5334803A (en) * 1991-10-30 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of producing the same
JPH0546045U (ja) * 1991-11-14 1993-06-18 金星エレクトロン株式会社 半導体パツケージ
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6825249B1 (en) 1994-12-26 2004-11-30 Hitachi Chemical Co., Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US7387914B2 (en) 1995-07-06 2008-06-17 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US7781896B2 (en) 1995-07-06 2010-08-24 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7078094B2 (en) 1995-07-06 2006-07-18 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7057265B2 (en) 1995-07-06 2006-06-06 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7012320B2 (en) 1995-07-06 2006-03-14 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
JPH1050757A (ja) * 1996-08-02 1998-02-20 Nec Corp 半導体記憶装置及びその製造方法
US5917235A (en) * 1996-08-20 1999-06-29 Nec Corporation Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
US6153922A (en) * 1997-08-25 2000-11-28 Hitachi, Ltd. Semiconductor device
SG106065A1 (en) * 1997-08-25 2004-09-30 Hitachi Ltd Semiconductor device
US6285074B2 (en) 1997-08-25 2001-09-04 Hitachi, Ltd. Semiconductor device
US6297545B1 (en) 1997-08-25 2001-10-02 Hitachi, Ltd. Semiconductor device
US6297544B1 (en) 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US7012321B2 (en) 1997-09-29 2006-03-14 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6555918B2 (en) 1997-09-29 2003-04-29 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6383845B2 (en) 1997-09-29 2002-05-07 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US7122883B2 (en) 1997-09-29 2006-10-17 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package
US6252299B1 (en) 1997-09-29 2001-06-26 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6335227B1 (en) 1998-02-27 2002-01-01 Kunihiro Tsubosaki Method of fabricating a lead-on-chip (LOC) semiconductor device
US6610561B2 (en) 1998-02-27 2003-08-26 Hitachi, Ltd. Method of fabricating a semiconductor device
US6137159A (en) * 1998-02-27 2000-10-24 Hitachi, Ltd. Lead on chip semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP2702219B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
KR0158868B1 (ko) 반도체장치
US5793099A (en) Semiconductor device
JPH02246125A (ja) 半導体装置及びその製造方法
JP2748955B2 (ja) 半導体装置
JP2982952B2 (ja) 半導体装置
JP2748954B2 (ja) 半導体装置及びその製造方法
JP2698065B2 (ja) 半導体装置の製造方法
JP2698064B2 (ja) 半導体装置
JP2982951B2 (ja) 半導体装置
JP3048546B2 (ja) 半導体装置
JP2698066B2 (ja) 半導体装置
JP2695404B2 (ja) 半導体装置
KR0167440B1 (ko) 반도체장치
KR0161353B1 (ko) 수지봉지패키지의 제조방법
JPH08241953A (ja) 半導体装置
KR0167389B1 (ko) 반도체장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12