JP2871608B2 - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法

Info

Publication number
JP2871608B2
JP2871608B2 JP20477596A JP20477596A JP2871608B2 JP 2871608 B2 JP2871608 B2 JP 2871608B2 JP 20477596 A JP20477596 A JP 20477596A JP 20477596 A JP20477596 A JP 20477596A JP 2871608 B2 JP2871608 B2 JP 2871608B2
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
lead pins
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20477596A
Other languages
English (en)
Other versions
JPH1050757A (ja
Inventor
洋子 池見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP20477596A priority Critical patent/JP2871608B2/ja
Publication of JPH1050757A publication Critical patent/JPH1050757A/ja
Application granted granted Critical
Publication of JP2871608B2 publication Critical patent/JP2871608B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置及
びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体チップの回路形成面上に、
複数のインナリードが絶縁フィルムを介在させて半導体
チップに接着剤で接着され、かつ、インナリードと半導
体チップとがボンディングワイヤで電気的に接続され、
モールドで封止された半導体記憶装置において、上記半
導体チップの回路形成面の長手方向の中心線の近傍に共
用インナリードが設けられている。
【０００３】従来技術における問題点は、上記半導体記
憶装置をメモリボード等の実装基板の表裏または一面に
多数個列配置し、この半導体記憶装置間を実装基板に形
成された配線で電気的に接続する場合、半導体記憶装置
のリードピン配置形態が一種類であるため各々の半導体
記憶装置の同一機能を有するリードピン間を迂回配線で
電気的に接続している。
【０００４】このため、半導体記憶装置のリードピン間
隔が小さくなると実装基板に形成される配線の引き回し
が困難となり、配線レイアウトの設計が極めて困難とな
る問題があった。そこで半導体記憶装置のリードピンを
逆方向に折り曲げて成形し、標準のリードピン配置の半
導体記憶装置に対して左右逆のリードピン配置の半導体
記憶装置の作製が考えられるが、リードピンを逆方向に
折り曲げて成形するための金型が必要となる。
【０００５】そこで、これらの問題を解決するために半
導体チップの回路形成面のＸ方向またはＹ方向の中心線
部にボンディングパッドを設け、リードピンが標準配置
に対して左右逆にワイヤボンディングされる半導体記憶
装置が提案されている（特開平３−２５０６３７）。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
従来技術において半導体チップの回路形成面のＸ方向ま
たはＹ方向の中心部にボンディングパッドを設けている
ので、半導体記憶装置における大容量化かつ用語構成の
多様化に対応して、リードピン数は増加の傾向にあり、
限られたスペースにボンディングパッドを縮小しなけれ
ばならず、その結果ワイヤボンディングをより困難にす
るという問題点がある。
【０００７】そこで、本発明の目的は、半導体記憶装置
の製造方法において、大容量化および用語構成の多様化
によりリードピン数が増加してもボンディングパッドの
縮小またはワイヤボンディングの精度の強化をすること
なくワイヤボンディングを可能にする製造方法およびこ
の方法を用いて製造した半導体記憶装置を提供すること
である。
【０００８】
【課題を解決するための手段】本発明の半導体記憶装置
の製造方法は、１ないしｎ番目のリードピンがチップの
ある一辺に沿って設けられ、ｎ＋１ないしｍ番目のリー
ドピンはチップの一辺とは対向する他の一辺に沿って設
けられる半導体記憶装置の製造方法において、リードピ
ンの各々がボンディングワイヤによって１対１で接続さ
れるボンディングパッドは、前述一辺と他の一辺とによ
って挟まれたチップの中央部に２列の千鳥状に形成さ
れ、１ないしｎ番目のリードピンとｎ＋１ないしｍ番目
のリードピンとを、２列の千鳥状に形成されたボンディ
ングパッドのうち遠い側のボンディングパッド列に各々
ボンディングワイヤにより接続することを特徴としてい
る。そして本発明の半導体装置は、１ないしｎ番目のリ
ードピンがチップのある一辺に沿って設けられ、ｎ＋１
ないしｍ番目のリードピンはチップの前述記一辺とは対
向する他の一辺に沿って設けられる半導体記憶装置にお
いて、リードピンの各々がボンディングワイヤによって
１対１で接続されるボンディングパッドは、前述一辺と
他の一辺とによって挟まれたチップのの中央部に２列の
千鳥状に形成され、１ないしｎ番目のリードピンとｎ＋
１ないしｍ番目のリードピンとを、２列の千鳥状に形成
されたボンディングパッドのうち遠い側のボンディング
パッド列に各々接続するボンディングワイヤを有するこ
とを特徴としている。
【０００９】本手段により、半導体チップの回路形成面
のＸ方向またはＹ方向の中心線付近に複数列にボンディ
ングパッドを配置することにより、リードピン数が増加
してもリードピンが標準配置に対して左右逆に配置され
るようにワイヤボンディングできるので、標準のリード
ピン配置の半導体記憶装置のリードピンを逆方向に折り
曲げることなく左右逆のリードピン配置の半導体記憶装
置を作製することができる。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１１】図１は本発明の半導体記憶装置の一実施形
態例のレイアウトを示す平面図、図２は、本実施形態例
を封止する樹脂封止型パッケージの平面図、図３は、図
２の線Ａ−Ａ断面図、図４（ａ）は、図１に示す、リー
ドフレームの構成および標準配置ワイヤボンディングを
説明する平面図、（ｂ）は、（ａ）に対しワイヤボンデ
ィングを左右逆に配置した平面図である。
【００１２】半導体記憶装置（半導体チップ）５１の回
路形成面には、主にメモリセルアレイ４９および周辺回
路４８が配置され、ＴＳＯＰ型樹脂封止型パッケージ５
０に封止される。メモリセルアレイ４９は、１ビットの
情報を記憶するメモリセル（情報素子）を行列状に配置
している。本実施例の半導体記憶装置５１のレイアウト
は、図１に示すように、その回路形成面のＸ方向の中心
付近に複数列のボンディングパッド４６および周辺回路
４８が設けられている。本実施形態例のリードフレーム
とボンディングパッド４６との接続について図４
（ａ），（ｂ）で説明する。
【００１３】図４（ａ）に示すように、リードピン配置
が標準配置の場合は、インナリード４５と半導体記憶装
置５１とが、それぞれボンディングワイヤ４７で電気的
に接続されている。そしてリードピン１〜４４が標準配
置に対し左右逆に配置される場合は、図４（ｂ）に示す
ように、インナリード４５と半導体記憶装置５１とがそ
れぞれボンディングワイヤ４７で電気的に接続される。
つまり、図４（ａ）に示すリードピン１〜２２が図４の
（ｂ）に示すリードピン２３〜４４となるように半導体
記憶装置５１のボンディングパッド４６とボンディング
ワイヤ４７で電気的に接続される。なお、図４（ａ），
（ｂ）において、少なくとも同一の番号のボンディング
パッドと通ずる半導体チップは同一の機能を持つもので
ある。
【００１４】次に、本実施形態例のボンディングパッド
の配置について図４で説明する。
【００１５】ボンディングパッド４６は、半導体記憶装
置５１の回路形成面のＸ方向の中心付近に複数列に、そ
れぞれずらして配置することにより、それ自体の大きさ
を縮小することなく多数のボンディングパッド４６を最
適に配置し、ワイヤボンディングする。なお、本実施形
態例のメリットを分析すれば、ボンディングパッドを２
列に配置しているので、図４の（ａ）の状態自身でもメ
リットがあり、さらに（ｂ）の状態に低コストで形成で
きるというメリットがあることが理解される。
【００１６】
【発明の効果】以上説明したように本発明は、半導体チ
ップの回路形成面のＸ方向（またはＹ方向）の中心付近
に複数列にボンディングパッドを設け、リードが標準配
置に対し左右逆に配置されるようにワイヤボンディング
することにより、標準のリードピン配置の半導体記憶装
置のリードピンを折り曲げることなく、かつボンディン
グパッドを縮小したり、ワイヤボンディングの精度を強
化することなく、したがって、低コストで大容量化、用
語構成多様化に対応した高密度の半導体記憶装置および
その製造方法を提供できる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置の一実施形態例のレイ
アウトを示す平面図である。
【図２】本実施形態例を封止する樹脂封止型パッケージ
の平面図である。
【図３】図２の線Ａ−Ａ断面図である。
【図４】（ａ）は、図１に示す、リードフレームの構成
および標準配置ワイヤボンディングを説明する平面図、
（ｂ）は、（ａ）に対しワイヤボンディングを左右逆に
配置した平面図である。
【符号の説明】
１〜２２，２３〜４４ リードピン ４５ インナリード ４６ ボンディングパッド ４７ ボンディングワイヤ ４８ 周辺回路 ４９ メモリセルアレイ ５０ 樹脂封止型パッケージ ５１ 半導体記憶装置（半導体チップ）

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 １ないしｎ番目のリードピンがチップの
    ある一辺に沿って設けられ、ｎ＋１ないしｍ番目のリー
    ドピンは前記チップの前記一辺とは対向する他の一辺に
    沿って設けられる半導体記憶装置の製造方法において、 前記リードピンの各々がボンディングワイヤによって１
    対１で接続されるボンディングパッドは、前記一辺と前
    記他の一辺とによって挟まれたチップの中央部に２列の
    千鳥状に形成され、前記１ないしｎ番目のリードピンと
    前記ｎ＋１ないしｍ番目のリードピンとを、２列の千鳥
    状に形成された前記ボンディングパッドのうち遠い側の
    ボンディングパッド列に各々ボンディングワイヤにより
    接続することを特徴とする半導体記憶装置の製造方法。
  2. 【請求項２】 １ないしｎ番目のリードピンがチップの
    ある一辺に沿って設けられ、ｎ＋１ないしｍ番目のリー
    ドピンは前記チップの前記一辺とは対向する他の一辺に
    沿って設けられる半導体記憶装置において、 前記リードピンの各々がボンディングワイヤによって１
    対１で接続されるボンディングパッドは、前記一辺と前
    記他の一辺とによって挟まれたチップの中央部に２列の
    千鳥状に形成され、前記１ないしｎ番目のリードピンと
    前記ｎ＋１ないしｍ番目のリードピンとを、２列の千鳥
    状に形成された前記ボンディングパッドのうち遠い側の
    ボンディングパッド列に各々接続するボンディングワイ
    ヤを有する ことを特徴とする半導体記憶装置。
JP20477596A 1996-08-02 1996-08-02 半導体記憶装置及びその製造方法 Expired - Fee Related JP2871608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20477596A JP2871608B2 (ja) 1996-08-02 1996-08-02 半導体記憶装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20477596A JP2871608B2 (ja) 1996-08-02 1996-08-02 半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1050757A JPH1050757A (ja) 1998-02-20
JP2871608B2 true JP2871608B2 (ja) 1999-03-17

Family

ID=16496150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20477596A Expired - Fee Related JP2871608B2 (ja) 1996-08-02 1996-08-02 半導体記憶装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2871608B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH1050757A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US9159706B2 (en) Semiconductor device and a method of manufacturing the same
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
US5229960A (en) Solid state memory modules and memory devices including such modules
KR100441532B1 (ko) 반도체장치
USRE36077E (en) Method of manufacturing inversion type IC's and IC module using same
US20040145042A1 (en) Semiconductor device
US20100007014A1 (en) Semiconductor device
KR100881198B1 (ko) 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
US11594522B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US4942453A (en) IC package
US6770980B2 (en) Semiconductor device having semiconductor element packaged on interposer
US7569921B2 (en) Semiconductor device and manufacturing method thereof
US6121681A (en) Semiconductor device
JPH11168150A (ja) 半導体集積回路装置
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2943781B2 (ja) 半導体メモリ
JP2871608B2 (ja) 半導体記憶装置及びその製造方法
KR101116325B1 (ko) 반도체 장치
JP2985479B2 (ja) 半導体メモリおよび半導体メモリモジュール
US8044518B2 (en) Junction member comprising junction pads arranged in matrix and multichip package using same
JP4624660B2 (ja) 半導体装置
JPS6140053A (ja) 半導体装置
JPH0358544B2 (ja)
KR0161619B1 (ko) 칩의 특정 본딩 패드에 선택적 대응되는 복수개의 내부리드들을 갖는 리드온 칩 형 리드프레임을 이용한 적층 패키지
KR20020052593A (ko) 반도체패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees