KR100881198B1 - 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 - Google Patents
반도체 패키지 및 이를 실장한 반도체 패키지 모듈 Download PDFInfo
- Publication number
- KR100881198B1 KR100881198B1 KR1020070060687A KR20070060687A KR100881198B1 KR 100881198 B1 KR100881198 B1 KR 100881198B1 KR 1020070060687 A KR1020070060687 A KR 1020070060687A KR 20070060687 A KR20070060687 A KR 20070060687A KR 100881198 B1 KR100881198 B1 KR 100881198B1
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- group
- chip
- belonging
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (22)
- 복수의 반도체 칩;상기 반도체 칩의 패드와 연결되며 외부로 노출되는 리드; 를 포함하며,상기 리드는 복수의 핀 그룹으로 분류되고 상기 반도체 칩은 복수의 칩 그룹으로 분류되며,동일한 칩 그룹에 속한 반도체 칩의 패드는 동일한 핀 그룹에 속한 리드와 연결되고,상기 각각의 핀 그룹은, I/O 핀, NC 핀, R/B 핀, CE 핀, Vcc 핀, Vss 핀, Wp 핀 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 각각의 핀 그룹에 속한 리드는 다른 핀 그룹에 속한 리드와 동일한 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 각각의 칩 그룹에 속한 반도체 칩은 다른 칩 그룹에 속한 반도체 칩과 동일한 패드 배열을 갖는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 패드는, 상기 패드가 형성되는 상기 반도체 칩의 제1면의 어느 하나의 모서리에 가깝게 배치되는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 반도체 칩은, 다른 반도체 칩에 의하여 상기 패드가 가려지지 않도록, 계단 형상 또는 지그재그 형상으로 적층되는 것을 특징으로 하는 반도체 패키지.
- 삭제
- 제1항에 있어서,상기 I/O 핀은, I/O 0 핀, I/O 1 핀, I/O 2 핀, I/O 3 핀, I/O 4 핀, I/O 5 핀, I/O 6 핀, I/O 7 핀을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 핀 그룹은 봉지재의 일측으로 노출된 리드가 속하는 제1핀 그룹과 상기 봉지재의 타측으로 노출된 리드가 속하는 제2핀 그룹을 포함하는 것을 특징으로 하는 반도체 패키지.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,상기 반도체 칩이 리드 프레임의 상면 및 배면 중 어느 하나에 적층되며,상기 제1핀 그룹에 속하는 리드는 상기 제2핀 그룹에 속하는 리드와 점대칭인 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,상기 반도체 칩이 리드 프레임의 상면 및 배면에 각각 적층되며,상기 제1핀 그룹에 속하는 리드는 상기 제2핀 그룹에 속하는 리드와 선대칭인 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지.
- 복수의 반도체 칩;상기 반도체 칩의 패드와 연결되며 외부로 노출되는 리드; 를 포함하며,상기 리드는 제1핀 그룹 내지 제N핀 그룹으로 분류되고,상기 반도체 칩은 상기 제1핀 그룹에 속하는 리드에 연결되는 제1칩 그룹 내지 상기 제N핀 그룹에 속하는 리드에 연결되는 제N칩 그룹으로 분류되며,상기 제1핀 그룹 내지 제N핀 그룹에 대하여 I/O 핀, NC 핀, R/B 핀, CE 핀, Vcc 핀, Vss 핀, Wp 핀 중 어느 하나 이상의 핀 배열이 동일하고,여기서 상기 N은 1보다 큰 양의 정수인 것을 특징으로 하는 반도체 패키지.
- 복수의 반도체 칩과, 상기 반도체 칩의 패드와 연결되며 외부로 노출되는 리드를 구비하는 반도체 패키지; 및상기 반도체 패키지가 실장되는 모듈 기판; 을 포함하며,상기 리드는 제1핀 그룹 및 제2핀 그룹으로 분류되고,상기 반도체 칩은 상기 제1핀 그룹에 속하는 리드에 연결되는 제1칩 그룹 및 상기 제2핀 그룹에 속하는 리드에 연결되는 제2칩 그룹으로 분류되며,상기 제1핀 그룹 및 제2핀 그룹은 동일한 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 패드는 상기 패드가 형성되는 상기 반도체 칩의 제1면 중에서 어느 하나의 모서리에 인접하도록 배치되며,상기 반도체 칩은 다른 반도체 칩에 의하여 상기 모서리의 패드가 가려지지 않도록 계단 형상 또는 지그재그 형상으로 적층되는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제13항에 있어서,상기 반도체 칩이 리드 프레임의 상면 및 배면 중 어느 하나에 적층되면,상기 제1핀 그룹에 속하는 리드는 상기 제2핀 그룹에 속하는 리드와 점대칭인 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제14항에 있어서,상기 모듈 기판은 제1배선을 구비하는 제1모듈 기판이며,
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제15항에 있어서,상기 제1핀 그룹 또는 제2핀 그룹 중 상기 불량인 반도체 칩이 연결되지 않는 핀 그룹에 속하는 리드가 상기 제1배선과 위치 정렬되도록 상기 반도체 패키지가 상기 제1배선에 대하여 선택적으로 회전 배치되는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제14항에 있어서,상기 모듈 기판은 제1배선 및 제2배선을 구비하는 제2모듈 기판이며,상기 복수의 반도체 칩이 모두 양품이면, 상기 제1핀 그룹에 속하는 리드는 상기 제1배선과 연결되고 상기 제2핀 그룹에 속하는 리드는 상기 제2배선과 연결되는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제13항에 있어서,상기 반도체 칩이 리드 프레임의 상면 및 배면에 각각 적층되면,상기 제1핀 그룹에 속하는 리드는 상기 제2핀 그룹에 속하는 리드와 선대칭인 핀 배열을 갖는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.상기 반도체 칩의 동작을 제어하는 콘트롤러 및 배선을 구비하는 제3모듈 기판에 상기 반도체 패키지가 적어도 하나 이상 실장되는 것으로,상기 배선은 상기 제1핀 그룹에 속한 리드 및 상기 제2핀 그룹에 속한 리드 중에서 동일한 핀에 해당하는 리드들을 서로 연결하며,상기 제1칩 그룹 및 제2칩 그룹 중에서 불량인 반도체 칩이 속하지 않는 칩 그룹이 선택되어 상기 콘트롤러로 제어되는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제19항에 있어서,상기 배선은 상기 핀 배열의 선대칭 중심선에 대하여 수직한 방향을 따라 서로 평행하게 배치되는 것을 특징으로 하는 반도체 패키지 모듈.
- 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 제1핀 그룹 및 제2핀 그룹은, I/O 핀, NC 핀, R/B 핀, CE 핀, Vcc 핀, Vss 핀, Wp 핀 중 어느 하나 이상의 핀을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
- 복수의 반도체 칩과, 상기 반도체 칩의 패드와 연결되며 외부로 노출되는 리드를 구비하는 반도체 패키지; 및상기 반도체 패키지가 실장되는 모듈 기판; 을 포함하며,상기 리드는 제1핀 그룹 내지 제N핀 그룹으로 분류되고,상기 반도체 칩은 상기 제1핀 그룹에 속하는 리드에 연결되는 제1칩 그룹 내지 상기 제N핀 그룹에 속하는 리드에 연결되는 제N칩 그룹으로 분류되며,상기 제1핀 그룹 내지 제N핀 그룹에 대하여 I/O 핀, NC 핀, R/B 핀, CE 핀, Vcc 핀, Vss 핀, Wp 핀 중 어느 하나 이상의 핀 배열이 동일하고,여기서 상기 N은 1보다 큰 양의 정수인 것을 특징으로 하는 반도체 패키지 모듈.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070060687A KR100881198B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 |
US12/153,558 US7745932B2 (en) | 2007-06-20 | 2008-05-21 | Semiconductor package, semiconductor package module including the semiconductor package, and methods of fabricating the same |
US12/630,363 US8193626B2 (en) | 2007-06-20 | 2009-12-03 | Semiconductor package including multiple chips and separate groups of leads |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070060687A KR100881198B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080112012A KR20080112012A (ko) | 2008-12-24 |
KR100881198B1 true KR100881198B1 (ko) | 2009-02-05 |
Family
ID=40135629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070060687A KR100881198B1 (ko) | 2007-06-20 | 2007-06-20 | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7745932B2 (ko) |
KR (1) | KR100881198B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101557273B1 (ko) | 2009-03-17 | 2015-10-05 | 삼성전자주식회사 | 반도체 패키지 |
KR101660430B1 (ko) * | 2009-08-14 | 2016-09-27 | 삼성전자 주식회사 | 반도체 패키지 |
KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
JP2011081730A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
KR101668444B1 (ko) * | 2010-01-28 | 2016-10-21 | 삼성전자 주식회사 | 프레임 인터포저를 갖는 멀티 칩 패키지 |
JP2012064891A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012114241A (ja) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
KR102127892B1 (ko) * | 2013-06-03 | 2020-06-29 | 삼성전자주식회사 | 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치 |
JP2021044532A (ja) * | 2019-03-25 | 2021-03-18 | ローム株式会社 | 電子装置、電子装置の製造方法、およびリードフレーム |
CN113394654A (zh) * | 2021-06-09 | 2021-09-14 | 青岛海信激光显示股份有限公司 | 激光器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040069392A (ko) * | 2003-01-29 | 2004-08-06 | 주식회사 하이닉스반도체 | 적층형 반도체 멀티 칩 패키지 |
KR20050049346A (ko) * | 2003-11-20 | 2005-05-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808877A (en) * | 1996-09-19 | 1998-09-15 | Samsung Electronics Co., Ltd. | Multichip package having exposed common pads |
US6252305B1 (en) * | 2000-02-29 | 2001-06-26 | Advanced Semiconductor Engineering, Inc. | Multichip module having a stacked chip arrangement |
JP3813788B2 (ja) * | 2000-04-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
US6900528B2 (en) * | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
JP3776427B2 (ja) | 2003-11-17 | 2006-05-17 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US20060267173A1 (en) * | 2005-05-26 | 2006-11-30 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US7592691B2 (en) * | 2006-09-01 | 2009-09-22 | Micron Technology, Inc. | High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies |
-
2007
- 2007-06-20 KR KR1020070060687A patent/KR100881198B1/ko active IP Right Grant
-
2008
- 2008-05-21 US US12/153,558 patent/US7745932B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040069392A (ko) * | 2003-01-29 | 2004-08-06 | 주식회사 하이닉스반도체 | 적층형 반도체 멀티 칩 패키지 |
KR20050049346A (ko) * | 2003-11-20 | 2005-05-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20080112012A (ko) | 2008-12-24 |
US7745932B2 (en) | 2010-06-29 |
US20080315408A1 (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100881198B1 (ko) | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 | |
US8723333B2 (en) | Semiconductor package including multiple chips and separate groups of leads | |
US6252305B1 (en) | Multichip module having a stacked chip arrangement | |
US9853016B2 (en) | Systems and methods for high-speed, low-profile memory packages and pinout designs | |
US8643175B2 (en) | Multi-channel package and electronic system including the same | |
US9377825B2 (en) | Semiconductor device | |
US8218346B2 (en) | Multi-chip packages including extra memory chips to define additional logical packages and related devices | |
US7629675B2 (en) | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices | |
US8836148B2 (en) | Interposer for stacked semiconductor devices | |
US9559079B2 (en) | Semiconductor stack packages | |
TWI636539B (zh) | 具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法 | |
US11626380B2 (en) | Semiconductor package | |
US20070222086A1 (en) | On-die bond wires system and method for enhancing routability of a redistribution layer | |
JP2016026411A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 12 |