JP2002231882A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002231882A
JP2002231882A JP2001029342A JP2001029342A JP2002231882A JP 2002231882 A JP2002231882 A JP 2002231882A JP 2001029342 A JP2001029342 A JP 2001029342A JP 2001029342 A JP2001029342 A JP 2001029342A JP 2002231882 A JP2002231882 A JP 2002231882A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
thickness
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001029342A
Other languages
English (en)
Inventor
Kazunari Michii
一成 道井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001029342A priority Critical patent/JP2002231882A/ja
Priority to US09/877,038 priority patent/US6353265B1/en
Priority to DE2001136283 priority patent/DE10136283A1/de
Priority to TW90121747A priority patent/TW499722B/zh
Priority to KR10-2001-0063891A priority patent/KR100445502B1/ko
Priority to CNB011357762A priority patent/CN1197156C/zh
Publication of JP2002231882A publication Critical patent/JP2002231882A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【課題】 ２個階段状に積層した積層半導体チップをリ
ードフレームに金属線で逆ワイヤボンドしてループ高さ
を積層半導体チップの側面厚み寸法範囲に構成して引き
回し長さを短く、かつ、封止厚みの薄い半導体装置を得
る事である。 【解決手段】 パッドを配置した主面と裏面とを備えた
半導体チップの主面と裏面とをパッドが重ならないよう
に階段状に固定した積層半導体チップを、ダイパッド沈
めしたリードフレームのダイパッド一面に積層半導体チ
ップの裏面を固定する。積層半導体チップのパッドと対
応するインナーリードとを金属線で逆方向ワイヤボンド
して、インナーリードと積層半導体チップと金属線と接
合材とダイパッドの主要５面とを封止樹脂で覆い、ダイ
パッドの一面は封止樹脂外面に露出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
積層して構成する半導体装置の封止厚さを薄型化する。
【０００２】
【従来の技術】従来、カメラ、カムコーダなどの記憶媒
体として使用するコンパクトフラッシュ（登録商標）カ
ード等 （Ｃｏｍｐａｃｔ Ｆｌａｓｈ（登録商標）
Ｃａｒｄ）のフラッシュメモリカード（Ｆｌａｓｈ Ｍ
ｅｍｏｒｙ Ｃａｒｄ）は、カード内の収容容積（スペ
ース）が比較的広く、標準タイプのパッケージ厚み寸法
が最大１．２ｍｍのＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）が使用されている。
最近、より小型のフラッシュカードが開発され、カード
内のスペースが狭くなりパッケージの厚みは標準ＴＳＯ
Ｐの半分程度の要求がある。また、大容量化の要求も強
く、単体半導体チップで大容量化が出来ない場合は、２
個の半導体チップを封止材で封止したＭＣＰ（Ｍｕｌｔ
ｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）とよばれる半導体装置
が開発されている。
【０００３】図１１は、例えば、特表平１０−５０６２
２６号公報に示された従来の一枚のリードフレームに設
けられたダイパッドの２面に２個の半導体チップを貼り
合わせて２個の半導体チップを搭載して構成したＭＣＰ
の断面図である。
【０００４】ダイパッド１の第１面（図１１にはダイパ
ッド１の上側に示す。）に接合材２を介して半導体チッ
プ３が接合されている。ダイパッド１の第２面（図１１
ではダイパッド１の下側に示す。）に接合材４を介して
半導体チップ５が接合されて、能動面３ａと能動面５ａ
とが図１１において最上面と最下面とにダイパッド１と
接合材２と４とを挟み込んで積層半導体チップ（両能動
面半導体チップ）が構成されている。
【０００５】金線６の一端を能動面３ａと、５ａとに設
けられたパッド（図示せず。）にボールボンド６ｃで接
続し、金線６の他の一端をインナーリード７の片面７ａ
とインナーリード７の他面７ｂにステッチボンド６ｄの
位置をずらせて接続している。この半導体チップ３と５
との上に設けられたパッドにボールボンド６Ｃを行い、
インナーリード７にステッチボンド６ｄを行うワイヤボ
ンドの方法は、従来、一般的に行われていて、順方向ワ
イヤボンド法と呼ばれる。
【０００６】図１１において、封止樹脂８で金線６の最
頂上部６ａ，６ｂをＥ寸法覆って封止して保護してい
る。図１１に示す能動面３ａから上向きに引き伸ばされ
た金線６の最頂上部６ａまでの高さ寸法Ａと積層半導体
チップの厚みＢ（半導体チップ３と５と接合材２と４と
ダイパッド１との和。）と能動面５ａから下向きに引き
伸ばされた金線の最頂上部６ｂの高さ寸法Ａと金線６の
最頂上部を覆うＥ寸法との和Ｅ+Ａ+Ｂ+Ａ+ＥがＭＣＰの
全体の厚み寸法となる。
【０００７】
【発明が解決しようとする課題】以上に述べた従来の半
導体装置においては、積層半導体チップの厚みＢが半導
体チップ３と５と接合材２と４とダイパッド１との厚み
の和となるためダイパッド１の厚みが両面半導体チップ
を厚くする欠点があった。
【０００８】また、順方向ワイヤボンド法では、金線の
最頂上部６ａまたは６ｂとボールボンド６ｃ位置からス
テッチボンド６ｄ位置までの寸法Ｃとの和Ａ+Ｃ＝Ｄが
ステッチボンド位置から金線の最頂上部までの高さ寸法
で、ボールボンド６ｃ位置から金線の最頂上部６ａ間の
寸法Ａを重複していて金線を長く引き回す結果となる欠
点があった。
【０００９】さらにまた、パッド配列が半導体チップの
能動面の中央に配列されたセンターパッド配置半導体チ
ップを用いて順方向ワイヤボンドすると、積層半導体チ
ップの外周辺に金線が当接するためワイヤボンドできな
い欠点があった。
【００１０】従来の構成で半導体装置の厚みを０．５ｍ
ｍに薄くしようとする場合、接合材の厚み０．０２５ｍ
ｍが２枚と金属線のループ高さＡ＝０．１５ｍｍから
０．１８ｍｍとリードフレーム板厚０．１２５ｍｍとを
考慮すると、積層半導体チップの厚みを０．０２５ｍｍ
以下にしないと金属線６が封止樹脂８の外表面に露出す
る問題がある。
【００１１】半導体チップの厚みが０．１ｍｍ以下と薄
くなると、ウエハの研磨が困難になる問題と研磨した後
の搬送時の破損問題とウエハを個片化時の破損問題と個
片化された半導体チップの組み立て時の破損問題等の新
たな解決しなければならない問題を生じ従来の量産設備
では対応できない問題がある。
【００１２】さらに、半導体装置の厚みが０．５ｍｍと
薄い場合、板厚が０．１２５ｍｍの外部リード７を半導
体装置の側面中央から特表平１０−５０６２２６号公報
に示されたように引き出すと、外部リードの高さが０．
２５ｍｍと略半導体装置の厚み０．５ｍｍの１/２と低
くなるために、半導体装置を実装基板に実装した後に周
囲温度の変化によって付加される熱歪の吸収が十分でき
ず、半田接合部の信頼性マージンを少なくする問題点を
生じる。
【００１３】以上に述べた従来の欠点を解消して、規格
化された従来の半導体装置の厚みの略半分の半導体装置
を得ることである。
【００１４】この発明の目的は、階段状に積層した積層
半導体チップと金属線のループ高さが半導体装置の厚み
を厚くしないように構成して、金属線の無駄な重複引き
回しを短く、かつ、封止厚みの薄い半導体装置を得る事
である。
【００１５】
【課題を解決するための手段】能動面の周辺にパッドを
配置した主面とそれに対向する裏面とをそれぞれ備えた
半導体チップを下段側に位置する一つの半導体チップの
主面と上段側に積層するもう一方の半導体チップの裏面
とをパッドが重ならないように階段状に接合材で固定し
た積層半導体チップを形成して、外部リードとインナー
リードとを連続形成し、ダイパッド沈めしたダイパッド
吊りリードが連続するダイパッドを形成したリードフレ
ームを用いる。ダイパッドの一面には積層半導体チップ
の裏面を接合材で固定する。積層半導体チップのパッド
と対応するインナーリードとを金属線で逆方向ワイヤボ
ンドをして接続し、インナーリードと積層半導体チップ
と金属線と接合材とダイパッドの主要５面とを封止樹脂
で覆い、ダイパッドの裏面を封止樹脂外面に露出したも
のである。
【００１６】また、積層半導体チップは上段の半導体チ
ップを１８０度面内回転させてかつ階段状に平行にずら
せて積層し下段の半導体チップのパッドと重ならないよ
うに固定したものである。
【００１７】さらにまた、積層半導体チップは２個の異
なる半導体チップで、搭載される下段の半導体チップの
主面に設けたパッドを搭載する上段の半導体チップの外
周領域に露出して固定したものである。
【００１８】また、ダイパッドの板厚を薄くした部分に
積層半導体チップの裏面を接合材で固定したものであ
る。
【００１９】さらにまた、先端に段差を備えたインナー
リード先端と対応する積層半導体チップの段差に設けら
れたパッドと逆方向ワイヤボンドしたものである。
【００２０】積層半導体チップの積層厚み範囲に位置す
るインナーリードの一面に金属線の一端をボールボンド
して積層半導体チップの上段側半導体チップの主面に設
けたパッドに金属線の他端をステッチボンドしたもので
ある。
【００２１】
【発明の実施の形態】以下、図面を参照して実施の形態
を説明する。なお、発明の実施の形態を説明するための
各図面において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００２２】実施の形態１．実施の形態１を、同一半導
体チップ２個を封止樹脂で封止厚み寸法を１ｍｍで封止
して二方向に外部リードを引き出すＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）型
半導体装置の略半分の封止厚みで構成する半導体装置で
説明する。
【００２３】図１は、この実施の形態１である半導体装
置の断面図で、図２は、この実施の形態１である半導体
装置の図１と直交する断面図である。図３は、実施の形
態１である半導体装置の封止樹脂を省略して示した平面
図である。図４は、金属線の側面図を示す。
【００２４】図１に示す第１の半導体チップ１３の裏面
１３ｂはダイパッド１１の第１面１１ａに接合材１２を
介して固定する。第２の半導体チップ１５の裏面１５ｂ
は第１の半導体チップ１３の能動面１３ａ（主面）に階
段状に重ねて接合材１４で固定し積層半導体チップを構
成する。第１の半導体チップ１３の上に第２の半導体チ
ップ１５を重ね合わせるときに、図３に示すように、第
１の半導体チップ１３の主面１３ａに設けたパッド１０
が第２の半導体チップ１５と重ならないようにＬ３だけ
階段状にずらせて固定する。図３では、同一寸法で同一
機能を有する外周辺の１辺にパッドが配置された半導体
チップ２個を同方向に重ねた後半導体チップ１５を半導
体チップ１３を基準にして１８０度面内で回転して、か
つ、長辺方向にＬ３ずらしている。
【００２５】図３に示す半導体チップ１３と１５とに設
けられたパッド１０と２０と対応するインナーリード１
７の第１面１７ａとは、図４に示す金属線１６を用いて
順方向ワイヤボンデイング法と逆方向ワイヤボンド法と
で一端にボールボンデイング１６Ｃを、片方の一端にス
テッチボンデイング１６ｄで結合して電気的に接続す
る。
【００２６】実施の形態１において、図４に示す金属線
１６は、図１においてＬ４で示す積層半導体チップ側面
領域内に配置されたインナーリード１７ａ（図１には右
側に表示。）にボールボンド１６ｃをおこない、その点
から直線部１６ｅだけ垂直に引き上げた位置（ループ高
さＡ部）でほぼ直角に折り曲げたあと水平にＬ５寸法だ
け引き伸ばして積層半導体チップの１５ａ面に設けられ
たパッド２０（図３に示す。）にステッチボンド１６ｄ
するいわゆる逆方向ワイヤボンド法で接続する。
【００２７】一方、積層半導体チップの下段側の半導体
チップ１３のパッド１０にはボールボンド１６ｃをおこ
ない、その点から直線部１６ｅだけ垂直に引き上げた位
置（ループ高さＡＡ部）で折り曲げたあと水平に引き伸
ばして、図１の左側に図示したインナーリード１７ａに
ステッチボンド１６ｄするいわゆる順方向ワイヤボンド
法で接続する。
【００２８】逆方向ワイヤボンド法で、第２の半導体チ
ップ１５の主面１５ａから金属線１６の最頂上部までの
寸法Ｄを金属線１６の直径程度に小さく構成できる。一
方、半導体チップ１３のパッド１０とインナーリード１
７ａにおこなう順方向ワイヤボンド法は半導体チップ１
５の厚みと接合材１４との厚みの和Ｌ４の範囲でおこな
い半導体チップ１５の能動面１５ａから上に突出する量
を少なくしている。
【００２９】封止樹脂１８で図１、図２、図３に示すよ
うに、インナーリード１７と半導体チップ１３と１５と
金属線１６と接合材１２と１４とダイパッド１１の主要
５面（ダイパッドの第２面１１ｂを除く第１面１１ａと
板厚方向の４側面の５面を主要５面という。）とを全て
覆い、外部リード１９とダイパッド１１を支持した４本
の吊りリード１１ｄとを封止樹脂１７の封止境界側面よ
り突出させる。同時に、ダイパッドの１面（図１に図示
する裏面１１ｂ）は封止樹脂外表面に露出している。
【００３０】封止した後、外部リード１９はリードフレ
ームに連続して形成されたタイバー部（図示せず。）と
先端部とを切断してガルウイング状に成形する。そのあ
とリードフレーム枠（図示せず。）に連続して形成され
たダイパッド吊りリード１１ｄは封止樹脂外周側面境界
部（図２に、封止樹脂１８の境界部に示す４箇所の１１
ｅ）で切断し、図１に示す実施の形態１に示す半導体装
置を完成する。
【００３１】次に、製造方法を説明する。図３に示す対
向する２辺の各辺を各２本ずつ一対の吊りリード１１ｄ
で保持し、ダイパッド１１と吊りリード１１ｄを設けた
辺と直交した対向する２辺の外周側に絶縁隙間を設けて
整列配置したインナーリード１７と外部リード１９とを
連続形成したリードフレームを準備する。
【００３２】このリードフレームは、ＴＳＯＰ型の半導
体装置に用いられるダイパッド沈め（図２にＬ６で示
す。）を施したリードフレームと同一の構成でもよい。
その他、リードフレームが備えるマトリックス構成やフ
レーム枠部に設ける搬送用の貫通穴や方向決め穴や封止
樹脂流出防止用タイバーなどの説明は省略する。まず、
半導体チップ１３の裏面１３ｂをこのリードフレームの
ダイパッド１１ａ面に接合材１２で固定する。次に、半
導体チップ１３のパッド１０を半導体チップ１５を重ね
て積層したときに塞がないように図３に示す寸法Ｌ３だ
け階段状にずらせて接合材１４で貼り合わせてダイボン
ド工程を完了する。この時点で、積層半導体チップが完
成する。
【００３３】次に、金線や銅線や従来からワイヤボンド
に用いられた金属線１６（金属細線）で図４に示す、イ
ンナーリード１７先端と対応するパッド間をワイヤボン
ド法で電気的に接続する。順方向ワイヤボンドおよび逆
方向ワイヤボンドに関しての熱エネルギーと圧接力と超
音波振動との機械エネルギーを与えて溶融固着する方法
についての説明を省略する。
【００３４】ワイヤボンド工程において、インナーリー
ド１７ｂ面を支持する第１の支持面とその領域内に段差
のついたダイパッド１１を支持するために設けられる第
２の掘り込凹平面を備えた段差つき支持治具と、インナ
ーリード１７ａ面とダイパッド吊りリード１１ｄを押さ
えて、インナーリード１７ａ先端部にボールボンデイン
グまたはステッチボンデイングをおこなう領域を囲繞す
る貫通穴を備えたリード押さえ治具とは従来量産に用い
られている治具を用いる。
【００３５】支持治具の支持面に、ダイボンド工程を完
了したインナーリード１７の第２の面１７ｂを第１の支
持面に置き、第２の掘り込凹平面にダイパッド１１の裏
面１１ｂを置いた後、インナーリード１７の第１の面１
７ａ側にリード押さえ治具の押さえ面を重ねて置き支持
治具とリード押さえ治具とでインナーリード１４とダイ
パッド吊りリード１１ｄとを挟んで締め付け固定する。
【００３６】そのあと、リード押さえ治具の貫通穴の開
口領域内においてインナーリード１７ａ部に図１に示す
ように、金属線１６の一端をボールボンド１６ｃして、
立ち上がり直線部１６ｅは積層半導体チップの側面と平
行に引き上げて、対応するパッド２０にステッチボンド
１６ｄをおこなう逆方向ワイヤボンド法で電気的に接続
する。
【００３７】次に、第１の半導体チップ１３ａのパッド
１０にボールボンド１６ｃをおこない、直線部１６ｅは
第２の半導体チップ１５の側面と平行に引き上げた後
（ループ高さＡＡ）対応するインナーリード１７の先端
部の表面１７ａにステッチボンド１６ｄをおこなう順方
向ワイヤボンドで電気的に接続してワイヤボンド工程を
完了する。
【００３８】次に、インナーリード１７ｂ面とダイパッ
ドの裏面１１ｂを下金型に接触させて、上金型をインナ
ーリード１７ａ面の上に置いて締め付け、高温で溶融し
た熱硬化性樹脂等の封止材料１８を高圧で上下金型に設
けたキャビテイに注入して積層半導体チップと金線１６
とダイパッド１１の主要５面とを封止して封止工程を完
了する。実施の形態１に用いられる封止材料１８は、半
導体装置用に開発された樹脂であれば特に特定しない。
また、封止工程（モールド工程）に用いられる上金型と
下金型に関しても従来の半導体装置の製造工程で用いら
れるものと何ら変わることがないので、説明を省略す
る。
【００３９】単列もしくは多列マトリックス状に複数の
ダイパッドを形成したリードフレームを用いると複数の
半導体装置は外部リードの先端部分とダイパッド吊りリ
ード部とでリードフレーム枠部に（図示せず。）連続し
て形成されるので、次の段階で、個々の半導体装置に個
片化する。個片化工程では、外部リードの先端部をレー
ザー加工や機械加工などの切断手段でリードフレームか
ら切り離す。
【００４０】切断手段で切り離した外部リード先端部を
ガルウイング状に成型するリード成型工程を完了した段
階では、ダイパッド吊りリード部がリードフレーム枠部
に連続して形成されているので、例えば、マーキングそ
の他必要なアセンブル工程を経た後に最後に封止樹脂側
面の境界部分でダイパッド吊りリード１１ｄを図２にお
いて吊りリード切断面１１ｅ部を切断手段でリードフレ
ームから切り離すと完全に個片化されて図１から図３に
示す実施の形態１である積層半導体装置を得る。
【００４１】実施例１．厚みが０．５５ｍｍの半導体装
置を図５で説明する。インナーリード１７とダイパッド
１１とダイパッド吊りリードとタイバーとフレーム枠と
セクションバーとその他ＴＳＯＰパッケージに用いられ
るリードフレームと同様に構成した厚みが０．１２５ｍ
ｍのリードフレームを準備する。
【００４２】ダイパッド１１ｃ平面板厚が０．０５０±
０．０２ｍｍとなるように０．１２５ｍｍを０．０７５
ｍｍ削除して、ダイパッド１１の平面部分１１ｃが吊り
リード１１ｄとインナーリード１７より薄く構成してい
る。また、ダイパッド１１ｂ面は、図２に示すようにダ
イパッド吊りリード１１ｃ部分で折り曲げ加工されてい
てインナーリード１７ｂ面とＬ７＝０．１ｍｍだけ段差
をつけている。（ダイパッド沈めという。）
【００４３】半導体チップは能動面の外周近傍の一辺に
沿ってパッド１０を配置した厚みが１４５±１０μｍの
同一寸法で同一機能のメモリ半導体チップ１３と１５の
２個を準備する。ダイパッド面１１ｃに厚みが２５μｍ
厚みのテープ状の接合材１２で固定して、下側のメモリ
半導体チップ１３の能動面１３ａと上側のメモリ半導体
チップ１５（実施例１の場合メモリ半導体チップ１３と
同一である。）との裏面１５ｂとを厚みが２５μｍ厚み
の接合材１４で固定する。
【００４４】このとき、下段のメモリ半導体チップ１３
を基準にして上段のメモリ半導体チップ１５を１８０度
回転させて、かつ、上側の半導体チップ１５が下側のメ
モリ半導体チップ１３のパッド１０と重なって塞がない
ようにＬ３＝１．０ｍｍ長辺方向にずらして階段状に固
定すると図３に示すパッド１０と２０とが対向する左右
外周辺の２辺に配置された積層半導体チップとなる。
【００４５】上段のメモリ半導体チップ１５のパッド２
０は対応するインナーリード１７ａよりもＬ８＝０．１
７０ｍｍ高いのでループ高さＡ＝０．２２ｍｍで逆方向
ワイヤボンドする。そうすると、金線の最頂上部（ルー
プ高さＡ）が半導体チップ１５の能動面から上方に突出
する寸法Ｄ＝０．０５ｍｍにできる。
【００４６】一方、下段のパッド１０は上段側のパッド
２０よりもチップ１５自身の厚みと接合材１４との厚み
との和、即ち、０．１７２５±０．０１２ｍｍだけ低い
段差の位置にあるので順方向ワイヤボンドしてループ高
さＡＡ＝０．１８０±０．０３ｍｍとする。
【００４７】上記の構成で、積層半導体チップの上段主
面からダイパッド裏面までの寸法は０．３９５±０．０
４４ｍｍとなる。上金型と下金型は半導体装置の厚みが
０．５５０±０．０２５ｍｍとするように封止樹脂注入
空間（キャビテイ）を０．５５０ｍｍとして、下金型の
底面にダイパッド底面１１ｂを当接して封止樹脂１８を
注入して封止する。
【００４８】その後、個片化工程と外部リードの成型工
程を完了すると、図５に示す封止樹脂表面から露出した
ダイパッドの裏面までの厚み寸法が０．５５０±０．０
２５ｍｍで、外部リード１９表面からダイパッド露出面
までの封止樹脂の寸法Ｌ７＝０．１ｍｍと封止樹脂表面
から外部リード１９（図５には外部リード１９の上側
面。）までの封止樹脂の寸法Ｌ６＝０．３２５ｍｍと半
導体装置の封止樹脂側面中心から０．１１２５ｍｍずれ
た位置から外部リードが突出し、Ｌ１が０．３２５ｍｍ
より大きい超薄型でＴＳＯＰ型の積層半導体チップを内
臓した半導体装置が得られる。
【００４９】実施例１では、積層半導体チップの上段主
面を覆う封止樹脂の厚み寸法は０．１５ｍｍ（０．１５
０＝０．５５０-０．３９５）となる。上段能動面から
ダイパッド裏面までの寸法は０．３９５ｍｍで、量産さ
れる製造誤差±０．０４４ｍｍを考慮しても上段能動面
は最小でも０．１１１ｍｍ（０．１１１＝０．１５０-
０．０４４）封止樹脂で覆われる。また、逆方向ワイヤ
ボンドによるステッチボンド位置（パッド１５ａ面）か
ら金線の最頂上部は、０．１ｍｍ封止樹脂で覆われ製造
誤差±０．０４４ｍｍを考慮しても最小０．０５６ｍｍ
封止樹脂で覆われて十分な品質の確保ができる。
【００５０】また、順方向ワイヤボンドのループ高さ寸
法ＡＡ＝０．１８０ｍｍであり、金線の最頂上部は０．
１４５ｍｍ封止樹脂で覆われ、製造誤差±０．０４４ｍ
ｍを考慮しても０．１０１ｍｍ封止樹脂で覆われて十分
な品質の確保ができる。
【００５１】以上の説明では、ダイパッド１１をパッケ
ージ外表面に露出させたので、ダイパッド面１１ｃから
封止樹脂の最上面までの寸法Ｌ２を広く確保でき、半導
体チップ１３と１５の厚みを取り扱いの困難な０．１０
０ｍｍ以下に薄くしないで、０．１４７５±０．０１ｍ
ｍの半導体チップ２個で０．５５ｍｍの半導体装置が得
られる。チップ厚が０．１４７±０．０１０ｍｍの半導
体チップであれば、従来の装置で製造プロセス条件の変
更をしないでも量産が可能で、新規な設備投資が不要で
ある。
【００５２】また、ダイパッド沈めして、インナーリー
ド配置面と段差をＬ６＝０．１００ｍｍ設けたので、ダ
イパッド露出樹脂封止すれば、折り曲げられた吊りリー
ドとインナーリードは封止樹脂で覆われ、吊りリードと
外部リードが封止樹脂側面の中央より０．１１２５ｍｍ
ずれた位置に配置され（図５では下方向に０．１１２５
ｍｍオフセットしている。）且つ、外部リード１９をダ
イパッド露出面１１ｂの反対方向に折り曲げて先端をガ
ルウイング状に成型すると、外部リードの実装高さＬ１
を封止樹脂側面の中央から突出した時より０．１１２５
ｍｍ長くできる。
【００５３】外部リードの実装高さＬ１は外部リードの
熱変形に対する剛性にＬ１の３乗で影響するので、オフ
セット有り無しで剛性は３．６倍変化する。この実施例
１の半導体装置を実装基板に半田で固定した後に熱スト
レスを受けても、半田接合部に生じる熱歪を外部リード
のＬ１部分の変形で吸収して実装信頼性を向上できる。
【００５４】さらに、同一メモリ半導体チップを重ねた
積層半導体チップでメモリの容量を２倍にすることが可
能である。
【００５５】さらにまた、逆方向ワイヤボンド法で積層
半導体チップ最上面から上に突出する金線の最頂上部ま
での高さＤを低くかつ誤差の幅を小さく抑えることが出
来るので、金線が封止樹脂の表面に露出する不良を少な
くし、積層半導体チップ能動面から封止表面までの樹脂
厚み寸法を小さくできる。その結果、半導体チップの厚
みをさらに薄くすることができる。
【００５６】実施例２．従来のＴＳＯＰの封止樹脂の厚
み１ｍｍを、０．６２５ｍｍ厚みの半導体装置に適用し
た実施例２を図１と図２で説明する。
【００５７】実施例２の積層半導体装置では、ダイパッ
ドとダイパッド吊りリードとを連続形成し、図２に示す
ように０．１ｍｍのダイパッド沈めを設けた０．１２５
ｍｍ板厚のインナーリードと外部リードと連続形成した
リードフレームを用いる。図１に示すダイパッド１１ａ
に厚み０．１４７ｍｍのメモリ半導体チップ２個を０．
０２５ｍｍの接合材で積層して階段状に固定した積層半
導体チップのパッドと対応するインナーリードとにワイ
ヤボンドしたあと、キャビテイ寸法を０．６２５ｍｍに
構成した封止用の上金型と下金型とで樹脂封止すると、
図１に示すＬ４＝０．３４５ｍｍで、積層半導体チップ
の主面を覆う樹脂封止寸法が０．１５５ｍｍで、Ｌ２＝
０．５００ｍｍで全体の厚みがＬ２とダイパッド厚さ
０．１２５ｍｍの和０．６２５ｍｍの半導体装置を得
る。
【００５８】ダイパッド沈めしたリードフレームを用い
る事。２個の同一メモリ半導体チップは主面と裏面とを
階段状にずらして固定して積層半導体チップを構成する
事。積層半導体チップの裏面はダイパッドの１面に固定
する事。積層半導体チップの上段側のパッドに逆方向ワ
イヤボンド法で、下段側のパッドには順方向ワイヤボン
ドする事。ダイパッドの裏面は封止樹脂の外表面に露出
して封止する事。により外部リードがダイパッド沈め分
封止樹脂に埋め込まれた実施の形態１に係わる積層半導
体装置を実施例１と実施例２で説明したが以下の適用も
できる。
【００５９】実施の形態１は、下段側に対して上段側の
メモリ半導体チップを１８０度回転させたうえにさらに
一辺方向に階段状にずらして固定した積層半導体チップ
で説明したが、半導体チップの主面の直交する外周辺二
辺にパッドが配置された半導体チップを用いて下段側の
半導体チップに対して上段側の半導体チップを１８０度
面内回転させたうえにさらに直交する二辺方向にパッド
と重ならないように階段状にずらして固定した積層半導
体チップで、封止樹脂の外側面４面に外部リードを突出
したＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）型半導体装置１．４ｍｍの略半分の厚みの超
薄型半導体装置に適用できる。
【００６０】実施例１では、０．１ｍｍのダイパッド沈
めを備えた０．１２５ｍｍ板厚のリードフレームを用い
て、積層半導体チップの固定面を０．０７５ｍｍ掘り込
んでダイパッドの板厚を０．０５ｍｍに薄くして、封止
樹脂の厚さを０．５５ｍｍとする超薄型の半導体装置を
説明したが、０．１ｍｍのリードフレームで掘り込み量
を０．０４５ｍｍにすると実施例１と全く同様に０．５
５ｍｍの超薄型の半導体装置が得られる。
【００６１】実施例２では、封止樹脂の厚さを０．５５
ｍｍに薄くする要求よりもＴＳＯＰの１ｍｍ以下であれ
ば価格を優先する場合に、価格が高価になるダイパッド
面加工を省略してダイパッド裏面とインナーリード裏面
とに０．１ｍｍ段差を備えた０．１２５ｍｍ板厚のリー
ドフレームを用いて０．６２５ｍｍの超薄型の積層半導
体装置を示したが、０．１ｍｍのリードフレームを用い
ると金型を変更することなく０．６ｍｍの超薄型の積層
半導体装置が得られる。
【００６２】実施の形態２．２個の同一メモリ半導体チ
ップで積層半導体チップを構成する場合に、下段側のメ
モリ半導体チップに対して上段側のメモリ半導体チップ
を単に平行に階段状にずらして固定した積層半導体チッ
プで超薄型半導体装置を構成する方法を実施の形態２で
説明する。
【００６３】図６は、実施の形態２である半導体装置の
断面図。図７は、図６の封止樹脂を省略して示した平面
図。図８は実施の形態２である半導体装置の他の実施例
を示す断面図である。尚、実施の形態１で説明した同一
製造プロセスについては重複する部分の説明を省略す
る。
【００６４】リードフレームは図６に示すように、実施
の形態１に用いるリードフレームのインナーリード１７
の先端部分にエッチングもしくはプレス加工追加してイ
ンナーリード先端面１７ｃに段差を形成する。ダイパッ
ド面１１ａは半導体チップを固定する領域の面１１ｃが
エッチング加工で薄く形成されている。実施の形態２に
用いるリードフレームの構成で実施の形態１に用いるリ
ードフレームと同一の構成については説明を省略する。
【００６５】図６に示す、第１の半導体チップ１３の裏
面１３ｂはダイパッド１１の第１面１１ｃに接合材１２
を介して固定する。第２の半導体チップ１５（第１の半
導体チップと同一寸法同一機能。）の裏面１５ｂは第１
の半導体チップ１３の主面１３ａに接着材１４を介して
固定して積層半導体チップを構成する。このとき、半導
体チップ１３と１５とは図７に示すように同一の辺側に
パッドがくるように（図６では左側の１辺に構成。）重
ねた状態から、下段の第１の半導体チップ１３に設けた
パッド１０を重ねた上段側の第２の半導体チップ１５が
覆わないように、上段の半導体チップをＬ３だけ半導体
チップを平行にずらせて階段状に固定する。
【００６６】次に、半導体チップ１３と１５とに設けら
れたパッド１０と２０とはそれぞれ対応するインナーリ
ード１７の先端面１７ｃとインナーリードの第１面１７
ａに金属線１６で逆方向ワイヤボンドする。図７には左
側に図示するインナーリード１７にのみボールボンドさ
れて図７の右側に図示するインナーリードは接続しない
ダミーリードである。
【００６７】ワイヤボンドは２回おこなう。最初のワイ
ヤボンドは、図６に示すリードフレーム１７の段差の低
い先端部分１７ｃにボールボンドしてループ高さＡＡで
対応する段差の低いパッド１０にステッチボンドする。
必要な積層半導体チップの段差の低い半導体チップ１３
のパッド１０すべてに逆方向ワイヤボンドを行い最初の
ワイヤボンドを完了する。
【００６８】次に、第２のワイヤボンドで、図６に示す
リードフレーム１７の第１面１７ａにボールボンドをお
こなう。このとき最初のワイヤボンドでボールボンド１
６ｃされた位置よりも封止樹脂外側面寄りに位置をずら
してボールボンド１６ｃを行う。その点からループ高さ
Ａでほぼ直角に折り曲げて上段のパッド２０の位置まで
平行に引き伸ばしてステッチボンドする。この逆方向ワ
イヤボンドを必要な上段側のパッド２０全てにおこない
第２のワイヤボンドが完了する。
【００６９】ワイヤボンドを完了すると、封止樹脂１８
でインナーリード１７と半導体チップ１３と１５と金属
線１６接合材１２と１４とダイパッド１１の裏面１１ｂ
を除く主要５面とを全て覆い外部リードを封止樹脂１７
の封止境界側面より突出させると共にダイパッド１１の
１面１１ｂを封止樹脂外表面に露出して封止する。外部
リード１９は先端部を切断した後成形すると図７に示す
実施の形態２に示す超薄型の半導体装置が得られる。
【００７０】実施の形態２では、同一インナーリードに
位置をずらせてボールボンドされる金線１６の一端は、
下段側のパッド１０と上段側のパッド２０とにステッチ
ボンドされ、金線の引き伸ばし配線部分は図７では平面
的に交差する。しかし、この交差部分を側面から見る
と、図６に示す空隙が確保される。この交差部分で接触
しても、実施の形態２の積層半導体チップであれば、金
線同士は電気的に同相、同極であり短絡の問題はない。
【００７１】実施例１．実施の形態２に係わる積層半導
体装置を厚みが０．５５ｍｍの超薄型半導体装置に適用
した一例を実施例１で図６および図７で説明する。イン
ナーリード１７とダイパッド１１とダイパッド吊りリー
ドとタイバーとフレーム枠とセクションバーとその他Ｔ
ＳＯＰパッケージに用いられるリードフレームと同様に
構成した厚みが０．１２５ｍｍのリードフレームを準備
する。
【００７２】図６に示すダイパッド１１の第１面１１ａ
には図７に示す半導体チップ１３を接合する領域を０．
０７５±０．０２５ｍｍエッチングして掘り込み加工し
て接合面１１ｃを形成し、ダイパッド１１は対向する２
辺の各辺（長辺）を各２本ずつ一対の吊りリード１１ｄ
でリードフレームの枠部（図示せず。）に保持してい
る。
【００７３】ダイパッド１１と吊りリード１１ｄを設け
た辺と直交した対向する２辺（短辺）の外周側には絶縁
隙間を設けて整列して配置したインナーリード１７と外
部リード１９とインナーリードとを連続形成してリード
フレームの枠部（図示せず。）に保持している。
【００７４】ダイパッド１１の第１の面１１ａとインナ
ーリード１７の第１の面１７ａとは図６に示すＬ７＝
０．１ｍｍの段差を設ける。この段差はダイパッド吊り
リード１１ｄ部で折り曲げて０．１ｍｍのダイパッド沈
めで形成する。
【００７５】上記のリードフレームのインナーリード先
端部分には０．０７５ｍｍ削除して１７ｃ面を形成して
いる。
【００７６】半導体チップ１３と１５は各々の能動面の
外周近傍一辺にパッド１０と２０を配置した厚みが０．
１４７５ｍｍのメモリ半導体チップを板厚が０．０５ｍ
ｍで構成したダイパッド１１Ｃ面に、厚みが０．０２５
ｍｍの接合材１２で固定する。下段側のメモリ半導体チ
ップ１３の能動面１３ａと積層される上段側のメモリ半
導体チップ１５との裏面１５ｂとを厚みが０．０２５ｍ
ｍの接合材１４で固定すると、上段と下段のメモリ半導
体チップ１３と１５とのパッド１０と２０とが積層半導
体チップの外周１辺に平行にＬ３ずれて階段状に形成さ
れる。
【００７７】積層半導体チップの上段側のパッド２０は
対応するインナーリード１７ａよりＬ４＝０．１７ｍｍ
高いので、２回目のボールボンドはインナーリード１７
ａ側にループ高さＡ＝０．２２ｍｍで逆方向ワイヤボン
ドする。
【００７８】一方、最初のワイヤボンドも、下段側のパ
ッド１０がインナーリード１７ｃの位置よりも０．０７
２５ｍｍ高く、金属線のループ高さ寸法Ａ＝０．１８ｍ
ｍが、メモリ半導体チップ１５の厚み０．１４７５ｍｍ
と接合材の厚み０．０２５ｍｍとの和０．１７２５ｍｍ
よりも高いので逆方向ワイヤボンドする。このため、ワ
イヤボンドで接続された金属線１６の引き回し部分が平
面で交差する点における側面の隙間寸法は０．０８５ｍ
ｍ確保される。
【００７９】図６で、積層半導体チップの上側主面から
ダイパッド裏面までの寸法は０．３９５ｍｍなので、上
金型と下金型は半導体装置の厚みが０．５５０ｍｍとす
るように封止樹脂注入空間（キャビテイ）を０．５５０
ｍｍとする。下金型の底面にダイパッド底面１１ｂを当
接して封止樹脂１８を注入して封止工程を完了する。そ
の後、個片化工程と外部リードの成型工程を完了する
と、封止樹脂上表面から露出したダイパッドの裏面まで
の厚み寸法を０．５５０ｍｍの超薄型でＴＳＯＰ型の２
層積層半導体チップを内臓した半導体装置が得られる。
【００８０】実施例１で、積層半導体チップの上側能動
面を覆う封止樹脂の厚み寸法は０．１５５ｍｍで、半導
体チップ能動面からダイパッド裏面までの寸法が０．３
９５ｍｍで、量産される製造誤差、±０．０４４ｍｍを
考慮しても積層半導体チップ能動面は最小でも０．１１
１ｍｍ封止樹脂で覆われる。また、パッド面１５ａから
金線の最頂上部までの寸法は０．０４ｍｍで、金線の最
頂上部も最小０．０７１ｍｍ封止樹脂で覆われ、十分な
品質の確保ができる。
【００８１】また、段差の低い半導体チップ１３に逆方
向ワイヤボンドした金線はすべて積層半導体チップの厚
み寸法の範囲内に構成されるので、ボールボンド位置も
ステッチボンド位置も金線の最頂上部も封止樹脂に十分
覆われる。
【００８２】実施例２．実施の形態２に係わる積層半導
体装置を板厚が０．１２５ｍｍのより安価なリードフレ
ームを用いて、従来のＴＳＯＰの封止樹脂の厚み１．０
ｍｍに対して０．６２５ｍｍ厚みの半導体装置を実施例
２で説明する。
【００８３】実施の形態２と重複する説明を省略する。
段差を付けた積層半導体チップのパッドと対応するイン
ナーリードの先端２箇所に位置をずらせてＡ＝０．２２
ｍｍとＡＡ＝０．１５ｍｍで逆方向ワイヤボンドする実
施例２の半導体装置は、ダイパッド１１ａ面に０．０７
５ｍｍ掘り込み加工を省略した分主面１５ａ面が厚み方
向にずれる。これに関連して封止金型のキャビテイの寸
法を０．０７５ｍｍ大きく０．６２５ｍｍにする。
【００８４】実施例２を図８で説明する。板厚が０．１
２５ｍｍのダイパッドに厚みが０．１４７ｍｍのメモリ
半導体チップ２個を０．０２５ｍｍの接合材で階段状に
積層すると、Ｌ４＝０．３４５ｍｍで、積層半導体チッ
プの主面から樹脂封止最外面までの寸法が０．１５５ｍ
ｍで、Ｌ２＝０．５ｍｍで全体の厚みを０．６２５ｍｍ
（＝０．５００+０．１２５）の半導体装置となる。
【００８５】金属線引き回し部での交差点の図８に示す
金属線間の隙間は０．０４ｍｍ（＝０．２２-０．１５-
０．０３）で十分な隙間が確保される。
【００８６】実施の形態３．実施の形態３で、寸法が異
なる大小２個の半導体チップを上段側に小寸法の半導体
チップを下段側の半導体チップのパッドを覆い隠さない
ように接合材で固定した段差のある積層半導体チップの
裏面をダイパッドに固定した半導体装置を説明する。
【００８７】実施の形態３では封止樹脂の４方向側面に
外部リードを突出した厚みを１．４ｍｍで規格化されて
いるＴＱＦＰ型半導体装置の封止樹脂の厚みが略半分の
半導体装置を得る方法を説明する。
【００８８】図９は、実施の形態３である半導体装置の
断面図。図１０は実施の形態３である半導体装置の他の
実施例を示す断面図である。尚、同一製造プロセスにつ
いて重複する部分の説明は省略する。
【００８９】リードフレームは図９に示すように、リー
ドフレームのインナーリード１７の先端部分をエッチン
グもしくはプレス加工をしてインナーリード先端面１７
ｃに段差を形成する。ダイパッド面１１ａは半導体チッ
プを固定する領域の面１１ｃを薄く形成したものであれ
ば、従来のＴＱＦＰ半導体装置に用いるリードフレーム
であっても良い。なお、従来のＴＱＦＰ用リードフレー
ムが備えるタイバーやフレーム枠やセクションバーや応
力吸収スリットや搬送穴等の説明は省略する。
【００９０】図９に示す、第１の半導体チップ１３の裏
面１３ｂをダイパッド１１の第１面１１ｃに接合材１２
で固定する。第２の半導体チップ１５の裏面１５ｂは第
１の半導体チップ１３の主面１３ａに接着材１４で固定
して積層半導体チップを構成する。このとき、半導体チ
ップ１３と１５とは図８に示すように、下段側の第１の
半導体チップ１３に設けたパッド１０を重ねた上段側の
第２の半導体チップ１５が覆わない寸法の小さな半導体
チップを上段側の半導体チップ１５として図８に示すよ
うに積層して階段状に固定する。
【００９１】次に、第１および第２の半導体チップ１３
と１５とに設けられたパッド１０と２０とはそれぞれ対
応するインナーリード１７の先端面１７ｃとインナーリ
ードの第１面１７ａに金属線１６で逆方向ワイヤボンド
して電気的に接続する。
【００９２】ワイヤボンドは２回に分けておこなわれ
る。最初におこなうワイヤボンドは、リードフレーム１
７の段差の低い先端部分１７ｃと積層半導体チップの段
差の低い半導体チップ１３のパッド１０とをループ高さ
ＡＡで逆方向ワイヤボンドする。積層半導体チップの段
差の低い半導体チップ１３のパッド１０のすべてに逆方
向ワイヤボンドを行い最初のワイヤボンドを完了する。
【００９３】次に、第２回目のワイヤボンドをリードフ
レーム１７の第１面１７ａにボールボンドをおこなう。
このとき先端部分１７ｃには最初のワイヤボンドでボー
ルボンド１６ｃがなされている位置よりも封止樹脂の外
表面寄りに位置をずらして行う。その点からループ高さ
Ａの位置でほぼ直角に折り曲げて上段側のパッド位置ま
で平行に引き伸ばしてステッチボンドする。この逆方向
ワイヤボンドを全て完了するとワイヤボンド工程が完了
する。
【００９４】ワイヤボンドされた後に、封止金型に設け
たキャビテイに封止材料１８を注入して、インナーリー
ド１７と半導体チップ１３と１５と金属線１６ａと１６
ｂと接合材１２と１４とダイパッド１１の主要５面とを
全て覆い外部リード１９を封止樹脂１７の封止境界側面
より突出させると共にダイパッド１１の裏面１１ｂを封
止樹脂外表面に露出して封止する。外部リード１９はリ
ードフレーム枠と連続する先端部を切断した後成形して
図８に示す半導体装置を得る。
【００９５】実施の形態３による半導体装置では、半導
体チップに設けたパッドの数とインナーリードの数が異
なる場合、一本のインナーリード先端部の位置をずらせ
た２箇所にボールボンドする場合と１箇所にボールボン
ドする場合とが混在する。各金線１６の各ステッチボン
ドは、下段側のパッド１０と上段側のパッド２０との対
応する位置に接続する。金属線の交差部分は寸法と機能
が異なる半導体チップを重ねて階段状の積層半導体チッ
プとしたので、同極、同相の金線同士が交差するとは限
らないために金線同士は３次元的には必ず側面図８に示
す空隙を設ける。
【００９６】実施の形態３に係わる半導体装置は、実施
の形態１と実施の形態２と同様に、積層半導体チップの
厚みＬ４とダイパッド厚みと積層半導体チップの最上面
から封止樹脂の外表面までの寸法の和が積層半導体装置
の厚みとなる。
【００９７】実施例１．実施の形態３に係わる積層半導
体装置を、実施例１で、半導体装置の厚み０．５５ｍｍ
に適用した一例を、一辺が１０ｍｍの正方形周辺パッド
配置半導体チップと一辺が８ｍｍの正方形周辺パッド配
置半導体チップを各半導体チップの中心点を一致させて
積層した積層半導体チップを用いて説明する。
【００９８】板厚が０．１２５ｍｍのリードフレームを
準備し、図９に示すダイパッド１１の第１面１１ａの半
導体チップ１３を接合する領域を０．０７５ｍｍエッチ
ングで削除して、板厚を０．０５ｍｍに薄くしている。
ダイパッド１１は４角部を４本の吊りリードでリードフ
レームの枠部に保持している。（図示せず。）
【００９９】ダイパッド１１の外周側には絶縁隙間を設
けてダイパッド１１を囲繞してインナーリード１７先端
部を整列配置し外部リード１９とインナーリード１７と
は連続形成してリードフレームの枠部に保持している。
【０１００】ダイパッド１１の第１の面１１ａとインナ
ーリード１７の第１の面１７ａとはダイパッド吊りリー
ド部で折り曲げてダイパッド沈めでＬ７＝０．１ｍｍの
段差を設けている。
【０１０１】リードフレームのインナーリード先端部分
にはエッチング加工でインナーリード１７ｃ面をインナ
ーリードの第１面１７ａよりも０．０７５ｍｍ削除して
低い段差を形成している。
【０１０２】各々主面の外周辺に沿ってパッド１０，２
０を配置した厚みが０．１４７５ｍｍの半導体チップ１
３，１５をダイパッド１１Ｃ面に厚みが０．０２５ｍｍ
の接合材１２で固定する。積層半導体チップは下段側の
主面１３ａと上段側の裏面１５ｂとを厚みが０．０２５
ｍｍの接合材１４で中心点を一致させて固定すると、上
段側の半導体チップ１５と下段側の半導体チップ１３と
の一辺の寸法差は２ｍｍなのでＬ３＝1ｍｍだけずれた
階段状に固定される。
【０１０３】この積層半導体チップの上段側のパッド２
０と対応するＬ８＝０．１７ｍｍ低い位置のインナーリ
ード１７ａとは２回目の逆方向ワイヤボンドをループ高
さＡ＝０．２２ｍｍでおこなう。
【０１０４】一方、最初のワイヤボンドは、下段側のパ
ッド１０がインナーリード１７ｃの位置よりも０．０４
７５ｍｍ高いので、ループ高さ寸法ＡＡ＝０．１５ｍｍ
で逆方向ワイヤボンドする。半導体チップ１５の厚み
０．１４７５ｍｍと接合材の厚み０．０２５ｍｍとの和
が０．１７２５ｍｍであるから１回目と２回目との金属
線間の隙間は０．１１５ｍｍ確保される。
【０１０５】実施例１では、積層半導体チップの上側能
動面（主面）からダイパッド裏面までの寸法はＬ４＝
０．３４５±０．０２４ｍｍとダイパッドの厚み０．０
５±０．０２ｍｍとの和で０．３９５±０．０４４ｍｍ
となるので、上金型と下金型で封止樹脂注入空間（キャ
ビテイ）を０．５５０ｍｍ設けて、下金型の底面にダイ
パッド底面１１ｂを当接して封止樹脂で封止すると、封
止樹脂上表面から露出したダイパッドの裏面までの厚み
寸法を０．５５０ｍｍのＴＱＦＰ型の２層に半導体チッ
プを積層した半導体装置が得られる。
【０１０６】以上、実施例１で説明した半導体装置で
は、積層半導体チップの上側主面を覆う封止樹脂の厚み
寸法は０．１５５ｍｍ（０．１５５＝０．５５０-０．
３９５）となる。積層半導体チップ能動面からダイパッ
ド裏面までの寸法は０．３９５で量産される製造誤差、
±０．０４４ｍｍを考慮しても積層半導体チップ能動面
は最小でも０．１１１ｍｍ封止樹脂で覆われる。また、
上段側の主面１５ａから金線の最頂上部までの寸法は、
０．０５ｍｍで、金線の最頂上部も最小０．０６１ｍｍ
封止樹脂で覆われ、十分な品質の確保ができる。
【０１０７】また、積層半導体チップの段差の低い半導
体チップ１３のパッド１０に逆方向ワイヤボンドした金
線はボールボンド位置もステッチボンド位置も金線の最
頂上部もすべて積層半導体チップの厚み寸法Ｌ４の範囲
内でおこなわれるので封止樹脂で十分覆われる。
【０１０８】実施例２．ダイパッドとインナーリード先
端部とを板厚が０．１２５ｍｍで構成したより安価なリ
ードフレームで従来のＴＱＦＰの封止樹脂の厚み１．４
ｍｍに対して略１/２厚みの薄い積層半導体装置を実施
例２で説明する。実施例１で説明した積層半導体チップ
と同一構成同一製造プロセスの説明は省略する。
【０１０９】実施例２では、ダイパッド１１ａ面に半導
体チップ１３の裏面１３ｂを接合材１２で固定する。こ
のため、０．０７５ｍｍ掘り込み加工がなく、また、イ
ンナーリードの先端部分を０．０７５ｍｍ削除していな
い。そのため１回目の逆方向ワイヤボンドのボールボン
ドをＡＡ＝０．１５ｍｍのループ高さでインナーリード
１７ａ面におこない、２回目の逆方向ワイヤボンドのル
ープ高さをＡ＝０．２２ｍｍでおこなうと、交差部分を
側面から見た隙間寸法は０．０４ｍｍとなる。
【０１１０】この隙間寸法を実施例１と同様に０．１１
５ｍｍ確保するためには２回目のワイヤボンドのループ
高さをＡ＝０．２９５ｍｍとする。そのため、封止する
金型のキャビテイ寸法を０．１５ｍｍ大きく形成して封
止して封止樹脂の厚みが０．７ｍｍの積層半導体装置を
得る。
【０１１１】実施例２の積層半導体装置は０．１２５ｍ
ｍの板厚のダイパッドとインナーリードで、キャビテイ
寸法を０．７ｍｍで構成した封止用の上金型と下金型と
で樹脂封止して、ダイパッドに半導体チップの厚み０．
１４７ｍｍと０．０２５ｍｍの接合材各２個ずつとで階
段状に積層固定してＬ４＝０．３４５ｍｍ、積層半導体
チップの主面１５ａから樹脂封止最外面までの寸法０．
２３ｍｍ、Ｌ２＝０．５７５ｍｍで積層半導体装置の全
体厚み０．７ｍｍ（＝０．５７５+０．１２５）として
いる。
【０１１２】積層半導体チップの裏面をダイパッド沈め
したダイパッドに固定して積層半導体チップの上段パッ
ドには逆方向ワイヤボンド法でワイヤボンドする事。ダ
イパッドの裏面を下金型に接触させて樹脂封止すると、
ダイパッドが封止樹脂の外表面に露出した外部リードが
ダイパッド沈め分封止樹脂に埋め込まれた従来よりも薄
い半導体装置が得られる。
【０１１３】実施例２は、封止樹脂の厚さが１．４ｍｍ
のＴＱＦＰを０．１２５ｍｍ板厚のリードフレームに２
個積層した積層半導体チップで説明したが、封止樹脂の
厚さの制限がなく機能の追加もしくは容量の増加の要求
が優先する場合積層半導体チップは３段または多段に重
ねて積層半導体チップを構成しても従来の技術で達成で
きない封止厚み寸法の薄い半導体装置を得ることができ
る。
【０１１４】この発明を最も安価に入手可能な１枚のリ
ードフレームで説明したが、積層半導体チップを支持す
るダイパッド部を高価ではあっても単独にダイパッドフ
レームでインナーリードフレームと分離して構成して
も、また、リードフレームの板厚よりも薄く構成できる
積層基板で代替しても、テープ基板で代替しても同様の
効果を奏する。
【０１１５】積層半導体チップを構成するときに配線が
必要なパッドを塞がず階段状に段差の異なる主面にパッ
ドを露出できればよく、メモリ半導体チップに限らずど
のような機能の半導体チップでも寸法が同一でも異なっ
ていても同様の効果を奏する。
【０１１６】積層半導体チップを構成する上段側の半導
体チップのパッドは積層半導体チップの表面に露出する
ので周辺パッド配置の半導体チップに限らずセンターパ
ッド配置の半導体チップであっても主面に分散して配置
された半導体チップでも同様の効果を奏する。
【０１１７】積層半導体チップの形成において上段の半
導体チップを下段の半導体チップに対して面内１８０度
回転して直角２方向に平行移動させて下段側のパッドを
露出するように階段状にずらして固定しても同様の効果
を奏する。
【０１１８】積層半導体チップの形成において上段の半
導体チップを下段の半導体チップに対して直角２方向に
平行移動させ下段側のパッドを直角２辺に露出するよう
に階段状にずらして固定しても同様の効果を奏する。
【０１１９】積層半導体チップの形成において上段のパ
ッドの配置には関係なく寸法が下段の周辺にパッドが配
置された半導体チップの寸法より小さく上段と下段の各
半導体チップの中心点は一致させても一致させなくて
も、下段側のパッドが露出するように階段状にずらして
固定したものであれば同様の効果を奏する。
【０１２０】実施の形態１と実施の形態２と実施の形態
３とでダイパッド沈めしたダイパッド寸法が半導体チッ
プ寸法より大きなダイパッドで説明したが、半導体チッ
プよりもダイパッドの寸法が小さな小ダイパッドでも、
また、額縁状のダイパッド吊りリード補強を備えた額縁
つき小ダイパッドであっても同様の効果を奏する。
【０１２１】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。
【０１２２】この発明は、ダイパッドの一面が封止樹脂
外面に露出しダイパッド沈めされた分外部リードが封止
樹脂側面の中心からずれて突出したので半導体装置の封
止樹脂厚みを薄くできかつ実装後の熱歪に対する寿命を
長くできる効果がある。
【０１２３】また、ＴＳＯＰ型で半導体装置の厚みを薄
く、かつ、実装後の熱歪に対する寿命を長くできる効果
がある。
【０１２４】また、ＴＱＦＰ型で半導体装置の厚みを薄
く、かつ、実装後の熱歪に対する寿命を長くできる効果
がある。
【０１２５】さらにまた、半導体装置の厚みをより薄く
でき、かつ、実装後の熱歪に対する寿命を長くできる効
果がある。
【０１２６】また、半導体装置の厚みをさらにより薄く
でき、かつ、実装後の熱歪に対する寿命を長くできる効
果がある。
【０１２７】また、金属線の長さは略Ｌ字状に最短で構
成できて、かつ、半導体装置の厚みを薄くできる効果が
ある。
【図面の簡単な説明】
【図１】 実施の形態１である半導体装置の断面図。
【図２】 実施の形態１である半導体装置の図１と直
交する断面図。
【図３】 実施の形態１である半導体装置の封止樹脂
を省略して示す平面図。
【図４】 金属線の側面図。
【図５】 実施の形態１である半導体装置の他の実施
例を示す断面図。
【図６】 実施の形態２である半導体装置の断面図。
【図７】 実施の形態２である半導体装置の封止樹脂
を省略して示す平面図。
【図８】 実施の形態２である半導体装置の他の実施
例を示す断面図。
【図９】 実施の形態３である半導体装置の断面図。
【図１０】 実施の形態３である半導体装置の他の実施
例を示す断面図。
【図１１】 従来の半導体装置の断面図。
【符号の説明】
１０ 下段（第１）の半導体チップの主面（能動面）
のパッド １１ ダイパッド １１ａ ダイパッドの表面（第１面） １１ｂ ダイパッドの裏面（第２面） １１ｄ ダイパッド吊りリード １１ｅ ダイパッド吊りリードの切断面 １３ 下段（第１）の半導体チップ １３ａ 下段（第１）の半導体チップの主面（能動
面） １３ｂ 下段（第１）の半導体チップの裏面 １４ 接合材 １５ 上段（第２）の半導体チップ １５ａ 上段（第２）の半導体チップの主面（能動
面） １５ｂ 上段（第２）の半導体チップの裏面 １６ 金属線 １６ｃ 金属線のボールボンド １６ｄ 金属線のステッチボンド １７ インナーリード １７ａ インナーリードの第１面（表面） １７ｂ インナーリードの第２面（裏面） １７ｃ インナーリード表面の先端部に設けた薄い平
面 １８ 封止樹脂 １９ アウターリード（外部リード） ２０ 上段（第２）の半導体チップの主面（能動面）
のパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 パッドを配置した主面とそれに対向する
    裏面とをそれぞれ備え、前記パッドが重ならないように
    階段状にずらせて下段の半導体チップの主面と上段の半
    導体チップの裏面とを接合材で固定した積層半導体チッ
    プと、外部リードが連続形成されたインナーリードと、
    ダイパッド沈めしたダイパッド吊りリードが連続形成さ
    れたダイパッドと、接合材と金属線と封止材とを備え、
    前記ダイパッドの一面に前記積層半導体チップの裏面を
    接合材で固定し、前記積層半導体チップのパッドと対応
    する前記インナーリードとを前記金属線で逆方向ワイヤ
    ボンドして接続し、前記インナーリードと前記積層半導
    体チップと前記金属線と前記接合材と前記ダイパッドの
    主要５面とを前記封止材で覆い、前記ダイパッドの裏面
    を前記封止樹脂外面に露出し、前記外部リードを前記封
    止樹脂側面から突出し、前記ダイパッドの切り離し面が
    前記封止樹脂側面に露出した半導体装置。
  2. 【請求項２】 積層半導体チップは、上段の半導体チッ
    プを１８０度面内回転させてかつ階段状にずらして積層
    し、下段の半導体チップのパッドと重ならないように固
    定した請求項１に記載の半導体装置。
  3. 【請求項３】 積層半導体チップは異なる寸法の半導体
    チップで、搭載される下段の半導体チップの主面に設け
    たパッドを、搭載する上段の半導体チップの外周領域に
    露出した請求項１に記載の半導体装置。
  4. 【請求項４】 ダイパッドの板厚を薄くした部分に積層
    半導体チップの裏面を接合材で固定した、請求項１ない
    し請求項３のいずれかに記載の半導体装置。
  5. 【請求項５】 インナーリード先端部分に薄い板圧の段
    差を備えた請求項１ないし請求項４のいずれかに記載の
    半導体装置。
  6. 【請求項６】 積層半導体チップの積層厚み範囲に位置
    するインナーリードの一面に金属線の一端をボールボン
    ドして、前記積層半導体チップの上段の半導体チップの
    主面に設けたパッドに金属線の他端をステッチボンドし
    た、請求項１ないし請求項５のいずれかに記載の半導体
    装置。
JP2001029342A 2001-02-06 2001-02-06 半導体装置 Withdrawn JP2002231882A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001029342A JP2002231882A (ja) 2001-02-06 2001-02-06 半導体装置
US09/877,038 US6353265B1 (en) 2001-02-06 2001-06-11 Semiconductor device
DE2001136283 DE10136283A1 (de) 2001-02-06 2001-07-25 Halbleiteranordnung
TW90121747A TW499722B (en) 2001-02-06 2001-09-03 Semiconductor device
KR10-2001-0063891A KR100445502B1 (ko) 2001-02-06 2001-10-17 반도체 장치
CNB011357762A CN1197156C (zh) 2001-02-06 2001-10-17 半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001029342A JP2002231882A (ja) 2001-02-06 2001-02-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2002231882A true JP2002231882A (ja) 2002-08-16

Family

ID=18893701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001029342A Withdrawn JP2002231882A (ja) 2001-02-06 2001-02-06 半導体装置

Country Status (6)

Country Link
US (1) US6353265B1 (ja)
JP (1) JP2002231882A (ja)
KR (1) KR100445502B1 (ja)
CN (1) CN1197156C (ja)
DE (1) DE10136283A1 (ja)
TW (1) TW499722B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008186889A (ja) * 2007-01-29 2008-08-14 Denso Corp 半導体装置
JP2009252815A (ja) * 2008-04-02 2009-10-29 Toppan Printing Co Ltd 複合リードフレーム構造体及び半導体装置
US7745932B2 (en) 2007-06-20 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package module including the semiconductor package, and methods of fabricating the same
US8193626B2 (en) 2007-06-20 2012-06-05 Samsung Electronics Co., Ltd. Semiconductor package including multiple chips and separate groups of leads
US8643175B2 (en) 2011-07-21 2014-02-04 Samsung Electronics Co., Ltd. Multi-channel package and electronic system including the same
KR101568034B1 (ko) * 2007-12-14 2015-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9502345B2 (en) 2008-05-21 2016-11-22 Samsung Electronics Co., Ltd. Ball-grid-array package, electronic system and method of manufacture

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
JP2003101204A (ja) * 2001-09-25 2003-04-04 Nec Kansai Ltd 配線基板及び配線基板の製造方法並びに電子部品
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6509637B1 (en) * 2002-03-08 2003-01-21 Amkor Technology, Inc. Low profile mounting of thick integrated circuit packages within low-profile circuit modules
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6919620B1 (en) * 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
DE10243981B4 (de) * 2002-09-20 2015-06-03 Robert Bosch Gmbh Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
JP2005150456A (ja) * 2003-11-17 2005-06-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005150647A (ja) * 2003-11-20 2005-06-09 Renesas Technology Corp 半導体装置及びその製造方法
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US6933223B1 (en) 2004-04-15 2005-08-23 National Semiconductor Corporation Ultra-low loop wire bonding
US20060027901A1 (en) * 2004-08-09 2006-02-09 Ming-Sung Tsai Stacked chip package with exposed lead-frame bottom surface
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
JP2006278913A (ja) * 2005-03-30 2006-10-12 Toyota Motor Corp 回路装置とその製造方法
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007129182A (ja) 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
US7727816B2 (en) 2006-07-21 2010-06-01 Stats Chippac Ltd. Integrated circuit package system with offset stacked die
JP2008033724A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法
JP5110247B2 (ja) * 2006-07-31 2012-12-26 ミツミ電機株式会社 半導体集積回路装置
US7618848B2 (en) * 2006-08-09 2009-11-17 Stats Chippac Ltd. Integrated circuit package system with supported stacked die
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US8304874B2 (en) 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
CN108155158A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第四十七研究所 大容量存储器电路的3d封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JP3203200B2 (ja) 1997-03-10 2001-08-27 三洋電機株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
JP2000156464A (ja) 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008186889A (ja) * 2007-01-29 2008-08-14 Denso Corp 半導体装置
US7745932B2 (en) 2007-06-20 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package module including the semiconductor package, and methods of fabricating the same
US8193626B2 (en) 2007-06-20 2012-06-05 Samsung Electronics Co., Ltd. Semiconductor package including multiple chips and separate groups of leads
KR101568034B1 (ko) * 2007-12-14 2015-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2009252815A (ja) * 2008-04-02 2009-10-29 Toppan Printing Co Ltd 複合リードフレーム構造体及び半導体装置
US9455217B2 (en) 2008-05-21 2016-09-27 Samsung Electronics Co., Ltd. Semiconductor package including multiple chips and separate groups of leads
US9502345B2 (en) 2008-05-21 2016-11-22 Samsung Electronics Co., Ltd. Ball-grid-array package, electronic system and method of manufacture
US8723333B2 (en) 2009-03-17 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor package including multiple chips and separate groups of leads
US8901750B2 (en) 2009-03-17 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor package including multiple chips and separate groups of leads
US8643175B2 (en) 2011-07-21 2014-02-04 Samsung Electronics Co., Ltd. Multi-channel package and electronic system including the same

Also Published As

Publication number Publication date
KR20020065326A (ko) 2002-08-13
CN1368760A (zh) 2002-09-11
KR100445502B1 (ko) 2004-08-21
DE10136283A1 (de) 2002-08-22
US6353265B1 (en) 2002-03-05
CN1197156C (zh) 2005-04-13
TW499722B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
JP2002231882A (ja) 半導体装置
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3781913B2 (ja) マルチチップパッケージ
US9583455B2 (en) Semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
JP4674113B2 (ja) 半導体装置及びその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4195804B2 (ja) デュアルダイパッケージ
US6965154B2 (en) Semiconductor device
JP4525277B2 (ja) 半導体装置
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
JPH10270626A (ja) 半導体装置およびその製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP3670853B2 (ja) 半導体装置
JP3497775B2 (ja) 半導体装置
US20090289361A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2010177272A (ja) 半導体装置及びその製造方法
JP2005167286A (ja) 半導体装置およびその製造方法
KR100422608B1 (ko) 적층칩패키지
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2003347504A (ja) 半導体装置及びその製造方法
JP2000091490A (ja) 半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法
JP2008041999A (ja) 半導体装置およびその製造方法
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513