JPH10270626A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10270626A
JPH10270626A JP9072349A JP7234997A JPH10270626A JP H10270626 A JPH10270626 A JP H10270626A JP 9072349 A JP9072349 A JP 9072349A JP 7234997 A JP7234997 A JP 7234997A JP H10270626 A JPH10270626 A JP H10270626A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor chip
adhesive
forming surface
circuit forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9072349A
Other languages
English (en)
Other versions
JP3638750B2 (ja
Inventor
Akihiko Iwatani
昭彦 岩谷
Tamaki Wada
環 和田
Masachika Masuda
正親 増田
Kunihiro Tsubosaki
邦宏 坪崎
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP07234997A priority Critical patent/JP3638750B2/ja
Priority to TW087103741A priority patent/TW390014B/zh
Priority to SG1998000537A priority patent/SG67488A1/en
Priority to MYPI98001222A priority patent/MY119797A/en
Priority to KR1019980009908A priority patent/KR100600690B1/ko
Priority to CNB981056989A priority patent/CN100370606C/zh
Priority to US09/047,350 priority patent/US6064112A/en
Publication of JPH10270626A publication Critical patent/JPH10270626A/ja
Application granted granted Critical
Publication of JP3638750B2 publication Critical patent/JP3638750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高品質の半導体装置を歩留り良くかつ能率的
に製造し得る技術を提供する。 【解決手段】 パッケージ本体１０内に封止されたチッ
プ１１の回路形成面１５側に複数のインナーリード部１
２Ａが配置され、回路形成面１５に形成されたボンディ
ングパッド１４とインナーリード部１２Ａとが電気的に
接続された半導体装置であって、複数のインナーリード
部１２Ａのうちチップ１１の両端部に配置されるインナ
ーリード部１２Ａａに接着部２２を設け、接着部２２に
よりチップ１１の回路形成面１５に対して接着剤によっ
てインナーリード部１２Ａａを接着するようにしてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパッケージ本体内に
封止された半導体チップの回路形成面側にリードのイン
ナーリード部を配置するようにした構造の半導体装置に
適用して有効な技術に関する。
【０００２】
【従来の技術】表面実装型ＬＳＩパッケージの１つにＬ
ＯＣ(Lead On Chip)構造のパッケージがある。このパッ
ケージは、半導体チップの主面つまり回路形成面側に絶
縁フィルムを介してリードのインナーリード部を配置
し、インナーリード部と半導体チップのボンディングパ
ッドをＡｕワイヤで電気的に接続する構造になってい
る。絶縁フィルムは、ポリイミドのような耐熱性樹脂で
構成されており、その両面には接着剤がコーティングさ
れている。この種のＬＯＣ構造を有するパッケージにつ
いては、たとえば、特開昭６１−２１８１３９号公報や
特開昭６１−２３６１３０号公報などに記載がある。
【０００３】近年のエンジニアリングワークステーショ
ンやパーソナルコンピュータは、大量のデータを高速で
処理するために大量のメモリ（ＲＡＭ）を必要としてい
ることから、メモリモジュールの積層化技術が検討され
ている。
【０００４】積層型メモリモジュールの具体例として
は、ＴＳＯＰ(Thin Small Outline Package)、ＴＳＯＪ
(Thin Small Outline J-lead Package) などの薄型ＬＳ
Ｉパッケージを複数個積み重ね、上下のパッケージのリ
ード同士を半田などで接続し、プリント配線基板に固定
するようにしたものが知られている。たとえば、特開平
５−１７５４０６号公報には、ＴＳＯＪのリードの途中
を上方に折り曲げ、さらにその一部を水平方向に延在さ
せた形状とすることによって、上下のパッケージのリー
ド同士を重ね合わせるようにした技術が記載されてい
る。
【０００５】
【発明が解決しようとする課題】ＬＯＣ構造の従来のパ
ッケージは、半導体チップとインナーリード部との間に
厚さ５０μｍ程度の絶縁フィルムが介在しているため、
これがパッケージの薄型化を妨げる一因となっており、
さらに、従来のＬＯＣ構造のパッケージを使って積層型
のメモリモジュールを製造する場合にも、モジュールの
薄型化の妨げとなっている。
【０００６】ところで、本発明者は、インナーリード部
と半導体チップとを絶縁フィルムによらず、接着剤によ
り接着する技術について検討した。以下は、公知とされ
た技術ではないが、本発明者によって検討された技術で
あり、その概要は次のとおりである。
【０００７】すなわち、接着剤によりインナーリード部
を半導体チップの回路形成面側に接着することを考慮す
ると、絶縁テープをリードフレームあるいは半導体チッ
プに貼り付ける場合には一度の貼り付け工程で良いのに
比して、インナーリード部に接着剤を塗布する場合に
は、ディスペンサーから複数のインナーリード部の各々
に接着剤を塗布しなければならず、接着剤の塗布作業に
時間がかかり、その作業性が良好でなく、ＬＯＣ構造の
半導体装置の製造能率を向上させる上で問題となる。そ
のため、全てのインナーリード部に接着剤を塗布するこ
となく、何本かのインナーリード部に接着剤を塗布する
ことを考慮したが、その場合には、樹脂封止のためのパ
ッケージ本体を成形する際に半導体チップがリードフレ
ームに対してずれ移動してしまうことになる。そこで、
全てのインナーリード部に接着剤を塗布することなく、
しかも、樹脂封止の際における半導体チップのリードフ
レームに対する接着強度を保持し得る接着方式について
検討した。
【０００８】インナーリード部を半導体チップの回路形
成面側に接着剤により接着する場合には、絶縁テープを
用いてこれらを接着する場合に比して、接着剤とインナ
ーリードおよび半導体チップとの温度サイクルないし熱
サイクルによる要因を考慮することが必要であると推測
される。絶縁テープを使用する場合には、全てのインナ
ーリードは一体に連なった絶縁テープにより接着される
ことになるので、温度サイクルによってインナーリード
部、半導体チップおよび絶縁テープ相互の熱膨張収縮値
の相違に起因したこれらの間の熱歪は、一体に連なった
絶縁テープにより吸収することが可能であると考えられ
る。これに対して、絶縁テープに近似した熱膨張係数を
有する接着剤を用いて半導体チップをインナーリード部
に接着した場合には、接着剤は各々のインナーリード部
にスポット的に塗布されることになり、塗布された接着
剤は相互に分離独立した状態となるので、絶縁テープの
場合のような熱歪の吸収を行うことができないと考えら
れる。熱歪みが吸収されないと、接着部に応力が集中し
てその部分が断線するという問題点が発生することにな
り、半導体装置の耐久性を向上することができなくな
る。
【０００９】半導体チップの主面つまり回路形成面は、
シリコンウエハに半導体集積回路を形成した後に、回路
に照射されるα線などの放射線から保護するために樹脂
製の表面保護膜が塗布されて形成されている。つまり、
回路形成面は樹脂製の保護膜層によって形成されてい
る。したがって、回路形成面にインナーリードを接着す
る場合に、半導体チップの外周エッジ部に近い位置に塗
布した接着剤によりインナーリード部に半導体チップを
接着すると、熱歪により接着剤やインナーリード部によ
って樹脂製の保護膜層がその外周部分から剥がれたり、
めくれ上がるということが考えられる。このように保護
膜層がそのエッジ部分から剥がれると、樹脂製のパッケ
ージ本体内にインナーリードに沿ってクラックが発し、
いわゆるレジンクラックという不具合が発生することが
推測される。
【００１０】絶縁テープを用いてインナーリード部と回
路形成面とを接着する場合には、絶縁テープは５０μｍ
程度の厚みを有しているのに対して、インナーリード部
を回路形成面に対して接着剤により直接接着する場合に
は、接着剤の厚みを１０μｍ程度とすることができ、Ｌ
ＳＩパッケージの厚みを薄くすることが可能となるとい
う利点が考えられる半面、インナーリード部が半導体チ
ップの回路形成面に近接することから起因する問題点の
発生が考えられる。なぜならば、半導体チップは半導体
ウエハを製造した後に、これをダイシング工程において
半導体チップ毎に切断することにより製造されている
が、このダイシング工程においてアルミなどの金属から
なる回路配線部や半導体チップの基板部分にバリが発生
するおそれがある。万一、そのバリが発生した場合には
バリは半導体チップの外周部分に回路形成面から１０μ
ｍ程度の高さとなってしまう。
【００１１】このバリの発生は、５０μｍ程度の厚みを
有する絶縁テープを用いて半導体チップを接着している
場合には問題とならないが、１０μｍ程度の厚みとなる
接着剤を用いて直接インナーリードに接着する場合に
は、インナーリード部が回路形成面に接近することによ
り、上述した問題点が発生することが推測される。
【００１２】これらの問題点が存在すると、高品質のＬ
ＯＣ構造の半導体装置を歩留り良く製造することが困難
となることが考えられる。
【００１３】本発明の目的は、ＬＯＣ構造の半導体装置
を迅速に製造し得るようにし、半導体装置の製造能率を
向上させることができる技術を提供することにある。
【００１４】また、本発明の他の目的は、ＬＯＣ構造の
高品質の半導体装置を歩留り良く製造し得る技術を提供
することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、本発明の半導体装置は、パッケ
ージ本体内に封止された半導体チップの回路形成面側に
複数のインナーリード部が配置され、前記回路形成面に
形成された電極と前記インナーリード部とが電気的に接
続された半導体装置であって、前記複数のインナーリー
ド部のうち前記半導体チップの両端部に配置されるイン
ナーリード部に、前記半導体チップの回路形成面に接着
剤によって接着される接着部を設けたことを特徴とす
る。
【００１８】本発明によれば、全てのインナーリード部
と半導体チップとを接着することなく、半導体チップの
両端部に位置する少なくとも４つのインナーリード部に
半導体チップが接続されることになるので、接着剤を塗
布する箇所が少なくなり、接着剤の塗布を迅速に行うこ
とができ、さらに、パッケージ本体を樹脂成形する際に
成形金型内で半導体パッケージがリードフレームに対し
て安定して保持された状態となり、歩留り良く高品質の
半導体装置を製造することができる。
【００１９】また、本発明の半導体装置は、複数のイン
ナーリード部は半導体チップの回路形成面に接着剤によ
り接着される接着部が設けられたインナーリード部を有
し、前記接着部が設けられたインナーリード部に温度サ
イクル時の応力を吸収する屈曲部を形成したことを特徴
とする。
【００２０】本発明によれば、インナーリード部とチッ
プとを接着する接着部に応力が集中しても、その応力が
屈曲部により吸収され、回路形成面やインナーリードに
大きな応力ないし歪が発生することが防止され、さらに
回路形成面を構成する表面保護膜の剥離を防止すること
ができる。
【００２１】さらに本発明の半導体装置は、複数のイン
ナーリード部は半導体チップの回路形成面に接着剤によ
り接着される接着部が設けられたインナーリード部を有
し、接着部が設けられたインナーリード部のうち半導体
チップの外周エッジを跨ぐ部分と回路形成面との間の間
隔を、前記半導体チップの外周に発生するバリの高さよ
りも大きな寸法に設定したことを特徴とする。
【００２２】本発明によれば、インナーリード部をチッ
プに接着する接着剤の厚みが１０μｍ程度に薄くなって
いても、半導体チップの外周エッジに発生する可能性が
あるバリとインナーリード部との接触が回避される。
【００２３】本発明にあっては、インナーリード部に接
着部と屈曲部とを設けるようにしても良く、接着部をバ
スバーに接続されたインナーリード部に設けるようにし
ても良い。
【００２４】本発明の半導体装置の製造方法は、複数の
インナーリード部とそれぞれのインナーリード部に連な
った複数のアウターリード部とを有するリードフレーム
を用意する工程と、半導体集積回路が形成され、四辺形
の回路形成面を有する半導体チップを用意する工程と、
前記インナーリード部のうち前記半導体チップの両端部
に対応する位置のインナーリード部に接着剤を塗布する
工程と、前記接着剤により前記リードフレームに前記半
導体チップを接着する工程と、前記半導体チップの回路
形成面に設けられた電極と前記インナーリード部とを電
気的に接続する工程と、前記半導体チップが接触された
リードフレームを樹脂成形金型に配置した後、前記半導
体チップをその両端部でリードフレームに保持した状態
のもとで前記樹脂成形金型内に溶融状態の封止樹脂を注
入してパッケージ本体を成形する工程とを有することを
特徴とする。
【００２５】本発明にあっては、半導体チップの両端部
に位置するインナーリードに接着させて、パッケージ本
体を樹脂成形する際には、半導体チップをその両端部で
リードフレームに保持した状態のもとで樹脂成形金型内
に溶融状態の封止樹脂を注入するようにしたので、半導
体チップは金型内でリードフレームに対してずれ移動す
ることなく、高品質の半導体装置を製造することが可能
となる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２７】（実施の形態１）図１は本発明の一実施の
形態である半導体装置を示す平面図であり、図２は図１
における２−２線に沿う断面図であり、図３は図１にお
ける３−３線に沿う断面図である。
【００２８】図示する半導体装置は、表面実装型ＬＳＩ
パッケージの一種であるＴＳＯＰであり、トランスファ
ーモールド法により成形されたエポキシ樹脂からなるパ
ッケージ本体１０の内部には、ＤＲＡＭ(Dynamic Rando
m Access Memory)などのメモリＬＳＩが形成された単結
晶シリコンの半導体チップ（以下、単にチップと言う）
１１が封止されている。図示するチップ１１は相互に平
行となった２つの長辺と、これらの長辺に直角となると
ともに相互に平行となった２つの短辺とを有する長方形
となっている。チップ１１の主面つまり回路形成面側に
は、ＴＳＯＰの外部接続端子を構成する複数本のリード
１２のインナーリード部１２Ａが配置されている。それ
ぞれのリード１２は、ＣｕあるいはＦｅ系合金などから
なり、Ａｕワイヤ１３を介してチップ１１の回路形成面
１４の中央部に列をなして形成された電極としての多数
のボンディングパッド１５に電気的に接続されている。
【００２９】このＴＳＯＰはチップ１１の厚さが0.２８
ｍｍ、リード１２の板厚は0.０７〜0.１２５ｍｍであ
り、パッケージ本体１０の厚みは0.６〜1.０ｍｍ程度と
なっている。
【００３０】それぞれのインナーリード部１２Ａは両方
の長辺側から回路形成面１４に沿ってポンディングパッ
ド１５に向けて延びて配置されるとともに、ボンディン
グパッド１５の列に平行な方向つまりチップ１１の長手
方向に所定の隙間を隔てて配置されている。つまり、チ
ップ１１の両端部側のインナーリード部１２Ａａの内側
にそれに隙間を隔てて隣接した他のインナリード部１２
Ａｂが位置し、さらにその内側に隙間を隔てて隣接した
他のインナーリード部１２Ａｃが位置しており、順次所
定の本数のインナーリード部１２Ａがチップ１１のパッ
ド列に沿う方向に隙間を隔てて配置されている。
【００３１】図示するチップ１１はそれぞれのインナー
リード部１２Ａに回路形成面１４において接続するため
に絶縁テープを設けることなく、両端部側に位置する４
つのインナーリード部１２Ａａとチップ１１とが図２に
示すように接着剤２１により接着されている。この接着
剤２１としては、たとえば、熱可塑性のポリイミド樹脂
が使用される。
【００３２】図示する場合には、接着剤２１がチップ１
１に接着される位置は、チップ１１の端面よりもやや内
側となっている。４つのそれぞれのインナーリード部１
２Ａａの先端は接着剤２１により回路形成面１４に接着
される接着部２２となっており、この接着部２２のうち
回路形成面１４に対向する面と、この面が対向する回路
形成面１４との間に接着剤２１が介在され、接着部２２
を有するインナーリード１２Ａａは接着剤２１が塗布さ
れる面に対して反対側の面にワイヤ１３が接続されるよ
うになっている。
【００３３】したがって、図示するチップ１１はその両
端部に位置する４本のインナーリード部１２Ａに接着さ
れることになり、それよりも内側に位置する他のインナ
ーリード部１２Ａは、図３に示すようにチップ１１には
接着されていない。図示するチップ１１は両端部に位置
する合計４つのインナーリード部１２Ａａに接着されて
いるが、その内側の４つのインナーリード部１２Ａｂを
含めた合計８つのインナーリード部にチップ１１を接着
するようにしても良い。また、図示する場合には接着剤
２１をスポット状に塗布するようにしているが、より広
い範囲に接着剤２１を塗布するようにしたり、あるいは
インナーリード部１２Ａａのうち回路形成面１４にオー
バーラップする部分の全体に接着剤２１を塗布するよう
にしても良い。
【００３４】このように、全てのインナーリード部１２
Ａをチップ１１に接着することなく、接着剤２１が塗布
される部分を４箇所または８箇所としたことから、ディ
スペンサーなどの接着剤２１を塗布する装置を用いた接
着剤の塗布作業を迅速に行うことができ、半導体装置の
製造能率を向上させることが可能となる。しかも、チッ
プ１１がその両端部においてインナーリード部１２Ａａ
に接着されていることから、パッケージ本体１０を成形
するためのトランスファーモールド装置を用いた樹脂成
形工程において、樹脂成形金型内にリードフレームに接
着されたチップ１１を配置した状態のもとで金型のキャ
ビティ内に樹脂を注入しても、チップ１１がリードフレ
ームにずれ移動や傾斜移動することなく、所望の樹脂成
形を行うことができる。
【００３５】図１に示された接着部２２を有する４本の
インナーリード部１２Ａａのいずれか１つを拡大して示
すと図４の通りであり、このインナーリード部１２Ａａ
には、接着部２２に対してチップ１１の回路形成面１４
に沿ってほぼ直角方向に屈曲した屈曲部２３が備えられ
ている。半導体装置である図示するＴＳＯＰが使用され
る際には、その環境における温度変化によって半導体装
置は熱的負荷を受けることになる。その際に、半導体装
置を構成するチップ１１、インナーリード部１２Ａ、接
着剤２１およびパッケージ本体１０の素材が相違するこ
とから、それぞれの熱膨張率は相互に相違することにな
り、温度変化つまり温度サイクルによって半導体装置は
全体的に均一に熱膨張ないし熱収縮することなく、接着
部２２に熱応力が集中することが考えられる。
【００３６】しかし、接着部２２を有するインナーリー
ド部１２Ａａに屈曲部２３が設けられているので、その
熱応力は屈曲部２３によって吸収されることになり、そ
のインナーリード部１２Ａａの断線を防止することがで
きる。その結果、半導体装置の製造能率を高めつつ、耐
久性に優れた高品質の半導体装置を得ることができると
いう効果が得られる。
【００３７】接着剤２１によってインナーリード部１２
Ａａをチップ１１に接着する場合には、接着剤２１の厚
みは１０μｍ程度とすることができ、絶縁テープの場合
よりもその厚みを薄くすることができる。一方、チップ
１１を製造する際には、ウエハに所定のチップ数に相当
する半導体集積回路を形成した後に、ダイシング工程に
おいてチップ単位毎に切断されることになるが、そのダ
イシング工程における切断時に図４に示すようにチップ
１１の外周エッジＥの部分にバリが発生する場合があ
る。そのバリはエッジＥから回路形成面１４にほぼ垂直
に立ち上がることになり、その高さは１０μｍ程度とな
ることが判明した。
【００３８】したがって、インナーリード部１２Ａを接
着部２２を含めて回路形成面１４に平行に延ばしたので
は、万一バリが発生した場合には、インナーリード部１
２Ａａはバリに接触することになる。そのバリが金属か
らなる回路配線部のバリであればそれとインナーリード
部１２とがショートすることになり、チップ１１の基板
部分のバリであれば、基板に接触することになる。
【００３９】図４に示すように、接着部２２を有するイ
ンナーリード部１２Ａａのうち、チップ１１の外周エッ
ジＥを跨ぐ部分には、この部分とチップ１１の回路形成
面１４との間の寸法が、チップ外周に発生する可能性が
あるバリの高さよりも大きく設定されている。この寸法
に設定するために、インナーリード部１２Ａａには、外
周エッジＥを跨ぐ部分にアウターリード部１２Ｂに向け
て回路形成面１４から離れる方向に傾斜した段差部２４
が形成されている。図示する段差部２４はチップ１１の
外周面よりも外方に位置している。このように、段差部
２４を設けることによって、インナーリード部１２Ａａ
をチップ１１に対して厚みの薄い接着剤２１を用いて接
着しても、インナーリード部１２Ａａとバリとの接触を
回避することが可能となり、歩留りが良くかつ高品質の
半導体装置が得られる。
【００４０】このように、インナーリード部１２Ａとバ
リとの接触を回避するという効果は、全てのインナーリ
ード部１２Ａに接着部２２を設け、チップ１１と全ての
インナーリード部１２Ａとを接着するようにした場合に
も得られることになる。
【００４１】図４（ｃ）は本発明の他の実施の形態であ
る半導体装置のうち、図４（Ｂ）に相当する部分を示す
断面図であり、この場合には、接着剤２１を絶縁テープ
の場合と同様に、５０μｍ程度まで厚く塗布している。
この場合には、発生する可能性のあるバリよりも充分に
インナーリード部１２Ａと回路形成面１４との間の隙間
寸法が得られるので、このように接着剤２１を厚く塗布
することによっても、段差部２４を設けることなく、上
述したように、インナーリード部１２Ａとバリとの接触
を回避することができるという効果が得られる。
【００４２】図１に示す半導体装置にあっては、電極と
してのボンディングパッド１５がチップ１１の幅方向中
央部分に列となって形成されているが、ボンディングパ
ッドを中央部分に二列に形成するようにしても良く、そ
の場合にはインナーリード１２Ａａの接着部２２はチッ
プ１１の長辺に接近した位置となり、４つのインナーリ
ード部１２Ａａの接着部２２はチップ１１の四隅に位置
することになり、パッケージ本体１０を成形する際にお
ける金型内でのチップ１１のずれ移動や傾斜移動をより
確実に防止することができる。ただし、ボンディングパ
ッド１５を図示するように一列となって形成した場合で
も、接着部２２をチップ１１の四隅部に位置させるよう
にしても良い。
【００４３】次に前記した半導体装置としてのＴＳＯＰ
を製造する手順について説明する。まず、図５に示すよ
うな形状のリードフレームＬＦを用意する。実際のリー
ドフレームＬＦは、５ないし６個分程度の多連構造とな
っているが、図５にはそのうち１個分のパッケージに対
応する部分のみが示されている。
【００４４】次いで、図５の裏面側に対応した図６に示
すように、リードフレームＬＦのインナーリード部１２
Ａのうち、接着部２２が設けられた４つのインナーリー
ド部１２Ａａの接着部２２の裏面つまりチップ１１に対
向することになる面に、ディスペンサーなどを用いて接
着剤２１をスポット状に塗布する。ただし、チップ１１
の端部側に２つずつ位置するインナーリード部１２Ａａ
のうちチップ１１の回路形成面１４とオーバーラップす
る部分の全体に接着剤２１を塗布するようにしても良
く、ディスペンサーを用いることなく、あらかじめ微細
な寸法に裁断されたシート状の接着剤を接着部２２に塗
布するようにしても良い。
【００４５】チップ１１は所定の工程を経て用意されて
おり、図示するように長方形状となっている。このチッ
プ１１の回路形成面つまり主面がインナーリード部１２
Ａの裏面側に対向するように、図７に示すように、チッ
プ１１をリードフレームＬＦの所定の位置に位置決めし
て、回路形成面１４に接着部２２を接触させてこれらを
接着剤２１により接着する。これにより、チップ１１に
対しては、その両端部に対応させて２つずつ設けられた
４か所の接着部２２にチップ１１は接着されることにな
る。
【００４６】図８はワイヤボンディング工程によって、
チップ１１のボンディングパッド１５とインナーリード
部１２Ａとの間にＡｕワイヤ１３をボンディングしてこ
れらを電気的に接続した状態を示す。このようにしてチ
ップ１１が接着固定され、ワイヤ１３が接続されたリー
ドフレームＬＦは、封止工程に搬送されて、トランスフ
ァーモールド装置によってパッケージ本体１０が成形さ
れることになり、これにより、図９に示すようにチップ
１１は封止される。その後、パッケージ本体１０の外部
に露出しているリードフレームＬＦのアウターリード部
１２Ｂ以外の部分が切断して除去され、次いでアウター
リード部１２Ｂを所定の形状に成形することにより、図
２および図３に示すようにＴＳＯＰタイプの半導体装置
が完成する。
【００４７】図１０はトランスファーモールド装置によ
ってパッケージ本体１０を成形している状態を示す図で
あり、モールド装置を構成する第１金型３１と第２金型
３２とによりパッケージ本体１０の形状に対応したキャ
ビティ３３が形成されるようになっており、このキャビ
ティ３３内には溶融状態となったエポキシ系樹脂３４
が、チップ１１のうち一方の短辺の中央部に対応して金
型３１，３２に形成されたゲート３５から注入される。
その際に、リードフレームＬＦに対してチップ１１はそ
の両端部において２か所ずつの合計４か所で保持される
ことになるので、注入された樹脂３４がリードフレーム
ＬＦのチップ側とその反対側とに異なったタイミングで
入り込んでも、チップ１１はリードフレームＬＦに対し
てずれ移動したり傾斜移動することがない。これによ
り、チップ１１はリードフレームＬＦに対して所望の位
置となって封止されることになり、高品質の半導体装置
を歩留り良く製造することができる。
【００４８】（実施の形態２）図１１および図１２は本
発明の他の実施の形態である半導体装置を示す。この半
導体装置にあっては、前記実施の形態では接着部２２が
チップ１１の幅方向を向いているのに対してチップ１１
の長手方向を向いている。このように、接着部２２の向
きや屈曲部２３の向きは、インナーリード部１２Ａのレ
イアウトに応じて任意の方向に設定することができる。
また、この場合のインナーリード部１２Ａａに形成され
た段差部２４は、前記した実施の形態と相違して、チッ
プ１１の領域内に形成されている。このように、段差部
２４は、チップ外周エッジＥに発生する可能性のあるバ
リがインナーリード部１２Ａａに接触しない程度にチッ
プ１１との間の隙間寸法が得られるのであれば、どのよ
うな位置に設けるようにしても良い。
【００４９】図１２（Ａ）は図１１に示されたインナー
リード部１２Ａａの変形例を示す拡大図であり、前記し
た実施の形態では、チップ１１に対して最も両端部側に
位置しかつ接着部２２が設けられたインナーリード部１
２Ａａの屈曲部２３がチップ１１の短辺側つまり端面を
横切っているのに対して、屈曲部２３が長辺を横切って
いる。前述のように、ボンディングパッド１５の列をチ
ップ１１の幅方向中央部分に二列に設けた場合のよう
に、ボンディングパッド１５の列が比較的長辺側つまり
側辺側に寄る場合には、接着部２２が長辺側に寄ること
になるので、インナーリード部１２Ａａが長辺を横切る
ことになる。
【００５０】図１２（Ａ）に示すように、この半導体装
置にあっては接着剤２１がチップ１１の外周エッジＥの
近傍に塗布されており、インナーリード部１２Ａａは回
路形成面１４のうちチップ外周エッジＥの近傍に塗布さ
れている。チップ１１の回路形成面１４は、回路に照射
されるα線などの放射線により影響を防止するためにチ
ップ基板の上に塗布された樹脂製の表面保護膜層により
形成されている。この表面保護層はこれに強い剥離力が
加わるとチップ基板から離れることになる。特に、図１
２（Ａ）に示すように、接着剤２１がエッジＥの近傍に
塗布されている場合には、温度サイクルによって接着部
２２に応力が集中すると、表面保護層がその外周部から
剥離することが考えられるが、図示するように、屈曲部
２３がインナーリード部１２Ａａに設けられていると、
温度サイクルに起因して接着部２２に発生する応力を屈
曲部２３が吸収することになる。この結果、接着剤２１
をエッジＥの近傍に塗布しても、表面保護層の剥離の発
生が防止される。もしも、この剥離が発生すると、イン
ナーリード部１２Ａａに沿って樹脂製のパッケージ本体
１０にクラックが発生することになり、クラックを介し
て外気や水分がパッケージ本体１０内に入り込むことが
あるが、そのようなことが図示する半導体装置では回避
することができる。
【００５１】そして、クラックの発生を防止して接着剤
２１をチップ１１の最も両端部側に塗布することがで
き、樹脂封止を行う際におけるチップ１１の保持をより
安定的に行うことが可能となるという効果が得られる。
【００５２】（実施の形態３）図１３および図１４は本
発明の他の実施の形態である半導体装置を示す図であ
り、この半導体装置はバスバー部１６を有している。こ
のバスバー部１６はチップ１１の長辺側に配置された複
数のインナーリード１２Ａのうちチップ１１の両端部に
位置するインナーリード１２Ａａ相互を接続しており、
バスバー部１６を有する４本のインナーリード部１２Ａ
ａには、それぞれ接着部２２とこれに対して直角方向に
屈曲した屈曲部２３とが設けられている。これらの接着
部２２と屈曲部２３とにより平面コの字形状の部分がイ
ンナーリード部１２Ａａに設けられている。バスバー部
１６を有する４つのインナーリード部１２Ａａのいずれ
か１つを拡大して示すと、図１４の通りである。
【００５３】（実施の形態４）図１５および図１６は、
さらに他の実施の形態である半導体装置を示す図であ
り、この半導体装置は図１３に示す場合と同様にバスバ
ー部１６を有している。この場合には、インナーリード
部１２Ａａに直角方向に接着部２２が設けられており、
インナーリード部１２Ａａのうちこの接着部２２が接続
された部分が屈曲部２３となっており、接着部２２とこ
れが連なった部分は平面コの字形状となっている。
【００５４】図１３〜図１６に示すように、バスバー部
１６が設けられたタイプの半導体装置にあっは、インナ
ーリード部１２Ａａには段差部２４が設けられておら
ず、接着剤２１を図４（Ｃ）に示すように、厚く塗布す
ることにより、バリとの接触を回避するようにしている
が、段差部２４を設けることにより、バリとの接触を回
避するようにしても良い。また、バスバー部１６を有す
る場合には、バスバー部１６に接着部２２を設けるよう
にしても良い。
【００５５】（実施の形態５）図１７は本発明の他の実
施の形態である半導体装置を示す図であり、この場合に
は、チップ１１の両端部に位置する４つのインナーリー
ド部１２Ａａには、接着部２２が設けられているが、屈
曲部は設けられていない。このタイプの半導体装置は、
接着剤２１の部分における温度サイクルによる応力集中
に起因した歪を無視できる場合に有用となり、接着部２
２は最も外側の４つのインナーリード部１２Ａａに設け
られているが、それぞれの内側のさらに４つのインナー
リード部１２Ａｂにも接着部を設けるようにしていも良
い。
【００５６】（実施の形態６）図１８は本発明のさらに
他の実施の形態である半導体装置を示す図であり、この
場合には、図１７に示した接着部２２がチップ１１の幅
方向を向いているのに対して、接着部２２が長手方向を
向くとともに、インナーリード部１２Ａａの先端部がチ
ップ１１の外周エッジＥを跨ぐように配置されている。
この場合にも、図１７に示した場合と同様の効果が得ら
れる。
【００５７】（実施の形態７）図１９は本発明の他の実
施の形態である半導体装置を示す図であり、この場合に
はチップ１１の回路形成面１４に形成したＡｕバンプ電
極１５ａの上にリード１２のインナーリード部１２Ａａ
がワイヤを用いることなく電気的に直接接続されてい
る。この場合には、バンプ電極１５ａの位置と接着剤２
１が塗布される位置とをずらしている。
【００５８】（実施の形態８）図２０（Ａ),（Ｂ）はそ
れぞれ本発明のさらに他の実施の形態である半導体装置
を示す図であり、図２０（Ａ）は２つのＴＳＯＰを積層
させてプリント配線基板１７にそれぞれアウターリード
部１２Ｂの部分でプリント配線基板１７の電極１８に接
合することにより、積層型のマルチチップモジュール構
造とした半導体装置を示す。
【００５９】下側のＴＳＯＰは図２および図３に示した
ものと同一であり、上側のＴＳＯＰはアウターリード部
１２Ｂの傾斜部分の寸法が下側のものと相違している。
それぞれのＴＳＯＰをプリント配線基板１７に実装する
には、あらかじめ半田メッキをアウターリード部１２Ｂ
に施し、電極１８の表面にはあらかじめ半田ペーストを
印刷しておき、この粘着力によってアウターリード部１
２Ｂを電極１８の上に仮り付けする。ただし、電極１８
の上にアウターリード部１２Ｂを位置決めした後に、予
備加熱によってアウターリード部１２Ｂの半田の表面メ
ッキを溶かすことによって仮り付けを行うようにしても
良い。このようにして仮り付けを行った後に、半田メッ
キをリフローすることにより実装が完了する。１つのＴ
ＳＯＰをプリント配線基板１７に実装する場合にも同様
の手順により実装する。
【００６０】図２０（Ｂ）は２つのＴＳＯＪタイプの半
導体装置を２つ積層させてプリント配線基板１７に配置
して積層型のマルチチップモジュール構造とした半導体
装置を示す。下側のＴＳＯＪはプリント配線基板１７に
対してアウターリード部１２Ｂの部分で図２０（Ａ）に
示した場合と同様にして実装されており、上側のＴＳＯ
Ｊは下側のＴＳＯＪのアウターリード部１２Ｂにアウタ
ーリード部１２Ｂの部分で接続されている。
【００６１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００６２】たとえば、アウターリード部１２Ｂの形状
は図示したＴＳＯＰやＴＳＯＪタイプに限定されるもの
ではなく、インナーリード部が回路形成面に配置される
タイプであれば、ＴＱＦＰなどのような他のタイプの半
導体装置にも適用することができ、その場合には正方形
のチップはその四隅の部分でインナーリードに接着され
る。さらに、メモリＬＳＩを封止するパッケージのみな
らず、マイコンやロジックＬＳＩを封止するパッケージ
およびそれを用いた積層型マルチチップモジュールにも
本発明を適用することができる。また、パッケージ本体
１０の表面にアルミニウム箔のような光反射層を設ける
ことにより、パッケージ本体１０を超薄型に構成した場
合においても、光によるデータリテンションなどの特性
劣化を防止することができる。
【００６３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００６４】(1).チップの回路形成面側に配置されるイ
ンナーリード部のうち両端部側に位置するインナーリー
ド部に接着部を設け、その部分でチップに接着するよう
にしたので、接着剤を塗布する部位が低減され、半導体
装置を短時間で迅速に製造することが可能となり、製造
能率が向上する。
【００６５】(2).インナーリード部のうち両端部側に位
置するインナーリード部にのみ接着するようにしたの
で、パッケージ本体を成形する際にチップがリードフレ
ームに対してずれることが防止され、製造能率を向上さ
せつつ高品質の半導体装置が得られる。
【００６６】(3).チップに接着されるインナーリード部
に温度サイクル時の応力を吸収する屈曲部を設けたの
で、チップに接着されるインナーリード部の断線を防止
することができ、耐久性に優れた高品質の半導体装置が
得られる。
【００６７】(4).屈曲部を設けることにより、接着部に
集中応力が作用することが防止されるので、接着部に発
生する応力により回路形成面の表面保護膜の層が剥離す
ることが防止され、この剥離に起因してパッケージ本体
にクラックが発生することが防止され、耐久性に優れた
半導体装置が得られる。
【００６８】(5).接着剤によりチップに接着されるイン
ナーリードは、チップの外周エッジに対応する部分に、
エッジ部分に発生する可能性があるバリの高さよりも回
路形成面との間に大きな寸法となった隙間が形成されて
いるので、接着剤によりインナーリードを接着しても、
バリとインナーリードとの接触が回避される。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置のパッ
ケージ本体を切り欠いた状態を示す平面図である。
【図２】図１における２−２線に沿う断面図である。
【図３】図１における３−３線に沿う断面図である。
【図４】（Ａ）は図１に示されたインナーリード部を拡
大して示す平面図であり、（Ｂ）は同図（Ａ）における
４ｂ−４ｂ線に沿う平面図であり、（Ｃ）は他の実施の
形態である半導体装置における同図（Ｂ）に対応する部
分の断面図である。
【図５】図１に示す半導体装置を製造するためのリード
フレームの一部を示す平面図である。
【図６】図１に示す半導体装置を製造するためのリード
フレームのうちチップに対して両端部側に位置するイン
ナーリード部に接着剤を塗布した状態を示す平面図であ
る。
【図７】図１に示す半導体装置を製造するために、リー
ドフレームにチップを接着した状態を示す平面図であ
る。
【図８】図１に示す半導体装置を製造するために、チッ
プのボンディングパッドとインナーリード部との間にワ
イヤを接続した状態を示す平面図である。
【図９】図１に示す半導体装置を製造するために、チッ
プを樹脂封止してパッケージ本体を成形した状態を示す
平面図である。
【図１０】図８に示したパッケージ本体を成形するため
の成形金型を示す断面図である。
【図１１】本発明の他の実施の形態である半導体装置に
おける図１と同様の部分を示す平面図である。
【図１２】（Ａ）は図１１に示されたインナーリード部
を拡大して示す平面図であり、（Ｂ）は同図（Ａ）にお
ける１２ｂ−１２ｂ線に沿う断面図である。
【図１３】本発明の他の実施の形態である半導体装置に
おける図１と同様の部分を示す平面図である。
【図１４】図１２に示されたインナーリード部を拡大し
て示す平面図である。
【図１５】本発明の他の実施の形態である半導体装置に
おける図１と同様の部分を示す平面図である。
【図１６】図１５に示されたインナーリード部を拡大し
て示す平面図である。
【図１７】本発明の他の実施の形態である半導体装置に
おける図１と同様の部分を示す平面図である。
【図１８】本発明の他の実施の形態である半導体装置に
おける図１と同様の部分を示す平面図である。
【図１９】本発明の他の実施の形態である半導体装置に
おける図２と同様の部分を示す断面図である。
【図２０】（Ａ),（Ｂ）はそれぞれ本発明の他の実施の
形態であり、マルチチップモジュール構造の半導体装置
を示す断面図である。
【符号の説明】
１０ パッケージ本体 １１ チップ １２ リード １２Ａ インナーリード部 １２Ａａ 最端部側のインナーリード部 １２Ｂ アウターリード部 １３ ワイヤ １４ 回路形成面 １５ ボンディングパッド １５ａ バンプ電極 １６ バスバー部 １７ プリント配線基板 １８ 電極 ２１ 接着剤 ２２ 接着部 ２３ 屈曲部 ２４ 段差部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 環 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 増田 正親 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 坪崎 邦宏 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ本体内に封止された半導体チ
    ップの回路形成面側に複数のインナーリード部が配置さ
    れ、前記回路形成面に形成された電極と前記インナーリ
    ード部とが電気的に接続された半導体装置であって、前
    記複数のインナーリード部のうち前記半導体チップの両
    端部に配置されるインナーリード部に、前記半導体チッ
    プの回路形成面に接着剤によって接着される接着部を設
    けたことを特徴とする半導体装置。
  2. 【請求項２】 パッケージ本体内に封止された半導体チ
    ップの回路形成面側に複数のインナーリード部が配置さ
    れ、前記回路形成面に形成された電極と前記インナーリ
    ード部とが電気的に接続された半導体装置であって、前
    記複数のインナーリード部は前記半導体チップの回路形
    成面に接着剤により接着される接着部が設けられたイン
    ナーリード部を有し、前記接着部が設けられたインナー
    リード部に温度サイクル時の応力を吸収する屈曲部を形
    成したことを特徴とする半導体装置。
  3. 【請求項３】 パッケージ本体内に封止された半導体チ
    ップの回路形成面側に複数のインナーリード部が配置さ
    れ、前記回路形成面に形成された電極と前記インナーリ
    ード部とが電気的に接続された半導体装置であって、前
    記複数のインナーリード部は前記半導体チップの回路形
    成面に接着剤により接着される接着部が設けられたイン
    ナーリード部を有し、前記接着部が設けられたインナー
    リード部のうち前記半導体チップの外周エッジを跨ぐ部
    分と前記回路形成面との間の間隔を、前記半導体チップ
    の外周に発生するバリの高さよりも大きな寸法に設定し
    たことを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、前
    記接着部が設けられたインナーリード部のち前記半導体
    チップの外周エッジを跨ぐ部分にアウターリード部側に
    向けて前記回路形成面から離れる方向に傾斜した段差部
    を設けたことを特徴とする半導体装置。
  5. 【請求項５】 請求項３または４記載の半導体装置にお
    いて、前記接着剤が設けられたインナーリード部に温度
    サイクル時の応力を吸収する屈曲部を設けたことを特徴
    とする半導体装置。
  6. 【請求項６】 請求項３または４記載の半導体装置にお
    いて、前記複数のインナーリード部は複数のインナーリ
    ード部相互を接続するバスバー部を有し、前記バスバー
    部に前記半導体チップの回路形成面に接着剤により接着
    される接着部を設け、前記接着部が設けられたインナー
    リード部に温度サイクル時の応力を吸収する屈曲部を形
    成したことを特徴とする半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置において、前
    記複数のインナーリード部のうち前記半導体チップの両
    端部のそれぞれに配置される１つあるいは複数のインナ
    ーリード部に前記半導体チップの回路形成面に接着剤に
    よって接着される接着部を設け、前記接着部を有するイ
    ンナーリード部が前記半導体チップの外周エッジを跨ぐ
    部分と前記回路形成面との間の間隔を、前記半導体チッ
    プの外周に発生するバリの高さよりも大きな寸法に設定
    したことを特徴とする半導体装置。
  8. 【請求項８】 請求項１記載の半導体装置において、前
    記複数のインナーリード部のうち前記半導体チップの両
    端部のそれぞれに配置される１つあるいは複数のインナ
    ーリード部に前記半導体チップの回路形成面に接着剤に
    よって接着される接着部を設け、前記接着部が設けられ
    たインナーリード部に温度サイクル時の応力を吸収する
    屈曲部を形成したことを特徴とする半導体装置。
  9. 【請求項９】 複数のインナーリード部とそれぞれのイ
    ンナーリード部に連なった複数のアウターリード部とを
    有するリードフレームを用意する工程と、 半導体集積回路が形成され、四辺形の回路形成面を有す
    る半導体チップを用意する工程と、 前記インナーリード部のうち前記半導体チップの両端部
    に対応する位置のインナーリード部に接着剤を塗布する
    工程と、 前記接着剤により前記リードフレームに前記半導体チッ
    プを接着する工程と、 前記半導体チップの回路形成面に設けられた電極と前記
    インナーリード部とを電気的に接続する工程と、 前記半導体チップが接触されたリードフレームを樹脂成
    形金型に配置した後、前記半導体チップをその両端部で
    リードフレームに保持した状態のもとで前記樹脂成形金
    型内に溶融状態の封止樹脂を注入してパッケージ本体を
    成形する工程とを有することを特徴とする半導体装置の
    製造方法。
  10. 【請求項１０】 複数のインナーリード部とそれぞれの
    インナーリード部に連なった複数のアウターリード部と
    を有するリードフレームを用意する工程と、 半導体集積回路が形成され、四辺形の回路形成面を有す
    る半導体チップを用意する工程と、 前記半導体チップの回路形成面の四隅に配置されるイン
    ナーリード部に対応させて前記回路形成面に接着剤を塗
    布する工程と、 前記接着剤により前記リードフレームに前記半導体チッ
    プを接着する工程と、 前記半導体チップの回路形成面に設けられた電極と前記
    インナーリード部とを電気的に接続する接続工程と、 前記半導体チップが接触されたリードフレームを樹脂成
    形金型に配置した後、前記半導体チップをその両端部で
    リードフレームに保持した状態のもとで前記樹脂成形金
    型内に溶融状態の封止樹脂を注入してパッケージ本体を
    成形する封止工程とを有することを特徴とする半導体装
    置の製造方法。
JP07234997A 1997-03-25 1997-03-25 半導体装置 Expired - Fee Related JP3638750B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP07234997A JP3638750B2 (ja) 1997-03-25 1997-03-25 半導体装置
TW087103741A TW390014B (en) 1997-03-25 1998-03-13 Semiconductor device and method for manufacturing the same
SG1998000537A SG67488A1 (en) 1997-03-25 1998-03-13 Semiconductor device and method of manufacturing the same
MYPI98001222A MY119797A (en) 1997-03-25 1998-03-20 Resin-molded semiconductor device having a lead on chip structure
KR1019980009908A KR100600690B1 (ko) 1997-03-25 1998-03-23 반도체장치및그제조방법
CNB981056989A CN100370606C (zh) 1997-03-25 1998-03-24 半导体器件及其制造方法
US09/047,350 US6064112A (en) 1997-03-25 1998-03-25 Resin-molded semiconductor device having a lead on chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07234997A JP3638750B2 (ja) 1997-03-25 1997-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH10270626A true JPH10270626A (ja) 1998-10-09
JP3638750B2 JP3638750B2 (ja) 2005-04-13

Family

ID=13486751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07234997A Expired - Fee Related JP3638750B2 (ja) 1997-03-25 1997-03-25 半導体装置

Country Status (7)

Country Link
US (1) US6064112A (ja)
JP (1) JP3638750B2 (ja)
KR (1) KR100600690B1 (ja)
CN (1) CN100370606C (ja)
MY (1) MY119797A (ja)
SG (1) SG67488A1 (ja)
TW (1) TW390014B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566982B2 (en) 2000-08-28 2003-05-20 Nrs Technologies Inc. Lead frame set and saw filter using the same
JP2008517482A (ja) * 2004-10-18 2008-05-22 チップパック，インク． マルチチップリードフレームパッケージ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP4342013B2 (ja) * 1998-05-06 2009-10-14 株式会社ハイニックスセミコンダクター 超高集積回路のｂｌｐスタック及びその製造方法
TW468258B (en) * 1998-10-21 2001-12-11 Hitachi Ltd Semiconductor device and method of manufacturing the same
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
ATE391404T1 (de) * 2003-05-09 2008-04-15 Widex As Verfahren zum herstellen eines trägerelements für ein hörgerät und trägerelement für ein hörgerät
US6992377B2 (en) * 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4740708B2 (ja) * 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
US7466013B2 (en) * 2005-12-15 2008-12-16 Etron Technology, Inc. Semiconductor die structure featuring a triple pad organization
JP5676527B2 (ja) 2012-06-15 2015-02-25 日立オートモティブシステムズ株式会社 熱式流量計
DE102015107489B4 (de) 2015-05-12 2020-07-02 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125644A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd 半導体装置
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS61236130A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 半導体装置
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JP3075617B2 (ja) * 1991-12-25 2000-08-14 株式会社日立製作所 半導体集積回路装置
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
EP0576708A1 (de) * 1992-07-01 1994-01-05 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Leiterrahmen
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
JP2998484B2 (ja) * 1993-04-06 2000-01-11 日立電線株式会社 半導体装置用リードフレーム
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JPH0936296A (ja) * 1995-07-14 1997-02-07 Texas Instr Japan Ltd 半導体装置
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
KR100193904B1 (ko) * 1996-10-18 1999-06-15 윤종용 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH10199912A (ja) * 1997-01-16 1998-07-31 Hitachi Ltd 半導体装置
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566982B2 (en) 2000-08-28 2003-05-20 Nrs Technologies Inc. Lead frame set and saw filter using the same
JP2008517482A (ja) * 2004-10-18 2008-05-22 チップパック，インク． マルチチップリードフレームパッケージ

Also Published As

Publication number Publication date
JP3638750B2 (ja) 2005-04-13
CN1194462A (zh) 1998-09-30
TW390014B (en) 2000-05-11
KR100600690B1 (ko) 2007-08-16
KR19980080543A (ko) 1998-11-25
SG67488A1 (en) 1999-09-21
US6064112A (en) 2000-05-16
CN100370606C (zh) 2008-02-20
MY119797A (en) 2005-07-29

Similar Documents

Publication Publication Date Title
US6900077B2 (en) Methods of forming board-on-chip packages
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3329073B2 (ja) 半導体装置およびその製造方法
JP4097403B2 (ja) 半導体装置
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP3238004B2 (ja) 半導体装置の製造方法
US20220122957A1 (en) Semiconductor device and manufacturing method thereof
TW200414471A (en) Semiconductor device and manufacturing method for the same
US6153922A (en) Semiconductor device
JP3638750B2 (ja) 半導体装置
JP2586344B2 (ja) キャリアフィルム
US5296737A (en) Semiconductor device with a plurality of face to face chips
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US6097081A (en) Semiconductor device having adhesive between lead and chip
JP3066801B2 (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
US6201297B1 (en) Semiconductor device
JPH06204285A (ja) 半導体装置及びその製造方法
JP3547303B2 (ja) 半導体装置の製造方法
US5102831A (en) Method of manufacturing multi-chip package
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
US7414303B2 (en) Lead on chip semiconductor package
JP2005142452A (ja) 半導体装置及びその製造方法
JPH05198708A (ja) 半導体集積回路装置
JPH10270625A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees