CN1194462A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1194462A
CN1194462A CN98105698A CN98105698A CN1194462A CN 1194462 A CN1194462 A CN 1194462A CN 98105698 A CN98105698 A CN 98105698A CN 98105698 A CN98105698 A CN 98105698A CN 1194462 A CN1194462 A CN 1194462A
Authority
CN
China
Prior art keywords
lead
mentioned
semiconductor chip
wire
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105698A
Other languages
English (en)
Other versions
CN100370606C (zh
Inventor
岩谷昭彦
和田环
增田正亲
坪崎邦宏
西村朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ai Si
Hitachi Ireland
Love Engineering Ltd By Share Ltd
Hitachi Ltd
Original Assignee
Ai Si
Hitachi Ireland
Love Engineering Ltd By Share Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ai Si, Hitachi Ireland, Love Engineering Ltd By Share Ltd, Hitachi Ltd filed Critical Ai Si
Publication of CN1194462A publication Critical patent/CN1194462A/zh
Application granted granted Critical
Publication of CN100370606C publication Critical patent/CN100370606C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体器件,其中多个引线中的内引线安置在用树脂包封体包封的半导体芯片的电路制作面上,而制作在芯片的电路制作面上的键合焊点和内引线电连接。粘合剂只选择性地涂于多个内引线中的排列在芯片二端的最外侧上的内引线。芯片的电路制作面与选定引线的内引线用粘合剂连结。每个选定的引线在半导体芯片的主面上有一个台阶,而选定引线之外的引线具有几乎笔直的形状而无需加工成台阶。

Description

半导体器件及其制造方法
本发明涉及到一种可用于半导体器件的技术，这种半导体器件的结构是其引线中的内引线被安置在包封于封装体中的半导体芯片的电路制作面上。
有一种封装带有一种LOC(芯片上引线)结构，这是一种表面安装型LSI封装件。此封装件的结构为，其引线中的内引线经由其上制作有多个半导体器件和键合焊盘的半导体芯片主表面上即电路制作面上的条形隔离膜来安置，且用金丝将半导体芯片上的内引线与键合焊盘电连接起来。此隔离膜具有叠层结构，借助于在由聚酰亚胺之类的抗热树脂制成的基膜的二面涂覆粘合剂而得到。在例如日本专利申请公开No.61-218139、61-236130之类中描述了这种带有LOC结构的封装。
另一方面，由于近年工程用工作站和个人计算机为了高速处理大量数据而要求大容量存储器(RAM)，故正在探讨对存储模块进行分层的技术。
作为一个特例，已知有一种层状存储模块，其中多个诸如TSOP(薄型小外廓封装)和TSOJ(薄型小外廓J形引线封装)的薄的LSI封装件被堆叠起来，且用焊接方法将上下封装件的外引线连接起来并固定于印刷线路板上。例如，在日本专利申请公开NO.5-175406中描述了一种技术，使中间部位的TSOJ外引线向上弯，且各外引线的一部分沿水平方向延伸，从而与上下封装件的引线重叠。
在带有LOC结构的常规封装件中，在半导体芯片与内引线之间插有一个厚度约为50μm的隔离膜，这是妨碍封装件厚度降低的原因之一。而且，在用常规LOC结构封装件来制造层状存储模块的情况下，此原因还妨碍了模块厚度的降低。
本发明人探讨了不采用隔离膜而使内引线与半导体芯片连结的技术。下面是一种不为人知的由本发明人探讨出的技术。其概况如下。
在用粘合剂将内引线连结到半导体芯片的电路制作面的情况下，若隔离条被粘合到引线框或半导体芯片，则需要一个连结工序。相反，在对内引线部件涂粘合剂的情况下，必须使粘合剂从分配器涂到多个内引线的每一个，使得涂粘合剂的工作花费时间。由于可操作性不好，在改进LOC结构半导体器件的制造效率方面就有问题。因而考虑不将粘合剂涂于所有的内引线而只涂于某些选定的内引线。此时，由于半导体芯片与引线框连结面积总体上减小了，在用树脂包封来制作封装体时，半导体芯片就偏离引线框。已探讨了一种连结方法，此法在不对所有内引线涂粘合剂的树脂包封时，可保持半导体芯片对引线框的连结强度。
在采用粘合剂将内引线连结到半导体芯片的电路制作面的情况下，估计比采用隔离条将内引线连结到电路制作面的情况，必须更多地考虑温度循环即热循环在粘合剂中所引起的各种因素。在采用隔离条的情况下，由于所有的内引线由整体连续的隔离条连结，故温度循环所造成的由内引线、半导体芯片和隔离条热膨胀与收缩的差值所引起的热变形能够被整体连续的隔离条吸收。相反，在采用热胀系数接近隔离条的粘合剂将内引线连结到半导体芯片的情况下，粘合剂以点状涂于各内引线，且所涂的粘合剂分隔开各自无关。因而可认为不能像隔离条那样吸收热变形。当无法吸收热变形时，应力就集中到连结部件上并出现部件断开的问题，以致无法改进半导体器件的使用寿命。
在半导体芯片的主平面即电路制作面上，在于硅片上制作半导体集成电路之后，为了保护电路免受诸如发射到电路的α射线之类的辐照而涂制一个由树脂构成的表面保护层。换言之，用由树脂构成的表面保护层将键合焊盘以外的电路制作面覆盖起来。在将电路制作面连结于内引线的情况下，若用涂于半导体芯片外边缘附近的粘合剂将半导体芯片连结于内引线，则可认为由树脂构成的表面保护层被热变形的粘合剂和内引线从外边缘剥离或卷绕。当保护层从边缘部被剥离时，可设想在树脂构成的封装体中沿内引线就出现破裂，即出现所谓树脂破裂的麻烦。
在用隔离条连结内引线与电路制作面的情况下，隔离条的厚度约为50μm。相反，在用粘合剂直接将内引线连结到电路制作面的情况下，粘合剂的厚度可压缩到约为10μm。虽然可认为能减小LSI封装件的厚度是一个优点，但也可认为由于内引线靠近半导体芯片电路制作面而引起了问题。半导体芯片的制造方法是制作一个半导体晶片之后，在划片工序中沿划痕线切割半导体晶片。由于用在评估图形中的伪元件(dummy element)和金属布线被制作在划痕线中，故在各半导体芯片衬底的周围保留了一组由诸如铝之类的金属构成的电路布线残留物。由于半导体芯片外围中的这种残留物高出电路制作面约10μm，故若出现这种残留物，则这些残留物可能与内引线相接触，使残留物与内引线短路。
当采用厚度约为50μm的隔离条来连结半导体芯片与内引线时，这种残留物的出现不会造成问题。但在只使用厚度约为10μm的粘合剂来直接连结半导体芯片与内引线的情况下，当内引线接近电路制作面时，可设想会出现上述问题。
可以认为，若存在这些问题，则难以高成品率地制造高质量的LOC结构半导体器件。
因此，本发明的目的是提供一种可快速制造LOC结构半导体器件并有效地改善该半导体器件制造效率的技术。
本发明的另一目的是提供一种能够高成品率地制造带有LOC结构的高质量半导体器件的技术。
本说明书及附图的下列描述将使本发明的上述的和其它的目的和新颖特点变得明显。
下面将简要地描述本申请中公开的各个发明中有代表性的概况。
根据本发明，提供了一种半导体器件，其中多个内引线被安置在用树脂包封的半导体芯片的电路制作面上，且制作在电路制作面上的外部端子(键合焊盘)与内引线电连接。在多个内引线中只选择性地用粘合剂将排列在半导体芯片二端的内引线连结到半导体芯片的电路制作面。
根据本发明，半导体芯片被连接到位于半导体芯片二端部的至少四个内引线而无需连结所有的内引线和半导体芯片，以致可减小涂粘合剂的面积并可快速地涂粘合剂。而且，在使用树脂来制作封装体的情况下，半导体封装件被引线框稳定地保持在压模中。因而可高成品率地制造高质量的半导体器件。
本发明的半导体器件的特点是多个内引线包括带有用粘合剂连结到半导体芯片的电路制作面的连结部件以及在各带有连结部件的内引线中形成的温度循环时用来吸收应力的弯曲部分的内引线。
根据本发明，即使在应力集中于内引线与芯片的连结部，也可由弯曲部分来吸收应力。因此，可防止在电路制作面或内引线中出现大的应力或变形，而且，可防止覆盖电路制作面的表面保护层的剥离。
而且，根据本发明的半导体器件，多个内引线包括带有用粘合剂连结到半导体芯片电路制作面的连结部分的内引线。电路制作面与各带有连结部分的内引线部分之间在半导体芯片外围边缘上方的间隙被设定为大于出现在半导体芯片外围中的残留物的高度。
根据本发明，即使当用来将内引线连结到芯片的粘合剂的厚度薄到约10μm时，也可避免可能出现在半导体芯片外围边缘中的残留物与内引线相接触。
在本发明中，内引线可以具有连结部分与弯曲部分。在连接于总线条(电源引线)的内引线中也可制作连结部分。
本发明的制造半导体器件的方法包含下列步骤：制备分别带有多个内引线和多个连接到内引线的外引线的引线框；制备带有其上制作半导体集成电路的方形电路制作面的半导体芯片；将粘合剂涂于安置在半导体芯片二端的那些内部引线；用粘合剂将半导体芯片连结于引线框；将排列在半导体芯片电路制作面上的电极电连接到内引线；借助于将连结有半导体芯片的引线框置于树脂压模中，然后在用引线框将半导体芯片保持于二个端部处的情况下将熔融的包封树脂注入树脂压模而制作树脂包封体。
根据本发明，当位于半导体芯片二端的内引线被连结且用树脂制作封装体时，包封树脂在熔融状态下于半导体芯片由引线框保持在二端的状态下被注入树脂压模中。因此，半导体芯片不会偏离压模中的引线框，从而可制造高质量的半导体器件。
图1平面图示出了本发明第一实施例的半导体封装件的主要部分；
图2(A)和2(B)分别是沿图1中2-2线与2′-2′线的剖面图；
图3是沿图1中3-3线的剖面图；
图4(A)是局部平面图，放大地示出了图1所示内引线12Aa的周围部分，图4(B)是沿图4(A)中A-A线的剖面图，而图4(C)剖面图示出了图4(B)的一个改进；
图5平面图示出了用来制造图1所示半导体器件的引线框的主要部分；
图6平面图示出了粘合剂涂于位于图5所示引线框最外侧上的内引线部分的情况；
图7平面图示出了芯片连结于图6所示引线框的情况；
图8平面图示出了在键合焊点与图7所示引线框中内引线之间连接金属丝的情况；
图9平面图示出了用树脂将芯片包封在图8所示引线框中的情况；
图10平面图示出了图9所示引线框中切割挡杆和外引线的情况；
图11平面图示出了在图10所示引线框中制作引线的情况；
图12平面图示出了在图11所示引线框中切割悬式引线的情况；
图13剖面图示出了用来铸压图1所示封装件的树脂包封体的压模；
图14平面图示出了本发明第二实施例的半导体封装件的主要部分；
图15(A)平面图局部放大示出了图14所示内引线12Aa的周围部分，图15(B)是沿图15(A)中A-A线的剖面图；
图16(A)平面图放大示出了本发明第二实施例一种改进的半导体封装件的主要部分，图16(B)是沿图16(A)中A-A线的剖面图；
图17平面图示出了本发明第三实施例的半导体封装件的主要部分；
图18平面图局部放大示出了图17所示内引线12Aa周围部分；
图19平面图示出了根据本发明第四实施例的半导体封装件的主要部分；
图20平面图局部放大示出了图19所示内引线12Aa的周围部分；
图21平面图示出了本发明第五实施例的半导体封装件的主要部分；
图22平面图示出了本发明第六实施例的半导体封装件的主要部分；
图23是本发明第七实施例的半导体封装件主要部分的剖面图；以及
图24(A)和24(B)是本发明第八实施例的具有层状存储模块结构的半导体器件的剖面图。
以下参照附图来详细描述本发明的实施例。
图1平面图示出了根据本发明一个实施例的半导体器件。图2(A)和2(B)分别是沿图1中2-2线和2′-2′线的剖面图。图3是沿图1中3-3线的剖面图。
所示的半导体器件是一个TSOP，这是一种表面安装型LSI封装件。有一个由传递铸压环氧树脂制成的树脂包封体10中，包封了一个由其上制作有DRAM(动态随机存取存储器)之类的存储器LSI的单晶硅制成的半导体芯片(以下简称为“芯片”)11。各个芯片11和树脂包封体10均为矩形形状，有二个平行的长边和二个平行的短边。长边与短边互成直角。TSOP包括多个具有从树脂包封体伸向外侧的外引线部分12B和安置在主表面上亦即芯片11的电路制作面上的内引线部分12A的引线12。引线12由铜或铁合金制成且经由金丝13电连接于多个制作在芯片11电路制作面14中央部位一条线中的用作外部端子的键合焊点15。
根据TSOP，芯片11的厚度为0.28mm，引线12的片厚为0.07-0.125mm，树脂包封体10的厚度约为0.6-1.0mm。
内引线部分12A安置在电路制作面14上以便从芯片11的长边伸向键合焊点15，且沿平行于键合焊点15排列方向即沿芯片11纵向以预定的间距安置。亦即，在位于芯片11二端(即位于芯片11的最外端)的各内引线12Aa的内侧，安置了另一个与内引线部分12Aa以一定间隙相邻的内引线部分12Ab。而且，在各内引线部分12Ab的内侧，安置了另一个与内引线部分12Ab以一定间隙相邻的内引线部分12Ac。用这种方式，沿芯片11焊点排列的方向以一定间隙安置了预定数目的内引线部分12A。内引线部分12Aa用作电源引线(固定电位引线)，用来馈送电源电位和地电位，而内引线部分12Ab和12Ac用作信号引线。
在TSOP中，如图2(A)和2(B)所示用粘合剂21连结位于最外侧的四个内引线部分12Aa和芯片11而不采用隔离条来将所有的内引线12A连结到芯片的电路制作面14。例如采用热塑性聚酰亚胺树脂作为粘合剂21。
内引线部分12Aa以粘合剂21键合于芯片11的位置在芯片11边缘的稍内侧。亦即，四个内引线部分12Aa的各端点用作待要用粘合剂21连结于电路制作面14的连结部分22。在图1中用阴影部分示出了连结部分22。各个金属丝13连接于内引线部分12Aa与涂有粘合剂21的一面相反的那面上。
因此，如图3所示，芯片11被连结于位于最外侧的四个内引线部分12A，而位于内侧的其它内引线部分12Aa未连结于芯片11上。虽然图中所示的芯片11被键合到位于二端的总共四个内引线部分12Aa，但也可以将芯片11连接到包括四个内引线12Aa内侧上的四个内引线部分12Ab在内的总共8个内引线。虽然在所示情况下粘合剂21被涂于点上，但也可在与电路制作面14重叠的内引线部分12Aa的较宽范围或整个部位涂粘合剂21。
如上所述，由于涂粘合剂21的部位数目是4或8而不是将所有内引线部分12A连结于芯片11，故可减小连结面积。由于用诸如涂粘合剂21的分配器之类的设备能够快速地执行涂粘合剂的工作并可减少粘合剂所吸收的水量，故可改善半导体器件的制造效率。由于芯片11被连结于最外侧的内引线部分12Aa，故在采用形成树脂包封体10的传递模塑设备的树脂形成步骤中，能够形成所需的树脂形状，且芯片11不会偏离引线框，亦即，即使在连结于引线框的芯片11被安置于树脂压模的状态下树脂被注入压模腔中时，芯片也不会因树脂的注入压力而偏倾。
图4(A)放大示出了各带有图1所示的连结部分22的四个内引线部分12Aa中的一个。内引线部分12Aa有一个弯曲部分23，它沿芯片11的电路制作面14弯成与连结部分22成几乎直角。当所示的半导体器件TSOP被采用时，半导体器件由于环境温度的改变而承受热负载。此时，由于组成半导体器件的芯片11、内引线部分12A、粘合剂21以及包封体10的材料不同，它们的热膨胀系数也相应地不同。因而可认为在整个半导体器件中不会均匀地出现热膨胀或热收缩，而是由于温度改变即温度循环而使热应力集中在连结部分22上。
但由于每个带有连结部分22的内引线部分12Aa包括弯曲部分23，故热应力被弯曲部分23吸收了。因此可防止内引线部分12Aa的断裂。结果就能够在提高半导体器件制造效率的同时，获得具有优异使用寿命的高质量的半导体器件。
在用粘合剂21将内引线部分12Aa连结于芯片11的情况下，粘合剂21的厚度可定为约10μm，这比隔离条更薄。另一方面，在制造芯片11的情况下，在晶片上制作相应于芯片预定数目的半导体集成电路之后，在划片工序中以芯片为单位切割晶片。但有时在划片工序中进行切割时，在芯片11的外围边缘E的部分中会出现残留物。此残留物几乎从电路制作面14上的边缘E垂直地形成。已发现此残留物的高度约为10μm。
当包括连结部分22的内引线12A在电路制作面14上平行延伸时，若出现残留物，则内引线部分12Aa会与残留物相接触。若残留物是金属制成的电路引线的残留物，则残留物与内引线12之间短路。若残留物是芯片11衬底部分的残留物，则残留物与衬底之间短路。
如图4(B)所示，芯片11的电路制作面14与芯片11外缘E上方的带有连结部分22的内引线部分12Aa的一部分之间的尺寸被设定为大于芯片外围上可能出现的残留物的高度。为了设定此尺寸，在内引线部分12Aa中的外缘E上方形成了一个沿离开电路制作面14向外引线部分12B倾斜的台阶24。所示的台阶24位于芯片11边缘E的内侧上。借助于以这种方式形成台阶24，即使当用薄粘合剂21将内引线部分12Aa连结到芯片11时，也可以避免内引线部分12Aa与残留物相接触。于是能以高的成品率获得高质量的半导体器件。
如上所述，在所有内引线部分12A都有连结部分22以及芯片11和所有内引线部分12A被连接的情况下，也可获得在内引线部分12A与残留物之间避免接触的效果。
图4(C)剖面图示出了根据本发明另一实施例的半导体器件的相当于图4(B)的一部分。此时，以相似于隔离条情况的方式，粘合剂21被加厚涂覆成厚度高达约50μm。此时，由于内引线部分12A与电路制作面14之间的间隙充分地大于可能出现的残留物的高度，即使粘合剂21以这种方式加厚涂覆，也可获得避免内引线部分12A与残留物相接触的效果而无需形成上述的台阶24。
在图1所示的半导体器件中，虽然用作电极的键合焊点15制作成芯片11中央部分的一条线，此键合焊点15也可以制作成芯片11中央部分的二条线。此时，内引线部分12Aa连结部分22位于靠近芯片11的长边，而四个内引线部分12Aa的连结部分22位于芯片11的四个角处，以致在制作包封体10时能够肯定地防止芯片11在压模中的偏离或倾斜。即使如图所示键合焊点15被制作成一条线，也可能将连结部分22置于芯片11的四个角处。
下面描述作为上述半导体器件的TSOP的制造过程。首先制备一个图5所示形状的引线框LF。引线框LF包括外框12E和12F、连接引线12的挡杆12C以及悬式引线12D。实际使用了大约5或6个引线框LF连续的结构。图5只示出了相当于一个封装件的部分。台阶24只制作在引线框LF最外侧上的各个内引线部分12Aa的端部处以便调整。
如相当于图5背面的图6所示，用分配器之类将粘合剂21以点的形式涂于引线框LF中内引线部分12A之中最外侧上四个内引线部分12Aa的背面，亦即面对芯片11的表面。也可以将粘合剂21涂于重叠内引线部分12Aa中芯片11电路制作面14的整个部分，或将粘合剂以预先切成相当于重叠部分大小的片状连结到连结部分22，而不使用分配器。
用预定工序制备了芯片11且具有矩形形状。如图7所示，芯片11被置于引线框LF的预定位置，使芯片11的电路制作面亦即主表面面对内引线部分12A的背面。使连结部分22与电路制作面14接触并用粘合剂21连结。芯片11被连接到以每二个连结部分22对应于芯片11二端之一的方式而安置的四个连结部分22。
图8示出了引线键合工序中由金丝13键连芯片11的键合焊点15与内引线部分12A并使之电连接的情况。芯片11以这种方式键合并固定，引线13所连接的引线框LF被转送至包封工序，并用传递模塑设备制作树脂包封体10，从而包封图9所示的芯片11。然后如图10所示，相继切去连接引线框LF中外引线部分12B以及从图10所示树脂包封体10露出的外引线部分12B的挡杆12的端部。随后如图11所示，例如在G线处将外引线12B弯成预定形状。悬式引线12D保留不切割以便在制作引线时封装件不会从引线框LF分离。然后如图12所示，切去悬式引线12D，这就完成了图1-3所示的TSOP。
图13示出了用传递模塑设备制作树脂包封体10的情况。用模塑设备的第一压模31和第二压模32制作了对应于树脂包封体10的形状的空腔33。从制作在压模31和32中对应于芯片11一个短边中央部分的铸口35，将熔融的环氧树脂34注入腔33中。此时，由于芯片11被引线框LF二侧各二个位置处的总共四个位置支持，故即使注入的树脂34以不同的时刻注入引线框LF的芯片侧和反侧，芯片11也不会从引线框LF偏离或倾斜。因此，芯片11被包封在引线框LF中的所需位置，以致能够高成品率地制造高质量的半导体器件。
实施例2
图14和图15(A)与15(B)示出了根据本发明另一实施例的半导体器件。虽然前述实施例中连结部分22是沿芯片11的宽度方向定位，但在此半导体器件中都沿芯片11的纵向定位。以这种方式，连结部分22或弯曲部分23可根据内引线12A的布局定为任何方向。此时形成在内引线部分12Aa中的台阶24被制作在芯片11的区域中。只要芯片11与可能出现在芯片外围边缘E处的残留物之间有足够大的间隙不致于与内引线部分12Aa相接触，就可得到可能制作在任何位置的台阶24。图15(B)是沿图15(A)中A-A线的剖面图。
图16(A)是图14所示内引线部分12Aa改进的放大图。虽然在图14的实施例中，位于芯片11最外侧且带有键合部分22的内引线部分12Aa的弯曲部分23与芯片11的短边SE相交，在图16(A)中弯曲部分23却与长边LE相交。当如键合焊点15制作在沿芯片11宽度方向的中央部分的二行中那样，各行键合焊点15位于较近于长边时，键合部分22也位于长边附近，以致内引线部分12Aa与长边相交。
图16(B)是沿图16(A)中A-A线的剖面图，其中略去了包封体10。
如图16(A)所示，粘合剂21被涂于半导体器件中芯片11外围边缘E附近。内引线部分12Aa连结于电路制作面14上芯片外围边缘E附近。为了防止发射到电路上的诸如α射线之类的辐照的影响，芯片11的电路制作面14由涂在芯片衬底上的树脂构成的表面保护层来制作。当施加强的剥离力时，此表面保护层被剥离。特别是如图16(A)所示，在粘合剂21涂于边缘E附近的情况下，可以认为当应力因温度循环而集中在连结部分22上时，表面保护层被从外围部分剥离。当在内引线部分12Aa中制作有弯曲部分23时，弯曲部分23可吸收由于温度循环而出现在连结部分22中的应力。结果，即使在粘合剂21涂于边缘E附近时，也可防止表面保护层的剥离。若出现剥离，则在树脂包封体10中沿内引线部分12Aa发生破裂，外部的空气和水就可能通过裂缝进入树脂包封体10。在所示的半导体器件中可避免这种情况。
粘合剂21可涂在芯片11的最外侧同时防止裂纹的发生，从而获得树脂包封过程中更稳定地支持芯片11的效果。
实施例3
图17和18示出了根据本发明另一实施例的半导体器件。此半导体器件带有总线杆16。总线杆16连接多个安置在芯片11长边上的内引线部分12A中的位于芯片11二端的内引线部分12Aa。四个带有总线杆16的内引线部分12Aa中的每一个包括连结部分22和与连结部分22成直角的弯曲部分23。内引线部分12Aa在连结部分22与弯曲部分23所构成的平面内有一个U形部分。图18是四个带有总线杆16的内引线部分12Aa中的一个的放大图。
实施例4
图19和20示出了根据又一实施例的半导体器件。以相似于图17所示情况的方式，此半导体器件带有总线杆16。此时，连结部分22与内引线部分12Aa成直角形成。连结部分22所连接的内引线12Aa的一部分用作弯曲部分23。连结部分22和连结部分22的延续部分在平面图中成一U形。
关于带有总线杆16的半导体器件，如图17-20所示，虽然示出的例子在内引线部分12Aa中制作有台阶24，但如图4(C)所示，借助于加厚涂覆粘合剂21而不制作台阶24，也可避免与残留物相接触。在使用总线杆16的情况下，总线杆16也可带有连结部分22。
实施例5
图21示出了根据本发明另一实施例的半导体器件。此时，四个位于芯片11二端的内引线部分12Aa中的每一个都带有连结部分22，但不带有弯曲部分。在温度循环造成的应力集中所引起的粘合剂21中的变形可以忽略的情况下，这种类型的半导体器件是有效的。虽然最外侧的四个内引线部分12Aa带有连结部分22，它们内侧上的四个内引线部分12Ab也可分别带有连结部分。
实施例6
图22示出了根据本发明又一实施例的半导体器件。虽然图21所示的连结部分22是沿芯片11的宽度方向定向，但此情况下连结部分22却沿纵向定向且内引线部分12Aa的端部被安排在芯片11的边缘E的上方。此时可获得相似于图21所示情况的效果。
实施例7
图23示出了根据本发明另一实施例的半导体器件。此时，不用金属丝，引线12的内引线部分12Aa被直接电连接到制作在芯片11电路制作面14上的金凸电极15a。凸块电极15a的位置与涂粘合剂21的位置偏离。其它引线12Ab和12Ac连接于金凸电极且不涂粘合剂。
实施例8
图24(A)和24(B)示出了根据本发明又一实施例的半导体器件。图24(A)示出了一种带有层状存储模块结构的半导体器件，此层状存储模块结构借助于将二个TSOP层叠并将外引线部分12B焊接到印刷电路板17上的电极18而得到。
图24(A)的每个TSOP与图2和3所示的相同。上部TSOP外引线部分12B的倾斜部分比下部TSOP的长。为了将TSOP安装于印刷电路板17上，预先将焊料镀于外引线部分12B，焊胶被预先印在电极18表面上，并用焊胶构成的粘合剂将外引线部分12B暂时连结于电极18。借助于在将外引线部分12B定位于电极18之后预热而熔化外引线部分12B的表面焊料镀层，也可实行这一暂时固定。借助于在暂时固定之后使焊料镀层回流，就完成了安装操作。在将一个TSOP安装于印刷电路板17的情况下，采用相似的方法。
图24(B)示出了带有存储模块结构的层状半导体器件，其中二个TSOJ型半导体器件被层叠并安置在印刷电路板17上。下部的TSOJ是用相似于图24(A)所示情况的方式，借助于将外引线12B连结于印刷电路板17而安装的。上部的TSOJ借助于将外引线12B连接于下部TSOJ的外引线12B而安装。
虽然用实施例已在上面具体描述了本发明人所完成的本发明，但显然本发明不局限于上述各实施例，而是能够在不偏离其主旨的范围内做出各种改变。
例如，外引线12B的形状不局限于所示的TSOP和TSOJ型。本发明可应用于诸如TQFP之类其它类型的半导体器件，只要内引线部分安置在电路制作面上即可。此时，内引线被连结于方形芯片的四个角。本发明不仅可应用于其中包封有存储器LSI的封装件，而且还可应用于其中包封有微计算机和逻辑LSI的封装件以及采用这种封装件的层状多芯片模块。在包封体10制得很薄的情况下，借助于在包封体10表面上制作一个诸如铝箔的光反射层，可防止光引起的诸如数据保持之类的特性退化。
下面简述一下由本申请所公开的本发明中的代表性发明所获得的效果。
由于位于安排在芯片电路制作面上的内引线部分中最外侧的内引线部分带有连结部分且此连结部分被键合于芯片，故减小了涂粘合剂的部分，从而可在短的时间内快速制造半导体器件且制造效率得到改善。
由于仅仅键合内引线部分中位于二端的内引线部分，故防止了制作树脂包封体时芯片从引线框偏离，以致在改善制造效率的同时，可获得高质量的半导体器件。
由于每个键合于芯片的内引线部分都有用来吸收温度循环时的应力的弯曲部分，故可防止键合于芯片的内引线发生破裂。因而可获得具有优异使用寿命的高质量半导体器件。
由于借助于制作弯曲部分而防止了应力集中于连结部分，故防止了电路制作面的表面保护层由于在连结部分出现应力而剥离，从而可防止剥离所造成的树脂包封体中裂纹的出现，以致能够获得具有优异使用寿命的半导体器件。
在用粘合剂键合于芯片的内引线的相应于芯片外围边缘的部分与电路制作表面之间形成有一个间隙。此间隙大于边缘部分处可能出现的残留物的高度。因此，即使当用粘合剂来键合内引线时，也可避免残留物与内引线之间发生接触。

Claims (10)

1.一种半导体器件，它包含：
一个在其主面上带有多个半导体元件和多个键合焊点的半导体芯片；
各带有内引线和外引线的第一引线和第二引线，上述各第一和第二引线的内引线的一部分安置在上述半导体芯片的主面上；
用来连接上述第一和第二引线的内引线与上述多个相应键合焊点的金属丝；以及
用来包封上述半导体芯片、上述第一和第二引线的内引线以及上述金属丝的树脂包封体，
其中所述的第一引线用插入其与半导体芯片之间的粘合剂连结于上述半导体芯片的主面上，而
所述的第二引线不用粘合剂连结到上述半导体芯片的主面上。
2.根据权利要求1的半导体器件，其中上述第一引线的内引线有一个用上述粘合剂连结于上述半导体芯片主面的第一部分和一个安置在上述半导体芯片主面上方高于上述第一部分位置处的第二部分，而上述第二引线的内引线被安置在几乎与上述第一引线内引线第二部分高度相同的位置处。
3.一种半导体器件，它包含：
一个在其主面上带有多个半导体元件和多个键合焊点的矩形半导体芯片，上述多个键合焊点沿上述半导体芯片的长边方向排列；
多个各带有内引线和外引线的引线，各上述多个引线的内引线的一部分安置在上述半导体芯片的主面上，而上述多个引线沿上述长边方向以预定间距安置；
用来连接上述多个引线的内引线与上述多个相应键合焊点的金属丝；以及
用来包封上述半导体芯片、上述多个引线的内引线以及上述金属丝的树脂包封体，
其中上述多个引线中的一对排列在上述半导体芯片主面上最外侧上的第一引线用插入其与半导体芯片之间的粘合剂连结于上述半导体芯片的主面，
而其中上述多个引线中排列在上述第一引线对之间的第二引线不用粘合剂连结到上述半导体芯片的主面。
4.根据权利要求3的半导体器件，其中上述第一引线的内引线有一个用上述粘合剂连结到上述半导体芯片主面的第一部分以及一个安置在上述半导体芯片主面上方高于上述第一部分的位置处的第二部分，而上述第二引线的内引线安置在与上述第一引线内引线第二部分几乎相同高度处。
5.根据权利要求3的半导体器件，其中提供有四个安置在上述半导体芯片的四个角附近的上述第一引线。
6.一种制造半导体器件的方法，它包含下列步骤：
a)制备一个在其主面上带有多个半导体元件和多个键合焊点的半导体芯片以及带有各包括内引线和外引线的第一引线和第二引线的一个引线框；
b)将上述引线框安置在上述半导体芯片的主面上，使上述第一和第二引线的各个内引线的一部分排列在上述半导体芯片的主面上；
c)用粘合剂将上述第一引线的内引线固定到上述半导体芯片的主面，并将上述第二引线的内引线安置成离上述半导体芯片的主面有一定间隙；
d)用金属丝将上述第一和第二引线的内引线连接到上述多个相应的键合焊点；以及
e)用树脂包封上述半导体芯片、上述第一和第二引线的内引线以及上述金属丝。
7.根据权利要求6的方法，其中步骤a)包括只将粘合剂选择性地涂于上述第一引线内引线的步骤。
8.根据权利要求7的方法，其中所述的树脂被注入到上述第二引线的内引线与上述半导体芯片的主面之间。
9.一种制造半导体器件的方法，它包含下列步骤：
制备一个带有多个内引线部分和多个连续到内引线部分的外引线部分的引线框；
制备一个带有其上制作有半导体集成电路和多个键合焊点的主面的方形半导体芯片；
将粘合剂涂于上述内引线部分中对应于上述半导体芯片二端的位置处的内引线部分；
用上述粘合剂将上述半导体芯片连结到上述引线框；
用金属丝对排列在上述半导体芯片主面上的键合焊点与上述内引线进行电连接；以及
借助于将上述半导体芯片所连结的上述引线框安置在树脂压模中，然后将包封树脂注入上述树脂压模而制作树脂包封体。
10.一种制造半导体器件的方法，它包含下列步骤：
分别制备一个带有多个内引线部分和多个连续到内引线部分的外引线部分的引线框；
制备一个带有其上制作有半导体集成电路和多个键合焊点的主面的方形半导体芯片；
将粘合剂涂于排列在上述半导体芯片主面四个角附近的内引线部分；
用上述粘合剂连结上述引线框和上述半导体芯片的主面；
用金属丝对排列在上述半导体芯片主面上的键合焊点和上述内引线部分进行电连接；以及
借助于将上述半导体芯片所连结的上述引线框安置在树脂压模中，然后将包封树脂注入上述树脂压模而制作树脂包封体。
CNB981056989A 1997-03-25 1998-03-24 半导体器件及其制造方法 Expired - Fee Related CN100370606C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07234997A JP3638750B2 (ja) 1997-03-25 1997-03-25 半導体装置
JP72349/97 1997-03-25

Publications (2)

Publication Number Publication Date
CN1194462A true CN1194462A (zh) 1998-09-30
CN100370606C CN100370606C (zh) 2008-02-20

Family

ID=13486751

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981056989A Expired - Fee Related CN100370606C (zh) 1997-03-25 1998-03-24 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US6064112A (zh)
JP (1) JP3638750B2 (zh)
KR (1) KR100600690B1 (zh)
CN (1) CN100370606C (zh)
MY (1) MY119797A (zh)
SG (1) SG67488A1 (zh)
TW (1) TW390014B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461398C (zh) * 2004-02-26 2009-02-11 飞思卡尔半导体公司 具有交叉导体装配件的半导体封装件及制造方法
CN104412074A (zh) * 2012-06-15 2015-03-11 日立汽车系统株式会社 热式流量计

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP4342013B2 (ja) * 1998-05-06 2009-10-14 株式会社ハイニックスセミコンダクター 超高集積回路のｂｌｐスタック及びその製造方法
TW468258B (en) * 1998-10-21 2001-12-11 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2002076831A (ja) 2000-08-28 2002-03-15 Nec Corp リードフレームおよびそれを使用するｓａｗフィルタ
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
ATE391404T1 (de) * 2003-05-09 2008-04-15 Widex As Verfahren zum herstellen eines trägerelements für ein hörgerät und trägerelement für ein hörgerät
KR101037246B1 (ko) * 2004-10-18 2011-05-26 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4740708B2 (ja) * 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
US7466013B2 (en) * 2005-12-15 2008-12-16 Etron Technology, Inc. Semiconductor die structure featuring a triple pad organization
DE102015107489B4 (de) 2015-05-12 2020-07-02 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125644A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd 半導体装置
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS61236130A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 半導体装置
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JP3075617B2 (ja) * 1991-12-25 2000-08-14 株式会社日立製作所 半導体集積回路装置
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
EP0576708A1 (de) * 1992-07-01 1994-01-05 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Leiterrahmen
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
JP2998484B2 (ja) * 1993-04-06 2000-01-11 日立電線株式会社 半導体装置用リードフレーム
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
TW314650B (zh) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JPH0936296A (ja) * 1995-07-14 1997-02-07 Texas Instr Japan Ltd 半導体装置
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
KR100193904B1 (ko) * 1996-10-18 1999-06-15 윤종용 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH10199912A (ja) * 1997-01-16 1998-07-31 Hitachi Ltd 半導体装置
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461398C (zh) * 2004-02-26 2009-02-11 飞思卡尔半导体公司 具有交叉导体装配件的半导体封装件及制造方法
CN104412074A (zh) * 2012-06-15 2015-03-11 日立汽车系统株式会社 热式流量计
US9658091B2 (en) 2012-06-15 2017-05-23 Hitachi Automotive Systems, Ltd. Thermal flow meter with lead having a bent portion

Also Published As

Publication number Publication date
JP3638750B2 (ja) 2005-04-13
TW390014B (en) 2000-05-11
KR100600690B1 (ko) 2007-08-16
JPH10270626A (ja) 1998-10-09
KR19980080543A (ko) 1998-11-25
SG67488A1 (en) 1999-09-21
US6064112A (en) 2000-05-16
CN100370606C (zh) 2008-02-20
MY119797A (en) 2005-07-29

Similar Documents

Publication Publication Date Title
CN101375382B (zh) 半导体器件封装及其制造方法
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6900077B2 (en) Methods of forming board-on-chip packages
CN101312162B (zh) 一种制造半导体器件的方法
US20100244234A1 (en) Semiconductor device and method of manufacturing same
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
US20020109216A1 (en) Integrated electronic device and integration method
US20070093000A1 (en) Pre-molded leadframe and method therefor
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN101221946A (zh) 半导体封装、及系统级封装模块的制造方法
CN1194462A (zh) 半导体器件及其制造方法
CN1204622C (zh) 半导体器件及其制造方法
CN1174486C (zh) 半导体器件及其制造方法
US6054772A (en) Chip sized package
JP5184132B2 (ja) 半導体装置およびその製造方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
TWI692042B (zh) 半導體封裝結構及其製作方法
CN111725132A (zh) 一种半导体器件及其制造方法
US8258611B2 (en) Leadframe structure for electronic packages
JP2005142452A (ja) 半導体装置及びその製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
CN217983331U (zh) 一种带有预成型高铜柱结构的Hybrid芯片封装结构
US6246109B1 (en) Semiconductor device and method for fabricating the same
JPH02181956A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20140324