CN217983331U - 一种带有预成型高铜柱结构的Hybrid芯片封装结构 - Google Patents
一种带有预成型高铜柱结构的Hybrid芯片封装结构 Download PDFInfo
- Publication number
- CN217983331U CN217983331U CN202221718764.0U CN202221718764U CN217983331U CN 217983331 U CN217983331 U CN 217983331U CN 202221718764 U CN202221718764 U CN 202221718764U CN 217983331 U CN217983331 U CN 217983331U
- Authority
- CN
- China
- Prior art keywords
- chip
- high copper
- preformed high
- packaging
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 78
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 123
- 229910052802 copper Inorganic materials 0.000 claims abstract description 123
- 239000010949 copper Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 58
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 22
- 238000000465 moulding Methods 0.000 claims description 21
- 230000010354 integration Effects 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000003566 sealing material Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000012778 molding material Substances 0.000 description 6
- 238000003698 laser cutting Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 241001133184 Colletotrichum agaves Species 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000010396 two-hybrid screening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种带有预成型高铜柱结构的Hybrid芯片封装结构，涉及芯片封装技术领域，Hybrid芯片封装结构包括封装基体、基础被动元件、基础芯片元件、模塑封料以及锡球，封装基体的一侧焊接有锡球，封装基体的另一侧焊接有基础被动元件、基础芯片元件，Hybrid芯片封装结构还包括预成型高铜柱结构、堆叠芯片元件和堆叠被动元件，堆叠芯片元件和堆叠被动元件均通过预成型高铜柱结构安装于基础被动元件或基础芯片元件的上方，通过设置预成型高铜柱结构，在没有芯片表面的情况下，也可以借助预成型高铜柱结构实现基础被动元件、基础芯片元件上方空间的利用，实现封装结构高度方向上的芯片堆叠。
Description
技术领域
本实用新型涉及芯片封装技术领域，具体涉及到一种带有预成型高铜柱结构的Hybrid芯片封装结构。
背景技术
打线也叫Wire Bonding(压焊，也称为绑定，键合，丝焊)是指使用金属丝(金线、铜合金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。常见于表面封装工艺。其实质为对金属丝和压焊点同时加热和超声波，接触面便产生塑性变形，并破坏了界面的氧化膜，使其活性化，通过接触面两金属之间的相互扩散，形成金属化合物而完成连接。
打线封装技术(Wire Bond)比倒装芯片封装技术(Flip Chip)需要占用封装基板面积大，而降低芯片封装面积是封装发展趋势，可以提高封装集成度。
基于Wire Bond工艺堆叠的芯片简称WB hybrid芯片，基于Flip Chip工艺堆叠的芯片简称FC hybrid芯片。基于Wire Bond工艺的芯片堆叠，堆叠芯片必须有一个平台，该平台一般是FC芯片或WB芯片表面，若没有现成的芯片表面平台，便很难实现hybrid芯片的堆叠工艺，Hybrid堆叠芯片结构中，WB芯片的应力会传递到FC芯片的bump焊点，引起焊点质量问题和可靠性问题，该问题在大尺寸的FC芯片、WB芯片Hybrid堆叠需求场景下，对封装工艺的实现和质量、可靠性的挑战更大。
因此，存在待改进之处，本实用新型提供一种带有预成型高铜柱结构的Hybrid芯片封装结构。
实用新型内容
针对现有技术所存在的不足，本实用新型目的在于提出一种带有预成型高铜柱结构的Hybrid芯片封装结构，具体方案如下：
一种带有预成型高铜柱结构的Hybrid芯片封装结构，所述Hybrid芯片封装结构包括封装基体、基础被动元件、基础芯片元件、模塑封料以及锡球，所述封装基体的一侧焊接有所述锡球，所述封装基体的另一侧焊接有所述基础被动元件、基础芯片元件，所述Hybrid芯片封装结构还包括预成型高铜柱结构、堆叠芯片元件和堆叠被动元件；
所述堆叠芯片元件和堆叠被动元件均通过所述预成型高铜柱结构安装于所述基础被动元件或所述基础芯片元件的上方，且所述基础被动元件、基础芯片元件、堆叠芯片元件、堆叠被动元件以及预成型高铜柱结构均处于所述模塑封料中。
进一步的，所述预成型高铜柱结构包括多个均匀分布在所述基础被动元件或基础芯片元件两侧的铜柱，所述铜柱至少有一端设有镀镍层，所述镀镍层上还设有镀锡层，所述铜柱通过所述镀锡层与所述封装基体焊接；
所述预成型高铜柱结构还包括集成基板、集成平台，多个所述铜柱的另一端共同连接有所述集成基板或所述集成平台。
进一步的，所述铜柱的另一端可直接连接所述集成平台。
进一步的，所述铜柱的另一端也设有所述镀镍层，所述镀镍层上还设有镀锡层，所述集成基板与所述镀锡层焊接。
进一步的，所述堆叠芯片元件包括打线芯片、倒装芯片。
进一步的，所述打线芯片与所述集成基板之间设有DAF膜。
进一步的，所述打线芯片与所述集成平台之间设有DAF膜。
进一步的，所述倒装芯片完全包覆于所述模塑封料中。
进一步的，所述倒装芯片的晶背暴露于所述模塑封料外部。
与现有技术相比，本实用新型的有益效果如下：
(1)预成型高铜柱结构加工方式简单，加工成本低，封装效率更高，并且，通过设置预成型高铜柱结构，在没有芯片表面的情况下，也可以借助预成型高铜柱结构实现基础被动元件、基础芯片元件上方空间的利用，实现封装结构高度方向上的芯片堆叠，进一步提高封装集成度；另外，借助预成型高铜柱结构的作用，实现WB芯片和FC芯片表面的分离，可以实现倒装(FC)工艺+打线(WB)工艺的单独控制，避免二者相互干扰引起的分层问题，也避免了WB芯片直接堆叠在FC芯片上引起FC芯片的bump焊点开裂等质量问题和可靠性问题；
(2)带铜柱的集成平台(一体化平台，胶固化平台)、带铜柱的集成基板，可以实现电性连接，再次集成堆叠被动元件、堆叠芯片元件，从而实现封装集成度的提升。
附图说明
图1为对比例一的整体示意图；
图2为对比例二的整体示意图；
图3为实施例一的整体示意图；
图4为实施例一的制作流程图；
图5为实施例二的整体示意图；
图6为实施例二的制作流程图；
图7为实施例三的整体示意图；
图8为实施例三的制作流程图；
图9为实施例四的整体示意图；
图10为实施例四的制作流程图；
图11为实施例五的整体示意图；
图12为实施例五的制作流程图。
附图标记：1、封装基体；2、基础被动元件；3、基础芯片元件；4、模塑封料；5、锡球；6、预成型高铜柱结构；7、铜柱；8、镀镍层；9、镀锡层；10、集成基板；11、集成平台；12、堆叠芯片元件；13、堆叠被动元件；14、DAF膜；15、FC芯片；16、WB芯片；17、焊盘；18、金属线。
具体实施方式
下面结合实施例及附图对本实用新型作进一步的详细说明，但本实用新型的实施方式不仅限于此。
目前，随着半导体行业的快速发展，在系统化模块封装(system in package，简称SIP)领域中，用于实现单个芯片和多个芯片封装hybrid技术得到增强，hybrid技术即混装技术，其实质为将多个不同功能芯片使用不同工艺(倒装芯片工艺/正面贴装芯片工艺)贴装在一起，使单个封装结构实现更多的功能，可以更好的减小产品尺寸。
现有的Hybrid封装结构一般有FC芯片15+WB芯片16的Hybrid封装结构、WB芯片16+WB芯片16的Hybrid封装结构，WB芯片16为基于Wire Bond工艺实现焊接的芯片，FC芯片15为基于Flip Chip工艺实现焊接的芯片，以这两种封装结构分别作为对比例一、对比例二进行阐述。
对比例一
对比例一为如图1所示的FC芯片15+WB芯片16的Hybrid封装结构，首先被动元件、FC芯片15分别集成在封装基体1的一个侧面上，然后将WB芯片16通过打线封装技术安装在其中一个FC芯片15上，实现FC芯片15与WB芯片16的堆叠，之后通过模塑封料4将被动元件、FC芯片15以及WB芯片16进行模塑封。完成后，在封装基体1的另一个侧面上预先设置的焊盘17上植球，以及焊接被动元件。
对比例二
对比例二为如图2所示的WB芯片16+WB芯片16的Hybrid封装结构，首先被动元件、FC芯片15、WB芯片16分别集成在封装基体1的一个侧面上，然后将WB芯片16通过打线封装技术安装在前面已经被焊接完成的WB芯片16上，实现两层WB芯片16的堆叠，之后通过模塑封料4将被动元件、FC芯片15以及WB芯片16进行模塑封。完成后，在封装基体1的另一个侧面上预先设置的焊盘17上植球，以及焊接被动元件。
上述两种Hybrid封装结构，进行芯片之间的堆叠时，需要FC芯片15或WB芯片16表面作为平台，如此，便会导致WB芯片16的应力会传递到FC芯片15的bump焊点，引起焊点质量问题和可靠性问题。
针对上述这两种Hybrid封装结构存在的缺陷，本实用新型提出了一种带有预成型高铜柱结构的Hybrid芯片封装结构，Hybrid芯片封装结构包括封装基体1、基础被动元件2、基础芯片元件3、模塑封料4以及锡球5，封装基体1的两侧面分别用来焊接这几种结构。其中，封装基体1的一侧焊接有锡球5，也可在锡球5之间焊接被动元件。封装基体1的另一侧焊接有基础被动元件2、基础芯片元件3，其中基础芯片元件3设置为FC芯片15，即倒装芯片。
为实现封装基体1在同一侧上多个芯片的堆叠，Hybrid芯片封装结构还包括预成型高铜柱结构6、堆叠芯片元件12和堆叠被动元件13，堆叠芯片元件12和堆叠被动元件13均通过预成型高铜柱结构6安装于基础被动元件2或基础芯片元件3的上方，且基础被动元件2、基础芯片元件3、堆叠芯片元件12、堆叠被动元件13以及预成型高铜柱结构6均处于模塑封料4中。
其中，堆叠被动元件13与基础芯片元件3均为现有市场常用的规格。堆叠芯片元件12包括打线芯片、倒装芯片，需要说明的是，打线芯片即WB芯片16，倒装芯片即FC芯片15。
预成型高铜柱结构6包括多个铜柱7，由于堆叠芯片元件12处于基础被动元件2的上方，或者处于基础芯片元件3的上方，铜柱7的位置根据这两种情况设定，多个铜柱7均匀分布在基础被动元件2或基础芯片元件3的两侧。
铜柱7至少有一端设有镀镍层8，镀镍层8上还设有镀锡层9，铜柱7可通过镀锡层9与封装基体1焊接，镀镍层8和镀锡层9较为柔软，能够吸收和分散应力，焊点不易断裂，封装质量和封装可靠性得以提升。预成型高铜柱结构6还包括集成基板10、集成平台11，多个铜柱7的另一端共同连接有集成基板10或集成平台11，实际上，集成基板10或集成平台11是用于安装堆叠芯片元件12和堆叠被动元件13的支撑结构，对应的，本实用新型中的预成型高铜柱结构6实际上有两种，一种是铜柱7的另一端连接集成基板10，简称为高铜柱结构A；一种是铜柱7的另一端连接集成平台11，简称为高铜柱结构B。
根据前述铜柱7的另一端连接的结构的不同，以及集成基板10或集成平台11上焊接的堆叠芯片元件12的不同，本实用新型提出了多个关于封装结构的实施例，以下针对不同实施例进行封装结构的制作步骤以及具体结构上的阐述。
实施例一：
结合图3和图4，实施例一的封装结构实质为带基板铜柱7混合型封装-被动元件上方倒装-覆盖晶背的封装结构，需要说明的是，多个铜柱7均匀分布在基础被动元件2的两侧，铜柱7的另一端连接集成基板10，铜柱7与集成基板10的连接方式具体为铜柱7的另一端也设有镀镍层8，镀镍层8上还设有镀锡层9，集成基板10与镀锡层9焊接。集成基板10的上侧焊接有堆叠被动元件13以及堆叠芯片元件12，堆叠芯片元件12采用倒装芯片，即FC芯片15。同样需要说明的是，覆盖晶背是指堆叠芯片元件12中的倒装芯片的晶背隐藏于模塑封料4中。
实施例一的制造步骤为：
S1、封装准备：准备一封装基体1，以及预成型高铜柱结构6，此时的预成型高铜柱结构6为高铜柱结构A；
S2、第一次元器件封装集成：在封装基体1表面的焊盘17上集成预成型高铜柱结构6、基础芯片元件3和基础被动元件2；
S3、第二次元器件封装集成：在预成型高铜柱结构6中的集成基板10的焊盘17上集成FC芯片15、堆叠被动元件13，FC芯片15即堆叠芯片元件12；
S4、模塑封：在封装基体1集成元器件侧进行塑封，模塑封料4包封基础被动元件2、基础芯片元件3、FC芯片15、堆叠被动元件13以及预成型高铜柱结构6；
S5、植球：在封装基体1的另一侧进行植球；
S6、切割：通过机械、激光切割等方式切割，得到单颗封装芯片。
实施例二：
结合图5和图6，实施例二的封装结构实质为带基板铜柱7混合型封装-被动元件上方倒装-露晶背的封装结构，实施例二与实施例一的区别在于：露晶背，需要说明的是，露晶背是指堆叠芯片元件12中的倒装芯片的晶背外露于模塑封料4的外部。
实施例二的制造步骤为：
S1、封装准备：准备一封装基体1，以及预成型高铜柱结构6，此时的预成型高铜柱结构6为高铜柱结构A；
S2、第一次元器件封装集成：在封装基体1表面的焊盘17上集成预成型高铜柱结构6、基础芯片元件3和基础被动元件2；
S3、第二次元器件封装集成：在预成型高铜柱结构6中的集成基板10的焊盘17上集成FC芯片15、堆叠被动元件13，FC芯片15即堆叠芯片元件12；
S4、模塑封：在封装基体1集成元器件侧进行塑封，模塑封料4包封基础被动元件2、基础芯片元件3、FC芯片15、堆叠被动元件13以及预成型高铜柱结构6；
S5、基板平磨：进行模塑封料4的平磨，露出FC芯片15的晶背；
S6、植球：在封装基体1的另一侧进行植球；
S7、切割：通过机械、激光切割等方式切割，得到单颗封装芯片。
实施例三：
结合图7和图8，实施例三的封装结构实质为带平台铜柱7混合型封装-被动元件上方打线的封装结构，需要说明的是，多个铜柱7均匀分布在基础被动元件2的两侧，铜柱7的另一端连接集成平台11，铜柱7与集成平台11的连接方式具体为胶水粘接，或一体连接。集成平台11的上侧焊接有堆叠芯片元件12，堆叠芯片元件12采用打线芯片，即WB芯片16。
实施例三的制造步骤为：
S1、封装准备：准备一封装基体1，以及预成型高铜柱结构6，此时的预成型高铜柱结构6为高铜柱结构B，此时的高铜柱结构B为一体化集成高铜柱7平台或非一体化高铜柱7集成平台11；
S2、元器件封装集成：在封装基体1表面的焊盘17上集成预成型高铜柱结构6、基础芯片元件3和基础被动元件2；
S3、打线：在预成型高铜柱结构6中的集成平台11上进行芯片正装，打线工艺，实现WB芯片16的垂直集成；
S4、模塑封：在封装基体1集成元器件侧进行塑封，模塑封料4包封基础被动元件2、基础芯片元件3、WB芯片16以及预成型高铜柱结构6；
S5、植球：在封装基体1的另一侧进行植球；
S6、切割：通过机械、激光切割等方式切割，得到单颗封装芯片。
实施例四：
结合图9和图10，实施例四的封装结构实质为带基板铜柱7混合型封装-被动元件上方打线的封装结构，需要说明的是，多个铜柱7均匀分布在基础被动元件2的两侧，铜柱7的另一端连接集成基板10，铜柱7与集成基板10的连接方式具体为铜柱7的另一端也设有镀镍层8，镀镍层8上还设有镀锡层9，集成基板10与镀锡层9焊接。集成基板10的上侧焊接有堆叠芯片元件12，堆叠芯片元件12采用打线芯片，即WB芯片16。
实施例四的制造步骤为：
S1、封装准备：准备一封装基体1，以及预成型高铜柱结构6，此时的预成型高铜柱结构6为高铜柱结构A；
S2、第一次元器件封装集成：在封装基体1表面的焊盘17上集成预成型高铜柱结构6、基础芯片元件3和基础被动元件2；
S3、打线：在预成型高铜柱结构6中的集成基板10上进行芯片正装，打线工艺，实现WB芯片16的垂直集成；
S4、模塑封：在封装基体1集成元器件侧进行塑封，模塑封料4包封基础被动元件2、基础芯片元件3、WB芯片16以及预成型高铜柱结构6；
S5、植球：在封装基体1的另一侧进行植球；
S6、切割：通过机械、激光切割等方式切割，得到单颗封装芯片。
实施例五：
结合图11和图12，实施例五的封装结构实质为带平台铜柱7混合型封装-芯片元件上方打线的封装结构，需要说明的是，多个铜柱7均匀分布在基础芯片元件3的两侧，铜柱7的另一端连接集成平台11，铜柱7与集成平台11的连接方式具体为焊接，或一体连接。集成平台11的上侧焊接有堆叠芯片元件12，堆叠芯片元件12采用打线芯片，即WB芯片16。
实施例五的制造步骤为：
S1、封装准备：准备一封装基体1，以及预成型高铜柱结构6，此时的预成型高铜柱结构6为高铜柱结构B，此时的高铜柱结构B为一体化集成高铜柱7平台或非一体化高铜柱7集成平台11；
S2、元器件封装集成：在封装基体1表面的焊盘17上集成预成型高铜柱结构6、基础芯片元件3；
S3、打线：在预成型高铜柱结构6中的集成平台11上进行芯片正装，打线工艺，实现WB芯片16的垂直集成；
S4、模塑封：在封装基体1集成元器件侧进行塑封，模塑封料4包封基础芯片元件3、WB芯片16以及预成型高铜柱结构6；
S5、植球：在封装基体1的另一侧进行植球；
S6、切割：通过机械、激光切割等方式切割，得到单颗封装芯片。
需要说明的是，在实施例一至实施例五中，涉及到锡球5、铜柱7、基础被动元件2、基础芯片元件3与封装基体1的焊接均是由封装基体1上预设的焊盘17实现。堆叠芯片元件12、堆叠被动元件13、铜柱7此三者与集成平台11的焊接均是由集成平台11上预设的焊盘17实现，同理集成平台11也是。
同样需要说明的是，在实施例四中，打线芯片与集成基板10之间设有DAF膜14，在实施例三以及实施例五中，打线芯片与集成平台11之间设有DAF膜14，DAF膜14由第一胶面、第二胶面和中间高导热树脂层组成。而且，实施例三实施例四以及实施例五中打线均为金属线18。
现有将打线芯片堆叠在倒装芯片的做法中，打线芯片底部的DAF薄膜需要倒装芯片表面平整，另外，FC芯片15在成本驱动下，一般不会在其Bump焊点之间填充昂贵的UF胶水，从而降低封装成本，没有UF胶填充的FC芯片的晶背表面，本身光亮，加之翘曲变形、共面度问题，常常会引起WB芯片16的DAF膜14的开裂、分层，粘接力不牢而可靠性失效等问题。
因此，本实用新型中，通过设置集成基板10，DAF薄膜与集成基板10的共面度一致性好，这样不会出现DAF薄膜的分层问题。
以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (9)
1.一种带有预成型高铜柱结构的Hybrid芯片封装结构，所述Hybrid芯片封装结构包括封装基体(1)、基础被动元件(2)、基础芯片元件(3)、模塑封料(4)以及锡球(5)，所述封装基体(1)的一侧焊接有所述锡球(5)，所述封装基体(1)的另一侧焊接有所述基础被动元件(2)、基础芯片元件(3)，其特征在于，所述Hybrid芯片封装结构还包括预成型高铜柱结构(6)、堆叠芯片元件(12)和堆叠被动元件(13)；
所述堆叠芯片元件(12)和堆叠被动元件(13)均通过所述预成型高铜柱结构(6)安装于所述基础被动元件(2)或所述基础芯片元件(3)的上方，且所述基础被动元件(2)、基础芯片元件(3)、堆叠芯片元件(12)、堆叠被动元件(13)以及预成型高铜柱结构(6)均处于所述模塑封料(4)中。
2.根据权利要求1所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述预成型高铜柱结构(6)包括多个均匀分布在所述基础被动元件(2)或基础芯片元件(3)两侧的铜柱(7)，所述铜柱(7)至少有一端设有镀镍层(8)，所述镀镍层(8)上还设有镀锡层(9)，所述铜柱(7)通过所述镀锡层(9)与所述封装基体(1)焊接；
所述预成型高铜柱结构(6)还包括集成基板(10)、集成平台(11)，多个所述铜柱(7)的另一端共同连接有所述集成基板(10)或所述集成平台(11)。
3.根据权利要求2所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述铜柱(7)的另一端可直接连接所述集成平台(11)。
4.根据权利要求2所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述铜柱(7)的另一端也设有所述镀镍层(8)，所述镀镍层(8)上还设有镀锡层(9)，所述集成基板(10)与所述镀锡层(9)焊接。
5.根据权利要求4所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述堆叠芯片元件(12)包括打线芯片、倒装芯片。
6.根据权利要求5所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述打线芯片与所述集成基板(10)之间设有DAF膜(14)。
7.根据权利要求5所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述打线芯片与所述集成平台(11)之间设有DAF膜(14)。
8.根据权利要求5所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述倒装芯片完全包覆于所述模塑封料(4)中。
9.根据权利要求5所述的带有预成型高铜柱结构的Hybrid芯片封装结构，其特征在于，所述倒装芯片的晶背暴露于所述模塑封料(4)外部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221718764.0U CN217983331U (zh) | 2022-07-04 | 2022-07-04 | 一种带有预成型高铜柱结构的Hybrid芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221718764.0U CN217983331U (zh) | 2022-07-04 | 2022-07-04 | 一种带有预成型高铜柱结构的Hybrid芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217983331U true CN217983331U (zh) | 2022-12-06 |
Family
ID=84274978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221718764.0U Expired - Fee Related CN217983331U (zh) | 2022-07-04 | 2022-07-04 | 一种带有预成型高铜柱结构的Hybrid芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217983331U (zh) |
-
2022
- 2022-07-04 CN CN202221718764.0U patent/CN217983331U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI495082B (zh) | 多層半導體封裝 | |
| US6583502B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
| US8222716B2 (en) | Multiple leadframe package | |
| US8541261B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| US7119426B2 (en) | Semiconductor device and manufacturing method of same | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
| JP2003078105A (ja) | スタックチップモジュール | |
| CN103531561A (zh) | 芯片封装及其制造方法 | |
| CN105762084A (zh) | 倒装芯片的封装方法及封装装置 | |
| US6054772A (en) | Chip sized package | |
| WO2006106569A1 (ja) | 積層型半導体装置及びその製造方法 | |
| TW201123402A (en) | Chip-stacked package structure and method for manufacturing the same | |
| US20080179726A1 (en) | Multi-chip semiconductor package and method for fabricating the same | |
| CN217983331U (zh) | 一种带有预成型高铜柱结构的Hybrid芯片封装结构 | |
| JP3497775B2 (ja) | 半導体装置 | |
| CN1172369C (zh) | 具散热片的半导体封装件 | |
| CN116169035A (zh) | 倒装芯片与正装芯片的芯片间可互联堆叠结构的制备方法 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| CN102194707A (zh) | 制造半导体结构的方法 | |
| TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
| US8018075B2 (en) | Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20221206 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |