JP3839323B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3839323B2
JP3839323B2 JP2002012775A JP2002012775A JP3839323B2 JP 3839323 B2 JP3839323 B2 JP 3839323B2 JP 2002012775 A JP2002012775 A JP 2002012775A JP 2002012775 A JP2002012775 A JP 2002012775A JP 3839323 B2 JP3839323 B2 JP 3839323B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor
back surface
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002012775A
Other languages
English (en)
Other versions
JP2002368190A (ja
JP2002368190A5 (ja
Inventor
滋 中村
正克 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002012775A priority Critical patent/JP3839323B2/ja
Priority to US10/086,717 priority patent/US6951774B2/en
Priority to TW091103953A priority patent/TWI286806B/zh
Priority to KR1020020012170A priority patent/KR100818423B1/ko
Publication of JP2002368190A publication Critical patent/JP2002368190A/ja
Publication of JP2002368190A5 publication Critical patent/JP2002368190A5/ja
Application granted granted Critical
Publication of JP3839323B2 publication Critical patent/JP3839323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にスタック構造の半導体装置の小形化に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体素子が形成された半導体チップを有する半導体装置（半導体パッケージ）において、複数の半導体チップを１つのパッケージに納めた構造の一例としてスタック構造が知られている。
【０００３】
スタック構造の半導体装置では、半導体チップを、例えば、２段に積層し、これを樹脂モールドしてパッケージとしている。
【０００４】
なお、スタック構造の半導体装置とその製造方法については、例えば、特開平２０００−１８８３６９号公報、特開平２０００−２９９４３１号公報および特開平１１−２１９９８４号公報にその記載がある。特開平２０００−１８８３６９号公報に開示されているように、フェースアップ実装され、ワイヤボンディング接続されたチップの上にさらに別のチップを積層して実装する構造においては、上のチップが下のチップの電極を覆わない形状である必要があり、チップサイズの制約が大きい。
【０００５】
これに比較して、特開平２０００−２９９４３１号公報や特開平１１−２１９９８４号公報に開示されているように、下層の半導体チップがフェースダウン実装によるフリップチップ接続、かつ、上層の半導体チップがフェースアップ実装によるワイヤボンディング接続される構造においては、前記のようなチップサイズの制約は無く、より自由度の高い構造となる。
【０００６】
そのうち、特開平２０００−２９９４３１号公報には、上層の半導体チップの一部が突出する構造の半導体装置における上層の半導体チップのワイヤボンディング性の向上を図る技術が記載されている。
【０００７】
また、特開平１１−２１９９８４号公報には、チップ積層構造を有し、かつＳＭＴ（Surface Mount Technology) によって、厚膜配線基板上に実装することができる半導体装置パッケージおよびその製造方法について記載されている。
【０００８】
【発明が解決しようとする課題】
ところが、スタック構造の半導体装置を携帯電話器などの携帯機器に実装する場合、半導体装置の小形化とともに、薄形化も要求される。しかしながら、さらなる半導体装置の薄形化を追求するにあたって、チップ強度の低下という新たな課題が発生した。
【０００９】
また、配線基板上に実装した半導体チップを樹脂封止する手段として、トランスファーモールド法を採用するのが生産性を向上するために望ましい。しかし、前記チップ積層構造にトランスファーモールド法を採用するにあたって、ボイドの発生という、また別の新たな課題が発生した。
【００１０】
本発明の目的は、薄形化を図るスタック構造の半導体装置の製造方法を提供することにある。
【００１１】
また、本発明のその他の目的は、チップサイズの制約を低減するスタック構造の半導体装置の製造方法を提供することにある。
【００１２】
さらに、本発明のその他の目的は、樹脂封止時のボイド発生やチップ割れを防止するスタック構造の半導体装置の製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明は、主面上に複数の電極を有する配線基板を準備する工程と、主面および裏面を有しており、前記主面上に複数の突起電極と複数の半導体素子とを有する第１の半導体チップを準備する工程と、主面および裏面を有しており、前記主面上に複数の電極と複数の半導体素子とを有するとともに、前記第１の半導体チップより薄い第２の半導体チップを準備する工程と、前記第１の半導体チップの主面を前記配線基板の主面に向かい合わせて、かつ前記第１の半導体チップの複数の突起電極が前記配線基板の複数の電極と対向するように、前記第１の半導体チップを前記配線基板の主面上に第１接着材を介して配置する工程と、前記第１の半導体チップを配置する工程後に前記第１の半導体チップの裏面に圧力を加え、前記第１の半導体チップの複数の突起電極と前記配線基板の複数の電極とを電気的に接続し、かつ前記第１接着材により前記第１の半導体チップを前記配線基板に接着する工程と、前記電気的に接続し、かつ前記第１の半導体チップを接着する工程後に、前記第１の半導体チップの裏面上に前記第２の半導体チップを、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面とが第２接着材を介して向かい合う様に配置し、かつ前記電気的に接続する工程時に加えた圧力より小さな圧力を加えて前記第２接着材により前記第２の半導体チップを前記第１の半導体チップの裏面に接着する工程と、前記第２の半導体チップの複数の電極と前記配線基板の複数の電極とを複数のワイヤを介して電気的に接続する工程と、前記第１、第２の半導体チップおよび前記複数のワイヤを封止する樹脂封止体を形成する工程とを有するものである。
【００１６】
さらに本願のその他の発明の概要を項に分けて簡単に示す。すなわち、
１．互いに向かい合う第１および第２の側面と、前記第１および第２の側面と接しており、互いに向かい合う第３および第４の側面を有するキャビティ、および前記第１の側面上に形成された樹脂注入口を持つ金型を準備する工程と、主面を有する配線基板、前記配線基板の主面上に固定された第１の半導体チップ、前記第１の半導体チップの上に固定された第２の半導体チップを準備する工程と、前記配線基板、前記第１および第２の半導体チップを前記キャビティの内部に配置する工程と、前記第１および第２の半導体チップを配置後、前記樹脂注入口より樹脂を注入して、前記第１および第２の半導体チップを封止する工程とを有する半導体装置の製造方法であり、前記第１および第２の半導体チップを配置する工程において、前記キャビティの第３の側面と平行な断面において、前記第１の半導体チップの長さは、前記第２の半導体チップの長さよりも長くなるように、前記配線基板、第１および第２の半導体チップを配置するものである。
２．互いに向かい合う第１および第２の側面と、前記第１および第２の側面と接しており、互いに向かい合う第３および第４の側面を有するキャビティ、および前記第１の側面上に形成された複数の樹脂注入口を持つ金型を準備する工程と、主面を有するとともに複数のデバイス領域が形成された配線基板、前記配線基板の複数のデバイス領域のそれぞれに固定された第１の半導体チップ、前記第１の半導体チップ上に固定された第２の半導体チップを準備する工程と、前記配線基板、前記複数の第１および第２の半導体チップを前記キャビティの内部に配置して前記複数のデバイス領域を前記キャビティによって一括で覆う工程と、前記複数のデバイス領域を前記キャビティによって一括で覆う工程後、それぞれのデバイス領域に対応した複数の樹脂注入口より樹脂を注入して、前記複数の第１および第２の半導体チップを一括で封止する工程とを有する半導体装置の製造方法であり、前記複数のデバイス領域を前記キャビティによって一括で覆う工程において、前記キャビティの第３の側面と平行な断面において、それぞれの前記第１の半導体チップの長さは、前記第１の半導体チップに積層された前記第２の半導体チップの長さよりも長くなるように、前記配線基板、前記複数の第１および第２の半導体チップを配置するものである。
【００１７】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１８】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１９】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（スタック構造のＣＳＰ）の構造の一例を示す断面図、図２は図１に示すＣＳＰの構造を示す部分断面図、図３は図１に示すＣＳＰの組み立てにおけるウェハへのダイボンドフィルム貼り付け状態の一例を示す部分断面図、図４は図１に示すＣＳＰの組み立てにおけるウェハダイシングの一例を示す部分断面図、図５は図１に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第１チップマウントを示す図、（ｂ）は第１チップ熱圧着を示す図、図６は図１に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第２チップマウントを示す図、（ｂ）は第２チップワイヤボンディングを示す図である。
【００２２】
図１、図２に示す本実施の形態１の半導体装置は、個片基板３（配線基板）上に２つの半導体チップが積層されたスタック構造のものであるとともに、個片基板３のチップ支持面３ａ（主面）側において第１の半導体チップ１とこれに積層された第２の半導体チップ２とが樹脂モールドによって封止された樹脂封止形のものである。
【００２３】
さらに、前記半導体装置は、チップサイズと同等か、もしくはそれより若干大きい程度の半導体パッケージである。すなわち、前記半導体装置は、スタック構造のＣＳＰ９である。
【００２４】
また、個片基板３のチップ支持面３ａと反対側の面（以降、裏面３ｂという）には、外部端子であり、かつ突起電極である複数の半田ボール１１がマトリクス配置で設けられている。
【００２５】
なお、本実施の形態１のＣＳＰ９は、図１３に示すような複数（ここでは、例えば、３個×１３個＝３９個のマトリクス配列）のデバイス領域７ａが形成された配線基板である多数個取り基板７を用いて、ダイシングライン７ｂによって区画形成された複数のデバイス領域７ａを一括に覆う状態で樹脂モールドし（以降、これを一括モールドという）、これによって形成された図２７（ｂ）に示す一括モールド部８をモールド後にダイシングして個片化したものである。
【００２６】
ＣＳＰ９の詳細構造を説明すると、主面であるチップ支持面３ａおよび裏面３ｂを有しており、かつチップ支持面３ａ上に図８に示すような複数の接続端子３ｃ（電極）を有するとともに、裏面３ｂ上に複数の半田ボール１１を有する個片基板３と、主面１ｂおよび裏面１ｃを有しており、かつ主面１ｂ上に複数のパッド１ａ（電極）と複数の半導体素子とを有する第１の半導体チップ１と、主面２ｂおよび裏面２ｃを有しており、かつ主面２ｂ上に複数のパッド２ａ（電極）と複数の半導体素子とを有するとともに、第１の半導体チップ１より厚さの薄い第２の半導体チップ２と、個片基板３のチップ支持面３ａ上に形成されており、かつ第１の半導体チップ１および第２の半導体チップ２を封止する樹脂封止体６と、第２の半導体チップ２のパッド２ａとこれに対応する個片基板３の接続端子３ｃとを接続する複数のワイヤ４とからなる。
【００２７】
さらに、第１の半導体チップ１は、個片基板３のチップ支持面３ａ上に第１の半導体チップ１の複数のパッド１ａが個片基板３の接続端子３ｃと対向するように、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとが向かい合って配置されている。
【００２８】
その際、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間は、薄膜のＮＣＦ（非導電フィルム：Non-Conductive Film)１２などの接着材を介して固定されている。
【００２９】
ただし、前記接着材としては、ＮＣＦ１２以外のＡＣＦ（異方性導電フィルム：Anisotropic Conductive Film)などを用いてもよく、あるいは、その他の接着材を用いてもよい。
【００３０】
ここで、ＮＣＦ１２もしくはＡＣＦは、主に、フリップチップ接続を行う際に用いられる接着材であり、エポキシ樹脂を主成分とする熱硬化性の樹脂によって形成されたテープ状のフィルムである。
【００３１】
また、第１の半導体チップ１の複数のパッド１ａは、これに対応する個片基板３の複数の接続端子３ｃと圧接している。
【００３２】
その際、第１の半導体チップ１のパッド１ａに設けられた突起電極である金バンプ１ｄと、個片基板３の接続端子３ｃとが圧接されている。
【００３３】
なお、金バンプ１ｄは、金線を用いてワイヤボンディング技術を利用して半導体チップの電極に設けられた突起電極であり、ＣＳＰ９の組み立てにおいては、予め、第１の半導体チップ１のパッド１ａに設けておく。
【００３４】
一方、第２の半導体チップ２は、個片基板３のチップ支持面３ａ上に第１の半導体チップ１を介して配置されており、第１の半導体チップ１および第２の半導体チップ２は、ダイボンドフィルム材５（接着材）を介してお互いの裏面１ｃ，２ｃが向かい合って個片基板３のチップ支持面３ａ上に配置されている。
【００３５】
すなわち、ＣＳＰ９は、スタック構造において、下層側の第１の半導体チップ１が個片基板３に対してフェースダウン実装でフリップチップ接続され、一方、上層側の第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃにフェースアップ実装されてワイヤボンディング接続されており、その際、図２に示すように、上層側の第２の半導体チップ２の厚さ（ｔ2)が、下層側の第１の半導体チップ１の厚さ（ｔ1)より薄くなっている（ｔ1 ≧ｔ2)。
【００３６】
例えば、ｔ1 ＝２４０μｍ、ｔ2 ＝１８０μｍなどであるが、ただし、これらの数値に限定されるものではない。
【００３７】
ここで、本実施の形態１のＣＳＰ９の特徴である第２の半導体チップ２の厚さを第１の半導体チップ１の厚さより薄くすることについての説明をする。
【００３８】
例えば、携帯電話器などの携帯機器に用いられる半導体素子は、その実装高さが低いことが要求される。そのために、半導体チップは薄く加工されたものを使用する必要がある。近年の薄形半導体素子に用いられる半導体チップは２００μｍ以下の厚さに加工されたものが多い。
【００３９】
一般的に、半導体チップの荷重に対する割れやすさは、半導体チップの厚さが薄いほど顕著になる。したがって、本実施の形態１のＣＳＰ９では、大きな荷重が加わる第１の半導体チップ１を厚くし、第２の半導体チップ２を第１の半導体チップ１より薄くしている。
【００４０】
例えば、第１の半導体チップ１を熱圧着する際の荷重が１０〜２０ｋｇｆであり、第２の半導体チップ２を熱圧着する際の荷重は１ｋｇｆである。
【００４１】
このように、第１の半導体チップ１を熱圧着する荷重を、第２の半導体チップ２を熱圧着する荷重よりも大きくするのには以下のような理由がある。
【００４２】
第１の半導体チップ１の実装工程には、図５（ｂ）に示すように、熱圧着ヘッド２０からの圧力によって、金バンプ１ｄが配線基板３（個片基板）上の接続端子３ｃと圧接した状態で熱を加え、熱硬化性樹脂を硬化させて金バンプ１ｄと接続端子３ｃとの接続を確保するものである。この時、金バンプ１ｄの高さにばらつきが生じた場合でも、金バンプ１ｄと接続端子３ｃとの接続を確実に確保するためには、熱圧着ヘッド２０から加える圧力によって、金バンプ１ｄ、接続端子３ｃ、もしくは接続端子３ｃの下の配線基板３を弾性または塑性変形させることが有効である。
【００４３】
このように、金バンプ１ｄを介して配線基板３上の接続端子３ｃと接続する第１の半導体チップ１の接続信頼性を確保するためには、大きな圧着力が必要であり、第１の半導体チップ１には、こうした圧着力に耐えるだけの強度、すなわちチップの厚さが必要となる。
【００４４】
これに比較して、フェースアップ実装され、ワイヤ４を介して接続端子３ｃと接続する第２の半導体チップ２を第１の半導体チップ１上に配置する際に加える圧力を小さくすることで、第２の半導体チップ２を薄くしても、チップ割れの不良を防ぐことができる。
【００４５】
これにより、第１の半導体チップ１および第２の半導体チップ２の両者とも、実装荷重によって割れることなく、また、接続端子３ｃとの接続信頼性を低下させることもなく、ＣＳＰ９の薄形化を図って所望の実装高さを実現できる。
【００４６】
また、下層側の第１の半導体チップ１をフェースダウン実装でフリップチップ接続することにより、第１の半導体チップ１の裏面１ｃに積層される第２の半導体チップ２の平面方向の大きさを第１の半導体チップ１より小さくすることも、あるいは大きくすることも可能になり、チップサイズの制約を大幅に低減できる。
【００４７】
これにより、スタック構造において、チップサイズの組み合わせの自由度が広がり、小形のマルチチップモジュールを実現できる。
【００４８】
また、ＣＳＰ９では、第１の半導体チップ１のバス周波数は、第２の半導体チップ２のバス周波数よりも大きくなっている。
【００４９】
その際、第１の半導体チップ１をロジックチップとし、また、第２の半導体チップ２をメモリチップとする。
【００５０】
これは、第１の半導体チップ１であるロジックチップを下層側にフェースダウン実装して、金バンプ１ｄを介して個片基板３の接続端子３ｃと接続することによって、入出力部のインダクタンスを抑えることができるためである。
【００５１】
その結果、出力信号に乗るノイズを抑えつつ、バス周波数を大きくすることができ、ロジックチップの性能をシステムが要求する十分な値にまで引き出すことができる。
【００５２】
なお、ロジックチップと比較して、第２の半導体チップ２であるメモリチップは、ノイズの発生を抑えるために電流の時間変化量を制限した範囲でも、要求される性能を十分に発揮することができるとともに、ロジックチップ（第１の半導体チップ１）とメモリチップ（第２の半導体チップ２）とを積層することによってＣＳＰ９の小形化を実現できる。
【００５３】
なお、図１５に示すように、第１の半導体チップ１および第２の半導体チップ２は、例えば、シリコンなどによって形成され、かつそれぞれの主面１ｂ，２ｂには半導体集積回路が形成されるとともに、主面１ｂ，２ｂの周縁部には接続用の電極である複数のパッド１ａ，２ａが形成されている。
【００５４】
また、樹脂封止体６の形成に用いられるモールド用の樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
【００５５】
さらに、個片基板３は、例えば、ガラス入りエポキシ基板である。
【００５６】
なお、個片基板３には、そのチップ支持面３ａに、ワイヤ４および金バンプ１ｄとの接続を図る複数の接続端子３ｃが形成され、また、その裏面３ｂには、半田ボール１１が搭載される図１４（ｂ）に示すような複数のバンプランド３ｄが露出して配置されている。
【００５７】
また、ワイヤボンディングによって接続されるワイヤ４は、例えば、金線である。
【００５８】
さらに、個片基板３の各接続端子３ｃに導通して接続された外部端子である複数の半田ボール３は、個片基板３の裏面３ｂにマトリクス配置で設けられている。
【００５９】
次に、本実施の形態１のＣＳＰ９の製造方法の概要について説明する。
【００６０】
なお、ここでは、ＣＳＰ９の製造工程のうち、図３と図４に示す半導体チップ形成工程、図５（ａ）に示す第１の半導体チップマウント工程、図５（ｂ）に示す第１の半導体チップ熱圧着工程、図６（ａ）に示す第２の半導体チップマウント工程および図６（ｂ）に示すワイヤボンディング工程について説明する。
【００６１】
まず、チップ支持面３ａ上に複数の接続端子３ｃを有する個片基板３（配線基板）を準備する。
【００６２】
さらに、第１の半導体チップ１と第２の半導体チップ２を準備する。
【００６３】
すなわち、主面１ｂおよび裏面１ｃを有し、かつ主面１ｂ上に複数のパッド１ａおよび複数の半導体素子を有する第１の半導体チップと、同様に、主面２ｂおよび裏面２ｃを有し、かつ主面２ｂ上に複数のパッド２ａおよび複数の半導体素子を有するとともに、第１の半導体チップ１より薄い第２の半導体チップ２とを準備する。
【００６４】
その際、第１の半導体チップ１上に積層させる第２の半導体チップ２については、図３に示すように、予め半導体ウェハ１７の状態でその裏面１７ｂにダイボンドフィルム材５を貼り付けておき、その後、ダイシングによって個片化して第２の半導体チップ２を取得する。
【００６５】
まず、第２の半導体チップ２形成用の半導体ウェハ１７の主面（回路面）１７ａの反対側の裏面１７ｂをバックグラインドにより、所望の厚さに研削した後、エポキシ樹脂などからなるダイボンドフィルム材５を半導体ウェハ１７の裏面１７ｂ全体に貼り付ける。
【００６６】
すなわち、１２０℃に加熱されたステージ１８上に、主面１７ａを下に向けた半導体ウェハ１７を載置する。その際、１２０℃は、ダイボンドフィルム材５が硬化をしない温度で、かつダイボンドフィルム材５が半導体ウェハ１７に密着しやすい温度である。
【００６７】
その後、半導体ウェハ１７の裏面１７ｂにダイボンドフィルム材５をかぶせ、ローラ１４をダイボンドフィルム材５の上から半導体ウェハ１７上で転がし、気泡を押し出しながら貼り付ける。
【００６８】
続いて、半導体ウェハ１７からはみ出しているダイボンドフィルム材５を切り落とし、さらに、ダイボンドフィルム材５に添付されている保護シート１５を剥離する。
【００６９】
その後、図４に示すように、ダイボンドフィルム材５が貼られた半導体ウェハ１７を、固定リング１９によって支持されたダイシング用のＵＶテープであるダイシングテープ１６に貼り付ける。
【００７０】
その後、ダイシングブレード１０を用いてダイシングを行って半導体ウェハ１７を切り分け（個片化）、これによって、第２の半導体チップ２を取得する。
【００７１】
その際、ダイシングブレード１０の切り込みは、ダイシングブレード１０がダイボンドフィルム材５を完全に切る深さまで行う。これは、次の工程であるダイボンド工程において、ダイボンドフィルム材５が切れていないと、半導体チップをダイシングテープ１６から剥がす際に、半導体チップのみが突き上げられて半導体チップからダイボンドフィルム材５が剥がれてしまうことを防ぐためである。
【００７２】
以上のように、半導体ウェハ１７の裏面１７ｂ全体に一括でダイボンドフィルム材５を貼った後にダイシングして個々の第２の半導体チップ２を取得することにより、個片化された半導体チップに後からダイボンドフィルム材５を貼る場合と比べて、作業性が向上し、コストダウンを図ることができる。
【００７３】
その後、図５（ａ）に示す第１の半導体チップ１のマウントを行う。
【００７４】
なお、第１の半導体チップ１の複数のパッド１ａのそれぞれは、第１の半導体チップ１の主面１ｂ上に形成されたパッド１ａと、パッド１ａ上に配置された突起電極である金バンプ１ｄとによって構成される。
【００７５】
まず、第１の半導体チップ１の主面１ｂを個片基板３のチップ支持面３ａに向かい合わせ、第１の半導体チップ１の複数のパッド１ａが個片基板３の複数の接続端子３ｃと対向するように第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置する。
【００７６】
その後、第１の半導体チップ１の裏面１ｃに圧力を加えて第１の半導体チップ１の複数のパッド１ａと個片基板３の複数の接続端子３ｃとを電気的に接続する。
【００７７】
その際、まず、図５（ａ）に示すように、個片基板３のチップ支持面３ａの第１の半導体チップ１搭載エリアに第１の半導体チップ１より若干大きめに切断したＮＣＦ１２（接着材）を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置し、その後、第１の半導体チップ１の裏面１ｃに１〜５Ｋｇｆ程度の極僅かな荷重を付与する。
【００７８】
これにより、金バンプ１ｄがＮＣＦ１２につきささり、第１の半導体チップ１が個片基板３上に仮固定される。
【００７９】
その後、図５（ｂ）に示すように、熱圧着ヘッド２０によって第１の半導体チップ１の裏面１ｃに圧力を加える。また、前記圧力と同時に熱圧着ヘッド２０から熱も加える。
【００８０】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１２の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１を個片基板３のチップ支持面３ａ上に固定する。
【００８１】
なお、熱圧着ヘッド２０は、その加圧面が、個片基板３とほぼ同じ程度の大きさのものである。
【００８２】
熱圧着では、個片基板３を７０℃前後に加熱されたダイボンドステージ２１上に載置し、第１の半導体チップ１の裏面１ｃを３００℃前後に加熱された熱圧着ヘッド２０で加圧する。この際の加圧荷重は、第１の半導体チップ１の１バンプあたり５０〜１００ｇｆ程度である。例えば、ＣＳＰ９が２００バンプのものであれば、１０〜２０ｋｇｆ程度の荷重を熱圧着ヘッド２０によって第１の半導体チップ１に付与する。
【００８３】
その結果、ＮＣＦ１２が２００℃前後の温度となり、溶融・硬化することにより、第１の半導体チップ１のパッド１ａ上の金バンプ１ｄと、個片基板３の接続端子３ｃとが接触して電気的に導通する。
【００８４】
この際、特に詳細には図示しないが、前記熱圧着ヘッド２０からの加圧荷重によって、金バンプ１ｄ、接続端子３ｃ、もしくは接続端子３ｃの下の配線基板３を弾性または塑性変形させた状態で熱硬化性樹脂を硬化させるため、金バンプ１ｄの高さにばらつきが有る場合、もしくは、第１の半導体チップ１または第２の半導体チップ２動作時の発熱によって、熱硬化性樹脂が熱膨張した場合でも、金バンプ１ｄと接続端子３ｃ間の接続信頼性を十分に確保することができる。
【００８５】
なお、第１の半導体チップ１のフリップチップ接続が、例えば、金−金接続で行われる場合、すなわち、個片基板３の接続端子３ｃの表面に金めっきが施されている場合には、ＮＣＦ１２やＡＣＦなどのフィルム状の接着材は使用せずに、第１の半導体チップ１に圧力と同時に超音波を加えて超音波金−金接続によって第１の半導体チップ１と個片基板３とを接続することも可能である。
【００８６】
その場合、第１の半導体チップ１の主面１ｂの保護、接続信頼性の確保、モールド時のチップ割れの防止のため、チップ接続後、個片基板３と第１の半導体チップ１との間に絶縁性の樹脂を流し込んでアンダーフィル封止を行う。
【００８７】
次に、図６（ａ）に示す第２の半導体チップ２のマウントを行う。
【００８８】
その際、第１の半導体チップ１の裏面１ｃ上に第１の半導体チップ１よりは厚さが薄く形成された第２の半導体チップ２を、第１の半導体チップ１の裏面１ｃと第２の半導体チップ２の裏面２ｃとがダイボンドフィルム材５を介して向かい合うように配置するとともに、圧着ヘッド（常温）によって第１の半導体チップ１のダイボンドの際に付与した圧力（ＣＳＰ９が２００バンプの場合、１０〜２０ｋｇｆ程度の荷重）より小さな圧力を加えつつ配置する。
【００８９】
すなわち、第２の半導体チップ２の裏面２ｃには、予めダイボンドフィルム材５が貼り付けられているため、フリップチップ接続された第１の半導体チップ１の裏面１ｃに、熱と小さな荷重とによってダイボンドフィルム材５を接着材として第２の半導体チップ２を固着する。また、この際、ダイボンドフィルム材５を硬化させるための加熱は、ダイボンドステージ２１によって行い、前記圧着ヘッドの温度はダイボンドステージ２１の温度よりも低く、例えば、常温に設定するのが良い。
【００９０】
なお、その際の荷重（圧力）は、ＣＳＰ９の第２の半導体チップ２の主面２ｂの大きさが、例えば、５０ｍｍ2 程度の場合、１ｋｇｆ程度で、かつ、温度は１６０℃程度である。
【００９１】
その後、図６（ｂ）に示すように、第２の半導体チップ２の複数のパッド２ａとそれぞれに対応する個片基板３の複数の接続端子３ｃとをワイヤボンディングによる金線のワイヤ４を介して電気的に接続する。
【００９２】
続いて、第１の半導体チップ１、第２の半導体チップ２および複数のワイヤ４を樹脂封止する。
【００９３】
すなわち、個片基板３のチップ支持面３ａ側において、トランスファーモールドによって第１の半導体チップ１、第２の半導体チップ２および複数のワイヤ４を樹脂封止して樹脂封止体６を形成する。
【００９４】
その後、個片基板３の裏面３ｂ上に、個片基板３の複数の接続端子３ｃと電気的に接続する複数の突起電極である半田ボール１１を搭載する。
【００９５】
すなわち、個片基板３の樹脂封止体６が形成された側と反対側の裏面３ｂに露出する各バンプランド３ｄに、半田ボール１１をリフローなどによって搭載してＣＳＰ９の外部電極を形成する。
【００９６】
（実施の形態２）
図７は本発明の実施の形態２の半導体装置（スタック構造のＣＳＰ）の構造の一例を示す部分断面図、図８は図７に示すＣＳＰの組み立てにおけるワイヤリング状態の一例を示す拡大平面図、図９は図７に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第１チップマウントを示す図、（ｂ）は第１チップ熱圧着を示す図、図１０は図７に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第２チップマウントを示す図、（ｂ）は第２チップワイヤボンディングを示す図である。
【００９７】
また、図１１は本発明の実施の形態２の半導体装置の組み立て手順における全工程の一例を示す製造プロセスフロー図、図１２は本発明の実施の形態２の半導体装置の組み立て手順における詳細工程の一例を示す製造プロセスフロー図、図１３は本発明の実施の形態２の半導体装置の組み立てにおける多数個取り基板の構造の一例を示す平面図、図１４は図１３に示す多数個取り基板の一部を拡大して示す拡大部分図であり、（ａ）は図１３のＡ部の詳細を示す平面図であり、（ｂ）は（ａ）の裏面側の底面図、図１５は本発明の実施の形態２の半導体装置の組み立てに用いられる第１および第２の半導体チップの平面図であり、（ａ）は第１の半導体チップの図、（ｂ）は第２の半導体チップの図、図１６は図１５に示す第１の半導体チップの構造の一例を示す図であり、（ａ）は拡大部分側面図、（ｂ）は拡大部分平面図、図１７は本発明の実施の形態２の半導体装置の組み立てにおける第１のＮＣＦ貼り付け工程の一例を示す平面図、図１８は図１７に示す第１のＮＣＦ貼り付け工程の詳細を示す平面図であり、（ａ）はＮＣＦ配置前の図、（ｂ）はＮＣＦ貼り付け後の図、図１９は図１７に示す第１のＮＣＦ貼り付けに対する第１の半導体チップの配置状態を示す図であり、（ａ）は第１の半導体チップ配置状態の図、（ｂ）はコレットによる押圧状態を示す図、図２０は第１の半導体チップのダイボンド方法の一例を示す図であり、（ａ）は第１の半導体チップマウント状態の図、（ｂ）は第１の半導体チップ熱圧着後の図、図２１は図１７に示す第１のＮＣＦ貼り付けに対する第１の半導体チップのダイボンド後の構造の一例を示す平面図、図２２は図１７に示す第１のＮＣＦ貼り付けに対する第２のＮＣＦ貼り付け後の構造の一例を示す平面図、図２３は図２２に示す第２のＮＣＦ貼り付けに対する第１と第３の半導体チップの実装完了構造を示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＢ部の詳細を示す拡大部分平面図、図２４は図２２に示す第２のＮＣＦ貼り付けに対する第２と第４の半導体チップのダイボンド後の構造の一例を示す平面図、図２５は第２と第４の半導体チップのワイヤボンディング後の構造を示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＣ部の詳細を示す拡大部分平面図、図２６は第２の半導体チップのワイヤボンディング状態の一例を示す平面図であり、（ａ）はワイヤボンディング前の図、（ｂ）はワイヤボンディング後の図、図２７は一括モールドが行われる多数個取り基板の構造の一例を示す平面図であり、（ａ）は一括モールド前の図、（ｂ）は一括モールド後の図、図２８は本発明の実施の形態２の半導体装置の組み立ての一括モールド方法における樹脂流入方向の一例を示す平面図、図２９は図２８に示す一括モールド方法の一例を示す図であり、（ａ）は図２８のＤ−Ｄ線に沿った断面の一括モールド時の部分断面図、（ｂ）は図２８のＥ−Ｅ線に沿った断面の一括モールド時の部分断面図、図３０は図２８に示す一括モールド方法に対する変形例の一括モールド方法における樹脂流入方向の一例を示す平面図、図３１は図３０に示す変形例の一括モールド方法を示す図であり、（ａ）は図３０のＦ−Ｆ線に沿った断面の一括モールド時の部分断面図、（ｂ）は図３０のＧ−Ｇ線に沿った断面の一括モールド時の部分断面図、図３２は本発明の実施の形態２の半導体装置の組み立てにおける一括モールド後の多数個取り基板の構造の一例を示す平面図、図３３は本発明の実施の形態２の半導体装置の組み立ての第１のＮＣＦ貼り付け工程に対する変形例の第１のＮＣＦ貼り付け工程を示す平面図、図３４は図１に示すスタック構造のＣＳＰに対する変形例のＣＳＰの構造を示す断面図である。
【００９８】
本実施の形態２は、実施の形態１で説明したＣＳＰ９もしくは本実施の形態２で説明するＣＳＰ２２の組み立てにおける特徴部分を説明するものである。
【００９９】
本実施の形態２のＣＳＰ２２は、スタック構造のものであり、実施の形態１のＣＳＰ９と同様に、下層側の第１の半導体チップ１がフェースダウン実装でフリップチップ接続され、かつ第１の半導体チップ１に積層される第２の半導体チップ２かフェースアップ実装でワイヤボンディング接続されるとともに、第１の半導体チップ１より第２の半導体チップ２の方がその厚さが薄いものであるが、実施の形態１との相違点は、図７に示すように、第２の半導体チップ２の対向する少なくとも２辺が、第１の半導体チップ１の外周より平面的に突出してはみ出している（オーバーハングしている）点である。
【０１００】
すなわち、図９（ａ）に示すＮＣＦ１２（ＡＣＦも同じ）は、熱圧着する際に、一度溶融して液状になる。
【０１０１】
その後、図９（ｂ）に示すように、熱圧着ヘッド２０によって１０〜２０ｋｇｆ程度の荷重が第１の半導体チップ１の裏面１ｃにかかると、第１の半導体チップ１の下のＮＣＦ１２は押し出されて、第１の半導体チップ１の端部よりはみ出る。
【０１０２】
その後、ＮＣＦ１２は硬化して所望の厚さになる。その際、第１の半導体チップ１の端部からはみ出す量は、初期のＮＣＦ１２の厚さから圧着後の厚さを差し引いた余り分である。はみ出したＮＣＦ１２は、第１の半導体チップ１の側面に沿って這い上がり、第１の半導体チップ１の裏面１ｃまで到達する。
【０１０３】
そこで、熱圧着ヘッド２０を第１の半導体チップ１の大きさより大きくしておくことにより、図９（ｂ）に示すように、第１の半導体チップ１の裏面１ｃと同一の高さでＮＣＦ１２のはみ出した箇所に平坦部１２ａを形成できる。
【０１０４】
この平坦部１２ａの長さは、初期のＮＣＦ１２の厚さを変えることにより、調整可能である。
【０１０５】
その後、図１０（ａ）に示すように、第１の半導体チップ１の裏面１ｃへの第２の半導体チップ２の積層を行って第２の半導体チップ２のマウントを行う。
【０１０６】
さらに、第２の半導体チップ２のマウント後、図１０（ｂ）に示すように、ワイヤボンディングを行って第２の半導体チップ２のパッド２ａと個片基板３の接続端子３ｃとをワイヤ４によって電気的に接続する。
【０１０７】
なお、第２の半導体チップ２のマウントとワイヤボンディングの方法については、実施の形態１で説明した第２の半導体チップ２のマウント方法およびワイヤボンディング方法と同じである。
【０１０８】
ＣＳＰ２２の組み立てを図１１に示す製造プロセスフロー図にしたがって説明する。
【０１０９】
なお、図１２に示す製造プロセスフロー図は、図１１の製造プロセスフロー図をさらに詳しく示したものである。
【０１１０】
まず、図１４（ａ）に示すようにチップ支持面３ａおよびチップ支持面３ａ上に形成された複数の第１接続端子３ｅ（第１の電極）および複数の第２接続端子３ｆ（第２の電極）を有する図１３に示す配線基板である多数個取り基板７を準備する。
【０１１１】
ここでは、多数個取り基板７の１つのデバイス領域７ａおよびこれと千鳥配列のデバイス領域７ａにおける第１の半導体チップ１と接続する電極を第１接続端子３ｅとし、このデバイス領域７ａと隣接する他の千鳥配列のデバイス領域７ａの第３の半導体チップと接続する電極を第２接続端子３ｆとする。
【０１１２】
なお、本実施の形態２における図２３に示す第３の半導体チップ２６は、第１の半導体チップ１と同じ構造で、かつ、下層側に配置されるものである。
【０１１３】
また、図１４（ａ）に示すそれぞれの個片基板３となるデバイス領域７ａの裏面３ｂ側には、図１４（ｂ）に示すようなバンプランド３ｄがマトリクス配列で露出している。
【０１１４】
続いて、主面１ｂおよび主面１ｂ上のパッド１ａに形成された複数の金バンプ１ｄと、複数の半導体素子とを有する図１５（ａ）に示す複数の第１の半導体チップ１、および、主面２ｂおよび主面２ｂ上に形成された複数のパッド２ａと、複数の半導体素子とを有する図１５（ｂ）に示す複数の第２の半導体チップ２をそれぞれ準備する。
【０１１５】
なお、第１の半導体チップ１および第２の半導体チップ２の準備については、図１１に示すように、第１の半導体チップ１では、ステップＳ２１のバックグラインド、ステップＳ２２のダイシング、ステップＳ２３の治具詰めおよびステップＳ２４の金（Ａｕ）バンプ形成を実施の形態１で説明した方法で行って図１６（ａ）, （ｂ）に示すように準備し、一方、第２の半導体チップ２では、ステップＳ３１のバックグラインド、ステップＳ３２のダイボンドフィルム貼り付けおよびステップＳ３３のダイシングを実施の形態１で説明した方法で行って準備する。
【０１１６】
また、多数個取り基板７については、準備後、まず、図１２の製造プロセスフロー図の工程ＮＯ．８に示す基板ベークを行う。
【０１１７】
ここでは、多数個取り基板７に１００℃以上（例えば、１２５℃でベーク時間４時間程度である）の熱処理を行う。
【０１１８】
これは、エポキシ系の樹脂基板は、水分を吸収しやすいため、この水分を除去するための処理であり、これにより、第１の半導体チップ１の熱圧着時、多数個取り基板７に気泡が形成されることを防止できるとともに、水分含有による密着性の低下を防ぐことができる。
【０１１９】
したがって、前記ベーク処理後に多数個取り基板７のチップ支持面３ａ上にＮＣＦ１２などの接着材を介して第１の半導体チップ１を配置し、その後、前記接着材を熱処理して硬化させて第１の半導体チップ１を多数個取り基板７上に固定する手順となる。
【０１２０】
次に、図１１のステップＳ１に示すＮＣＦの貼り付けを行う。
【０１２１】
ここでは、第１の接着材として第１ＮＣＦ１２ｂを用い、多数個取り基板７の千鳥配列のそれぞれのデバイス領域７ａの図１８（ａ）に示す複数の第１接続端子３ｅ上に、図１８（ｂ）に示すように第１ＮＣＦ１２ｂを配置する。
【０１２２】
なお、第１ＮＣＦ１２ｂは、互いに分離して多数個取り基板７のデバイス領域７ａ上に配置される第１および第２の部分を有している。
【０１２３】
ここでは、一例として、図１７に示すように、個片化（前記第１および第２の部分）された複数の第１ＮＣＦ１２ｂを千鳥配列で配置する。
【０１２４】
さらに、図１９（ａ）、図２０（ａ）に示すように、千鳥配列で配置された複数の第１ＮＣＦ１２ｂのうちの何れか１つ（例えば、角部に配置された第１ＮＣＦ１２ｂ）の上に第１の半導体チップ１を配置し、熱圧着によって第１の半導体チップ１を固定する。すなわち、図１１に示すステップＳ２の第１の半導体チップ１のフリップチップ搭載を行って、さらに、ステップＳ３に示す熱圧着を行う。
【０１２５】
前記熱圧着の際には、図１９（ｂ）に示すように、７０℃程度に加熱されたダイボンドステージ２１上で、３１５℃程度に加熱された熱圧着ヘッド２０によって第１の半導体チップ１の裏面１ｃから荷重を加えて熱圧着する。
【０１２６】
これによって、図１９（ｂ）、図２０（ｂ）に示すように第１の半導体チップ１は第１ＮＣＦ１２ｂを介して固定されて、第１の半導体チップ１の複数の金バンプ１ｄと多数個取り基板７のデバイス領域７ａの第１接続端子３ｅとが電気的に接続するとともに、第１ＮＣＦ１２ｂは第１の半導体チップ１の外周にはみ出した状態となる。
【０１２７】
なお、図１９（ａ）に示す点線で囲んだ範囲Ｐは、熱圧着ヘッド２０からの熱の影響で、基板温度が第１ＮＣＦ１２ｂの熱硬化性樹脂を硬化させる程度まで上昇する範囲を示しており、複数の第１ＮＣＦ１２ｂを千鳥配列などの配列で配置する際には、それぞれの隣接する第１ＮＣＦ１２ｂが範囲Ｐに入らないように配置しなければならない。
【０１２８】
すなわち、熱圧着ヘッド２０からの熱の影響を回避可能な程度の間隔をそれぞれに持って複数の第１ＮＣＦ１２ｂを千鳥配列などの配列で配置する。
【０１２９】
これにより、熱圧着ヘッド２０からの熱の影響で、隣接する第１ＮＣＦ１２ｂの熱圧着前の熱硬化を防ぐことができるとともに、範囲Ｐに入らない程度にあるまとまった数の第１ＮＣＦ１２ｂを配置してそれぞれの上に第１の半導体チップ１配置後、連続して第１の半導体チップ１を複数個熱圧着することにより、第１の半導体チップ１のマウント処理を効率良く行うことができる。
【０１３０】
このようにして、図２１に示すように、千鳥配列で第１の半導体チップ１の熱圧着を完了させる。
【０１３１】
その後、多数個取り基板７のデバイス領域７ａのうち、第１の半導体チップ１を搭載した千鳥配列のデバイス領域７ａに隣接するまだ第１の半導体チップ１を搭載していない他の千鳥配列のデバイス領域７ａの複数の第２接続端子３ｆ上に第２ＮＣＦ１２ｃ（第２の接着材）を配置する。
【０１３２】
すなわち、図２２に示すように、千鳥配列の第１の半導体チップ１のそれぞれの隣に、個片化された複数の第２ＮＣＦ１２ｃを同じく千鳥配列で配置する。
【０１３３】
その後、図２２に示すように、千鳥配列で配置された第２ＮＣＦ１２ｃ上に図２３に示す複数の第３の半導体チップ２６を搭載し、この第３の半導体チップ２６を前記同様の方法で熱圧着ヘッド２０により熱圧着する。
【０１３４】
その結果、第２ＮＣＦ１２ｃを介して複数の第３の半導体チップ２６が多数個取り基板７の複数のデバイス領域７ａのチップ支持面３ａ上に固定されるとともに、それぞれの第３の半導体チップ２６の複数の金バンプ１ｄ（図１６参照）と、図１４（ａ）に示す多数個取り基板７のデバイス領域７ａの複数の第２接続端子３ｆとが電気的に接続される。
【０１３５】
これによって、図２３（ａ）, （ｂ）に示すように、多数個取り基板７上に搭載される下層側の半導体チップである第１の半導体チップ１および第３の半導体チップ２６のマウントを完了する。
【０１３６】
なお、第１ＮＣＦ１２ｂおよび第２ＮＣＦ１２ｃは、熱硬化性樹脂によって形成されたフィルムである。したがって、熱圧着ヘッド２０およびダイボンドステージ２１による荷重と熱とで第１ＮＣＦ１２ｂおよび第２ＮＣＦ１２ｃの熱硬化性樹脂が熱硬化し、これによって熱圧着が行われる。
【０１３７】
また、本実施の形態２では、図１７に示すように、まず、ある複数（ここでは千鳥配列の場合を説明したが、千鳥配列以外の複数であってもよい）の第１ＮＣＦ１２ｂの配置を行い、さらに、図２１に示すように、この第１ＮＣＦ１２ｂ上へ複数の第１の半導体チップ１よりなる第１の半導体チップ群の搭載を済ませた後、図２２に示すように、残りの第２ＮＣＦ１２ｃを配置してこれの上に、図２３に示すように複数の第３の半導体チップ２６よりなる第２の半導体チップ群の搭載を行って複数の第１の半導体チップ１と複数の第３の半導体チップ２６すなわち下層側の半導体チップの実装を完了する場合を説明した。
【０１３８】
しかしながら、熱圧着ヘッド２０による隣接するデバイス領域７ａへの熱影響が無視できる場合には、先に、ＮＣＦ１２の配置を全数完成させ、その後、まとめて複数の第１の半導体チップ１および複数の第３の半導体チップ２６の熱圧着によるダイボンド（マウント）を行っても良く、この場合には、ＮＣＦ１２を第１ＮＣＦ１２ｂと第２ＮＣＦ１２ｃとに分ける必要がなく、かつ、第１の半導体チップ１の搭載についても、１つの工程で行うことができるため、ＮＣＦ１２の実装と下層側の半導体チップの搭載とを効率良く行うことが可能になる。
【０１３９】
また、逆に、熱圧着ヘッド２０による隣接するデバイス領域７ａへの熱影響が非常に大きく、例えば、対角線方向に隣接するデバイス領域７ａ同士での熱影響さえ無視できない場合には、全ての隣接するデバイス領域７ａには同時にＮＣＦ１２を配置しないように、全体の数の４分の１ずつＮＣＦ１２を配置し、４回に分けて第１の半導体チップ１を実装するようにしてもよい。
【０１４０】
次に、図１１のステップＳ４に示す第２の半導体チップ２の搭載を行う。
【０１４１】
なお、本実施の形態２は、図２４に示すように、第１の半導体チップ１の全数実装後に第２の半導体チップ２を搭載する場合である。
【０１４２】
ただし、個々の第２の半導体チップ２の搭載については、実施の形態１で説明した第２の半導体チップ２の搭載方法と同じである。
【０１４３】
すなわち、第１の半導体チップ１の裏面１ｃ上に第１の半導体チップ１よりは厚さが薄く形成された第２の半導体チップ２を、第１の半導体チップ１の裏面１ｃと第２の半導体チップ２の裏面２ｃとがダイボンドフィルム材５（図６（ａ）参照）を介して向かい合うように配置するとともに、図５（ｂ）に示す熱圧着ヘッド２０によって第１の半導体チップ１のダイボンドの際に付与した圧力（ＣＳＰ２２が２００バンプの場合、１０〜２０ｋｇｆ程度の荷重）より小さな圧力を加えつつ配置する。
【０１４４】
これにより、フリップチップ接続された第１の半導体チップ１の裏面１ｃに、熱と荷重とによってダイボンドフィルム材５を接着材として第２の半導体チップ２を固着する（図２６（ａ）参照）。
【０１４５】
なお、その際の荷重（圧力）は、ＣＳＰ９の第２の半導体チップ２の主面２ｂの大きさが、例えば、５０ｍｍ2 程度の場合、１ｋｇｆ程度で、かつ、温度は１６０℃程度である。
【０１４６】
この方法で、順次複数の第２の半導体チップ２および複数の第４の半導体チップ２７の熱圧着を行っていき、第２の半導体チップ２と第４の半導体チップ２７の実装を、図２４に示すように全数完了させる。
【０１４７】
なお、ここでの複数の第４の半導体チップ２７は、第２の半導体チップ２と同じ構造で、かつ前記複数の第３の半導体チップ２６の上にそれぞれ配置されるものである。
【０１４８】
その後、図１１のステップＳ５に示す第２の半導体チップ２および第４の半導体チップ２７の複数のパッド２ａと、それぞれに対応するデバイス領域７ａである個片基板３の複数の第１接続端子３ｅまたは第２接続端子３ｆとをワイヤボンディングによる金線のワイヤ４を介して電気的に接続する（図２５（ｂ）、図２６（ｂ）参照）。
【０１４９】
このワイヤボンディングを、図２５（ａ）に示すように、順次第２の半導体チップ２に対して行っていき、第４の半導体チップ２７を含む第２の半導体チップ２のワイヤボンディングを全数完了させる。
【０１５０】
その後、図１１のステップＳ６に示す第１の半導体チップ１（第３の半導体チップ２６を含む）、第２の半導体チップ２（第４の半導体チップ２７を含む）および複数のワイヤ４の樹脂封止である樹脂モールドを行う。
【０１５１】
ここでは、多数個取り基板７における複数のデバイス領域７ａを１つのキャビティ１３ａで覆って一括にモールドし、その後、ダイシングを行って個片化する一括モールド：ＭＡＰ（Mold Array Package) 方式の場合を説明する。
【０１５２】
まず、モールド工程では、図２９（ａ）, （ｂ）に示すように、互いに向かい合う第１の側面１３ｂおよび第２の側面１３ｃと、第１の側面１３ｂおよび第２の側面１３ｃと接しており、かつ互いに向かい合う第３の側面１３ｄおよび第４の側面１３ｅ、さらに、前記第１〜第４の側面１３ｅに隣接する上面１３ｊおよび下面１３ｋを有するキャビティ１３ａ、および第１の側面１３ｂ上に形成された複数の樹脂注入口１３ｆを持つ金型であるモールド金型１３を準備する。
【０１５３】
すなわち、モールド金型１３は、上型１３ｈと下型１３ｉとからなり、第１の側面１３ｂと第２の側面１３ｃと第３の側面１３ｄと第４の側面１３ｅおよび上面１３ｊとを有するキャビティ１３ａがモールド金型１３の上型１３ｈに形成されている。
【０１５４】
さらに、モールド金型１３の上型１３ｈには、第２の側面１３ｃ上にベントホールとして空気孔１３ｇが形成されている。
【０１５５】
一方、複数のデバイス領域７ａが形成された配線基板である多数個取り基板７と、多数個取り基板７の複数のデバイス領域７ａのそれぞれに固定された第１の半導体チップ１と、第１の半導体チップ１上に固定された第２の半導体チップ２とを準備する。
【０１５６】
すなわち、図２７（ａ）に示すように、ワイヤボンディング後の多数個取り基板７を準備する。
【０１５７】
なお、多数個取り基板７の長手方向の一方（モールド金型１３の樹脂注入口１３ｆに対応する側）の端部には複数の金メッキ部７ｃが形成されている。これは、モールドによって形成される図２７（ｂ）に示す樹脂ゲート部８ａの多数個取り基板７からの剥離を容易にするためのものである。
【０１５８】
その後、図２９（ａ）に示すように、多数個取り基板７、複数の第１の半導体チップ１および第２の半導体チップ２をキャビティ１３ａの内部で下型１３ｉに配置して図２９（ｂ）に示すように複数のデバイス領域７ａを上型１３ｈのキャビティ１３ａによって一括で覆う。
【０１５９】
なお、キャビティ１３ａ内において、キャビティ１３ａの第３の側面１３ｄと平行な断面（図２９（ａ）の断面のこと）において、それぞれの第１の半導体チップ１の長さが、第１の半導体チップ１に積層された第２の半導体チップ２の長さよりも長くなるように複数の第１の半導体チップ１および第２の半導体チップ２を配置する。
【０１６０】
これに対して９０°方向を変えた断面、すなわちキャビティ１３ａの第１の側面１３ｂと平行な断面（図２９（ｂ）のこと）においては、第１の半導体チップ１の長さが、第２の半導体チップ２の長さよりも短くなるように、第１の半導体チップ１および第２の半導体チップ２を配置する。
【０１６１】
すなわち、第１の半導体チップ１と第２の半導体チップ２の関係を、図２８に示す樹脂流入方向に対して、第１の半導体チップ１の長さが、第２の半導体チップ２の長さよりも長くなるような関係とする。
【０１６２】
この時、樹脂流入方向に対して直角をなす方向では、第１の半導体チップ１の長さが、第２の半導体チップ２の長さよりも短くなるような関係である。
【０１６３】
この状態で上型１３ｈと下型１３ｉとの型締めを行った後、それぞれのデバイス領域７ａに対応した複数の樹脂注入口１３ｆより樹脂（レジン）を注入して、複数の第１の半導体チップ１および第２の半導体チップ２を一括で樹脂封止する。
【０１６４】
この場合、図２８に示す樹脂流入方向に対して、第１の半導体チップ１の裏面１ｃと第２の半導体チップ２との間に段差が生じ、上層側の第２の半導体チップ２の方が引っ込んでいるため、図２９（ａ）に示すようなレジンの流れ２３となり、第２の半導体チップ２の主面２ｂ上に樹脂（レジン）が容易に回り込み、キャビティ１３ａ内の空気を空気孔１３ｇから追い出すことができる。
【０１６５】
したがって、第２の半導体チップ２の主面２ｂ上でのボイドの発生を抑えることができ、モールド性を向上できる。
【０１６６】
また、図２９の変形例として、キャビティ１３ａ内において樹脂流入方向に平行な方向に対して、図３０および図３１（ａ）に示すように、第２の半導体チップ２が、第１の半導体チップ１の外周より平面的に突出する部分を有するように、両者を配置してもよく、その場合、第２の半導体チップ２の突出する部分と多数個取り基板７のチップ支持面３ａとの間を接着材であるＮＣＦ１２によって充填する。
【０１６７】
この状態で上型１３ｈと下型１３ｉとの型締めを行った後、それぞれのデバイス領域７ａに対応した複数の樹脂注入口１３ｆより樹脂（レジン）を注入して、複数の第１の半導体チップ１および第２の半導体チップ２を一括で樹脂封止する。
【０１６８】
仮に、第２の半導体チップ２の突出する部分と多数個取り基板７のチップ支持面３ａとの間がＮＣＦ１２によって充填されていない場合には、キャビティ１３ａの第１の側面１３ｂから遠い側の第２の半導体チップ２が突出する部分の下に、樹脂の未充填部分（ボイド）が発生する可能性が高くなる。トランスファーモールド法においては、モールド工程の最終段階に樹脂に非常に圧力をかけて、樹脂中のボイドを排除または圧縮することでボイドの体積を減らすことが可能であるが、前記のようにチップの下に大きなボイドがある状態で樹脂に圧力をかけると、チップが割れる恐れがある。
【０１６９】
しかし、本実施の形態２においては、第２の半導体チップ２の突出する部分と多数個取り基板７のチップ支持面３ａとの間は、モールド工程前に予めＮＣＦ１２によって充填されているので、トランスファーモールド工程時に圧力をかけたとしてもチップが割れる問題を回避することができる。
【０１７０】
モールドを終了すると、多数個取り基板７上に、図２７（ｂ）、図３２に示すような一括モールド部８と複数の樹脂ゲート部８ａとが形成される。
【０１７１】
その後、図１１のステップＳ７のはんだボール搭載を行って多数個取り基板７のデバイス領域７ａのバンプランド３ｄにはんだボールの仮止めを行う。
【０１７２】
続いて、ステップＳ８の前記はんだボールのリフローを行って、前記はんだボールのバンプランド３ｄへの固定を行う。
【０１７３】
その後、ステップＳ９の多数個取り基板７のダイシングを行って個々のパッケージに個片化する。
【０１７４】
さらに、ステップＳ１０のマーク捺印およびステップＳ１１の電気試験を行ってＣＳＰ２２の組み立てを完了する。
【０１７５】
（実施の形態３）
図３５は本発明の実施の形態３の半導体装置（スタック構造のＣＳＰ）の構造の一例を樹脂封止体を透過して示す平面図、図３６は図３５に示すＪ−Ｊ線に沿って切断した断面の構造を示す拡大部分断面図、図３７は図３５に示すＣＳＰに組み込まれる第１の半導体チップの構造の一例を示す平面図、図３８は図３５に示すＣＳＰの組み立ての第１の半導体チップのマウント状態の一例を示す拡大部分断面図、図３９は図３５に示すＣＳＰの組み立ての第１の半導体チップの熱圧着状態の一例を示す拡大部分断面図、図４０は図３９に示す熱圧着工程における熱圧着後の接着材の形状の一例を示す拡大部分断面図、図４１は図３５に示すＣＳＰの組み立ての第２および第３の半導体チップのマウント状態の一例を示す拡大部分断面図、図４２は図３５に示すＣＳＰの組み立てのワイヤボンディング状態の一例を示す拡大部分断面図、図４３は図３５に示すＣＳＰの変形例の組み立ての第１の半導体チップと第２の半導体チップの接着方法の一例を示す拡大部分断面図、図４４は図３５に示すＣＳＰの変形例の組み立ての第１の半導体チップへの突起電極の形成方法の一例を示す拡大部分断面図、図４５は図３５に示すＣＳＰの変形例の組み立ての第１の半導体チップの配線基板への接着方法の一例を示す拡大部分断面図、図４６は図３５に示すＣＳＰの変形例の組み立ての第１および第２の半導体チップの熱圧着状態の一例を示す拡大部分断面図、図４７は図３５に示すＣＳＰの変形例の組み立ての第３の半導体チップの熱圧着状態の一例を示す拡大部分断面図である。
【０１７６】
図３５に示す本実施の形態３の半導体装置は、個片基板３（配線基板）上に３つの半導体チップが積層されたスタック構造のものであるとともに、個片基板３のチップ支持面３ａ（主面）側において第１の半導体チップ１と、第１の半導体チップ１上に積層された第２の半導体チップ２と、第２の半導体チップ２上に積層された第３の半導体チップ２９とが樹脂モールドによって封止された樹脂封止形のものであり、チップ３層のスタック構造のＣＳＰ３０である。
【０１７７】
ＣＳＰ３０の構造の特徴は、図３５および図３６に示すように、３段めの半導体チップである第３の半導体チップ２９の主面２９ｂに形成された電極である複数のパッド２９ａが、第１の半導体チップ１および第２の半導体チップ２のそれぞれの端部より外側の位置に配置されていることであり、その際、第２の半導体チップ２の第１の半導体チップ１からはみ出した箇所の裏面２ｃと、第３の半導体チップ２９の第２の半導体チップ２からはみ出した箇所の裏面２９ｃにも接着材であるＮＣＦ１２が配置されていることである。
【０１７８】
すなわち、ＣＳＰ３０は、第３の半導体チップ２９の各パッド２９ａの下側にもＮＣＦ１２が配置されている構造の半導体パッケージである。
【０１７９】
したがって、第３の半導体チップ２９の主面２９ｂの各パッド２９ａに対応した裏面２９ｃ側の領域をＮＣＦ１２で支えることが可能なため、第３の半導体チップ２９に対してもワイヤボンディングを行うことができ、第３の半導体チップ２９のパッド２９ａも、第２の半導体チップ２と同様にワイヤ４と接続されている。
【０１８０】
そこで、接着材であるＮＣＦ１２は、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間に形成された第１の部分である第１チップ接合部１２ｄと、第１の半導体チップ１を配置する領域の外側であり、かつ第２の半導体チップ２の裏面２ｃと個片基板３のチップ支持面３ａの間に形成された第２の部分であるはみ出し部１２ｅと、第１の半導体チップ１を配置する領域および第２の半導体チップ２を配置する領域の外側であり、かつ第３の半導体チップ２９の裏面２９ｃと個片基板３のチップ支持面３ａとの間に形成された第３の部分であるはみ出し部１２ｆとを有している。
【０１８１】
したがって、ＮＣＦ１２は、そのはみ出し部１２ｅが、第１チップ接合部１２ｄよりも厚く、さらに、はみ出し部１２ｆが、はみ出し部１２ｅよりも厚く形成されている。
【０１８２】
なお、接着材としては、ＮＣＦ１２やＡＣＦなどが好ましいが、ＮＣＦ１２やＡＣＦ以外のものであってもよい。
【０１８３】
また、第２の半導体チップ２と第３の半導体チップ２９は、それぞれ第１の半導体チップ１の裏面１ｃと、第２の半導体チップ２の主面２ｂにダイボンドフィルム材５によって接着されている。
【０１８４】
なお、ＮＣＦ１２やダイボンドフィルム材５などの接着材は、熱硬化性のものりであり、熱硬化性樹脂を含んでいる。
【０１８５】
ここで、ＣＳＰ３０におけるそれぞれの半導体チップは、例えば、第１の半導体チップ１がマイコンであり、第２の半導体チップ２がＳＲＡＭ(Static Random Access Memory) であり、第３の半導体チップ２９がＦｌａｓｈメモリなどであるが、それぞれの半導体チップの機能については、前記した機能に限定されることなく、他の機能のものであってもよい。
【０１８６】
本実施の形態３のＣＳＰ３０のその他の構造については、実施の形態１のＣＳＰ９と同様であるため、その重複説明は省略する。
【０１８７】
次に、本実施の形態３のＣＳＰ３０の製造方法について説明する。
【０１８８】
まず、チップ支持面３ａおよびその反対側の裏面３ｂを有するとともに、チップ支持面３ａ上に複数の接続端子（電極）３ｃを有する個片基板３（配線基板）を準備する。
【０１８９】
さらに、第１の半導体チップ１と第２の半導体チップ２と第３の半導体チップ２９を準備する。
【０１９０】
すなわち、主面１ｂおよび裏面１ｃを有し、かつ主面１ｂ上に複数のパッド１ａおよび複数の半導体素子を有する第１の半導体チップと、同様に、主面２ｂおよび裏面２ｃを有し、かつ主面２ｂ上に複数のパッド２ａおよび複数の半導体素子を有する第２の半導体チップ２と、同様に、主面２９ｂおよび裏面２９ｃを有し、かつ主面２９ｂ上に複数のパッド２９ａおよび複数の半導体素子を有する第３の半導体チップ２９を準備する。
【０１９１】
その際、第１の半導体チップ１の各パッド１ａ上には突起電極である金バンプ１ｄが形成されている。
【０１９２】
なお、ＣＳＰ３０に搭載される第１の半導体チップ１は、図３７に示すように、正方形で、かつその主面１ｂの外周部に複数のパッド１ａが並んで配置された外周パッド配列のものである。
【０１９３】
その後、図３８〜図４０に示す第１の半導体チップ１のマウントを行う。
【０１９４】
まず、図３８に示すように第１の半導体チップ１の主面１ｂを個片基板３のチップ支持面３ａに向かい合わせ、第１の半導体チップ１の複数のパッド１ａが個片基板３の複数の接続端子３ｃと対向するように第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置する。
【０１９５】
その後、第１の半導体チップ１の裏面１ｃに圧力を加えて第１の半導体チップ１の複数のパッド１ａと個片基板３の複数の接続端子３ｃとを電気的に接続する。
【０１９６】
その際、まず、個片基板３のチップ支持面３ａの第１の半導体チップ１搭載エリアに第１の半導体チップ１より大きめに切断したＮＣＦ１２（接着材）を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置し、その後、第１の半導体チップ１の裏面１ｃに荷重を印加する。
【０１９７】
これにより、金バンプ１ｄがＮＣＦ１２に突きささり、第１の半導体チップ１が個片基板３上に仮固定される。
【０１９８】
その後、図３９に示すような先端に突起部２８ａを有する熱圧着用治具である熱圧着へッド２８によって、第１の半導体チップ１の裏面１ｃに圧力を加える。また、前記圧力と同時に熱圧着へッド２８から熱も加える。
【０１９９】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１２の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１を個片基板３のチップ支持面３ａ上に固定する。
【０２００】
なお、熱圧着へッド２８の先端の突起部２８ａは、第１の半導体チップ１上に搭載する第２の半導体チップ２と略同じ形状で、かつ略同じ大きさに形成されている。具体的には、突起部２８ａの平面方向（加圧方向と直角の方向）の大きさは、第２の半導体チップ２より僅かに大きく、かつ突起部２８ａの突出分の高さは、第２の半導体チップ２の厚さより僅かに小さく形成されている。
【０２０１】
さらに、ＮＣＦ１２は、第１の半導体チップ１が加圧・加熱された際に、この圧力によって第１の半導体チップ１の外側周囲にはみ出すとともに、はみ出し部１２ｅとはみ出し部１２ｆを形成するための所望の厚さを有しているものである。
【０２０２】
したがって、熱圧着へッド２８によって第１の半導体チップ１の裏面１ｃを加圧すると、ＮＣＦ１２が第１の半導体チップ１の外側周囲にはみ出すとともに、熱圧着へッド２８の突起部２８ａに応じた形状のはみ出し部（第２の部分）１２ｅと、はみ出し部（第３の部分）１２ｆが形成される。
【０２０３】
これにより、ＮＣＦ１２では、図４０に示すように、第１チップ接合部１２ｄと、これより厚いはみ出し部１２ｅと、さらに、はみ出し部１２ｅより厚いはみ出し部１２ｆとが形成される。
【０２０４】
なお、はみ出し部１２ｆとはみ出し部１２ｅの厚さの差は、熱圧着へッド２８の突起部２８ａの高さが第２の半導体チップ２の厚さより僅かに小さく形成されているため、第２の半導体チップ２の厚さより小さくなる。
【０２０５】
また、熱圧着では、個片基板３を７０℃前後に加熱されたダイボンドステージ２１上に載置し、第１の半導体チップ１の裏面１ｃを３００℃前後に加熱された熱圧着ヘッド２８で加圧する。
【０２０６】
その結果、ＮＣＦ１２が高温となり、溶融・硬化することにより、第１の半導体チップ１のパッド１ａ上の金バンプ１ｄと、個片基板３の接続端子３ｃとが接触して電気的に導通する。
【０２０７】
その後、図４１に示す第２の半導体チップ２および第３の半導体チップ２９のマウントを行う。
【０２０８】
なお、第２の半導体チップ２と第３の半導体チップ２９は、予め両者を接着しておく。
【０２０９】
すなわち、予め第３の半導体チップ２９の裏面２９ｃに貼り付けられたダイボンドフィルム材５によって第２の半導体チップ２の主面２ｂと第３の半導体チップ２９の裏面２９ｃとが接着されている。
【０２１０】
その際、第３の半導体チップ２９の複数のパッド２９ａが、第２の半導体チップ２より外側に配置されるように第１の半導体チップ１と第２の半導体チップ２を接着する。なお、第２の半導体チップ２の裏面２ｃにも、同様のダイボンドフィルム材５が貼り付けられている。
【０２１１】
このように、第２の半導体チップ２と第３の半導体チップ２９とが接着された状態で、第２の半導体チップ２の裏面２ｃが第１の半導体チップ１の裏面１ｃと向かい合うように第１の半導体チップ１上に第２の半導体チップ２および第３の半導体チップ２９を配置する。
【０２１２】
これにより、第３の半導体チップ２９の複数のパッド２９ａは、第１の半導体チップ１より外側に位置し、かつ第２の半導体チップ２より外側に配置された状態となる。
【０２１３】
その後、第３の半導体チップ２９の上方からその主面２９ｂに対して荷重および熱を印加して、第２の半導体チップ２および第３の半導体チップ２９の熱圧着を行う。
【０２１４】
その際、第２の半導体チップ２の裏面２ｃおよび第３の半導体チップ２９の裏面２９ｃにそれぞれ貼り付けられたダイボンドフィルム材５が接着材となって第２の半導体チップ２および第３の半導体チップ２９が熱圧着される。
【０２１５】
なお、ＮＣＦ１２におけるはみ出し部１２ｆとはみ出し部１２ｅの厚さの差が第２の半導体チップ２の厚さより僅かに小さいため、ＮＣＦ１２の一部すなわちはみ出し部１２ｆは、第１の半導体チップ１の外側に配置された第３の半導体チップ２９の複数のパッド２９ａと、個片基板３のチップ支持面３ａとの間における第３の半導体チップ２９の裏面２９ｃとはみ出し部１２ｆとの間隔（隙間）が、第３の半導体チップ２９の厚さよりも小さくなるように配置された状態となる。
【０２１６】
つまり、ＮＣＦ１２のはみ出し部１２ｆと第３の半導体チップ２９の裏面２９ｃとの間に形成される隙間は、第３の半導体チップ２９の厚さよりも遥かに小さいものである。
【０２１７】
第２の半導体チップ２および第３の半導体チップ２９のマウント完了により、第３の半導体チップ２９の各パッド２９ａが、第１の半導体チップ１と第２の半導体チップ２の外側に配置された状態となる。
【０２１８】
その後、ワイヤボンディングを行う。
【０２１９】
すなわち、図４２に示すように、第２の半導体チップ２の複数のパッド２ａおよび第３の半導体チップ２９の複数のパッド２９ａとそれぞれに対応する個片基板３の複数の接続端子３ｃとをワイヤボンディングによる金線のワイヤ４を介して電気的に接続する。
【０２２０】
その際、まず、第２の半導体チップ２からワイヤボンディングを行う。第２の半導体チップ２のワイヤボンディングでは、第１の半導体チップ１より外側に配置された第２の半導体チップ２のパッド２ａに対して、その裏面２ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｅがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第２の半導体チップ２の割れを防止することができる。
【０２２１】
第２の半導体チップ２に対してのワイヤボンディングを終えた後、第３の半導体チップ２９に対してのワイヤボンディングを行う。
【０２２２】
第３の半導体チップ２９のワイヤボンディングでは、第２の半導体チップ２より外側に配置された第３の半導体チップ２９の各パッド２９ａに対して、その裏面２９ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｆがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第３の半導体チップ２９の割れを防止することができる。
【０２２３】
ここでは、はみ出し部１２ｆと第３の半導体チップ２９の裏面２９ｃとの間に形成される隙間は、第３の半導体チップ２９の厚さよりも遥かに小さく、はみ出し部１２ｆがワイヤボンディング時の荷重を確実に受けることができるため、第３の半導体チップ２９の割れを防ぐことができる。
【０２２４】
その後、第１の半導体チップ１、第２の半導体チップ２、第３の半導体チップ２９および複数のワイヤ４を樹脂封止する。
【０２２５】
すなわち、個片基板３のチップ支持面３ａ側において、トランスファーモールディングによって第１の半導体チップ１、第２の半導体チップ２、第３の半導体チップ２９および複数のワイヤ４を樹脂封止して樹脂封止体６を形成する。
【０２２６】
なお、樹脂モールディング時においても、金型クランプ時などの荷重が第３の半導体チップ２９に印加された際にも、ＮＣＦ１２のはみ出し部１２ｆが荷重受けとなるため、第３の半導体チップ２９の割れを防ぐことができる。
【０２２７】
その後、図３６に示すように、個片基板３の裏面３ｂ上に、個片基板３の複数の接続端子３ｃと電気的に接続する複数の突起電極である半田ボール１１を搭載する。
【０２２８】
すなわち、個片基板３の裏面３ｂに露出する各バンプランド３ｄ（図１４参照）に、半田ボール１１をリフローなどによって搭載してＣＳＰ３０の外部電極を形成する。
【０２２９】
次に、本実施の形態３のＣＳＰ３０の製造方法の変形例について説明する。
【０２３０】
まず、図４３に示すように、第１の半導体チップ１と第２の半導体チップ２を接着する。ここでは、第１の半導体チップ１の裏面１ｃと第２の半導体チップ２の裏面２ｃとを向き合わせて配置して接着する。その際、予め第１の半導体チップ１の裏面１ｃにダイボンドフィルム材５を貼り付けておき、両者を熱圧着用治具である熱圧着へッド３３を用いた熱圧着によってダイボンドフィルム材５を介して接着する。
【０２３１】
その後、図４４に示すように、第１の半導体チップ１の各パッド１ａ上に突起電極である図４５に示すような金バンプ１ｄを形成する。
【０２３２】
その際、金線を用いたワイヤボンディング技術を利用して第１の半導体チップ１のパッド１ａに金バンプ１ｄを形成する。つまり、ボンディングツールであるキャピラリ３２によってワイヤ４を案内し、ワイヤボンディングと同様にして第１の半導体チップ１のパッド１ａ上に金バンプ１ｄを形成する。
【０２３３】
その後、個片基板３のチップ支持面３ａの第１の半導体チップ１搭載エリアに第１の半導体チップ１より大きめに切断したＮＣＦ１２を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１および第２の半導体チップ２を個片基板３のチップ支持面３ａ上に配置する。
【０２３４】
すなわち、個片基板３のチップ支持面３ａ上に、第２の半導体チップ２と接着された第１の半導体チップ１を、その主面１ｂが個片基板３のチップ支持面３ａに向き合うように配置する。
【０２３５】
その後、熱圧着へッド３３を用いて熱圧着を行い、複数の金バンプ１ｄを介して第１の半導体チップ１と個片基板３の複数の接続端子３ｃとを電気的に接続するとともに、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間をＮＣＦ１２で接着する。
【０２３６】
その際、図４５に示すように、第２の半導体チップ２の主面２ｂ側から熱圧着へッド３３によって第２の半導体チップ２を介して荷重と熱を印加する。
【０２３７】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１２の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１が個片基板３のチップ支持面３ａ上に固定され、さらに、第１の半導体チップ１のパッド１ａ上の金バンプ１ｄと個片基板３の接続端子３ｃとが接触して電気的に導通する。
【０２３８】
なお、ＮＣＦ１２は、第１の半導体チップ１が加圧・加熱された際に、この圧力によって第１の半導体チップ１の外側周囲にはみ出すとともに、はみ出し部１２ｅおよびはみ出し部１２ｆを形成するための所望の厚さを有しているものである。
【０２３９】
したがって、図４６に示すように、熱圧着へッド３３によって第２の半導体チップ２を介して第１の半導体チップ１を加圧すると、ＮＣＦ１２が第１の半導体チップ１の外側周囲にはみ出すとともに、第２の半導体チップ２の第１の半導体チップ１より突出した裏面２ｃ側にはみ出し部（第２の部分）１２ｅが形成され、さらにその外側に、はみ出し部（第３の部分）１２ｆが形成される。
【０２４０】
その際、熱圧着へッド３３の加圧面により、第２の半導体チップ２の主面２ｂとはみ出し部１２ｆとは、ほぼ同一の高さ、または僅かにはみ出し部１２ｆの方が低く形成される。
【０２４１】
その後、第２の半導体チップ２の主面２ｂ上に、第３の半導体チップ２９をその裏面２９ｃが第２の半導体チップ２の主面２ｂに向き合うように接着する。
【０２４２】
その際、第３の半導体チップ２９の複数のパッド２９ａが、第１の半導体チップ１と第２の半導体チップ２より外側の位置に配置されるように第３の半導体チップ２９を第２の半導体チップ２上に配置する。
【０２４３】
すなわち、第３の半導体チップ２９の複数のパッド２９ａが、第１の半導体チップ１と第２の半導体チップ２より外側に配置されるとともに、予めダイボンドフィルム材５が裏面２９ｃに貼り付けられた第３の半導体チップ２９をその裏面２９ｃを第２の半導体チップ２の主面２ｂに向けてこの主面２ｂ上に配置し、その後、図４７に示すように、第３の半導体チップ２９の上方から熱圧着へッド３３により第３の半導体チップ２９の主面２９ｂに対して加圧・加熱を行って両者を接着する。
【０２４４】
これにより、第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃ上に熱硬化性樹脂を含むダイボンドフィルム材５を介して接着されるとともに、第３の半導体チップ２９は、第２の半導体チップ２の主面２ｂ上に、同様に熱硬化性樹脂を含むダイボンドフィルム材５を介して接着された状態となり、その際、第３の半導体チップ２９の複数のパッド２９ａは、第１の半導体チップ１と第２の半導体チップ２の外側の位置に配置されている。
【０２４５】
その後、前記した図４２に示すワイヤボンディングと同様の方法でワイヤボンディングを行う。
【０２４６】
その際、第１の半導体チップ１より外側に配置された第２の半導体チップ２のパッド２ａに対して、その裏面２ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｅがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第２の半導体チップ２の割れを防止することができる。
【０２４７】
さらに、第２の半導体チップ２より外側に配置された第３の半導体チップ２９の各パッド２９ａに対して、その裏面２９ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｆがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第３の半導体チップ２９の割れを防止することができる。
【０２４８】
また、前記変形例の製造方法では、熱圧着へッド３３の先端（加圧面）の形状を平坦な面にすることができ、前記した本実施の形態３の一例の熱圧着へッド２８に比較してその形状を簡単な形状にすることができる。
【０２４９】
なお、ワイヤボンディング後の製造方法とそれによって得られるその他の効果については、前記した本実施の形態３の一例と同様であるため、その重複説明は省略する。
【０２５０】
（実施の形態４）
図４８は本発明の実施の形態４の半導体装置（スタック構造のＣＳＰ）の構造の一例を樹脂封止体を透過して示す平面図、図４９は図４８に示すＣＳＰに組み込まれる第１の半導体チップの構造の一例を示す平面図、図５０は図４８に示すＣＳＰの組み立てにおける第１の半導体チップのマウント状態の一例をＫ−Ｋ線に沿って切断した箇所で示す拡大部分断面図、図５１は図４８に示すＣＳＰの組み立てにおける第２の半導体チップのマウント状態の一例を示す拡大部分断面図、図５２は図４８に示すＣＳＰの組み立てにおける第３の半導体チップのマウント状態の一例を示す拡大部分断面図、図５３は図４８に示すＣＳＰの組み立てにおけるワイヤボンディング状態の一例を示す拡大部分断面図、図５４は図４８に示すＣＳＰのＫ−Ｋ線に沿って切断した断面の構造を示す拡大部分断面図である。
【０２５１】
本実施の形態４の半導体装置は、実施の形態３のＣＳＰ３０と同様に、個片基板３上に３つの半導体チップが積層されたスタック構造のＣＳＰ３１（図４８参照）であるが、実施の形態３のＣＳＰ３０との構造の相違点は、３段めの半導体チップである第３の半導体チップ２９の複数のパッド２９ａが、２段めの第２の半導体チップ２の端部より内側の領域で、かつ１段めの第１の半導体チップ１より外側の位置に配置されていることである。
【０２５２】
したがって、接着材であるＮＣＦ１２は、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間に形成された第１の部分である第１チップ接合部１２ｄと、第１の半導体チップ１を配置する領域の外側であり、かつ第２の半導体チップ２の裏面２ｃと個片基板３のチップ支持面３ａの間に形成された第２の部分であるはみ出し部１２ｅとを有しており、第３の半導体チップ２９の各パッド２９ａは、第２の半導体チップ２上に配置されているため、はみ出し部１２ｅは、第２の半導体チップ２の各パッド２９ａの裏面２ｃ側と第３の半導体チップ２９の各パッド２９ａの裏面２９ｃ側とに配置されていることになる。
【０２５３】
これにより、ＣＳＰ３１におけるＮＣＦ１２のはみ出し部１２ｅは、第２の半導体チップ２の複数のパッド２ａが配置された領域を支持するとともに、さらにこの第２の半導体チップ２を介して第３の半導体チップ２９の複数のパッド２９ａが配置された領域も支持している。
【０２５４】
また、ＣＳＰ３１に搭載されている第１の半導体チップ１は、図４９に示すように、長方形で、かつその主面１ｂの幅方向の中央付近に複数のパッド１ａが長手方向に平行に並んで配置されたセンタパッド配列のものである。
【０２５５】
また、ＣＳＰ３１におけるそれぞれの半導体チップは、例えば、第１の半導体チップ１がＤＲＡＭ（Dynamic Random Access Memory) であり、第２の半導体チップ２がＳＲＡＭ(Static Random Access Memory) であり、第３の半導体チップ２９がＦｌａｓｈメモリなどであるが、それぞれの半導体チップの機能については、前記した機能に限定されることなく、他の機能のものであってもよい。
【０２５６】
本実施の形態４のＣＳＰ３１のその他の構造については、実施の形態３のＣＳＰ３０と同様であるため、その重複説明は省略する。
【０２５７】
次に、本実施の形態４のＣＳＰ３１の製造方法について説明する。
【０２５８】
まず、実施の形態３と同様に、複数の接続端子３ｃを有する個片基板３、第１の半導体チップ１、第２の半導体チップ２および第３の半導体チップ２９を準備する。
【０２５９】
なお、第１の半導体チップ１は、図４９に示すようなセンタパッド配列のものであり、各パッド１ａ上には、実施の形態３と同様に突起電極である金バンプ１ｄが形成されている。
【０２６０】
その後、図５０に示す第１の半導体チップ１のマウントを行う。
【０２６１】
まず、第１の半導体チップ１の主面１ｂを個片基板３のチップ支持面３ａに向かい合わせ、第１の半導体チップ１の複数のパッド１ａが個片基板３の複数の接続端子３ｃと対向するように第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置する。
【０２６２】
その後、第１の半導体チップ１の裏面１ｃに圧力を加えて第１の半導体チップ１の複数のパッド１ａと個片基板３の複数の接続端子３ｃとを電気的に接続する。
【０２６３】
その際、まず、個片基板３のチップ支持面３ａの第１の半導体チップ１搭載エリアに第１の半導体チップ１より大きめに切断したＮＣＦ１２を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置し、その後、第１の半導体チップ１の裏面１ｃに荷重を印加する。
【０２６４】
これにより、金バンプ１ｄがＮＣＦ１２に突きささり、第１の半導体チップ１が個片基板３上に仮固定される。
【０２６５】
その後、加圧面が平坦な熱圧着へッド３３によって、第１の半導体チップ１の裏面１ｃに圧力を加え、これと同時に熱圧着へッド３３から熱も加える。
【０２６６】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１２の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１を個片基板３のチップ支持面３ａ上に固定する。その結果、第１の半導体チップ１のパッド１ａ上の金バンプ１ｄと、個片基板３の接続端子３ｃとが接触して電気的に導通する。
【０２６７】
なお、ＮＣＦ１２は、第１の半導体チップ１が加圧・加熱された際に、この圧力によって第１の半導体チップ１の外側周囲にはみ出すが、熱圧着へッド３３の加圧面によって覆われているため、はみ出し部１２ｅが形成される。
【０２６８】
これにより、第１の半導体チップ１の裏面１ｃとはみ出し部１２ｅとがほぼ同一の高さ、または、はみ出し部１２ｅの方が僅かに低く形成される。
【０２６９】
その後、図５１に示す第２の半導体チップ２のマウントを行う。
【０２７０】
ここでは、第１の半導体チップ１の裏面１ｃ上に、第２の半導体チップ２をその裏面２ｃが第１の半導体チップ１の裏面１ｃに向き合うように接着する。
【０２７１】
その際、図４８に示すように、第２の半導体チップ２の複数のパッド２ａが、第１の半導体チップ１より外側の位置に配置されるように第２の半導体チップ２を第１の半導体チップ１上に配置する。
【０２７２】
すなわち、第２の半導体チップ２の複数のパッド２ａが、第１の半導体チップ１より外側に位置して、かつＮＣＦ１２のはみ出し部１２ｅ上に配置されるとともに、予めダイボンドフィルム材５が裏面２ｃに貼り付けられた第２の半導体チップ２をその裏面２ｃを第１の半導体チップ１の裏面１ｃに向けてこの裏面１ｃ上に配置し、その後、第２の半導体チップ２の上方から熱圧着へッド３３によって第２の半導体チップ２の主面２ｂに対して加圧・加熱を行って両者を接着する。
【０２７３】
これにより、第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃ上に熱硬化性樹脂を含むダイボンドフィルム材５を介して接着された状態となり、その際、第２の半導体チップ２の複数のパッド２ａは、第１の半導体チップ１の外側の位置に配置されている。
【０２７４】
その後、図５２に示す第３の半導体チップ２９のマウントを行う。
【０２７５】
ここでは、第２の半導体チップ２の主面２ｂ上に、第３の半導体チップ２９をその裏面２９ｃが第２の半導体チップ２の主面２ｂに向き合うように接着する。その際、第３の半導体チップ２９の複数のパッド２９ａが、第２の半導体チップ２の複数のパッド２ａが配置されている領域より内側で、かつ第１の半導体チップ１より外側に配置されるように第３の半導体チップ２９を第２の半導体チップ２上に配置する。
【０２７６】
その後、第３の半導体チップ２９の上方から熱圧着へッド３３により第３の半導体チップ２９の主面２９ｂに対して加圧・加熱を行って両者を接着する。
【０２７７】
これにより、第３の半導体チップ２９は、第２の半導体チップ２の主面２ｂ上に、熱硬化性樹脂を含むダイボンドフィルム材５を介して接着された状態となり、その際、第３の半導体チップ２９の複数のパッド２９ａは、第２の半導体チップ２の複数のパッド２ａが配置されている領域より内側で、かつ第１の半導体チップ１より外側に配置された状態となる。
【０２７８】
したがって、第２の半導体チップ２の第１の半導体チップ１より突出した領域がＮＣＦ１２のはみ出し部１２ｅによって支持されるとともに、第３の半導体チップ２９の複数のパッド２９ａが配置された領域が第２の半導体チップ２を介して同じくはみ出し部１２ｅによって支持された状態となる。
【０２７９】
その後、図５３に示すようにワイヤボンディングを行う。
【０２８０】
すなわち、第２の半導体チップ２の複数のパッド２ａおよび第３の半導体チップ２９の複数のパッド２９ａとそれぞれに対応する個片基板３の複数の接続端子３ｃとをワイヤボンディングによって電気的に接続する。
【０２８１】
その際、まず、第２の半導体チップ２からワイヤボンディングを行う。
【０２８２】
なお、ＮＣＦ１２の一部すなわちはみ出し部１２ｅは、第１の半導体チップ１の外側に配置された第２の半導体チップ２の複数のパッド２ａが配置された領域の裏面２ｃとはみ出し部１２ｅとの間隔（隙間）が、第２の半導体チップ２の厚さよりも小さくなるように配置された状態である。
【０２８３】
したがって、第２の半導体チップ２のワイヤボンディングでは、第１の半導体チップ１より外側に配置された第２の半導体チップ２の複数のパッド２ａそれぞれに対して、その裏面２ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｅがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第２の半導体チップ２の割れを防止することができる。
【０２８４】
第２の半導体チップ２に対してのワイヤボンディングを終えた後、第３の半導体チップ２９に対してのワイヤボンディングを行う。第３の半導体チップ２９のワイヤボンディングでは、第２の半導体チップ２とその裏面２ｃ側に配置されたＮＣＦ１２のはみ出し部１２ｅとがワイヤボンディング時の荷重受けとなるため、ワイヤボンディング時の第３の半導体チップ２９の割れを防止することができる。
【０２８５】
その後、第１の半導体チップ１、第２の半導体チップ２、第３の半導体チップ２９および複数のワイヤ４をトランスファーモールディングによって樹脂封止し、これによって図５４に示すような樹脂封止体６を形成する。
【０２８６】
なお、樹脂モールディング時においても、金型クランプ時などの荷重が第３の半導体チップ２９に印加された際にも、ＮＣＦ１２のはみ出し部１２ｅが荷重受けとなるため、第３の半導体チップ２９の割れを防ぐことができる。
【０２８７】
その後、個片基板３の裏面３ｂ上に、個片基板３の複数の接続端子３ｃと電気的に接続する複数の突起電極である半田ボール１１を搭載する。
【０２８８】
すなわち、個片基板３の裏面３ｂに露出する各バンプランド３ｄ（図１４参照）に、半田ボール１１をリフローなどによって搭載してＣＳＰ３１の外部電極を形成する。
【０２８９】
なお、本実施の形態４の製造方法においても、熱圧着へッド３３の先端（加圧面）の形状を平坦な面にすることができ、前記実施の形態３の一例の熱圧着へッド２８に比較してその形状を簡単な形状にすることができる。
【０２９０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０２９１】
前記実施の形態１では、金バンプ１ｄと接続端子３ｃとの接続信頼性を確保するために、複数の第１の半導体チップ１に対して個別に熱圧着を行うため、作業効率の低下が懸念される。そこで、熱圧着の作業効率の向上を図る対策として、熱圧着時、ＮＣＦ１２などの第１の接着材に施す熱処理の温度を、前記第２の接着材に施す熱処理の温度よりも高くすることで下層側の第１の半導体チップ１の第１の接着材の硬化時間を早め、これによって、熱圧着全体の作業効率の向上を図ることができる。
【０２９２】
ただし、第１の半導体チップ１の熱処理の温度を高くすると、基板とチップの熱膨張係数の差により、熱硬化後の第１の半導体チップ１の反りが大きくなり、第１の半導体チップ１のマウント終了後の第１の半導体チップ１の反りが大きくなる。
【０２９３】
すなわち、第１の半導体チップ１のマウント終了後の第１の半導体チップ１の平坦度は悪化する。このように、第１の半導体チップ１が反っていることが原因で、その上に搭載される第２の半導体チップ２が傾いてしまうと、ワイヤボンディングが良好に行えず、第２の半導体チップ２と接続端子３ｃとの接続信頼性の低下を招いてしまうことになる。
【０２９４】
そこで、第１の半導体チップ１を熱圧着で搭載した後、第２の半導体チップ２を実施の形態１で説明したダイボンドフィルム材５などの第２の接着材を介して第１の半導体チップ１の裏面１ｃ上に配置し、この第２の半導体チップ２を圧着ヘッドによって保持した状態で、前記第２の接着材に熱処理を施して硬化させ、第２の半導体チップ２を前記第２の接着材を介して第１の半導体チップ１上に固定する。
【０２９５】
その後、圧着ヘッドなどの治具を第２の半導体チップ２から離す。
【０２９６】
このように治具（圧着ヘッド）によって第２の半導体チップ２を保持した状態で第２の半導体チップ２の固定を行うことによって、反った第１の半導体チップ１の上でも平坦度を低下させることなく第２の半導体チップ２を固定することができる。
【０２９７】
また、この時、第２の半導体チップ２の裏面２ｃには、予めダイボンドフィルム材５が貼り付けられた状態で、チップが個片化されているため、複数のデバイス領域７ａに対して個片化されたＮＣＦ１２を配置する必要がある第１の半導体チップ１の実装工程に比較して、作業効率を上げることができる。
【０２９８】
なお、この方法を用いて、実施の形態２で説明したような複数のデバイス領域７ａに対して順次積層のダイボンドを行う際には、まず、図２３に示すように、１つのデバイス領域７ａでの第１の半導体チップ１の搭載を前記方法で熱圧着し、その後、第３の半導体チップ２６（ここでの第３の半導体チップは、前記実施の形態２で説明したのと同様に、第１の半導体チップ１と同じ構造で、かつ下層側に配置されるものである）を準備した後、第３の半導体チップ２６を多数個取り基板７の他のデバイス領域７ａに第３の接着材を介して配置する。
【０２９９】
続いて、前記第３の接着材に熱処理を施して硬化させ、第３の半導体チップ２６を前記第３の接着材を介して多数個取り基板７の他のデバイス領域７ａ上に固定する。
【０３００】
さらに、第２の半導体チップ２を準備し、続いて、第２の半導体チップ２をダイボンドフィルム材５などの第２の接着材を介して前記第１の半導体チップ１上に配置する。
【０３０１】
さらに、第２の半導体チップ２を圧着ヘッドなどの治具によって保持した状態で、前記第２の接着材に熱処理を施して硬化させ、第２の半導体チップ２を前記第２の接着材を介して第１の半導体チップ１上に固定する。
【０３０２】
その後、前記治具を第２の半導体チップ２から離す。
【０３０３】
その後、第４の半導体チップ２７（ここでの第４の半導体チップ２７は、前記実施の形態２で説明した第２の半導体チップ２と同じ構造で、かつ上層側に配置されるものである）を準備し、続いて、第４の半導体チップ２７をダイボンドフィルム材５などの第４の接着材を介して前記第３の半導体チップ２６上に配置する。
【０３０４】
さらに、第４の半導体チップ２７を圧着ヘッドなどの治具によって保持した状態で、前記第４の接着材に熱処理を施して硬化させ、第４の半導体チップ２７を前記第４の接着材を介して第３の半導体チップ２６上に固定する。
【０３０５】
その後、前記治具を第４の半導体チップ２７から離す。
【０３０６】
また、前記実施の形態２では、第１の接着材として、複数の第１ＮＣＦ１２ｂを、図１７に示すように、千鳥配列で配置する場合を説明したが、前記第１の接着材の配列は千鳥配列に限られるものではない。例えば、接着材の特性や、熱圧着工程の設定によって熱圧着ヘッド２０による隣接するデバイス領域７ａへの熱影響が無視できる場合には、隣接する複数のデバイス領域７ａに第１の接着材を予め配置するようにしても問題ないが、あまり多数のデバイス領域７ａに第１の接着材を配置すると、ダイボンドステージ２１からの熱に長時間さらされることによって、ＮＣＦ１２が熱硬化してしまう場合がある。このような場合には、図３３の変形例に示すように、例えば、１列ごとに第１ＮＣＦ１２ｂの配置を行い、この１列（３つ）の第１ＮＣＦ１２ｂ上への第１の半導体チップ１の搭載を済ませた後、隣の列に移動して１列ずつ順次、第１ＮＣＦ１２ｂと第１の半導体チップ１の搭載を行うようにしてもよい。
【０３０７】
また、前記実施の形態１，２では、半導体装置が、２つの半導体チップを積層したスタック構造のものを説明したが、半導体チップの積層数は、図３４の変形例に示すように３層またはそれ以上であってもよい。
【０３０８】
このように、３層以上半導体チップを積層する場合でも、フェースダウン実装する半導体チップよりフェースアップ実装する半導体チップの厚さを薄くし、かつフェースダウン実装工程の加圧力を大きくすることによって、接続信頼性を低下させずに、また、チップ割れの発生を防ぎつつＣＳＰ２５の薄形化を実現することができる。
【０３０９】
なお、図３４に示す３層のスタック構造のＣＳＰ２５では、３段めの半導体チップ２４に対して行われるワイヤボンディングは、基板側を１ｓｔボンディングとし、チップ側を２ｎｄボンディングとしており、これによって、樹脂封止体６の高さを低く抑えてＣＳＰ２５の高さが高くならないようにしている。
【０３１０】
また、前記実施の形態１では、スタック構造において、下層側の第１の半導体チップ１をロジックチップとし、上層側の第２の半導体チップ２をメモリチップとする場合を説明したが、下層側および上層側の半導体チップの機能については、特に限定されるものではない。
【０３１１】
また、前記実施の形態２では、半導体装置の組み立てとして、多数個取り基板７を用い、かつ一括モールド方式を採用する場合を説明したが、予め、個々に分割された個片基板３を用いて組み立ててもよく、さらに、多数個取り基板７を用いて、かつ１つのデバイス領域７ａに１つのキャビティ１３ａが対応した単数モールド方式で組み立ててもよい。
【０３１２】
また、前記実施の形態１，２では、接着材として、下層側のフリップチップ接続がＮＣＦ１２やＡＣＦなどのフィルム状のものを用いて行われ、上層側のダイボンドがダイボンドフィルム材５を用いて行われる場合について説明したが、前記接着材は、ペースト状のものなどであってもよい。
【０３１３】
また、前記実施の形態１，２では、半導体装置がＣＳＰ９，２２，２５の場合について説明したが、前記半導体装置は、スタック構造で、かつ積層された半導体チップが配線基板に搭載され、さらに、最下層の半導体チップよりその上層の半導体チップの厚さが薄ければ、例えば、ＢＧＡ（Ball Grid Array)やＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
【０３１４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０３１５】
スタック構造の半導体装置において、下層側の半導体チップより上層側の半導体チップの厚さを薄くすることにより、半導体装置の薄形化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置（スタック構造のＣＳＰ）の構造の一例を示す断面図である。
【図２】図１に示すＣＳＰの構造を示す部分断面図である。
【図３】図１に示すＣＳＰの組み立てにおけるウェハへのダイボンドフィルム貼り付け状態の一例を示す部分断面図である。
【図４】図１に示すＣＳＰの組み立てにおけるウェハダイシングの一例を示す部分断面図である。
【図５】（ａ）, （ｂ）は図１に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第１チップマウントを示す図、（ｂ）は第１チップ熱圧着を示す図である。
【図６】（ａ）, （ｂ）は図１に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第２チップマウントを示す図、（ｂ）は第２チップワイヤボンディングを示す図である。
【図７】本発明の実施の形態２の半導体装置（スタック構造のＣＳＰ）の構造の一例を示す部分断面図である。
【図８】図７に示すＣＳＰの組み立てにおけるワイヤリング状態の一例を示す拡大平面図である。
【図９】（ａ）, （ｂ）は図７に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第１チップマウントを示す図、（ｂ）は第１チップ熱圧着を示す図である。
【図１０】（ａ）, （ｂ）は図７に示すＣＳＰの組み立ての一例を示す部分断面図であり、（ａ）は第２チップマウントを示す図、（ｂ）は第２チップワイヤボンディングを示す図である。
【図１１】本発明の実施の形態２の半導体装置の組み立て手順における全工程の一例を示す製造プロセスフロー図である。
【図１２】本発明の実施の形態２の半導体装置の組み立て手順における詳細工程の一例を示す製造プロセスフロー図である。
【図１３】本発明の実施の形態２の半導体装置の組み立てにおける多数個取り基板の構造の一例を示す平面図である。
【図１４】（ａ）, （ｂ）は図１３に示す多数個取り基板の一部を拡大して示す拡大部分図であり、（ａ）は図１３のＡ部の詳細を示す平面図であり、（ｂ）は（ａ）の裏面側の底面図である。
【図１５】（ａ）, （ｂ）は本発明の実施の形態２の半導体装置の組み立てに用いられる第１および第２の半導体チップの平面図であり、（ａ）は第１の半導体チップの図、（ｂ）は第２の半導体チップの図である。
【図１６】（ａ）, （ｂ）は図１５に示す第１の半導体チップの構造の一例を示す図であり、（ａ）は拡大部分側面図、（ｂ）は拡大部分平面図である。
【図１７】本発明の実施の形態２の半導体装置の組み立てにおける第１のＮＣＦ貼り付け工程の一例を示す平面図である。
【図１８】（ａ）, （ｂ）は図１７に示す第１のＮＣＦ貼り付け工程の詳細を示す平面図であり、（ａ）はＮＣＦ配置前の図、（ｂ）はＮＣＦ貼り付け後の図である。
【図１９】（ａ）, （ｂ）は図１７に示す第１のＮＣＦ貼り付けに対する第１の半導体チップの配置状態を示す図であり、（ａ）は第１の半導体チップ配置状態の図、（ｂ）はコレットによる押圧状態を示す図である。
【図２０】（ａ）, （ｂ）は第１の半導体チップのダイボンド方法の一例を示す図であり、（ａ）は第１の半導体チップマウント状態の図、（ｂ）は第１の半導体チップ熱圧着後の図である。
【図２１】図１７に示す第１のＮＣＦ貼り付けに対する第１の半導体チップのダイボンド後の構造の一例を示す平面図である。
【図２２】図１７に示す第１のＮＣＦ貼り付けに対する第２のＮＣＦ貼り付け後の構造の一例を示す平面図である。
【図２３】（ａ）, （ｂ）は図２２に示す第２のＮＣＦ貼り付けに対する第１と第３の半導体チップの実装完了構造を示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＢ部の詳細を示す拡大部分平面図である。
【図２４】図２２に示す第２のＮＣＦ貼り付けに対する第２と第４の半導体チップのダイボンド後の構造の一例を示す平面図である。
【図２５】（ａ）, （ｂ）は第２と第４の半導体チップのワイヤボンディング後の構造を示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＣ部の詳細を示す拡大部分平面図である。
【図２６】（ａ）, （ｂ）は第２の半導体チップのワイヤボンディング状態の一例を示す平面図であり、（ａ）はワイヤボンディング前の図、（ｂ）はワイヤボンディング後の図である。
【図２７】（ａ）, （ｂ）は一括モールドが行われる多数個取り基板の構造の一例を示す平面図であり、（ａ）は一括モールド前の図、（ｂ）は一括モールド後の図である。
【図２８】本発明の実施の形態２の半導体装置の組み立ての一括モールド方法における樹脂流入方向の一例を示す平面図である。
【図２９】（ａ）, （ｂ）は図２８に示す一括モールド方法の一例を示す図であり、（ａ）は図２８のＤ−Ｄ線に沿った断面の一括モールド時の部分断面図、（ｂ）は図２８のＥ−Ｅ線に沿った断面の一括モールド時の部分断面図である。
【図３０】図２８に示す一括モールド方法に対する変形例の一括モールド方法における樹脂流入方向の一例を示す平面図である。
【図３１】（ａ）, （ｂ）は図３０に示す変形例の一括モールド方法を示す図であり、（ａ）は図３０のＦ−Ｆ線に沿った断面の一括モールド時の部分断面図、（ｂ）は図３０のＧ−Ｇ線に沿った断面の一括モールド時の部分断面図である。
【図３２】本発明の実施の形態２の半導体装置の組み立てにおける一括モールド後の多数個取り基板の構造の一例を示す平面図である。
【図３３】本発明の実施の形態２の半導体装置の組み立ての第１のＮＣＦ貼り付け工程に対する変形例の第１のＮＣＦ貼り付け工程を示す平面図である。
【図３４】図１に示すスタック構造のＣＳＰに対する変形例のＣＳＰの構造を示す断面図である。
【図３５】本発明の実施の形態３の半導体装置（スタック構造のＣＳＰ）の構造の一例を樹脂封止体を透過して示す平面図である。
【図３６】図３５に示すＪ−Ｊ線に沿って切断した断面の構造を示す拡大部分断面図である。
【図３７】図３５に示すＣＳＰに組み込まれる第１の半導体チップの構造の一例を示す平面図である。
【図３８】図３５に示すＣＳＰの組み立てにおける第１の半導体チップのマウント状態の一例を示す拡大部分断面図である。
【図３９】図３５に示すＣＳＰの組み立てにおける第１の半導体チップの熱圧着状態の一例を示す拡大部分断面図である。
【図４０】図３９に示す熱圧着工程における熱圧着後の接着材の形状の一例を示す拡大部分断面図である。
【図４１】図３５に示すＣＳＰの組み立てにおける第２および第３の半導体チップのマウント状態の一例を示す拡大部分断面図である。
【図４２】図３５に示すＣＳＰの組み立てにおけるワイヤボンディング状態の一例を示す拡大部分断面図である。
【図４３】図３５に示すＣＳＰの変形例の組み立てにおける第１の半導体チップと第２の半導体チップの接着方法の一例を示す拡大部分断面図である。
【図４４】図３５に示すＣＳＰの変形例の組み立てにおける第１の半導体チップへの突起電極の形成方法の一例を示す拡大部分断面図である。
【図４５】図３５に示すＣＳＰの変形例の組み立てにおける第１の半導体チップの配線基板への接着方法の一例を示す拡大部分断面図である。
【図４６】図３５に示すＣＳＰの変形例の組み立てにおける第１および第２の半導体チップの熱圧着状態の一例を示す拡大部分断面図である。
【図４７】図３５に示すＣＳＰの変形例の組み立てにおける第３の半導体チップの熱圧着状態の一例を示す拡大部分断面図である。
【図４８】本発明の実施の形態４の半導体装置（スタック構造のＣＳＰ）の構造の一例を樹脂封止体を透過して示す平面図である。
【図４９】図４８に示すＣＳＰに組み込まれる第１の半導体チップの構造の一例を示す平面図である。
【図５０】図４８に示すＣＳＰの組み立てにおける第１の半導体チップのマウント状態の一例をＫ−Ｋ線に沿って切断した箇所で示す拡大部分断面図である。
【図５１】図４８に示すＣＳＰの組み立てにおける第２の半導体チップのマウント状態の一例を示す拡大部分断面図である。
【図５２】図４８に示すＣＳＰの組み立てにおける第３の半導体チップのマウント状態の一例を示す拡大部分断面図である。
【図５３】図４８に示すＣＳＰの組み立てにおけるワイヤボンディング状態の一例を示す拡大部分断面図である。
【図５４】図４８に示すＣＳＰのＫ−Ｋ線に沿って切断した断面の構造を示す拡大部分断面図である。
【符号の説明】
１ 第１の半導体チップ
１ａ パッド（電極）
１ｂ 主面
１ｃ 裏面
１ｄ 金バンプ（突起電極）
２ 第２の半導体チップ
２ａ パッド（電極）
２ｂ 主面
２ｃ 裏面
３ 個片基板（配線基板）
３ａ チップ支持面（主面）
３ｂ 裏面（反対側の面）
３ｃ 接続端子（電極）
３ｄ バンプランド
３ｅ 第１接続端子（第１の電極）
３ｆ 第２接続端子（第２の電極）
４ ワイヤ
５ ダイボンドフィルム材（接着材）
６ 樹脂封止体
７ 多数個取り基板（配線基板）
７ａ デバイス領域
７ｂ ダイシングライン
７ｃ 金メッキ部
８ 一括モールド部
８ａ 樹脂ゲート部
９ ＣＳＰ（半導体装置）
１０ ダイシングブレード
１１ 半田ボール（外部電極）
１２ ＮＣＦ（接着材）
１２ａ 平坦部
１２ｂ 第１ＮＣＦ（第１の接着材）
１２ｃ 第２ＮＣＦ（第２の接着材）
１２ｄ 第１チップ接合部（第１の部分）
１２ｅ はみ出し部（第２の部分）
１２ｆ はみ出し部（第３の部分）
１３ モールド金型（金型）
１３ａ キャビティ
１３ｂ 第１の側面
１３ｃ 第２の側面
１３ｄ 第３の側面
１３ｅ 第４の側面
１３ｆ 樹脂注入口
１３ｇ 空気孔
１３ｈ 上型
１３ｉ 下型
１３ｊ 上面
１３ｋ 下面
１４ ローラ
１５ 保護シート
１６ ダイシングテープ
１７ 半導体ウェハ
１７ａ 主面
１７ｂ 裏面
１８ ステージ
１９ 固定リング
２０ 熱圧着ヘッド
２１ ダイボンドステージ
２２ ＣＳＰ（半導体装置）
２３ レジンの流れ
２４ ３段めの半導体チップ
２５ ＣＳＰ（半導体装置）
２６ 第３の半導体チップ
２７ 第４の半導体チップ
２８ 熱圧着へッド（熱圧着用治具）
２８ａ 突起部
２９ 第３の半導体チップ
２９ａ パッド（電極）
２９ｂ 主面
２９ｃ 裏面
３０ ＣＳＰ（半導体装置）
３１ ＣＳＰ（半導体装置）
３２ キャピラリ
３３ 熱圧着へッド（熱圧着用治具）

Claims (3)

  1. （ａ）主面上に複数の電極を有する配線基板を準備する工程と、
    （ｂ）主面および裏面を有しており、前記主面上に複数の突起電極と複数の半導体素子とを有する第１の半導体チップを準備する工程と、
    （ｃ）主面および裏面を有しており、前記主面上に複数の電極と複数の半導体素子とを有するとともに、前記第１の半導体チップより薄い第２の半導体チップを準備する工程と、
    （ｄ）前記第１の半導体チップの主面を前記配線基板の主面に向かい合わせて、かつ前記第１の半導体チップの複数の突起電極が前記配線基板の複数の電極と対向するように、
    前記第１の半導体チップを前記配線基板の主面上に第１接着材を介して配置する工程と、
    （ｅ）前記（ｄ）工程後に前記第１の半導体チップの裏面に圧力を加え、前記第１の半導体チップの複数の突起電極と前記配線基板の複数の電極とを電気的に接続し、かつ前記第１接着材により前記第１の半導体チップを前記配線基板に接着する工程と、
    （ｆ）前記（ｅ）工程後に、前記第１の半導体チップの裏面上に前記第２の半導体チップを、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面とが第２接着材を介して向かい合う様に配置し、かつ前記（ｅ）工程時に加えた圧力より小さな圧力を加えて前記第２接着材により前記第２の半導体チップを前記第１の半導体チップの裏面に接着する工程と、
    （ｇ）前記第２の半導体チップの複数の電極と前記配線基板の複数の電極とを複数のワイヤを介して電気的に接続する工程と、
    （ｈ）前記第１、第２の半導体チップおよび前記複数のワイヤを封止する樹脂封止体を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、前記（ｅ）工程時に、前記第１の半導体チップに圧力と同時に熱を加えることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法であって、前記複数の突起電極は金バンプであり、前記第１接着材はフィルム材であり、前記（ｅ）工程における前記第１の半導体チップの複数の突起電極と前記配線基板の複数の電極との電気的接続は、前記金バンプの圧接によることを特徴とする半導体装置の製造方法。
JP2002012775A 2001-04-06 2002-01-22 半導体装置の製造方法 Expired - Fee Related JP3839323B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002012775A JP3839323B2 (ja) 2001-04-06 2002-01-22 半導体装置の製造方法
US10/086,717 US6951774B2 (en) 2001-04-06 2002-03-04 Semiconductor device and method of manufacturing the same
TW091103953A TWI286806B (en) 2001-04-06 2002-03-04 Semiconductor device and method for manufacturing the same
KR1020020012170A KR100818423B1 (ko) 2001-04-06 2002-03-07 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001108603 2001-04-06
JP2001-108603 2001-04-06
JP2002012775A JP3839323B2 (ja) 2001-04-06 2002-01-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002368190A JP2002368190A (ja) 2002-12-20
JP2002368190A5 JP2002368190A5 (ja) 2005-07-28
JP3839323B2 true JP3839323B2 (ja) 2006-11-01

Family

ID=26613215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012775A Expired - Fee Related JP3839323B2 (ja) 2001-04-06 2002-01-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6951774B2 (ja)
JP (1) JP3839323B2 (ja)
KR (1) KR100818423B1 (ja)
TW (1) TWI286806B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP3819851B2 (ja) 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
KR20040087501A (ko) 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
CN1799195B (zh) * 2003-06-03 2010-06-02 Nxp股份有限公司 低通滤波器和电子器件
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP4538830B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7224075B2 (en) * 2004-08-13 2007-05-29 Intel Corporation Methods and systems for attaching die in stacked-die packages
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US8586413B2 (en) 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4998268B2 (ja) * 2005-08-24 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101708272B1 (ko) * 2009-10-28 2017-02-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
KR20110123504A (ko) * 2010-05-07 2011-11-15 주식회사 하이닉스반도체 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지
JP2011258757A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
KR101696638B1 (ko) * 2015-06-25 2017-01-16 크루셜텍 (주) 센서 패키지 및 이의 제조방법
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
KR102190568B1 (ko) * 2016-01-12 2020-12-18 앰코테크놀로지코리아(주) 핑거 프린트 센서용 반도체 패키지 및 이의 제조 방법
US9666538B1 (en) * 2016-03-10 2017-05-30 Analog Devices, Inc. Semiconductor package with barrier for radio frequency absorber
CN108387831B (zh) * 2018-06-04 2024-01-26 华北电力大学 一种3000a半导体器件的功率循环试验系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104343A (ja) * 1986-10-21 1988-05-09 Mitsubishi Electric Corp 半導体装置
JPS63179537A (ja) * 1987-01-21 1988-07-23 Fujitsu Ltd 半導体装置の実装方法
JPH03106622A (ja) * 1989-09-20 1991-05-07 Matsushita Electric Ind Co Ltd 半導体モールド成形方法
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JPH0513665A (ja) * 1991-06-28 1993-01-22 Nec Corp Ｔａｂチツプ実装方法
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3423766B2 (ja) * 1994-03-11 2003-07-07 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び金型装置
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
TW337036B (en) 1997-09-19 1998-07-21 Utron Technology Inc Poly-wafer stacked package
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3512657B2 (ja) 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
JP3565319B2 (ja) 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
US6309916B1 (en) * 1999-11-17 2001-10-30 Amkor Technology, Inc Method of molding plastic semiconductor packages
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package

Also Published As

Publication number Publication date
TWI286806B (en) 2007-09-11
KR20020077650A (ko) 2002-10-12
US20020151103A1 (en) 2002-10-17
KR100818423B1 (ko) 2008-04-01
JP2002368190A (ja) 2002-12-20
US6951774B2 (en) 2005-10-04

Similar Documents

Publication Publication Date Title
JP3839323B2 (ja) 半導体装置の製造方法
JP3679786B2 (ja) 半導体装置の製造方法
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US5952725A (en) Stacked semiconductor devices
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP5570799B2 (ja) 半導体装置及びその製造方法
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7598121B2 (en) Method of manufacturing a semiconductor device
US20100261311A1 (en) Method of manufacturing a semiconductor device
US20060121645A1 (en) Method of fabrication of stacked semiconductor devices
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
JP3055619B2 (ja) 半導体装置およびその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
US8093104B1 (en) Multi-chip stacking method to reduce voids between stacked chips
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JP5184132B2 (ja) 半導体装置およびその製造方法
JP2002110718A (ja) 半導体装置の製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2005142452A (ja) 半導体装置及びその製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
TWI799238B (zh) 封裝方法及封裝結構
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060802

R150 Certificate of patent or registration of utility model

Ref document number: 3839323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees