JP2002110718A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002110718A
JP2002110718A JP2000298941A JP2000298941A JP2002110718A JP 2002110718 A JP2002110718 A JP 2002110718A JP 2000298941 A JP2000298941 A JP 2000298941A JP 2000298941 A JP2000298941 A JP 2000298941A JP 2002110718 A JP2002110718 A JP 2002110718A
Authority
JP
Japan
Prior art keywords
cavity
chip
resin
forming
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000298941A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000298941A priority Critical patent/JP2002110718A/ja
Priority to TW090120395A priority patent/TW533516B/zh
Priority to KR1020010050642A priority patent/KR20020025669A/ko
Priority to US09/934,651 priority patent/US20020039811A1/en
Publication of JP2002110718A publication Critical patent/JP2002110718A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 一括封止部の反りを低減して組み立て性を向
上する。 【解決手段】 半導体チップ１を支持するテープ基板２
と、半導体チップ１のパッドとテープ基板２の接続端子
とを接続するワイヤ４と、半導体チップ１を樹脂封止
し、かつテープ基板２のチップ支持面２ａに形成される
封止部と、テープ基板２の裏面２ｂに設けられた複数の
半田ボールとからなり、複数のデバイス領域を一括して
樹脂モールドする一括モールドを行った後、ダイシング
して個片化するものであり、キャビティ形成面１３ａに
凸部１３ｃが設けられたモールド金型１３を用いて一括
モールドを行うことにより、一括モールド部８が形成さ
れる際にその表面に溝部８ａが形成され、これにより、
モールド樹脂１４の硬化収縮時の一括モールド部８の表
面の引っ張り応力を溝部８ａによって緩和して樹脂硬化
後の一括モールド部８の反りを低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に半導体装置の歩留りおよび品質向上に適用し
て有効な技術に関する。
【０００２】
【従来の技術】半導体集積回路が形成された半導体チッ
プを有する半導体装置（半導体パッケージ）において、
外部端子としてバンプ電極（例えば、半田ボール）が設
けられ、かつ半導体チップを支持するチップ支持基板を
備えたものの一例として、ＣＳＰ（Chip Scale Packag
e) やＢＧＡ（Ball Grid Array)などが知られている。
【０００３】そのうち、前記ＣＳＰは、チップサイズも
しくは半導体チップより僅かに大きい程度の小形かつ薄
形のものであり、チップ支持基板の一方の面すなわちチ
ップ支持面に半導体チップが搭載され、かつこのチップ
支持面側をモールドによって樹脂封止して、そこに封止
部が形成される構造のものが開発されている。
【０００４】したがって、薄形化や耐熱性およびモール
ド樹脂との密着性などを考慮して前記チップ支持基板と
して、ポリイミド基材からなる薄膜のテープ基板を用い
ることが多い。
【０００５】さらに、ポリイミド基材からなるテープ基
板を用いて製造されるＣＳＰの生産効率を向上して低コ
スト化を図る技術として、一括モールド方法が考案され
ている。
【０００６】前記一括モールド方法は、テープ基板に対
応した複数のデバイス領域が区画されて連なって形成さ
れた多数個取り基板を用い、それぞれに半導体チップが
搭載された複数のデバイス領域を一括に覆う状態でモー
ルドによって樹脂封止して一括封止部を形成する方法で
あり、樹脂封止後、ダイシングを行って多数個取り基板
および一括封止部をデバイス領域単位に分割（個片化）
するものである。
【０００７】ここで、一括モールド方法を用いて組み立
てられる半導体パッケージおよびその製造方法について
は、例えば、特開２０００−１２７４５号公報にその記
載がある。
【０００８】
【発明が解決しようとする課題】ところが、前記一括モ
ールド方法では、複数のデバイス領域を一括してモール
ドするため、これによって形成された一括封止部の面積
が大きくなり、かつ一括封止部は比較的薄く形成されて
おり、その結果、一括封止部に反りが発生する。
【０００９】これにより、モールド後の組み立て工程に
おける半田ボール（バンプ電極）搭載性やテープ基板の
切断性が低下することが問題となる。
【００１０】したがって、一括モールドによって形成さ
れる一括封止部では反りへの対策技術が必須となるが、
前記特開２０００−１２７４５号公報には、一括モール
ドによって形成される面積の大きな一括封止部の反りに
関する記載および反りへの対策の記載が無く、一括封止
部の反りに対して考慮されていない。
【００１１】本発明の目的は、一括封止部の反りを低減
して歩留り向上および原価低減を図る半導体装置の製造
方法を提供することにある。
【００１２】また、本発明のその他の目的は、品質の向
上を図る半導体装置の製造方法を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体装置の製造方法
は、複数のデバイス領域を有するチップ支持基板を準備
する工程と、前記デバイス領域に半導体チップを搭載す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記チップ支持基板の電極とを導通部材によって接続
する工程と、前記チップ支持基板のチップ支持面側にお
いて複数のデバイス領域を一括に覆うキャビティとこの
キャビティを形成するキャビティ形成面に凸部とが設け
られたモールド金型を用いて、前記キャビティによって
前記複数のデバイス領域を一括に覆う工程と、前記キャ
ビティによって前記複数のデバイス領域を一括に覆った
状態で前記キャビティにモールド樹脂を供給して前記半
導体チップを樹脂封止するとともに、前記凸部によって
表面に溝部が形成された一括封止部を形成する工程と、
前記デバイス領域単位に前記チップ支持基板および前記
一括封止部を分割する工程とを有するものである。
【００１６】本発明によれば、モールド樹脂の硬化収縮
時の表面の引っ張り応力を溝部によって低減することが
でき、その結果、樹脂硬化後の一括封止部の反りを低減
できる。
【００１７】これにより、モールド後の製造工程におけ
る組み立て性を向上でき、その結果、半導体装置の歩留
りを向上でき、かつ原価低減化を図ることができる。
【００１８】また、本発明の半導体装置の製造方法は、
複数のデバイス領域を有するチップ支持基板を準備する
工程と、前記デバイス領域に半導体チップを搭載する工
程と、前記半導体チップの表面電極とこれに対応する前
記チップ支持基板の電極とを導通部材によって接続する
工程と、前記チップ支持基板のチップ支持面側において
複数のデバイス領域を一括に覆うキャビティとこのキャ
ビティを形成するキャビティ形成面にダイシングライン
に対応した格子状の凸部とが設けられたモールド金型を
用いて、前記キャビティによって前記複数のデバイス領
域を一括に覆う工程と、前記キャビティによって前記複
数のデバイス領域を一括に覆った状態で前記キャビティ
にモールド樹脂を供給して前記半導体チップを樹脂封止
するとともに、表面のダイシングラインに対応した箇所
に前記凸部によって溝部が形成された一括封止部を形成
する工程と、前記溝部に沿って前記デバイス領域単位に
前記チップ支持基板および前記一括封止部を分割する工
程とを有するものである。
【００１９】本発明によれば、一括封止部が形成される
際にその表面のダイシングラインに対応した箇所に溝部
が形成されるため、モールド樹脂の硬化収縮時の表面の
引っ張り応力を溝部によって低減することができ、その
結果、樹脂硬化後の一括封止部の反りを低減できる。
【００２０】さらに、一括封止部においてダイシングラ
インに対応した箇所に溝部が形成されることにより、一
括封止部がある程度反っている際に、モールド後のダイ
シング工程でブレードの押し付け力によって一括封止部
に付与される応力を、ダイシングラインに対応した溝部
に集中させることができ、これにより、一括封止部の表
面にかかる応力を緩和できるとともに、クラックが形成
されるとしてもダイシングラインに対応した溝部に形成
できる。
【００２１】また、本発明の半導体装置の製造方法は、
複数のデバイス領域を有するチップ支持基板を準備する
工程と、前記デバイス領域に半導体チップを搭載する工
程と、前記半導体チップの表面電極とこれに対応する前
記チップ支持基板の電極とを導通部材によって接続する
工程と、前記チップ支持基板のチップ支持面側において
複数のデバイス領域を一括に覆うキャビティと、このキ
ャビティを形成するキャビティ形成面にダイシングライ
ンおよびその周囲に対応した複数の凸部とが設けられた
モールド金型を用いて、前記キャビティによって前記複
数のデバイス領域を一括に覆う工程と、前記キャビティ
によって前記複数のデバイス領域を一括に覆った状態で
前記キャビティにモールド樹脂を供給して前記半導体チ
ップを樹脂封止するとともに、表面のダイシングライン
に対応した箇所とその内側領域とに前記凸部によって溝
部が形成された一括封止部を形成する工程と、前記ダイ
シングラインに対応した前記溝部に沿って前記デバイス
領域単位に前記チップ支持基板および前記一括封止部を
分割する工程とを有するものである。
【００２２】さらに、本発明の半導体装置の製造方法
は、複数のデバイス領域を有するチップ支持基板を準備
する工程と、前記デバイス領域に半導体チップを搭載す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記チップ支持基板の電極とを導通部材によって接続
する工程と、前記チップ支持基板のチップ支持面側にお
いて複数のデバイス領域を一括に覆うキャビティとこの
キャビティを形成するキャビティ形成面に複数種類の半
導体装置サイズのダイシングラインに対応した格子状の
凸部とが設けられたモールド金型を用いて、前記キャビ
ティによって前記複数のデバイス領域を一括に覆う工程
と、前記キャビティによって前記複数のデバイス領域を
一括に覆った状態で前記キャビティにモールド樹脂を供
給して前記半導体チップを樹脂封止するとともに、表面
の複数種類の半導体装置サイズに応じたダイシングライ
ンに対応した箇所に前記凸部によって溝部が形成された
一括封止部を形成する工程と、それぞれの半導体装置サ
イズに応じたダイシングラインに対応した箇所の前記溝
部に沿って前記デバイス領域単位に前記チップ支持基板
および前記一括封止部を分割する工程とを有するもので
ある。
【００２３】本発明によれば、一括封止部に複数種類の
半導体装置サイズのそれぞれのダイシングラインに対応
した溝部を形成できるため、半導体装置の種々の大きさ
に対応させて１つのモールド金型を用いることができ、
その結果、半導体装置のサイズに関係なくモールド金型
の共通化を図ることができる。
【００２４】また、本発明の半導体装置の製造方法は、
複数のデバイス領域を有するチップ支持基板を準備する
工程と、前記デバイス領域に半導体チップを搭載する工
程と、前記半導体チップの表面電極とこれに対応する前
記チップ支持基板の電極とを導通部材によって接続する
工程と、前記チップ支持基板のチップ支持面側において
複数のデバイス領域を一括に覆うキャビティと、このキ
ャビティを形成するキャビティ形成面にダイシングライ
ンおよびその周囲に対応した複数種類の高さの凸部とが
設けられたモールド金型を用いて、前記キャビティによ
って前記複数のデバイス領域を一括に覆う工程と、前記
キャビティによって前記複数のデバイス領域を一括に覆
った状態で前記キャビティにモールド樹脂を供給して前
記半導体チップを樹脂封止するとともに、表面のダイシ
ングラインに対応した箇所とその内側領域とに前記凸部
によって前記ダイシングラインに対応した箇所の溝部が
前記内側領域の溝部より深く形成された一括封止部を形
成する工程と、前記ダイシングラインに対応した前記溝
部に沿って前記デバイス領域単位に前記チップ支持基板
および前記一括封止部を分割して封止部の表面に複数の
前記溝部が形成された半導体装置を組み立てる工程とを
有するものである。
【００２５】さらに、本発明の半導体装置の製造方法
は、複数のデバイス領域を有するチップ支持基板を準備
する工程と、前記デバイス領域に半導体チップを搭載す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記チップ支持基板の電極とを導通部材によって接続
する工程と、前記チップ支持基板のチップ支持面側にお
いて複数のデバイス領域を一括に覆うキャビティとこの
キャビティを形成する長方形のキャビティ形成面に２種
類の高さの格子状の凸部とが設けられたモールド金型を
用いて、前記キャビティによって前記複数のデバイス領
域を一括に覆う工程と、前記キャビティによって前記複
数のデバイス領域を一括に覆った状態で前記キャビティ
にモールド樹脂を供給して前記半導体チップを樹脂封止
するとともに、長方形の表面のダイシングラインに対応
した箇所に前記凸部によって幅方向に平行な溝部が長手
方向に平行な溝部より深く形成された一括封止部を形成
する工程と、２種類の深さの溝部に沿って前記デバイス
領域単位に前記チップ支持基板および前記一括封止部を
分割する工程とを有するものである。
【００２６】本発明によれば、一括封止部の長方形の表
面のダイシングラインに対応した箇所に長方形の幅方向
に平行な溝部を長手方向に平行な溝部より深く形成でき
る。これによって、縦横の比率が異なった表面を有する
長方形の一括封止部の場合においても、反り易い長手方
向の一括封止部の反りを低減することができる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２８】図１は本発明の実施の形態の半導体装置の
製造方法によって組み立てられる半導体装置（ＣＳＰ）
の構造の一例を示す図であり、（ａ）は平面図、（ｂ）
は底面図、図２は図１に示すＣＳＰの構造を示す断面
図、図３は図１に示すＣＳＰの製造に用いられるチップ
支持基板の構造の一例を示す図であり、（ａ）は平面
図、（ｂ）は（ａ）のＡ部の詳細構造を示す拡大部分平
面図、図４は図１に示すＣＳＰの製造における組み立て
手順の一例を示す製造プロセスフロー図、図５は図１に
示すＣＳＰの製造に用いられるフレーム搬送体の構造と
その組み立て方法の一例を示す部分平面図、図６は図１
に示すＣＳＰの製造方法におけるダイボンディング状態
の一例を示す部分断面図、図７は図１に示すＣＳＰの製
造方法におけるワイヤボンディング状態の一例を示す部
分断面図、図８は図１に示すＣＳＰの製造方法における
一括モールド状態の一例を示す断面図であり、（ａ）は
モールド樹脂充填時、（ｂ）は樹脂硬化時、図９は図１
に示すＣＳＰの製造方法における一括モールド後のフレ
ーム搬送体の状態の一例を示す部分拡大平面図、図１０
は図１に示すＣＳＰの製造方法におけるバンプ搭載後の
状態の一例を示す側面図、図１１は図１に示すＣＳＰの
製造方法におけるダイシング状態の一例を示す断面図で
あり、（ａ）はダイシング前、（ｂ）はダイシング後で
ある。
【００２９】図１、図２に示す本実施の形態の半導体装
置は、半導体チップ１を支持するチップ支持基板が薄膜
のテープ基板２であり、ここでは、このテープ基板２の
チップ支持面２ａ側において半導体チップ１がモールド
によって樹脂封止されたチップサイズもしくはそれより
若干大きい程度の半導体パッケージであるＣＳＰ９を取
り上げて説明する。
【００３０】また、テープ基板２のチップ支持面２ａと
反対側の面（以降、裏面２ｂという）には、図１（ｂ)
、図２に示すように、外部端子として複数の半田ボー
ル（バンプ電極）３が中央部を除いてマトリクス配置で
設けられている。
【００３１】なお、本実施の形態のＣＳＰ９は、図５に
示すようなフレーム搬送体１１のフレーム部材１１ａに
取り付けられた多数個取り基板７を用いて、ダイシング
ライン７ｂによって区画形成された複数のデバイス領域
７ａを一括に覆う状態で樹脂モールドし（以降、これを
一括モールドという）、これによって形成された図９お
よび図１０に示す一括モールド部（一括封止部）８をモ
ールド後にダイシングして個片化したものである。
【００３２】ＣＳＰ９の構造を説明すると、半導体チッ
プ１を支持する薄膜のフィルム状のテープ基板２と、半
導体チップ１の表面電極であるパッド１ａとこれに対応
するテープ基板２の接続端子（電極）２ｃとを接続する
ワイヤ（導通部材）４と、半導体チップ１およびワイヤ
４を樹脂封止し、かつテープ基板２のチップ支持面２ａ
に形成される封止部６と、テープ基板２の裏面２ｂに外
部端子として設けられた複数のバンプ電極である半田ボ
ール３とから構成されている。
【００３３】なお、ＣＳＰ９は、一括モールドを行った
後、ダイシングして個片化されるものであり、その際、
図８（ａ）に示すモールド金型１３の上型１３ｄのキャ
ビティ１３ｂを形成するキャビティ形成面１３ａに、図
５に示すダイシングライン７ｂに対応した箇所に突起部
である凸部１３ｃが形成され、これにより、モールド時
にこの凸部１３ｃによって一括モールド部８に図１０に
示す溝部８ａが形成され、この溝部８ａに沿ってダイシ
ングを行うことにより、溝部８ａの一部である図２に示
す傾斜部６ａが、ダイシング後、封止部６の表面の周縁
角部に形成されたものである。
【００３４】ただし、図８（ａ）では、モールド金型１
３の上型１３ｄにキャビティ形成面１３ａが形成され、
かつこのキャビティ形成面１３ａに凸部１３ｃが形成さ
れている場合を示しているが、モールド金型１３の上下
を反対にし、モールド金型１３の下型１３ｅにキャビテ
ィ形成面１３ａに形成され、かつ下型１３ｅのキャビテ
ィ形成面１３ａにダイシングライン７ｂに対応した凸部
１３ｃが形成されていてもよい。
【００３５】ここで、一括モールドに用いられる図８
（ａ）に示すモールド樹脂１４は、例えば、熱硬化性の
エポキシ樹脂などであり、これによって一括モールド部
８が形成され、さらに、ダイシングによって個片化され
て封止部６が形成される。
【００３６】また、テープ基板２は、ＣＳＰ９の薄形
化、モールド樹脂１４との密着性、耐熱性および耐吸湿
性などを考慮したものが好ましく、例えば、ポリイミド
テープなどからなる薄膜の配線基板であるが、エポキシ
系の樹脂などを基材に用いたものであってもよい。
【００３７】さらに、テープ基板２には、図３（ａ),
（ｂ）に示すように、そのチップ支持面２ａに銅箔など
からなる複数のバンプランド２ｅ、接続端子２ｃおよび
配線部２ｄが形成されており、それぞれバンプランド２
ｅとこれに対応する接続端子２ｃとが配線部２ｄによっ
て結線されている。
【００３８】なお、テープ基板２の裏面２ｂには、複数
のバンプランド２ｅのそれぞれが露出しており、そこに
半田ボール３がそれぞれ配置される。
【００３９】また、図２に示すように、半導体チップ１
は、例えば、シリコンなどによって形成され、かつその
主面１ｂに半導体集積回路が形成されるとともに、主面
１ｂの周縁部には表面電極である複数のパッド１ａが形
成されている。
【００４０】さらに、半導体チップ１は、エポキシ系の
絶縁性接着材（非導電性の熱硬化性または熱可塑性の接
着材など）であるダイボンド材５によってテープ基板２
のチップ支持面２ａのほぼ中央付近に固着されている。
【００４１】また、ワイヤボンディングによって接続さ
れるワイヤ４は、例えば、金線やアルミニウム線などで
あり、半導体チップ１のパッド１ａとこれに対応するテ
ープ基板２の接続端子２ｃとを接続している。
【００４２】さらに、テープ基板２の接続端子２ｃに導
通して接続された外部端子である複数の半田ボール３
は、テープ基板２の裏面２ｂにその中央部を除いてマト
リクス配置で設けられており、したがって、半導体チッ
プ１のパッド１ａとこれに対応する外部端子である半田
ボール３とがワイヤ４および接続端子２ｃさらに配線部
２ｄおよびバンプランド２ｅを介して接続されている。
【００４３】次に、本実施の形態の半導体装置であるＣ
ＳＰ９の製造方法を、図４に示すプロセスフロー図にし
たがって説明する。
【００４４】なお、本実施の形態のＣＳＰ９の製造方法
は、チップ支持基板として薄膜のフィルム状のテープ基
板２を用いる場合であり、複数のテープ基板２がマトリ
クス配置で繋がって形成された図５に示す多数個取り基
板７を用い、この多数個取り基板７に区画形成された複
数の同サイズのデバイス領域であるデバイス領域７ａを
一括に覆う状態で樹脂モールドして、その後、ダイシン
グによって個片化してＣＳＰ９を製造するものである。
【００４５】まず、図４のステップＳ１に示すフレーム
搬送体準備を行う。
【００４６】ここでは、半導体チップ１を支持可能な複
数（本実施の形態では９つ）のテープ基板２を有し、か
つ図５に示すように、各々のテープ基板２に対応する９
つのデバイス領域７ａが区画形成された多数個取り基板
７と、この多数個取り基板７を支持するフレーム部材１
１ａとからなるフレーム搬送体１１を準備する。
【００４７】その際、まず、複数（本実施の形態では９
つ）のデバイス領域７ａである薄膜のテープ基板２が３
行×３列のマトリクス配置で繋がって設けられた多数個
取り基板７を複数有するテープ状の多連ベース基板１２
を用意する。
【００４８】さらに、この多連ベース基板１２を、図５
に示すように、個々の多数個取り基板７ごとに切断分離
し、それぞれの多数個取り基板７を銅などからなるフレ
ーム部材１１ａに貼り付けてフレーム搬送体１１を形成
する。
【００４９】すなわち、フレーム搬送体１１は、複数の
多数個取り基板７と、これらの多数個取り基板７が張り
付けられるフレーム部材１１ａとからなる。
【００５０】なお、フレーム搬送体１１の準備について
は、前記形成方法により半導体製造工程内で組み立てて
もよいし、予め外部で形成されたフレーム搬送体１１を
納入してもよい。
【００５１】ここで、複数のデバイス領域７ａを有する
多連ベース基板１２の製造方法について説明する。
【００５２】まず、多連ベース基板１２の基材は、例え
ば、ポリイミドやエポキシなどの絶縁性樹脂からなり、
さらに、この基材に、接着材を貼り付ける。なお、前記
接着材を使用せずに熱圧着を行ってもよい。
【００５３】その後、それぞれのデバイス領域７ａのバ
ンプランド配置箇所に打ち抜き金型またはレーザなどを
用いて貫通孔２ｆ（図２参照）を形成し、そこに銅箔な
どの導体を接着する。
【００５４】なお、基材に前記導体を貼り付けた後、打
ち抜き金型またはレーザなどを用いて貫通孔２ｆを形成
してもよい。
【００５５】その後、エッチングにより、配線パターン
を形成する。これによって、バンプランド２ｅ、配線部
２ｄおよび接続端子２ｃが形成される。
【００５６】なお、配線部２ｂおよび接続端子２ｃとの
接触を避けるために、半導体チップ１が搭載される領域
の配線部２ｂおよび接続端子２ｃ上に（例えば、ソルダ
レジスト膜などによる）絶縁層を形成するようにしても
よい。
【００５７】さらに、接続端子２ｃにワイヤボンディン
グ可能なめっき（例えば、Ｎｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａ
ｕ、Ｎｉ−ＰｄまたはＮｉ−Ｓｎなど）を被覆して、図
５に示す多連ベース基板１２を形成する。
【００５８】その後、多連ベース基板１２をそれぞれの
多数個取り基板７ごとに切断分離し、エポキシ系の接着
剤などを用いてそれぞれの多数個取り基板７をフレーム
部材１１ａの所定箇所に貼り付け、これによって、フレ
ーム搬送体１１を完成させる。
【００５９】なお、フレーム搬送体１１を用いてＣＳＰ
９を組み立てることにより、組み立て工程における搬送
性およびハンドリング性を向上できる。
【００６０】その後、図４のステップＳ２に示すダイボ
ンディングを行う。
【００６１】その際、主面１ｂに所望の半導体集積回路
が形成された半導体チップ１を準備し、フレーム搬送体
１１の図５に示す多数個取り基板７のデバイス領域７ａ
に、図２に示すダイボンド材５を塗布して図６に示すよ
うに半導体チップ１を搭載する。
【００６２】なお、ダイボンド材５は、例えば、絶縁性
接着材（非導電性の熱硬化性または熱可塑性の接着材）
などであり、このダイボンド材５と半導体チップ１の裏
面１ｃとを接合する。
【００６３】その後、ステップＳ３に示すワイヤボンデ
ィングを行う。
【００６４】ここでは、図２に示すように、半導体チッ
プ１の主面１ｂの周縁部に設けられた表面電極であるパ
ッド１ａと、これに対応するテープ基板２に形成された
接続端子２ｃ（電極）とを、図７に示すように、金線な
どのワイヤ４（導通部材）を用いたワイヤボンディング
によって接続する。
【００６５】ワイヤボンディング後、ステップＳ４に示
す一括モールドを行う。
【００６６】その際、まず、図８（ａ）に示すような、
多数個取り基板７のチップ支持面２ａ側において複数の
図５に示すデバイス領域７ａを一括に覆うキャビティ１
３ｂと、このキャビティ１３ｂを形成するキャビティ形
成面１３ａに図５に示すダイシングライン７ｂに対応し
た格子状の突起部である凸部１３ｃとが設けられたモー
ルド金型１３を準備する。
【００６７】なお、本実施の形態は、トランスファーモ
ールド用のモールド金型１３を用いる場合であり、上型
１３ｄと下型１３ｅとからなるモールド金型１３のう
ち、上型１３ｄにキャビティ１３ｂを形成するキャビテ
ィ形成面１３ａが形成され、このキャビティ形成面１３
ａにダイシングライン７ｂに対応した格子状の凸部１３
ｃが設けられている。
【００６８】さらに、一括モールドによって図１０に示
す一括封止部である一括モールド部８を形成する際に、
一括モールド部８のダイシングライン７ｂに対応した箇
所に形成される溝部８ａの深さを、一括モールド部８の
厚さの約１／２程度に形成することが好ましい。
【００６９】したがって、モールド金型１３の上型１３
ｄのキャビティ形成面１３ａに形成される凸部１３ｃ
も、キャビティ１３ｂの深さの約１／２程度の高さにす
ることが好ましい。
【００７０】ただし、凸部１３ｃの高さは、キャビティ
１３ｂの深さの約１／２程度に限定されるものではな
く、それ以上であっても、また、それ以下であってもよ
い。
【００７１】その後、図８（ａ）に示すように、モール
ド金型１３の上型１３ｄと下型１３ｅとの間に、キャビ
ティ１３ｂ内に半導体チップ１とワイヤ４とが配置され
るようにフレーム搬送体１１をセットし、１つのキャビ
ティ１３ｂによって図５に示す複数（本実施の形態では
９つ）のデバイス領域７ａを一括に覆う。
【００７２】この状態で、キャビティ１３ｂ内にモール
ド樹脂１４を供給してキャビティ１３ｂ内にモールド樹
脂１４を充填させ、これにより、半導体チップ１とワイ
ヤ４とを樹脂封止する。
【００７３】なお、モールド樹脂１４として、例えば、
エポキシ系の熱硬化性樹脂などを用いる。
【００７４】その後、モールド樹脂１４を硬化させて図
８（ｂ）に示す一括モールド部８を形成する。その際、
一括モールド部８には、その表面のダイシングライン７
ｂ（図５参照）に対応した箇所にモールド金型１３の凸
部１３ｃによって溝部８ａが形成される。
【００７５】したがって、この溝部８ａが形成されたこ
とにより、樹脂硬化時の一括モールド部８のレジン収縮
１７による反りが開放され、その結果、フレーム搬送体
１１における一括モールド部８の反りが低減（緩和）さ
れる。
【００７６】また、溝部８ａによって囲まれた個々のデ
バイス領域７ａの内側では、樹脂硬化時のレジン収縮に
よる反りは発生するが、個々のデバイス領域７ａは一括
モールド部８と比較して狭いため、個々のデバイス領域
７ａ内では組み立て性を大きく低下させるほどの反りは
発生しない。
【００７７】これにより、一括モールドを終了する。
【００７８】なお、モールド後には、図９に示すよう
に、モールド樹脂１４によるランナ１５が形成されてい
るため、ランナ１５を一括モールド部８との接合部付近
で折り曲げて取り除く。
【００７９】その後、図４のステップＳ５に示すバンプ
搭載を行って、図１０に示すように、多数個取り基板７
の図２に示す各テープ基板２の裏面２ｂに外部端子であ
る半田ボール（バンプ電極）３を取り付ける。
【００８０】その際、半田ボール３を、図３に示すテー
プ基板２のバンプランド２ｅに、例えば、赤外線リフロ
ーなどによって溶融させて取り付ける。
【００８１】なお、半田ボール３の取り付けについて
は、一括モールド後のダイシング前に行ってもよいし、
あるいは、ダイシング後に行ってもよい。
【００８２】その後、ステップＳ６に示すダイシングを
行う。
【００８３】ここでは、一括モールド部８に形成された
溝部８ａに沿って図５に示すデバイス領域７ａ単位に多
数個取り基板７および一括モールド部８を分割して個片
化する。
【００８４】その際、まず、図１１（ａ）に示すよう
に、一括モールド部８の表面にダイシングテープ１６を
貼り付け、ダイシングステージ上に固定する。その後、
図１１（ｂ）に示すダイシング用の切断刃であるブレー
ド１０を用いてフルダイシングによって切断（個片化）
を行う。
【００８５】これにより、ＣＳＰ９が製造される。
【００８６】なお、ダイシング時には、テープ基板２側
からブレード１０を挿入して切断することにより、ダイ
シング時にテープ基板２の剥離の発生を防止することが
できる。
【００８７】本実施の形態の半導体装置（ＣＳＰ９）の
製造方法によれば、以下のような作用効果が得られる。
【００８８】すなわち、キャビティ形成面１３ａに凸部
１３ｃが設けられたモールド金型１３を用いて一括モー
ルドを行うことにより、一括モールド部８が形成される
際にその表面に溝部８ａが形成される。したがって、モ
ールド樹脂１４の硬化収縮時の一括モールド部８の表面
の引っ張り応力を溝部８ａによって低減（緩和）して、
図８（ｂ）に示すように、レジン収縮１７を小さくする
ことができ、その結果、樹脂硬化後の一括モールド部８
の反りを低減できる。
【００８９】これにより、モールド後の製造工程におけ
る組み立て性を向上できる。例えば、モールド後の組み
立て工程における半田ボール３の搭載性やテープ基板２
（多数個取り基板７）の切断性などの低下を防止でき
る。
【００９０】その結果、ＣＳＰ９の歩留りを向上でき、
これによって、原価低減化を図ることができる。さら
に、モールド後の製造工程における組み立て性を向上で
きるため、品質上のトラブルの発生も低減でき、したが
って、ＣＳＰ９の品質向上を図ることができる。
【００９１】なお、本実施の形態の場合、キャビティ形
成面１３ａにダイシングライン７ｂに対応した格子状の
凸部１３ｃが設けられたモールド金型１３を用いて一括
モールドを行うことにより、一括モールド部８が形成さ
れる際にその表面のダイシングライン７ｂに対応した箇
所に溝部８ａが形成される。
【００９２】これによって、モールド樹脂１４の硬化収
縮時の一括モールド部８の表面の引っ張り応力を溝部８
ａによって低減（緩和）することができ、その結果、図
８（ｂ）に示すレジン収縮１７を小さくできる。
【００９３】したがって、樹脂硬化後の一括モールド部
８の反りを低減できる。
【００９４】さらに、一括モールド部８においてダイシ
ングライン７ｂに対応した箇所に溝部８ａが形成される
ことにより、一括モールド部８がある程度反っている際
に、モールド後のダイシング工程でブレード１０の押し
付け力によって一括モールド部８に付与される応力を、
ダイシングライン７ｂに対応した溝部８ａに集中させる
ことができる。
【００９５】これにより、一括モールド部８の表面にか
かる応力を緩和できるとともに、クラックが形成される
としてもダイシングライン７ｂに対応した溝部８ａに形
成でき、その結果、個々のＣＳＰ９の封止部６にクラッ
クが形成されることを防止できる。
【００９６】また、一括モールド部８のダイシングライ
ン７ｂに対応した箇所に形成される溝部８ａの深さを一
括モールド部８の厚さの約１／２以下に形成することに
より、モールド時のモールド樹脂１４のキャビティ１３
ｂ内での流れが妨げられることなく、一括モールド部８
の反りを低減できる。
【００９７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９８】例えば、前記実施の形態では、一括モール
ド部８において複数の同サイズのデバイス領域７ａ（Ｃ
ＳＰ９）に対してそれぞれのダイシングライン７ｂに対
応した箇所に溝部８ａが形成される場合を説明したが、
図１２の変形例に示すように、溝部８ａを複数種類のＣ
ＳＰサイズに応じたダイシングライン７ｂに対応した箇
所に形成してもよい。
【００９９】すなわち、キャビティ形成面１３ａに複数
種類のＣＳＰサイズのダイシングライン７ｂに対応した
格子状の凸部１３ｃが設けられたモールド金型１３を用
いて一括モールドを行うことにより、表面の複数種類の
ＣＳＰサイズに応じたダイシングライン７ｂに対応した
箇所に凸部１３ｃによって溝部８ａが形成された一括モ
ールド部８を形成できる。
【０１００】図１２に示す変形例の一括モールド部８で
は、溝部８ａのうち、例えば、６ｍｍ×６ｍｍの大きさ
のＣＳＰ９用の溝部８ａがＡサイズＣＳＰ用溝部１８で
あり、１２ｍｍ×１２ｍｍの大きさのＣＳＰ９用の溝部
８ａがＢサイズＣＳＰ用溝部１９となっており、それぞ
れのＣＳＰ９の大きさに応じて溝部８ａに沿ってダイシ
ングを行う。
【０１０１】これによって、一括モールド部８に複数種
類のＣＳＰサイズのそれぞれのダイシングライン７ｂに
対応した溝部８ａ（図１２ではＡサイズＣＳＰ用溝部１
８とＢサイズＣＳＰ用溝部１９のこと）を形成できるた
め、ＣＳＰ９の種々の大きさに対応させて１つのモール
ド金型１３を用いることができ、その結果、ＣＳＰ９の
サイズに関係なくモールド金型１３の共通化を図ること
ができる。
【０１０２】また、前記実施の形態では、一括モールド
部８における溝部８ａが、ダイシングライン７ｂに対応
した箇所のみに形成されている場合を説明したが、溝部
８ａは、図１３の変形例の一括モールド部８に示すよう
に、ダイシングライン７ｂ（図５参照）に対応した箇所
のみに限らず、これに加えてその内側領域に形成しても
よい。
【０１０３】すなわち、キャビティ形成面１３ａにダイ
シングライン７ｂおよびその周囲に対応した複数の凸部
１３ｃが設けられたモールド金型１３を用いて一括モー
ルドを行うものであり、表面のダイシングライン７ｂに
対応した箇所とその内側領域とに溝部８ａが形成された
一括モールド部８を形成するものである。
【０１０４】図１３に示す変形例の一括モールド部８で
は、ダイシングライン７ｂに対応した箇所の格子状の溝
部８ａの内側領域に網の目状（メッシュ状）の溝部８ａ
を形成したものである。
【０１０５】これにより、一括モールド部８が形成され
る際にその表面のダイシングライン７ｂに対応した箇所
とさらにその内側領域とに溝部８ａが形成されるため、
ダイシングライン７ｂの溝部８ａだけでなくその内側領
域に形成された溝部８ａによってもモールド樹脂１４の
硬化収縮時の引っ張り応力を低減することができ、した
がって、一括モールド部８の反りをさらに低減できる。
【０１０６】また、一括モールド部８に形成される溝部
８ａの深さについては、１種類に限らず、例えば、ダイ
シングライン７ｂに対応する箇所とそれ以外の箇所とで
深さを変えてもよく、溝部８ａの形成箇所ごとに複数種
類以上の深さの溝部８ａを形成してもよい。
【０１０７】すなわち、キャビティ形成面１３ａにダイ
シングライン７ｂおよびその周囲に対応した複数種類の
高さの凸部１３ｃが設けられたモールド金型１３を用
い、特に、ダイシングライン７ｂに対応した凸部１３ｃ
がその周囲の凸部１３ｃより高く形成されたモールド金
型１３を用いて一括モールドを行うことにより、一括モ
ールド部８の表面のダイシングライン７ｂに対応した箇
所とその内側領域とでダイシングライン７ｂに対応した
箇所の溝部８ａを内側領域の溝部８ａより深く形成でき
る。
【０１０８】ただし、ダイシングライン７ｂに対応する
箇所以外の箇所すなわちダイシングライン７ｂの内側領
域に形成される溝部８ａは、ワイヤ４によって形成され
たワイヤループに到達しない深さに形成する。
【０１０９】そこで、図１４に示す変形例の一括モール
ド部８は、ダイシングライン７ｂに対応した箇所の溝部
８ａ（傾斜部６ａ）とその内側領域の溝部８ａとで深さ
を変えたものであり、ダイシングライン７ｂに対応する
溝部８ａ（傾斜部６ａ）を前記内側領域の溝部８ａより
深く形成し、かつ前記内側領域に形成される溝部８ａを
ワイヤループに到達しない深さに形成する。
【０１１０】例えば、図１４の変形例では、一括モール
ド部８の厚さを0.６ｍｍ程度とすると、傾斜部６ａの深
さ（長さ）が、約0.３ｍｍ程度であり、前記内側領域に
形成される溝部８ａの深さが約５０〜１００μｍ程度で
ある。
【０１１１】これによって、ダイシングライン７ｂに対
応した箇所の溝部８ａの方が深さが深いため、ダイシン
グ時にブレード１０によってかかる応力を、ダイシング
ライン７ｂに対応した溝部８ａにさらに集中させること
ができ、その結果、一括モールド部８の表面にかかる応
力をさらに緩和できる。
【０１１２】したがって、個々のＣＳＰ９の封止部６に
クラックが形成されることをさらに防止できる。
【０１１３】また、一括モールド部８においてその表面
の前記内側領域に形成される溝部８ａをワイヤ４による
ワイヤループに到達しない深さに形成することにより、
ワイヤ４を確実に樹脂封止でき、ワイヤ露出を防ぐこと
ができる。
【０１１４】その結果、ＣＳＰ９の品質を向上できる。
【０１１５】また、一括モールド部８の表面に設けられ
る溝部８ａは、ダイシングライン７ｂに無関係に複数設
けられていてもよい。
【０１１６】そこで、図１５に示す変形例の一括モール
ド部８は、キャビティ形成面１３ａに複数の凸部１３ｃ
が設けられたモールド金型１３を用いて一括モールドを
行った形成されたものである。例えば、一括モールド部
８の表面にダイシングライン７ｂに無関係にダイシング
ライン７ｂとは異なった向きに複数の溝部８ａが設けら
れている場合であり、細かなピッチで網の目状（メッシ
ュ状）に多数の溝部８ａが形成されいる。
【０１１７】これにより、一括モールド部８の表面に多
数の溝部８ａが形成されるため、一括モールド部８の反
りを低減できる。さらに、この場合、モールド金型１３
においてダイシングライン７ｂに無関係に複数の凸部１
３ｃを設けることができるため、ＣＳＰ９の大きさなど
に関わらずモールド金型１３のキャビティ形成面１３ａ
にほぼ均等に分散させて凸部１３ｃを設けることができ
る。
【０１１８】したがって、ＣＳＰ９の種々の大きさに対
応させて１つのモールド金型１３を用いることができ、
これにより、ＣＳＰ９のサイズに関係なくモールド金型
１３の共通化を図ることができる。
【０１１９】また、キャビティ形成面１３ａに多数の凸
部１３ｃが設けられたモールド金型１３を用いて一括モ
ールドを行うことにより、一括モールド部８が形成され
る際にその表面に多数の溝部８ａが形成され、その結
果、個片化されたＣＳＰ９の封止部６の表面に複数の溝
部８ａを形成できる。
【０１２０】これによって、個々のＣＳＰ９における反
りも低減できる。
【０１２１】また、前記実施の形態では、デバイス領域
７ａが３行×３列にマトリクス配置された多数個取り基
板７を用いた場合を説明したが、例えば、３行×５列
（または５行×３列でもよい）のマトリクス配置された
長方形の多数個取り基板７を用いた際には、図１６に示
す変形例のように、一括モールド部８が長方形となり、
その長手方向に対しての反りが大きくなることが推察さ
れる。
【０１２２】そこで、長方形のキャビティ形成面１３ａ
に２種類の高さ（長手方向に平行な凸部１３ｃと幅方向
に平行な凸部１３ｃとで幅方向に平行な凸部１３ｃの方
が高さが高い）の格子状の凸部１３ｃが設けられたモー
ルド金型１３を用いて一括モールドを行うことにより、
長方形の一括モールド部８においてその表面のダイシン
グライン７ｂに対応した箇所に長方形の幅方向に平行な
溝部８ａ（図１７（ｂ）参照）を長手方向に平行な溝部
８ａ（図１７（ａ）参照）より深く形成できる。
【０１２３】これによって、縦横の比率が異なった表面
を有する長方形の一括モールド部８の場合であっても、
反り易い長手方向の一括モールド部８の反りを低減する
ことができる。
【０１２４】また、前記実施の形態では、複数のデバイ
ス領域７ａがマトリクス配置で形成された多数個取り基
板７がフレーム部材１１ａに取り付けられたフレーム搬
送体１１を用いてＣＳＰ９を製造する場合について説明
したが、フレーム搬送体１１は必ずしも用いなくてもよ
く、多数個取り基板７のみを用いて一括モールドを行っ
てもよい。
【０１２５】この場合、多連ベース基板１２の周囲部に
開口部を設けるなどして、多連ベース基板１２自体に搬
送体としての機能を持たせることにより、フレーム搬送
体１１を有する多数個取り基板７の代わりとすることが
できる。
【０１２６】また、前記実施の形態では、一括モールド
部８に溝部８ａを形成する際に、キャビティ形成面１３
ａに凸部１３ｃが設けられたモールド金型１３を用いて
モールド工程で溝部８ａを形成する場合について説明し
たが、一括モールドによって樹脂封止を行い、モールド
樹脂１４を硬化させて一括モールド部８を形成した後に
その表面の所望箇所に溝部８ａを形成してもよい。
【０１２７】その際、外部端子である半田ボール３（バ
ンプ電極）のテープ基板２への取り付け前にダイシング
用のブレード１０によって溝部８ａ形成を行うことが好
ましい。
【０１２８】すなわち、ブレード１０を備えたダイシン
グ装置によって、一括モールド後、ボール付けの前に一
括モールド部８に溝部８ａを形成するものである。
【０１２９】この方法によると、樹脂硬化時のレジン収
縮によって発生する応力に伴って一括モールド部８に反
りが発生するが、その後の半田ボール３の搭載やダイシ
ング工程の前に溝部８ａを形成し、前記応力を開放して
反りを低減することにより、前記実施の形態の場合とほ
ぼ同様の作用効果を得ることができる。
【０１３０】また、前記実施の形態では、一括モールド
が、モールド金型１３を用いたトランスファーモールド
によって行われる場合について説明したが、前記一括モ
ールドは、ポッティング樹脂を塗布して行うポッティン
グ方式であってもよい。
【０１３１】すなわち、多数個取り基板７のチップ支持
面２ａ側において複数のデバイス領域７ａを一括に覆う
ようにポッティング樹脂を塗布して前記ポッティング樹
脂によって半導体チップ１を樹脂封止して一括モールド
部８を形成し、その後、一括モールド部８の表面に溝部
８ａを形成するものである。
【０１３２】また、前記実施の形態では、テープ基板２
が、ポリイミドなどの薄膜の基板からなる場合を説明し
たが、テープ基板２は、ポリイミド以外の他の材質のも
のであってもよい。
【０１３３】さらに、前記実施の形態では、半導体装置
がＣＳＰ９の場合について説明したが、前記半導体装置
は、複数のテープ基板２を有する多数個取り基板７を用
いて一括モールド後に、ダイシングされて個片化される
タイプの半導体装置であれば、ＣＳＰ９以外のＢＧＡな
どの他の半導体装置であってもよい。
【０１３４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１３５】（１）．キャビティ形成面に凸部が設けら
れたモールド金型を用いて一括モールドを行うことによ
り、一括封止部の表面に溝部が形成される。したがっ
て、モールド樹脂の硬化収縮時の表面の引っ張り応力を
低減することができ、樹脂硬化後の一括封止部の反りを
低減できる。これにより、モールド後の製造工程におけ
る組み立て性を向上できる。その結果、半導体装置の歩
留りを向上でき、これによって、原価低減化を図ること
ができる。
【０１３６】（２）．モールド後の製造工程における組
み立て性を向上できるため、品質上のトラブルの発生も
低減でき、半導体装置の品質向上を図ることができる。
【０１３７】（３）．キャビティ形成面に複数の凸部が
設けられたモールド金型を用いて一括モールドを行うこ
とにより、一括封止部の反りを低減できるとともに、こ
の場合、ダイシングラインに無関係に複数の凸部を設け
ることができるため、半導体装置のサイズに関係なくモ
ールド金型の共通化を図ることができる。
【０１３８】（４）．キャビティ形成面に複数の凸部が
設けられたモールド金型を用いて一括モールドを行うこ
とにより、個片化された半導体装置の封止部の表面に複
数の溝部を形成できる。その結果、個々の半導体装置に
おける反りも低減できる。
【０１３９】（５）．一括封止部においてダイシングラ
インに対応した箇所に溝部が形成されることにより、モ
ールド後のダイシング工程でブレードの押し付け力によ
って一括封止部に付与される応力を、ダイシングライン
に対応した溝部に集中させることができる。これによ
り、一括封止部の表面にかかる応力を緩和できるととも
に、クラックが形成されるとしてもダイシングラインに
対応した溝部に形成できる。その結果、個々の半導体装
置の封止部にクラックが形成されることを防止できる。
【０１４０】（６）．キャビティ形成面に複数種類の半
導体装置サイズのダイシングラインに対応した格子状の
凸部が設けられたモールド金型を用いて一括モールドを
行うことにより、一括封止部に複数種類の半導体装置サ
イズのそれぞれのダイシングラインに対応した溝部を形
成できる。これにより、半導体装置の種々の大きさに対
応させて１つのモールド金型を用いることができ、その
結果、半導体装置のサイズに関係なくモールド金型の共
通化を図ることができる。
【０１４１】（７）．長方形のキャビティ形成面に２種
類の高さの格子状の凸部が設けられたモールド金型を用
いて一括モールドを行うことにより、一括封止部の長方
形のダイシングラインに対応した箇所に長方形の幅方向
に平行な溝部を長手方向に平行な溝部より深く形成でき
る。これによって、長方形の一括封止部の場合であって
も、反り易い長手方向の一括封止部の反りを低減するこ
とができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装
置の製造方法によって組み立てられる半導体装置（ＣＳ
Ｐ）の構造の一例を示す図であり、（ａ）は平面図、
（ｂ）は底面図である。
【図２】図１に示すＣＳＰの構造を示す断面図である。
【図３】（ａ),（ｂ）は図１に示すＣＳＰの製造に用い
られるチップ支持基板の構造の一例を示す図であり、
（ａ）は平面図、（ｂ）は（ａ）のＡ部の詳細構造を示
す拡大部分平面図である。
【図４】図１に示すＣＳＰの製造における組み立て手順
の一例を示す製造プロセスフロー図である。
【図５】図１に示すＣＳＰの製造に用いられるフレーム
搬送体の構造とその組み立て方法の一例を示す部分平面
図である。
【図６】図１に示すＣＳＰの製造方法におけるダイボン
ディング状態の一例を示す部分断面図である。
【図７】図１に示すＣＳＰの製造方法におけるワイヤボ
ンディング状態の一例を示す部分断面図である。
【図８】（ａ),（ｂ）は図１に示すＣＳＰの製造方法に
おける一括モールド状態の一例を示す断面図であり、
（ａ）はモールド樹脂充填時、（ｂ）は樹脂硬化時であ
る。
【図９】図１に示すＣＳＰの製造方法における一括モー
ルド後のフレーム搬送体の状態の一例を示す部分拡大平
面図である。
【図１０】図１に示すＣＳＰの製造方法におけるバンプ
搭載後の状態の一例を示す側面図である。
【図１１】（ａ),（ｂ）は図１に示すＣＳＰの製造方法
におけるダイシング状態の一例を示す断面図であり、
（ａ）はダイシング前、（ｂ）はダイシング後である。
【図１２】図１１に示す一括封止部に対する変形例の一
括封止部の構造を示す平面図である。
【図１３】図１１に示す一括封止部に対する変形例の一
括封止部の構造を示す平面図である。
【図１４】図１に示すＣＳＰに対する変形例のＣＳＰの
構造を示す断面図である。
【図１５】図１１に示す一括封止部に対する変形例の一
括封止部の構造を示す平面図である。
【図１６】図１１に示す一括封止部に対する変形例の一
括封止部の構造を示す平面図である。
【図１７】（ａ),（ｂ）は図１６に示す変形例の一括封
止部の断面構造を示す部分拡大断面図であり、（ａ）は
図１６のＢ−Ｂ線に沿う断面、（ｂ）は図１６のＣ−Ｃ
線に沿う断面である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ 裏面 ２ テープ基板（チップ支持基板） ２ａ チップ支持面 ２ｂ 裏面（反対側の面） ２ｃ 接続端子（電極） ２ｄ 配線部 ２ｅ バンプランド ２ｆ 貫通孔 ３ 半田ボール（バンプ電極） ４ ワイヤ（導通部材） ５ ダイボンド材 ６ 封止部 ６ａ 傾斜部 ７ 多数個取り基板 ７ａ デバイス領域 ７ｂ ダイシングライン ８ 一括モールド部（一括封止部） ８ａ 溝部 ９ ＣＳＰ（半導体装置） １０ ブレード １１ フレーム搬送体 １１ａ フレーム部材 １２ 多連ベース基板 １３ モールド金型 １３ａ キャビティ形成面 １３ｂ キャビティ １３ｃ 凸部 １３ｄ 上型 １３ｅ 下型 １４ モールド樹脂 １５ ランナ １６ ダイシングテープ １７ レジン収縮 １８ ＡサイズＣＳＰ用溝部 １９ ＢサイズＣＳＰ用溝部

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に凸部とが設けられたモール
    ド金型を用いて、前記キャビティによって前記複数のデ
    バイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面に溝部が形成された一括封止部を形成する
    工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割する工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板とこのチッ
    プ支持基板を支持するフレーム部材とからなるフレーム
    搬送体を準備する工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に凸部とが設けられたモール
    ド金型を用いて、前記キャビティによって前記複数のデ
    バイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面に溝部が形成された一括封止部を形成する
    工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割して個片化する工程とを有することを
    特徴とする半導体装置の製造方法。
  3. 【請求項３】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に複数の凸部とが設けられた
    モールド金型を用いて、前記キャビティによって前記複
    数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面に複数の溝部が形成された一括封止部を形
    成する工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割して封止部の表面に複数の前記溝部が
    形成された半導体装置を組み立てる工程とを有すること
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    の製造方法であって、前記キャビティ形成面に複数の前
    記凸部が網の目状に設けられたモールド金型を用いて、
    前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面に網の目状に前記溝部が形成された一括封
    止部を形成した後、前記デバイス領域単位に前記チップ
    支持基板および前記一括封止部を分割して封止部の表面
    に前記溝部が網の目状に形成された半導体装置を組み立
    てることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面にダイシングラインに対応し
    た格子状の凸部とが設けられたモールド金型を用いて、
    前記キャビティによって前記複数のデバイス領域を一括
    に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、表面のダ
    イシングラインに対応した箇所に前記凸部によって溝部
    が形成された一括封止部を形成する工程と、 前記溝部に沿って前記デバイス領域単位に前記チップ支
    持基板および前記一括封止部を分割する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティと、このキャビティ
    を形成するキャビティ形成面にダイシングラインおよび
    その周囲に対応した複数の凸部とが設けられたモールド
    金型を用いて、前記キャビティによって前記複数のデバ
    イス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、表面のダ
    イシングラインに対応した箇所とその内側領域とに前記
    凸部によって溝部が形成された一括封止部を形成する工
    程と、 前記ダイシングラインに対応した前記溝部に沿って前記
    デバイス領域単位に前記チップ支持基板および前記一括
    封止部を分割する工程とを有することを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板とこのチッ
    プ支持基板を支持するフレーム部材とからなるフレーム
    搬送体を準備する工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面にダイシングラインに対応し
    た格子状の凸部とが設けられたモールド金型を用いて、
    前記キャビティによって前記複数のデバイス領域を一括
    に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、表面のダ
    イシングラインに対応した箇所に前記凸部によって溝部
    が形成された一括封止部を形成する工程と、 前記溝部に沿って前記デバイス領域単位に前記チップ支
    持基板および前記一括封止部を分割して個片化する工程
    とを有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に複数種類の半導体装置サイ
    ズのダイシングラインに対応した格子状の凸部とが設け
    られたモールド金型を用いて、前記キャビティによって
    前記複数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、表面の複
    数種類の半導体装置サイズに応じたダイシングラインに
    対応した箇所に前記凸部によって溝部が形成された一括
    封止部を形成する工程と、 それぞれの半導体装置サイズに応じたダイシングライン
    に対応した箇所の前記溝部に沿って前記デバイス領域単
    位に前記チップ支持基板および前記一括封止部を分割す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 樹脂封止形の半導体装置の製造方法であ
    って、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に複数の凸部とが設けられた
    モールド金型を用いて、前記キャビティによって前記複
    数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面にダイシングラインとは異なった向きに複
    数の溝部が形成された一括封止部を形成する工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割して封止部の表面にダイシングライン
    とは異なった向きに複数の前記溝部が形成された半導体
    装置を組み立てる工程とを有することを特徴とする半導
    体装置の製造方法。
  10. 【請求項１０】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成するキャビティ形成面に複数種類の高さの凸部とが
    設けられたモールド金型を用いて、前記キャビティによ
    って前記複数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、前記凸部
    によって表面に形成箇所ごとに異なった深さの溝部が形
    成された一括封止部を形成する工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割して封止部の表面に複数の前記溝部が
    形成された半導体装置を組み立てる工程とを有すること
    を特徴とする半導体装置の製造方法。
  11. 【請求項１１】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティと、このキャビティ
    を形成するキャビティ形成面にダイシングラインおよび
    その周囲に対応した複数種類の高さの凸部とが設けられ
    たモールド金型を用いて、前記キャビティによって前記
    複数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、表面のダ
    イシングラインに対応した箇所とその内側領域とに前記
    凸部によって前記ダイシングラインに対応した箇所の溝
    部が前記内側領域の溝部より深く形成された一括封止部
    を形成する工程と、 前記ダイシングラインに対応した前記溝部に沿って前記
    デバイス領域単位に前記チップ支持基板および前記一括
    封止部を分割して封止部の表面に複数の前記溝部が形成
    された半導体装置を組み立てる工程とを有することを特
    徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法であって、前記一括封止部の前記ダイシングラインに
    対応した箇所に形成される溝部の深さを、前記一括封止
    部の厚さの約１／２に形成することを特徴とする半導体
    装置の製造方法。
  13. 【請求項１３】 請求項１１または１２記載の半導体装
    置の製造方法であって、前記一括封止部においてその表
    面の前記内側領域に形成される溝部を、前記導通部材で
    あるワイヤによって形成されたワイヤループに到達しな
    い深さに形成することを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティとこのキャビティを
    形成する長方形のキャビティ形成面に２種類の高さの格
    子状の凸部とが設けられたモールド金型を用いて、前記
    キャビティによって前記複数のデバイス領域を一括に覆
    う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で前記キャビティにモールド樹脂を供給し
    て前記半導体チップを樹脂封止するとともに、長方形の
    表面のダイシングラインに対応した箇所に前記凸部によ
    って幅方向に平行な溝部が長手方向に平行な溝部より深
    く形成された一括封止部を形成する工程と、 ２種類の深さの溝部に沿って前記デバイス領域単位に前
    記チップ支持基板および前記一括封止部を分割する工程
    とを有することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うキャビティが設けられたモール
    ド金型を用いて、前記キャビティによって前記複数のデ
    バイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態でモールド樹脂を供給して前記半導体チッ
    プを樹脂封止して一括封止部を形成する工程と、 前記モールド樹脂を硬化させて前記一括封止部を形成し
    た後、前記一括封止部の表面に溝部を形成する工程と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割する工程とを有することを特徴とする
    半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法であって、前記一括封止部の表面への前記溝部の形成
    は、前記モールド樹脂を硬化させて前記一括封止部を形
    成した後、外部端子であるバンプ電極の前記チップ支持
    基板への取り付け前にダイシング用のブレードによって
    行うことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のデバイス領域を有するチップ支持基板を準備する
    工程と、 前記デバイス領域に半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記チッ
    プ支持基板の電極とを導通部材によって接続する工程
    と、 前記チップ支持基板のチップ支持面側において複数のデ
    バイス領域を一括に覆うようにポッティング樹脂を塗布
    して前記ポッティング樹脂によって前記半導体チップを
    樹脂封止して一括封止部を形成する工程と、 前記ポッティング樹脂を硬化させて前記一括封止部を形
    成した後、前記一括封止部の表面に溝部を形成する工程
    と、 前記デバイス領域単位に前記チップ支持基板および前記
    一括封止部を分割する工程とを有することを特徴とする
    半導体装置の製造方法。
  18. 【請求項１８】 請求項１乃至１７の何れか１項に記載
    の半導体装置の製造方法であって、前記チップ支持基板
    としてテープ基板を用いることを特徴とする半導体装置
    の製造方法。
JP2000298941A 2000-09-29 2000-09-29 半導体装置の製造方法 Pending JP2002110718A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000298941A JP2002110718A (ja) 2000-09-29 2000-09-29 半導体装置の製造方法
TW090120395A TW533516B (en) 2000-09-29 2001-08-20 A method of manufacturing a semiconductor device
KR1020010050642A KR20020025669A (ko) 2000-09-29 2001-08-22 반도체장치의 제조방법
US09/934,651 US20020039811A1 (en) 2000-09-29 2001-08-23 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000298941A JP2002110718A (ja) 2000-09-29 2000-09-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002110718A true JP2002110718A (ja) 2002-04-12

Family

ID=18780821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000298941A Pending JP2002110718A (ja) 2000-09-29 2000-09-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20020039811A1 (ja)
JP (1) JP2002110718A (ja)
KR (1) KR20020025669A (ja)
TW (1) TW533516B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122402B2 (en) 2003-09-29 2006-10-17 Fujitsu Limited Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
US7157311B2 (en) 2002-11-26 2007-01-02 Fujitsu Limited Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法
KR100950751B1 (ko) 2007-02-09 2010-04-05 주식회사 하이닉스반도체 반도체 패키지 및 이를 제조하기 위한 몰드 장치
JP2010287592A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
JP2011054653A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2012074613A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2013165277A (ja) * 2013-03-22 2013-08-22 Renesas Electronics Corp 半導体装置の製造方法
JP2022125946A (ja) * 2021-02-17 2022-08-29 Ｔｏｗａ株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置
KR102248525B1 (ko) * 2015-12-22 2021-05-06 삼성전기주식회사 전자소자 모듈의 제조방법
FR3046415A1 (fr) * 2015-12-31 2017-07-07 Saint Gobain Procede et installation de fabrication d'un vitrage isolant

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
US5215140A (en) * 1990-11-05 1993-06-01 Mi Propruetart Method of making a heat sink
US6003586A (en) * 1990-11-05 1999-12-21 Beane; Glenn L. Heat-sinking structures and electrical sockets for use therewith
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
US5254500A (en) * 1991-02-05 1993-10-19 Advanced Micro Devices, Inc. Method for making an integrally molded semiconductor device heat sink
JPH05144982A (ja) * 1991-11-19 1993-06-11 Nippon Precision Circuits Kk 集積回路装置
JP3294740B2 (ja) * 1995-07-31 2002-06-24 富士通株式会社 半導体装置
SG79982A1 (en) * 1998-06-18 2001-04-17 Texas Instr Singapore Pte Ltd Reinforced semiconductor package
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157311B2 (en) 2002-11-26 2007-01-02 Fujitsu Limited Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US7122402B2 (en) 2003-09-29 2006-10-17 Fujitsu Limited Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
US7781259B2 (en) 2003-09-29 2010-08-24 Fujitsu Semiconductor Limited Method of manufacturing a semiconductor using a rigid substrate
KR100950751B1 (ko) 2007-02-09 2010-04-05 주식회사 하이닉스반도체 반도체 패키지 및 이를 제조하기 위한 몰드 장치
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法
JP2010287592A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
JP2011054653A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP2012074613A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2013165277A (ja) * 2013-03-22 2013-08-22 Renesas Electronics Corp 半導体装置の製造方法
JP2022125946A (ja) * 2021-02-17 2022-08-29 Ｔｏｗａ株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置
JP7465829B2 (ja) 2021-02-17 2024-04-11 Ｔｏｗａ株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置

Also Published As

Publication number Publication date
KR20020025669A (ko) 2002-04-04
TW533516B (en) 2003-05-21
US20020039811A1 (en) 2002-04-04

Similar Documents

Publication Publication Date Title
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US8062933B2 (en) Method for fabricating heat dissipating package structure
JP2002118201A (ja) 半導体装置およびその製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP2001057404A (ja) 半導体装置およびその製造方法
JP2008537332A (ja) 基板無し半導体パッケージを形成する方法
JP2002208656A (ja) 半導体装置
US6869824B2 (en) Fabrication method of window-type ball grid array semiconductor package
US7129119B2 (en) Method for fabricating semiconductor packages
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2010263108A (ja) 半導体装置及びその製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
JP2003258009A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003318360A (ja) 半導体装置およびその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
KR19990060856A (ko) 볼 그리드 어레이 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2007095964A (ja) 半導体装置の製造方法