KR20020025669A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20020025669A
KR20020025669A KR1020010050642A KR20010050642A KR20020025669A KR 20020025669 A KR20020025669 A KR 20020025669A KR 1020010050642 A KR1020010050642 A KR 1020010050642A KR 20010050642 A KR20010050642 A KR 20010050642A KR 20020025669 A KR20020025669 A KR 20020025669A
Authority
KR
South Korea
Prior art keywords
cavity
mold
support substrate
chip support
chip
Prior art date
Application number
KR1020010050642A
Other languages
English (en)
Inventor
후지사와아츠시
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈키시게루
히타치 홋카이 세미콘덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈키시게루, 히타치 홋카이 세미콘덕터 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR20020025669A publication Critical patent/KR20020025669A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

반도체 칩(1)을 지지하는 테이프 기판(2)과, 반도체 칩(1)의 패드와 테이프 기판(2)의 접속단자를 접속하는 와이어(4)와, 반도체 칩(1)을 수지 밀봉하고, 또 테이프 기판(2)의 칩 지지면(2a)에 형성되는 밀봉부와, 테이프 기판(2)의 이면(2b)에 설치된 복수의 납땜 볼로 이루어지고, 복수의 디바이스 영역을 일괄해서 수지 몰드하는 일괄 몰드를 행한 후, 다이싱하여 개편화하는 것이고, 캐비티 형성면(13a)에 볼록(凸)부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 일괄 몰드부(18)가 형성될 때 그 표면에 홈부(8a)가 형성되며, 이것에 의해 몰드 수지(14)의 경화 수축시 일괄 몰드부(8)의 표면 인장응력을 홈부(8a)에 의해 완화하여 수지 경화 후의 일괄 몰드부(8)의 휘어짐을 저감한다.

Description

반도체장치의 제조방법{A method of manufacturing a semiconductor device}
본 발명은 반도체 제조기술에 관한 것으로서, 특히 반도체장치의 수율 및 품질향상에 적용하는 유효한 기술에 관한 것이다.
반도체 집적회로가 형성된 반도체 칩을 가지는 반도체장치(반도체 패키지)에 있어서, 외부단자로서 범프전극(예컨대, 남땜 볼)이 설치되고, 또 반도체 칩을 지지하는 칩 지지기판을 구비한 것의 일예로서 CSP(Chip Scale Package)나 BGA(Ball Grid Array) 등이 알려져 있다.
그 중, 상기 CSP는 칩 사이즈나 혹은 반도체 칩보다 약간 큰 정도로 소형이면서 박형의 것으로서, 칩 지지기판의 한쪽 면 즉 칩 지지면에 반도체 칩이 탑재되고 또 이 칩 지지면측을 몰드에 의해 수지 밀봉하여 그곳에 밀봉부가 형성되는 구조의 것이 개발되어 있다.
따라서, 박형화나 내열성 및 몰드수지와의 밀착성 등을 고려하여 상기 칩 지지기판으로서, 폴리이미드 기판으로 이루어지는 박형의 가요성(flexible) 테이프 기판을 이용하는 일이 많다.
또, 폴리이미드 기판으로 이루어지는 테이프 기판을 이용하여 제조되는 CSP의 생산 효율을 향상하여 저코스트화를 도모하는 기술로서, 일괄 몰드방법이 고안되어 있다.
상기 일괄 몰드방법은, 테이프 기판에 대응한 복수의 디바이스 영역이 구획되어 연속해서 형성된 다수개 디바이스 기판을 이용하여, 각각에 반도체 칩이 탑재된 복수의 디바이스 영역을 일괄로 덮은 상태로 몰드에 의해 수지 밀봉하여 일괄 밀봉부를 형성하는 방법으로서, 수지 밀봉후, 다이싱(dicing)을 행해 다수개 디바이스 기판 및 일괄 밀봉부를 디바이스 영역 단위로 분할(개편화(個片化))하는 것이다.
여기서, 일괄 몰드방법을 이용하여 조립되는 반도체 패키지 및 그 제조방법에 대해서는, 예컨대 일본공개특허 평2000-12745호 공보에 그 기재가 있다.
그런데, 상기 일괄 몰드방법에서는 복수의 디바이스 영역을 일괄하여 몰드하기 때문에, 이것에 의해 형성된 일괄 밀봉부의 면적이 커지게 되고 또 일괄 밀봉부는 비교적 얇게 형성되어 있으며, 특히 가요성 기판을 채용한 경우에는 일괄 밀봉부에 휘어짐이 발생한다.
이것에 의해, 몰드 후의 조립공정에서의 납땜 볼(범프전극) 탑재시나 테이프 기판의 절단시에 위치 엇갈림이나 밀봉부의 균열 등이 발생하여 문제가 된다.
따라서, 일괄 몰드에 의해 형성되는 일괄 밀봉부에서는 휘어짐으로의 대책 기술이 필수로 되지만, 상기 일본공개특허 평2000-12745호 공보에는 일괄 몰드에 의해 형성되는 면적이 큰 일괄 밀봉부의 휘어짐에 관한 기재 및 휘어짐으로의 대책은 기재가 없고, 일괄 밀봉부의 휘어짐에 대해서 고려되어 있지 않다.
본 발명의 목적은, 일괄 밀봉부의 휘어짐을 저감하여 수율 향상 및 원가 절감을 도모하는 반도체장치의 제조방법을 제공하는데 있다.
또한, 본 발명의 그 이외의 목적은, 품질 향상을 도모하는 반도체장치의 제조방법을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1의 (a), (b)는 본 발명의 실시형태의 반도체장치의 제조방법에 의해 조립되는 반도체장치(CSP)의 구조의 일예를 나타내는 도면으로서, (a)는 평면도, (b)는 저면도,
도 2는 도 1에 나타내는 CSP의 구조를 나타내는 단면도,
도 3의 (a), (b)는 도 1에 나타내는 CSP의 제조에 이용되는 칩 지지기판의 구조의 일예를 나타내는 도면으로서, (a)는 평면도, (b)는 (a)의 A부의 상세구조를 나타내는 확대 부분평면도,
도 4는 도 1에 나타내는 CSP의 제조에서의 조립수순의 일예를 나타내는 제조 프로세스 플로우의 도면,
도 5는 도 1에 나타내는 CSP의 제조에 이용되는 프레임 반송체의 구조와 그 조립방법의 일예를 나타내는 부분 평면도,
도 6은 도 1에 나타내는 CSP의 제조방법에서의 다이 본딩상태의 일예를 나타내는 부분 단면도,
도 7은 도 1에 나타내는 CSP의 제조방법에서의 와이어 본딩상태의 일예를 나타내는 부분 단면도,
도 8의 (a), (b)는 도 1에 나타내는 CSP의 제조방법에서의 일괄 몰드상태의일예를 나타내는 단면도로서, (a)는 몰드수지 충진시, (b)는 수지 경화시의 도면,
도 9는 도 1에 나타내는 CSP의 제조방법에서의 일괄 몰드후의 프레임 반송체의 상태의 일예를 나타내는 부분 확대평면도,
도 10은 도 1에 나타내는 CSP의 제조방법에서의 범프 탑재 후의 상태의 일예를 나타내는 측면도,
도 11의 (a), (b)는 도 1에 나타내는 CSP의 제조방법에서의 다이싱 상태의 일예를 나타내는 단면도로서, (a)는 다이싱 전(前), (b)는 다이싱 후(後)의 도면,
도 12는 도 11에 나타내는 일괄 밀봉부에 대한 변형예의 일괄 밀봉부의 구조를 나타내는 평면도,
도 13은 도 11에 나타내는 일괄 밀봉부에 대한 변형예의 일괄 밀봉부의 구조를 나타내는 평면도,
도 14는 도 1에 나타내는 CSP에 대한 변형예의 CSP의 구조를 나타내는 단면도,
도 15는 도 11에 나타내는 일괄 밀봉부에 대한 변형예의 일괄 밀봉부의 구조를 나타내는 평면도,
도 16은 도 11에 나타내는 일괄 밀봉부에 대한 변형예의 일괄 밀봉부의 구조를 나타내는 평면도,
도 17의 (a), (b)는 도 16에 나타내는 변형예의 일괄 밀봉부의 단면 구조를 나타내는 부분 확대단면도로서, (a)는 도 16의 B-B선에 따른 단면, (b)는 도 16의 C-C선에 따른 단면을 나타내는 도면이다.
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
즉, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 볼록(凸)부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 홈부가 형성된 일괄 밀봉부를 형성하는 공정과, 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것이다.
본 발명에 의하면, 몰드수지의 경화 수축시 표면이 줄어드는 것에 의한 변형을 홈부에 의해 완화할 수 있어, 그 결과 수지 경화 후의 일괄 밀봉부의 휘어짐을저감할 수 있다.
이것에 의해, 몰드 후의 제조공정에서의 조립성을 향상할 수 있어, 그 결과 반도체장치의 수율을 향상할 수 있으며, 또 원가 절감을 도모할 수 있다.
또한, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소(個所)에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과, 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것이다.
본 발명에 의하면, 일괄 밀봉부가 형성될 때 그 표면의 다이싱 라인에 대응한 개소에 홈부가 형성되기 때문에, 몰드수지의 경화 수축시 표면이 줄어드는 것에 의한 변형을 홈부에 의해 완화할 수 있어, 그 결과 수지 경화 후의 일괄 밀봉부의 휘어짐을 저감할 수 있다.
또, 일괄 밀봉부에 있어서 다이싱 라인에 대응한 개소에 홈부가 형성됨으로써, 일괄 밀봉부가 어느 정도 휘어져 있을 때, 몰드 후의 다이싱 공정에서 블레이드의 억누르는 힘에 의해 일괄 밀봉부에 부여되는 응력을 다이싱 라인에 대응한 홈부에 집중시킬수 있고, 이것에 의해 일괄 밀봉부의 표면에 걸리는 응력을 완화할 수 있음과 동시에, 크랙이 형성되어도 다이싱 라인에 대응한 홈부에 형성할 수 있다.
또한, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인 및 그 주위에 대응한 복수의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소와 그 내측영역에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과, 상기 다이싱 라인에 대응한 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것이다.
또, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 복수 종류의 반도체장치 사이즈의 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 복수 종류의 반도체장치 사이즈에 따른 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과, 각각의 반도체장치 사이즈에 따른 다이싱 라인에 대응한 개소의 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것이다.
본 발명에 의하면, 일괄 밀봉부에 복수 종류의 반도체장치 사이즈의 각각의 다이싱 라인에 대응한 홈부를 형성할 수 있기 때문에, 반도체장치의 여러가지의 크기에 대응하여 1개의 몰드금형을 이용할 수 있어, 그 결과 반도체장치 사이즈에 관계없이 몰드금형의 공통화를 도모할 수 있다.
또한, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인 및 그 주위에 대응한 복수 종류의 높이의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소와 그 내측영역에 상기 볼록부에 의해 상기 다이싱 라인에 대응한 홈부가 상기 내측영역의 홈부보다 깊게 형성된 일괄 밀봉부를 형성하는 공정과, 상기 다이싱 라인에 대응한 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 복수의 상기 홈부가 형성된 반도체장치를 조립하는 공정을 가지는 것이다.
또, 본 발명의 반도체장치의 제조방법은, 복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과, 상기 디바이스 영역에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과, 상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 장방형(長方形)의 캐비티 형성면에 2 종류의 높이의 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 장방형의 표면의 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 폭 방향으로 평행한 홈부가 길이방향으로 평행한 홈부보다 깊게 형성된 일괄 밀봉부를 형성하는 공정과, 2 종류의 깊이의 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것이다.
본 발명에 의하면, 일괄 밀봉부의 장방형의 표면의 다이싱 라인에 대응한 개소에 장방형의 폭 방향으로 평행한 홈부를 길이방향으로 평행한 홈부보다 깊게 형성할 수 있다. 이것에 의해, 종횡의 비율이 다른 표면을 가지는 장방형의 일괄 밀봉부의 경우에서도 휘어지기 쉬운 길이방향의 일괄 밀봉부의 휘어짐을 저감할 수 있다.
이하, 본 발명의 실시형태를 도면에 의거해서 상세히 설명한다. 또, 실시형태를 설명하기 위해 전체 도면에 있어서, 동일한 기능을 가지는 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
도 1은 본 발명의 실시형태의 반도체장치의 제조방법에 의해 조립되는 반도체장치(CSP)의 구조의 일예를 나타내는 도면으로서, (a)는 평면도, (b)는 저면도, 도 2는 도 1에 나타내는 CSP의 구조를 나타내는 단면도, 도 3은 도 1에 나타내는 CSP의 제조에 이용되는 칩 지지기판의 구조의 일예를 나타내는 도면으로서, (a)는 평면도, (b)는 (a)의 A부의 상세구조를 나타내는 확대 부분평면도, 도 4는 도 1에 나타내는 CSP의 제조에서의 조립수순의 일예를 나타내는 제조 프로세스 플로우의 도면, 도 5는 도 1에 나타내는 CSP의 제조에 이용되는 프레임 반송체의 구조와 그 조립방법의 일예를 나타내는 부분 평면도, 도 6은 도 1에 나타내는 CSP의 제조방법에서의 다이 본딩상태의 일예를 나타내는 부분 단면도, 도 7은 도 1에 나타내는 CSP의 제조방법에서의 와이어 본딩상태의 일예를 나타내는 부분 단면도, 도 8은 도 1에 나타내는 CSP의 제조방법에서의 일괄 몰드상태의 일예를 나타내는 단면도로서,(a)는 몰드수지 충진시, (b)는 수지 경화시의 도면, 도 9는 도 1에 나타내는 CSP의 제조방법에서의 일괄 몰드후의 프레임 반송체의 상태의 일예를 나타내는 부분 확대 평면도, 도 10은 도 1에 나타내는 CSP의 제조방법에서의 범프 탑재 후의 상태의 일예를 나타내는 측면도, 도 11은 도 1에 나타내는 CSP의 제조방법에서의 다이싱 상태의 일예를 나타내는 단면도로서, (a)는 다이싱 전(前), (b)는 다이싱 후(後)의 도면이다.
도 1, 도 2에 나타내는 본 실시형태의 반도체장치는, 반도체 칩(1)을 지지하는 칩 지지기판이 박막의 테이프 기판(2)이고, 여기에서는 이 테이프 기판(2)의 칩 지지면(2a)측에서 반도체 칩(1)이 몰드에 의해 수지 밀봉된 칩 사이즈나 혹은 그것보다 약간 큰 정도의 반도체 패키지인 CSP(9)를 들어서 설명한다.
또한, 테이프 기판(2)의 칩 지지면(2a)과 반대측의 면(이후, 이면(2b)이라 한다)에는 도 1의 (b), 도 2에 나타내는 바와 같이 외부단자로서 복수의 납땜 볼(범프전극)(3)이 중앙부를 제외하고 매트릭스 배치로 설치되어 있다.
또, 본 실시형태의 CSP(9)는, 도 5에 나타낸 프레임 반송체(11)의 프레임 부재(11a) 및 설치된 다수개 디바이스 기판(7)을 이용해서, 다이싱 라인(7b)에 의해 구획 형성된 복수의 디바이스 영역(7a)을 일괄로 덮은 상태로 수지 몰드하고(이후, 이것을 일괄 몰드라 한다), 이것에 의해 형성된 도 9 및 도 10에 나타내는 일괄 몰드부(일괄 밀봉부)(8)를 몰드 후에 다이싱하여 개편화한 것이다.
CSP(9)의 구조를 설명하면, 반도체 칩(1)을 지지하는 박막의 필름 형태의 테이프 기판(2)과, 반도체 칩(1)의 표면전극인 패드(1a)와 이것에 대응하는 테이프기판(2)의 접속단자(전극)(2c)을 접속하는 와이어(도통부재)(4)와, 반도체 칩(1) 및 와이어(4)를 수지 밀봉하고, 또 테이프 기판(2)의 칩 지지면(2a)에 형성되는 밀봉부(6)와, 테이프 기판(2)의 이면(2b)에 외부단자로서 설치된 범프전극인 납땜 볼(3)로 구성되어 있다.
또, CSP(9)는 일괄 몰드를 행한 후, 다이싱하여 개편화되는 것이고, 그 때, 도 8의 (a)에 나타내는 몰드금형(13)의 상형(13d)의 캐비티(13b)를 형성하는 캐비티 형성면(13a)에, 도 5에 나타내는 다이싱 라인(7b)에 대응한 개소에 돌기부인 볼록(凸)부(13c)가 형성되고, 이것에 의해 몰드시에 이 볼록부(13c)에 의해 일괄 몰드부(8)에 도 10에 나타내는 홈부(8a)가 형성되며, 이 홈부(8a)를 따라 다이싱을 행함으로써, 홈부(8a)의 일부인 도 2에 나타내는 경사부(6a)가 다이싱 후, 밀봉부(6)의 표면의 주변 모서리부에 형성된 것이다.
단, 도 8의 (a)에서는 몰드금형(13)의 상형(13d)에 캐비티 형성면(13a)이 형성되고, 또 이 캐비티 형성면(13a)에 볼록부(13c)가 형성되어 있는 경우를 나타내고 있지만, 몰드금형(13)의 상하를 반대로 하여, 몰드금형(13)의 하형(13e)에 캐비티 형성면(13a)이 형성되고, 또 하형(13e)의 캐비티 형성면(13a)에 다이싱 라인(7b)에 대응한 볼록부(13c)가 형성되어 있어도 좋다.
여기서, 일괄 몰드에 이용되는 도 8의 (a)에 나타내는 몰드수지(14)는, 예컨대 열경화성의 에폭시수지 등이고, 이것에 의해 일괄 몰드부(8)가 형성되며 또 다이싱에 의해 개편화되어 밀봉부(8)가 형성된다.
또한, 테이프 기판(2)은, CSP(9)의 박형화, 몰드수지(14)와의 밀착성, 내열설 및 내흡습성 등을 고려한 것이 바람직하고, 예컨대 가요성의 폴리이미드 테이프 등으로 이루어지는 박막의 배선기판이지만, 에폭시계의 수지 등을 기재에 사용한 것이라도 된다.
또, 테이프 기판(2)은 도 3의 (a), (b)에 나타내는 바와 같이 그 칩 지지면(2a)에 동(銅)박 등으로 이루어지는 복수의 범프랜드(2e), 접속단자(2c) 및 배선부(2d)가 형성되어 있고, 각각 범프랜드(2e)와 이것에 대응하는 접속단자(2c)가 배선부(2d)에 의해 결선되어 있다.
또, 테이프 기판(2)의 이면(2b)에는 복수의 범프랜드(2e)의 각각이 노출하고 있고, 그곳에 납땜 볼(3)이 각각 배치된다.
또한, 도 2에 나타내는 바와 같이, 반도체 칩(1)은, 예컨대 실리콘 등에 의해 형성되고, 또 그 주면(1b)에 반도체 집적회로가 형성됨과 동시에, 주면(1b)의 주변부에는 표면전극인 복수의 패드(1a)가 형성되어 있다.
또, 반도체 칩(1)은, 에폭시계의 절연성 접착재(비도전성의 열경화성 또는 열가소성의 접착재 등)인 다이본드재(5)에 의해 테이프 기판(2)의 칩 지지면(2a)의 거의 중앙 부근에 고착되어 있다.
또한, 와이어 본딩에 의해 접속되는 와이어(4)는, 예컨대 금선이나 알루미늄선 등이고, 반도체 칩(1)의 패드(1a)와 이것에 대응하는 테이프 기판(2)의 접속단자(2c)를 접속하고 있다.
또, 테이프 기판(2)의 접속단자(2c)에 도통하게 접속된 외부단자인 복수의 납땜 볼(3)은, 테이프 기판(2)의 이면(2b)에 그 중앙부를 제외하고 매트릭스 배치로 설치되어 있고, 따라서 반도체 칩(1)의 패드(1a)와 이것에 대응하는 외부단자인 납땜 볼(3)이 와이어(4) 및 접속단자(2c) 또 배선부(2d) 및 범프랜드(2e)를 통해서 접속되어 있다.
다음에, 본 실시형태의 반도체장치인 CSP(9)의 제조방법을 도 4에 나타내는 프로세스 플로우 도면에 따라서 설명한다.
또, 본 실시형태의 CSP(90)의 제조방법은, 칩 지지기판으로서 박막의 필름 형태의 테이프 기판(2)을 이용하는 경우이고, 복수의 테이프 기판(2)이 매트릭스 배치로 연결되어 형성된 도 5에 나타내는 다수개 디바이스 기판(7)을 이용하며, 이 다수개 디바이스 기판(7)에 구획 형성된 복수의 동(同)사이즈의 디바이스 영역인 디바이스 영역(7a)을 일괄로 덮은 상태로 수지 몰드하고, 그 후 다이싱에 의해 개편화하여 CSP(9)를 제조하는 것이다.
우선, 도 4의 스텝(S1)에 나타내는 프레임 반송체 준비를 행한다.
여기에서는, 반도체 칩(1)을 지지 가능한 복수(본 실시형태에서는 9개)의 테이프 기판(2)을 가지고, 또 도 5에 나타낸 바와 같이, 각각의 테이프 기판(2)에 대응하는 9개의 디바이스 영역(7a)이 구획 형성된 다수개 디바이스 기판(7)과, 이 다수개 디바이스 기판(7)을 지지하는 프레임 부재(11a)로 이루어지는 프레임 반송체(11)를 준비한다.
그 때, 우선 복수(본 실시형태에서는 9개)의 디바이스 영역(7a)인 박막의 테이프 기판(2)이 3행×3열의 매트릭스 배치로 연결되어 설치된 다수개 디바이스 기판(7)을 복수 가지는 가요성 테이프 형태의 다연(多連) 베이스 기판(12)을 준비한다.
또, 이 다연 베이스 기판(12)을, 도 5에 나타내는 바와 같이, 개개의 다수개 디바이스 기판(7)마다 절단 분리하고, 각각의 다수개 디바이스 기판(7)을 동 등으로 이루어지는 프레임 부재(11a)에 부착하여 프레임 반송체(11)를 형성한다.
즉, 프레임 반송체(11)는 복수의 다수개 디바이스 기판(7)과, 이들 다수개 디바이스 기판(7)이 붙여지는 프레임 부재(11a)로 이루어진다.
또, 프레임 반송체(11)의 준비에 대해서는 상기 형성방법에 의해 반도체 제조공정내에서 조립하여도 되지만, 미리 외부에서 형성된 프레임 반송체(11)를 납입하여도 된다.
여기서, 복수의 디바이스 영역(7a)을 가지는 다연 베이스 기판(12)의 제조방법에 대해서 설명한다.
우선, 다연 베이스 기판(12)의 기재는, 예컨대 폴리이미드나 에폭시 등의 절연성 수지로 이루어지고, 다시 이 기재에 접착재를 붙인다. 또, 상기 접착재를 사용하지 않고 열압착을 행해도 된다.
그 후, 각각의 디바이스 영역(7a)의 범프랜드 배치개소에 펀칭 금형 또는 레이저 등을 이용해서 관통구멍(2f)(도 2 참조)을 형성하고, 그곳에 동박 등의 도체를 접착한다.
또, 기재에 상기 도체를 붙인 후, 펀칭 금형 또는 레이저 등을 이용하여 관통구멍(2f)을 형성하여도 된다.
그 후, 에칭에 의해, 배선패턴을 형성한다. 이것에 의해, 범프랜드(2e), 배선부(2d) 및 접속단자(2c)가 형성된다.
또, 배선부(2d) 및 접속단자(2c)와의 접촉을 회피하기 위해, 반도체 칩(1)이 탑재되는 영역의 배선부(2d) 및 접속단자(2c)상에 (예컨대, 솔더 레지스트막 등에 의한다)절연층을 형성하도록 하여도 된다.
또 다시, 접속단자(2c)에 와이어 본딩이 가능한 도금(예컨대, Ni-Au, Ni-Pd-Au, Ni-Pd 또는 Ni-Sn 등)을 피복하여 도 5에 나타내는 다연 베이스 기판(12)을 형성한다.
그 후, 다연 베이스 기판(12)을 각각의 다수개 디바이스 기판(7)마다 절단 분리하여, 에폭시계의 접착재 등을 이용해서 각각의 다수개 디바이스 기판(7)을 프레임 부재(11a)의 소정 개소에 붙이고, 이것에 의해 프레임 반송체(11)를 완성시킨다.
또, 프레임 반송체(11)을 이용하여 CSP(9)를 조립함으로써, 조립공정에서의 반송성 및 핸드링성을 향상시킬수 있다.
그 후, 도 4의 스텝(S2)에 나타난 다이본딩을 행한다.
그 때, 주면(1b)에 소망의 반도체 집적회로가 형성된 반도체 칩(1)을 준비하고, 프레임 반송체(11)의 도 5에 나타내는 다수개 디바이스 기판(7)의 디바이스 영역(7a)에 도 2에 나타내는 다이본드재(5)를 도포하여 도 6에 나타내는 바와 같이 반도체 칩(1)을 탑재한다.
또, 다이본드재(5)는, 예컨대 절연성 접착재(비도전성의 열경화성 또는 열가소성의 접착재) 등이고, 이 다이본드재(5)와 반도체 칩(1)의 이면(2b)을 접합한다.
그 후, 스텝(S3)에 나타내는 와이어 본딩을 행한다.
여기에서는, 도 2에 나타내는 바와 같이, 반도체 칩(1)의 주면(1b)의 주변부에 설치된 표면전극인 패드(1a)와, 이것에 대응하는 테이프 기판(2)에 형성된 접속단자(2c)(전극)를 도 7에 나타내는 바와 같이, 금선 등의 와이어(4)(도통부재)를 이용한 와이어 본딩에 의해 접속한다.
와이어 본딩 후, 스텝(S4)에 나타내는 일괄 몰드를 행한다.
그 때, 우선 도 8의 (a)에 나타낸 다수개 디바이스 기판(7)의 칩 지지면(2a)측에서 복수의 도 5에 나타내는 디바이스 영역(7a)을 일괄로 덮은 캐비티(13b)와, 이 캐비티(13b)를 형성하는 캐비티 형성면(13a)에 도 5에 나타내는 다이싱 라인(7b)에 대응한 격자 형태의 돌기부인 볼록부(13c)가 설치된 몰드금형(13)을 준비한다.
또, 본 실시형태는 트랜스퍼 몰드용의 몰드금형(13)을 이용하는 경우이고, 상형(13d)과 하형(13e)으로 이루어지는 몰들금형(13)중 상형(13d)에 캐비티(13b)를 형성하는 캐비티 형성면(13a)이 형성되고, 이 캐비티 형성면(13a)에 디바이스 영역(7a)에 대응한 격자 형태의 볼록부(13c)가 설치되어 있다.
또, 일괄 몰드에 의해 도 10에 나타내는 일괄 밀봉부인 일괄 몰드부(8)를 형성할 때, 일괄 몰드부(8)의 다이싱 라인(7b)에 대응한 개소에 형성되는 홈부(8a)의 깊이를 일괄 몰드부(8)의 두께의 1/2 또는 그 이상으로 형성하는 것이 충분한 휘어짐 저감의 효과를 얻기 때문에 바람직하다.
따라서, 몰드금형(13)의 상형(13d)의 캐비티 형성면(13a)에 형성되는볼록부(13c)도 캐비티(13b)의 깊이의 1/2 또는 그 이상의 높이로 하는 것이 바람직하다.
단, 볼록부(13c)의 높이는 캐비티(13b)의 깊이의 1/2 또는 그 이상으로 한정되는 것은 아니고, 그 이하라도 된다.
그 후, 도 8의 (a)에 나타내는 바와 같이, 몰드금형(13)의 상형(13d)과 하형(13e)의 사이에, 캐비티(13b)내에 반도체 칩(1)과 와이어(4)가 배치되도록 프레임 반송체(11)를 셋트하고, 1개의 캐비티(13b)에 의해 도 5에 나타내는 복수(본 실시형태에서는 9개)의 디바이스 영역(7a)을 일괄로 덮는다.
이 상태로 캐비티(13b)내에 몰드수지(14)를 공급하여 캐비티(13b)내에 몰드수지(14)를 충진시키고, 이것에 의해 반도체 칩(1)과 와이어(4)를 수지 밀봉한다.
또, 몰드수지(14)로서, 예컨대 에폭시계의 열경화성 수지 등을 사용한다.
그 후, 몰드수지(14)를 경화시켜 도 8의 (b)에 나타내는 일괄 몰드부(8)를 형성한다. 그 때, 일괄 몰드부(8)에는 그 표면의 다이싱 라인(7b)(도 5 참조)에 대응한 개소에 몰드금형(13)의 볼록부(13c)에 의해 홈부(8a)가 형성된다.
따라서, 이 홈부(8a)가 형성됨으로써, 수지 경화시의 일괄 몰드부(8)의 수지 수축(17)에 의한 휘어짐이 개방되고, 그 결과 프레임 반송체(11)에서의 일괄 몰드부(8)의 휘어짐이 저감(완화)된다.
또한, 홈부(8a)에 의해 둘러싸여진 개개의 디바이스 영역(7a)의 내측에서는 수지 경화시의 수지 수축에 의한 휘어짐은 발생하지만, 개개의 디바이스 영역(7a)은 일괄 몰드부(8)와 비교하여 좁기 때문에, 개개의 디바이스 영역(7a)내에서는 조립성을 크게 저하시키는 정도의 휘어짐은 발생하지 않는다.
이것에 의해 일괄 몰드를 종료한다.
또, 몰드 후에는, 도 9에 나타내는 바와 같이, 몰드수지(14)에 의한 런너(15)가 형성되어 있기 때문에, 런너(runner)(15)를 일괄 몰드부(8)와의 접합부 부근에서 구부려 제거한다.
그 후, 도 4의 스텝(S5)에 나타내는 범프탑재를 행하여, 도 10에 나타내는 바와 같이 다수개 디바이스 기판(7)의 도 2에 나타내는 각 테이프 기판(2)의 이면(2b)에 외부단자인 납땜 볼(범프전극)(3)을 붙인다.
그 때, 납땜 볼(3)을, 도 3에 나타내는 테이프 기판(2)의 범프랜드(2e)에, 예컨대 적외선 리플로우 등에 의해 용착시켜 붙인다.
또, 납땜 볼(3)의 붙임에 대해서는 일괄 몰드후의 다이싱 전에 행해도 되고 혹은 다이싱 후에 행해도 된다.
그 후, 스텝(S6)에 나타내는 다이싱을 행한다.
여기에서는, 일괄 몰드부(8)에 형성된 홈부(8a)를 따라서 도 5에 나타내는 디바이스 영역(7a) 단위로 다수개 디바이스 기판(7) 및 일괄 몰드부(8)를 분할하여 개편화한다.
그 때, 우선 도 11의 (a)에 나타내는 바와 같이, 일괄 몰드부(8)의 표면에 다이싱 테이프(16)를 붙이고, 다이싱 스테이지상에 고정한다. 그 후, 도 11의 (b)에 나타내는 다이싱용의 절단칼날인 블레이드(10)를 이용해서 풀 다이싱에 의해 절단(개편)을 행한다.
이것에 의해, CSP(9)가 제조된다.
또, 다이싱시에는, 테이프 기판(2)측에서 블레이드(10)를 삽입하여 절단함으로써, 다이싱시에 테이프 기판(2)의 박리의 발생을 방지할 수 있다.
본 실시형태의 반도체장치(CSP(9))의 제조방법에 의하면, 이하와 같은 작용 효과가 얻어진다.
즉, 캐비티 형성면(13a)에 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 일괄 몰드부(8)가 형성될 때 그 표면에 홈부(8a)가 형성된다. 따라서, 몰드수지(14)의 경화 수축시 일괄 몰드부(8)의 표면의 인장응력을 홈부(8a)에 의해 저감(완환)하여, 도 8의 (b)에 나타내는 바와 같이 수지 수축(17)을 작게 할 수 있어, 그 결과 수지 경화후의 일괄 몰드부(8)의 휘어짐을 저감할 수 있다.
이것에 의해, 몰드 후의 제조공정에서의 조립성을 향상할 수 있다. 예컨대 몰드 후의 조립공정에서의 납땜 볼(3)의 탑재성이나 테이프 기판(2)(다수개 디바이스 기판(7))의 절단성 등의 저하를 방지할 수 있다.
그 결과, CSP(9)의 수율을 향상할 수 있고, 이것에 의해 원가 절감화를 도모할 수 있다. 또, 몰드 후의 제조공정에서의 조립성을 향상할 수 있기 때문에, 품질상의 트러블의 발생도 저감할 수 있고, 따라서 CSP(9)의 품질향상을 도모할 수 있다.
또, 본 실시형태의 경우, 캐비티 형성면(13a)에 다이싱 라인(7b)에 대응한 격자 형태의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 일괄 몰드부(8)가 형성될 때 그 표면의 다이싱 라인(7b)에 대응한 개소에 홈부(8a)가 형성된다.
이것에 의해, 몰드수지(14)의 경화 수축시 일괄 몰드부(8)의 표면의 인장변형을 홈부(8a)에 의해 저감(완화)할 수 있어, 그 결과 도 8의 (b)에 나타내는 수지수축(17)을 작게 할 수 있다.
따라서, 수지 경화후의 일괄 몰드부(8)의 휘어짐을 저감할 수 있다.
또, 일괄 몰드부(8)에서 다이싱 라인(7b)에 대응한 개소에 홈부(8a)가 형성됨으로써, 일괄 몰드부(8)가 어느 정도 휘어져 있을 때에 몰드 후의 다이싱공정에서 블레이드(10)의 억누르는 힘에 의해 일괄 몰드부(8)에 부여되는 응력을, 다이싱 라인(7b)에 대응한 홈부(8a)에 집중시킬수 있다.
이것에 의해, 일괄 몰드부(8)의 표면에 걸리는 응력을 완화할 수 있음과 동시에, 크랙이 형성되다고 하여도 다이싱 라인(7b)에 대응한 홈부(8a)에 형성할 수 있어, 그 결과 개개의 CSP(9)의 밀봉부(6)에 크랙이 형성되는 것을 방지할 수 있다.
또한, 일괄 몰드부(8)의 다이싱 라인(7b)에 대응한 개소에 형성되는 홈부(8a)의 깊이를 일괄 모드부(8)의 두께의 약 1/2 이하로 형성함으로써, 몰드시의 몰드수지(14)의 캐비티(13b)내에서의 흐름이 방해되지 않아, 일괄 몰드부(8)의 휘어짐을 저감할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 발명의 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시형태에 한정되는 것은 아니고,그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.
예컨대, 상기 실시형태에서는, 일괄 몰드부(8)에서 복수의 동사이즈의 디바이스 영역(7a)(CSP(9))에 대해서 각각의 다이싱 라인(7b)에 대응한 개소에 홈부(8a)가 형성되는 경우를 설명하였지만, 도 12의 변형예에 나타내는 바와 같이, 홈부(8a)를 복수 종류의 CSP의 사이즈에 따른 다이싱 라인(7b)에 대응한 개소에 형성하여도 된다.
즉, 캐비티 형성면(13a)에 복수 종류의 CSP 사이즈의 다이싱 라인(7b)에 대응한 격자 형태의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 표면의 복수 종류의 CSP 사이즈에 따른 다이싱 라인(7b)에 대응한 개소에 볼록부(13c)에 의해 홈부(8a)가 형성된 일괄 몰드부(8)를 형성할 수 있다.
도 12에 나타내는 변형예의 일괄 몰드부(8)에서는, 홈부(8a)중, 예컨대 6㎜×6㎜ 크기의 CSP(9)용의 홈부(8a)가 A 사이즈 CSP용 홈부(18)이고, 12㎜×12㎜ 크기의 CSP(9)용의 홈부(8a)가 B 사이즈 CSP용 홈부(19)로 되어 있어, 각각의 CSP(9)의 크기에 따른 홈부(8a)를 따라 다이싱을 행한다.
이것에 의해 일괄 몰드부(8)에 복수 종류의 CSP 사이즈의 각각의 다이싱 라인(7b)에 대응한 홈부(8a)(도 12에서는 A 사이즈 CSP용 홈부(18)와 B 사이즈 CSP용 홈부(19)의 것)를 형성할 수 있기 때문에, CSP(9)의 여러가지의 크기에 대응하여 1개의 몰드금형(13)을 이용할 수 있어, 그 결과 CSP(9)의 사이즈에 관계없이 몰드금형(13)의 공통화를 도모할 수 있다.
또한, 상기 실시형태에서는, 일괄 몰드부(8)에서의 홈부(8a)가 다이싱라인(7b)에 대응한 개소에만 형성되어 있는 경우를 설명하였지만, 홈부(8a)는 도 13의 변형예의 일괄 몰드부(8)에 나타내는 바와 같이, 다이싱 라인(7b)(도 5 참조)에 대응한 개소에만 한정되지 않고, 이것에 추가하여 그 내측영역에 형성하여도 된다.
즉, 캐비티 형성면(13a)에 다이싱 라인(7b) 및 그 주위에 대응한 복수의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행하는 것이고, 표면의 다이싱 라인(7b)에 대응한 개소와 그 내측영역에 홈부(8a)가 형성된 일괄 몰드부(8)를 형성하는 것이다.
도 13에 나타내는 변형예의 일괄 몰드부(8)에서는, 다이싱 라인(7b)에 대응한 개소의 격자 형태의 홈부(8a)의 내측영역에 네트(net) 형태(메쉬형태)의 홈부(8a)를 형성한 것이다.
이것에 의해, 일괄 몰드부(8)가 형성될 때 그 표면의 다이싱 라인(7b)에 대응한 개소와 또 그 내측영역에 홈부(8a)가 형성되기 때문에, 다이싱 라인(7b)의 홈부(8a)뿐만 아니라 그 내측영역에 형성된 홈부(8a)에 의해서도 몰드수지(14)의 경화 수축시 인장응력을 저감할 수 있고, 따라서 일괄 몰드부(8)의 휘어짐을 더 저감할 수 있다.
또한, 일괄 몰드부(8)에 형성되는 홈부(8a)의 깊이에 대해서는 1 종류에 한정되지 않고, 예컨대 다이싱 라인(7b)에 대응하는 개소와 그 이외의 개소에서 깊이를 바꾸어도 되고, 홈부(8a)의 형성 개소마다 복수 종류 이상의 깊이의 홈부(8a)를 형성하여도 된다.
즉, 캐비티 형성면(13a)에 다이싱 라인(7b) 및 그 주위에 대응한 복수 종류의 높이의 볼록부(13c)가 설치된 몰드금형(13)을 이용하여, 특히 다이싱 라인(7b)에 대응한 볼록부(13c)가 그 주위의 볼록부(13c)보다 높게 형성된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 일괄 몰드부(8)의 표면의 다이싱 라인(7b)에 대응한 개소와 그 내측영역에서 다이싱 라인(7b)에 대응한 개소의 홈부(8a)를 내측영역의 홈부(8a)보다 깊게 형성할 수 있다.
단, 다이싱 라인(7b)에 대응하는 개소 이외의 개소 즉 다이싱 라인(7b)의 내측영역에 형성되는 홈부(8a)는, 와이어(4)에 의해 형성된 와이어 루프(loop)에 도달하지 않는 깊이로 형성한다.
그래서, 도 14에 나타내는 변형예의 일괄 몰드부(8)는 다이싱 라인(7b)에 대응한 개소의 홈부(8a)(경사부(6a))와 그 내측영역의 홈부(8a)에서 깊이를 바꾼 것이고, 다이싱 라인(7b)에 대응하는 홈부(8a)(경사부(6a))를 상기 내측영역의 홈부(8a)보다 깊게 형성하며, 또 상기 내측영역에 형성되는 홈부(8a)를 와이어 루프에 도달하지 않는 깊이로 형성한다.
예컨대, 도 14의 변형예에서는, 일괄 몰드부(8)의 두께를 0.6㎜ 정도로 하면, 경사부(6a)의 깊이(길이)가 약 0.3㎜ 정도이며, 상기 내측영역에 형성되는 홈부(8a)의 깊이가 약 50~100㎛ 정도이다.
이것에 의해, 다이싱 라인(7b)에 대응한 개소의 홈부(8a)의 쪽이 깊이가 깊기 때문에, 다이싱시에 블레이드(10)에 의해 걸리는 응력을, 다이싱 라인(7b)에 대응한 홈부(8a)에 더 집중시킬수 있어, 그 결과 일괄 몰드부(8)의 표면에 걸리는 응력을 더 완화할 수 있다.
따라서, 개개의 CSP(9)의 밀봉부(6)에 크랙이 형성되는 것을 더 방지할 수 있다.
또한, 일괄 몰드부(8)에 있어서 그 표면의 상기 내측영역에 형성되는 홈부(8a)를 와이어(4)에 의한 와이어 루프에 도달하지 않는 깊이로 형성함으로써, 와이어(4)를 확실하게 수지 밀봉할 수 있어, 와이어 노출을 방지할 수 있다.
그 결과, CSP(9)의 품질을 향상할 수 있다.
또한, 일괄 몰드부(8)의 표면에 설치되는 홈부(8a)는 다이싱 라인(7b)에 관계없이 복수 설치되어도 된다.
그래서, 도 15에 나타내는 변형예의 일괄 몰드부(8)는 캐비티 형성면(13a)에 복수의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행해 형성된 것이다. 예컨대, 일괄 몰드부(8)의 표면에 다이싱 라인(7b)에 관계없이 다이싱 라인(7b)과는 다른 방향으로 복수의 홈부(8a)가 설치되어 있는 경우이고, 미세한 피치로 네트 형태(메쉬형태)로 다수의 홈부(8a)가 형성되어 있다.
이것에 의해, 일괄 몰드부(8)의 표면에 다수의 홈부(8a)가 형성되기 때문에, 일괄 몰드부(8)의 휘어짐을 저감할 수 있다. 또, 이 경우, 몰드금형(13)에 있어서 다이싱 라인(7b)에 관계없이 복수의 볼록부(13c)를 설치할 수 있기 때문에, CSP(9)의 크기 등에 관계없이 몰드금형(13)의 캐비티 형성면(13a)에 거의 균등하게 분산시켜 볼록부(13c)를 설치할 수 있다.
따라서, CSP(9)의 여러가지 크기에 대응하여 1개의 몰드금형(13)을 이용할수 있고, 이것에 의해 CSP(9)의 사이즈에 관계없이 몰드금형(13)의 공통화를 도모 할 수 있다.
또한, 캐비티 형성면(13a)에 다수의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 일괄 몰드부(8)가 형성될 때 그 표면에 다수의 홈부(8a)가 형성되고, 그 결과 개편화된 CSP(9)의 밀봉부(6)의 표면에 복수의 홈부(8a)를 형성할 수 있다.
이것에 의해, 개개의 CSP(9)에서의 휘어짐도 저감할 수 있다.
또한, 상기 실시형태에서는 디바이스 영역(7a)이 3행×3열로 매트릭스 배치된 다수개 디바이스 기판(7)을 이용한 경우를 설명하였지만, 예컨대 3행×5열(또는 5행×3열이라도 된다)의 매트릭스 배치된 장방형의 다수개 디바이스 기판(7)을 이용한 때에는 도 16에 나타내는 변형예와 같이, 일괄 몰드부(8)가 장방형으로 되고, 그 장방형의 길이방향으로 대해서 휘어짐이 크게 되는 것이 추측된다.
그래서, 장방형의 캐비티 형성면(13a)에 2 종류의 높이(길이방향으로 평행한 볼록부(13c)와 폭 방향으로 평행한 볼록부(13c)에서 폭 방향으로 평행한 볼록부(13c)의 쪽이 높이가 높다)의 격자 형태의 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 일괄 몰드를 행함으로써, 장방형의 일괄 몰드부(8)에 있어서 그 표면의 다이싱 라인(7b)에 대응한 개소에 폭 방향으로 평행한 홈부(8a)(도 17의 (b) 참조)를 길이방향으로 평행한 홈부(8a)(도 17의 (a) 참조)보다 깊게 형성할 수 있다.
이것에 의해, 종횡의 비율이 다른 표면을 가지는 장방형의 일괄 몰드부(8)의경우라도 휘어지기 쉬운 길이방향의 일괄 몰드부(8)의 휘어짐을 저감할 수 있다.
또한, 상기 실시형태에서는 복수의 디바이스 영역(7a)이 매트릭스 배치로 형성된 다수개 디바이스 기판(7)이 프레임 부재(11a)에 부착된 프레임 반송체(11)를 이용해서 CSP(9)를 제조하는 경우에 대해서 설명하였지만, 프레임 반송체(11)는 반드시 이용하지 않아도 되고, 다수개 디바이스 기판(7)만을 이용해서 일괄 몰드를 행해도 된다.
이 경우, 다연 베이스 기판(12)의 주위부에 개구부를 설치하는 등 다연 베이스 기판(12) 자체에 반송체로서의 기능을 갖게함으로써, 프레임 반송체(11)를 가지는 다수개 디바이스 기판(7)으로 대신 할 수 있다.
또한, 상기 실시형태에서는 일괄 몰드부(8)에 홈부(8a)를 형성할 때, 캐비티 형성면(13a)에 볼록부(13c)가 설치된 몰드금형(13)을 이용해서 몰드공정에서 홈부(8a)를 형성하는 경우에 대해서 설명하였지만, 일괄 몰드에 의해 수지 밀봉을 행하여 몰드수지(14)를 경화시켜 일괄 몰드부(8)를 형성한 후에 그 표면의 소망 개소에 홈부(8a)를 형성하여도 된다.
그 때, 외부단자인 납땜 볼(3)(범프전극)의 테이프 기판(2)으로의 부착 전에 다이싱용의 블레이드(10)에 의해 홈부(8a) 형성을 행하는 것이 바람직하다.
즉, 블레이드(10)를 구비한 다이싱 장치에 의해 일괄 몰드후, 볼 붙임 전에 일괄 몰드부(8)에 홈부(8a)를 형성하는 것이다.
이 방법에 의하면, 수지 경화시의 수축에 의해 발생하는 응력에 따라 일괄 몰드부(8)에 휘어짐이 발생하지만, 그 후의 납땜 볼(3)의 탑재나 다이싱 공정의 전에 홈부(8a)를 형성하고, 상기 응력을 개방하여 휘어짐을 저감함으로써, 상기 실시형태의 경우와 거의 동일한 작용 효과를 얻을 수 있다.
또한, 상기 실시형태에서는 일괄 몰드가 몰드금형(13)을 이용한 트랜스퍼 몰드에 의해 행해지는 경우에 대해서 설명하였지만, 상기 일괄 몰드는 포팅(potting) 수지를 도포해서 행하는 포팅방식이라도 된다.
즉, 다수개 디바이스 기판(7)의 칩 지지면(2a)측에서 복수의 디바이스 영역(7a)을 일괄로 덮도록 포팅 수지를 도포하여 상기 포팅 수지에 의해 반도체 칩(1)을 수지 밀봉하여 일괄 몰드부(8)를 형성하고, 그 후 일괄 몰드부(8)의 표면에 홈부(8)를 형성하는 것이다.
또한, 상기 실시형태에서는 테이프 기판(2)이 폴리이미드 등의 박막의 기판으로 이루어지는 경우를 설명하였지만, 테이프 기판(2)은 폴리이미드 이외의 다른 재질의 것이라도 된다.
또, 상기 실시형태에서는 반도체장치가 CSP(9)인 경우에 대해서 설명하였지만, 상기 반도체장치는 복수의 테이프 기판(2)을 가지는 다수개 디바이스 기판(7)을 이용해서 일괄 몰드 후에 다이싱되어 개편화되는 타입의 반도체장치라면 CSP(9) 이외의 BGA 등의 반도체장치라도 된다
본원에 있어서 개시되는 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다.
(1) 캐비티 형성면에 볼록부가 설치된 몰드금형을 이용해서, 일괄 몰드를 행함으로써, 일괄 밀봉부의 표면에 홈부가 형성된다. 따라서, 몰드 수지의 경화 수축시 표면의 인장응력 및 그것에 따른 변형을 저감할 수 있고, 수지 경화 후의 일괄 밀봉부의 휘어짐을 저감할 수 있다. 이것에 의해, 몰드 후의 제조공정에서의 조립성을 향상할 수 있다. 그 결과, 반도체장치의 수율을 향상할 수 있고, 이것에 의해 원가 절감화를 도모할 수 있다.
(2) 몰드 후의 제조공정에서의 조립성을 향상할 수 있기 때문에, 품질상의 트러블 발생도 저감할 수 있어, 반도체장치의 품질향상을 도모할 수 있다.
(3) 캐비티 형성면에 복수의 볼록부가 설치된 몰드금형을 이용해서, 일괄 몰드를 행함으로써, 일괄 밀봉부의 휘어짐을 저감할 수 있음과 동시에, 이 경우, 다이싱 라인에 관계없이 복수의 볼록부를 설치할 수 있기 때문에, 반도체장치의 사이즈 등에 관계없이 몰드금형의 공통화를 도모할 수 있다.
(4) 캐비티 형성면에 복수의 볼록부가 설치된 몰드금형을 이용해서, 일괄 몰드를 행함으로써, 개편화된 반도체장치의 밀봉부의 표면에 복수의 홈부를 형성할 수 있다. 그 결과, 개개의 반도체장치에서의 휘어짐도 저감할 수 있다.
(5) 일괄 밀봉부에 있어서 다이싱 라인에 대응한 개소에 홈부가 형성됨으로써, 몰드 후의 다이싱 공정에서 블레이드의 억누르는 힘에 의해 일괄 밀봉부에 부여되는 응력을, 다이싱 라인에 대응한 홈부에 집중시킬수 있다. 이것에 의해, 일괄 밀봉부의 표면에 걸리는 응력을 완화할 수 있음과 동시에, 크랙이 형성된다고 하여도 다이싱 라인에 대응한 홈부에 형성할 수 있다. 그 결과, 개개의 반도체장치의 밀봉부에 크랙이 형성되는 것을 방지할 수 있다.
(6) 캐비티 형성면에 복수 종류의 반도체장치 사이즈의 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 일괄 몰드를 행함으로써, 일괄 밀봉부에 복수 종류의 반도체장치 사이즈의 각각의 다이싱 라인에 대응한 홈부를 형성할 수 있다. 이것에 의해, 반도체장치의 여러가지의 크기에 대응하여 1개의 몰드금형을 이용할 수 있어, 그 결과, 반도체장치의 사이즈에 관계없이 몰드금형의 공통화를 도모할 수 있다.
(7) 장방형의 캐비티 형성면에 2 종류의 높이의 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 일괄 몰드를 행함으로써, 일괄 밀봉부의 장방형의 다이싱 라인에 대응한 개소에 장방형의 폭 방향으로 평행한 홈부를 길이방향으로 평행한 홈부보다 깊게 형성할 수 있다. 이것에 의해, 장방형의 일괄 밀봉부의 경우라도 휘어지기 쉬운 길이방향의 일괄 밀봉부의 휘어짐을 저감할 수 있다.

Claims (18)

  1. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 볼록(凸)부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판과 이 칩 지지기판을 지지하는 프레임 부재로 이루어지는 프레임 반송체를 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 개편화하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 복수의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 복수의 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 복수의 상기 홈부가 형성된 반도체장치를 조립하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 캐비티 형성면에 복수의 상기 볼록부가 네트(net) 형태로 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 네트 형태로 상기 홈부가 형성된 일괄 밀봉부를 형성한 후, 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 상기 홈부가 네트 형태로 형성된 반도체장치를 조립하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인 및 그 주위에 대응한 복수의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소와 그 내측영역에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 다이싱 라인에 대응한 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판과 이 칩 지지기판을 지지하는 프레임 부재로 이루어지는 프레임 반송체를 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 복수 종류의 반도체장치 사이즈의 다이싱 라인에 대응한 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 복수 종류의 반도체장치 사이즈에 따른 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    각각의 반도체장치 사이즈에 따른 다이싱 라인에 대응한 개소의 상기 홈부를따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 복수의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 다이싱 라인과는 다른 방향으로 복수의 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 다이싱 라인과는 다른 방향으로 복수의 상기 홈부가 형성된 반도체장치를 조립하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 복수 종류의 높이의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 상기 볼록부에 의해 표면에 형성 개소마다 다른 깊이의 홈부가 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 복수의 상기 홈부가 형성된 반도체장치를 조립하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 캐비티 형성면에 다이싱 라인 및 그 주위에 대응한 복수종류의 높이의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 표면의 다이싱 라인에 대응한 개소와 그 내측영역에 상기 볼록부에 의해 상기 다이싱 라인에 대응한 개소의 홈부가 상기 내측영역의 홈부보다 깊게 형성된 일괄 밀봉부를 형성하는 공정과;
    상기 다이싱 라인에 대응한 상기 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하여 밀봉부의 표면에 복수의 상기 홈부가 형성된 반도체장치를 조립하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 일괄 밀봉부의 다이싱 라인에 대응한 개소에 형성되는 홈부의 깊이를, 상기 일괄 밀봉부의 두께의 약 1/2로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 11 항에 있어서,
    상기 일괄 밀봉부에 있어서 그 표면의 상기 내측영역에 형성되는 홈부를, 상기 도통부재인 와이어에 의해 형성된 와이어 루프에 도달하지 않는 깊이로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티와 이 캐비티를 형성하는 직사각형의 캐비티 형성면에 2 종류의 높이의 격자 형태의 볼록부가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉함과 동시에, 장방형의 표면의 다이싱 라인에 대응한 개소에 상기 볼록부에 의해 폭 방향으로 평행한 홈부가 길이방향으로 평행한 홈부보다 깊게 형성된 일괄 밀봉부를 형성하는 공정과;
    2 종류의 깊이의 홈부를 따라 상기 디바이스 영역 단위로 상기 칩 지지기판및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮은 캐비티가 설치된 몰드금형을 이용해서, 상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮는 공정과;
    상기 캐비티에 의해 상기 복수의 디바이스 영역을 일괄로 덮은 상태로 상기 캐비티에 몰드수지를 공급하여 상기 반도체 칩을 수지 밀봉해서 일괄 밀봉부를 형성하는 공정과;
    상기 몰드수지를 경화시켜 상기 일괄 밀봉부를 형성한 후, 상기 일괄 밀봉부의 표면에 홈부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 일괄 밀봉부의 표면으로의 상기 홈부의 형성은, 상기 몰드수지를 경화시켜 상기 일괄 밀봉부를 형성한 후, 외부단자인 범프전극의 상기 칩 지지기판으로의 부착 전에 다이싱용의 블레이드에 의해 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 수지 밀봉형의 반도체장치의 제조방법에 있어서,
    복수의 디바이스 영역을 가지는 칩 지지기판을 준비하는 공정과;
    상기 디바이스 영역에 반도체 칩을 탑재하는 공정과;
    상기 반도체 칩의 표면전극과 이것에 대응하는 상기 칩 지지기판의 전극을 도통부재에 의해 접속하는 공정과;
    상기 칩 지지기판의 칩 지지면측에서 복수의 디바이스 영역을 일괄로 덮도록 포팅수지를 도포하여 상기 포팅수지에 의해 상기 반도체 칩을 수지 밀봉하여 일괄 밀봉부를 형성하는 공정과;
    상기 포팅수지를 경화시켜 상기 일괄 밀봉부를 형성한 후, 상기 일괄 밀봉부의 표면에 홈부를 형성하는 공정과;
    상기 디바이스 영역 단위로 상기 칩 지지기판 및 상기 일괄 밀봉부를 분할하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 1 항에 있어서,
    상기 칩 지지기판으로서 가요성 기판을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020010050642A 2000-09-29 2001-08-22 반도체장치의 제조방법 KR20020025669A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000298941A JP2002110718A (ja) 2000-09-29 2000-09-29 半導体装置の製造方法
JPJP-P-2000-00298941 2000-09-29

Publications (1)

Publication Number Publication Date
KR20020025669A true KR20020025669A (ko) 2002-04-04

Family

ID=18780821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050642A KR20020025669A (ko) 2000-09-29 2001-08-22 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US20020039811A1 (ko)
JP (1) JP2002110718A (ko)
KR (1) KR20020025669A (ko)
TW (1) TW533516B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
KR20170074477A (ko) * 2015-12-22 2017-06-30 삼성전기주식회사 전자소자 모듈의 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP4154306B2 (ja) 2003-09-29 2008-09-24 富士通株式会社 リジット基板を用いた半導体装置の製造方法
KR100950751B1 (ko) 2007-02-09 2010-04-05 주식회사 하이닉스반도체 반도체 패키지 및 이를 제조하기 위한 몰드 장치
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法
JP2010287592A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置、半導体ウェハおよびその製造方法
JP2011054653A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法
JP5617495B2 (ja) * 2010-09-29 2014-11-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
JP5507725B2 (ja) * 2013-03-22 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置
FR3046415A1 (fr) * 2015-12-31 2017-07-07 Saint Gobain Procede et installation de fabrication d'un vitrage isolant
JP7465829B2 (ja) * 2021-02-17 2024-04-11 Ｔｏｗａ株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
US5215140A (en) * 1990-11-05 1993-06-01 Mi Propruetart Method of making a heat sink
US6003586A (en) * 1990-11-05 1999-12-21 Beane; Glenn L. Heat-sinking structures and electrical sockets for use therewith
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
US5254500A (en) * 1991-02-05 1993-10-19 Advanced Micro Devices, Inc. Method for making an integrally molded semiconductor device heat sink
JPH05144982A (ja) * 1991-11-19 1993-06-11 Nippon Precision Circuits Kk 集積回路装置
JP3294740B2 (ja) * 1995-07-31 2002-06-24 富士通株式会社 半導体装置
SG79982A1 (en) * 1998-06-18 2001-04-17 Texas Instr Singapore Pte Ltd Reinforced semiconductor package
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
US9064882B2 (en) 2012-08-20 2015-06-23 Samsung Electro-Mechanics Co., Ltd. Package substrate, manufacturing method thereof, and mold therefor
KR20170074477A (ko) * 2015-12-22 2017-06-30 삼성전기주식회사 전자소자 모듈의 제조방법

Also Published As

Publication number Publication date
JP2002110718A (ja) 2002-04-12
US20020039811A1 (en) 2002-04-04
TW533516B (en) 2003-05-21

Similar Documents

Publication Publication Date Title
US6940154B2 (en) Integrated circuit package and method of manufacturing the integrated circuit package
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR20020025669A (ko) 반도체장치의 제조방법
US8604348B2 (en) Method of making a connection component with posts and pads
KR100771936B1 (ko) 반도체장치 및 그 제조방법
US7122401B2 (en) Area array type semiconductor package fabrication method
US7125751B2 (en) Semiconductor device and method for the fabrication thereof grinding frame portion such that plural electrode constituent portions
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
US20030143776A1 (en) Method of manufacturing an encapsulated integrated circuit package
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
JP2002208656A (ja) 半導体装置
US6699731B2 (en) Substrate of semiconductor package
US6869824B2 (en) Fabrication method of window-type ball grid array semiconductor package
US7002251B2 (en) Semiconductor device
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US12021041B2 (en) Region shielding within a package of a microelectronic device
KR20080015699A (ko) 반도체 장치 및 그 제조 방법
KR100487135B1 (ko) 볼그리드어레이패키지
US8975738B2 (en) Structure for microelectronic packaging with terminals on dielectric mass
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
CN215731589U (zh) 无带引线框封装件和集成电路封装件
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR20020057516A (ko) 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
JP2004336075A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid