JP2009141268A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009141268A
JP2009141268A JP2007318745A JP2007318745A JP2009141268A JP 2009141268 A JP2009141268 A JP 2009141268A JP 2007318745 A JP2007318745 A JP 2007318745A JP 2007318745 A JP2007318745 A JP 2007318745A JP 2009141268 A JP2009141268 A JP 2009141268A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor device
sample
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007318745A
Other languages
English (en)
Inventor
Junji Tanaka
淳二 田中
Koichi Meguro
弘一 目黒
Yasuhiro Niima
康弘 新間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007318745A priority Critical patent/JP2009141268A/ja
Priority to US12/332,146 priority patent/US7851260B2/en
Publication of JP2009141268A publication Critical patent/JP2009141268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】歩留まり向上、基板及び樹脂の使用効率の上昇が可能となり、コストダウン可能な半導体装置の製造方法を提供する。
【解決手段】基板10の片面を樹脂20で封止する工程と、基板10と樹脂20とを、平坦な状態に保持しながら加熱する第1加熱工程と、第1加熱工程の後に、前記基板10と前記樹脂20とを、平坦な状態に保持しながら室温に戻す工程と、基板10と樹脂20とを室温に戻す工程の後に、基板10と接している面とは反対の面から、基板10を残存させるように、樹脂10を切断する工程と、基板10を個片化する工程と、を有する半導体装置の製造方法である。
【選択図】図9

Description

本発明は、半導体装置の製造方法に係り、特に片面封止型パッケージで構成される半導体装置の製造方法に関する。
半導体装置の製造工程では、半導体チップを基板に実装した後、半導体チップを保護するために、基板及び半導体チップを樹脂で封止するモールド工程が行われる。モールド工程の後に、樹脂に残留する残留応力を除去するため、樹脂を再度加熱し、その後室温に戻すキュア工程が行われる。
特許文献1には、樹脂で封止した後、半導体装置が平坦になるように加圧しながらキュアする、半導体装置の製造方法が開示されている。
特開平4−313245号公報
ボールグリッドアレイ(BGA)に代表される片面封止型パッケージでは、基板の半導体チップが実装された面のみを樹脂で封止する。従って、半導体装置は基板と樹脂との二層構造となる。このため、基板と樹脂との熱膨張係数の差により、モールド工程やキュア工程等の加熱を行う工程において、半導体装置に反りが発生する。反りが大きい場合、後の工程において搬送や治具への吸着でエラーが発生する可能性があった。結果的に、歩留まりが低下し、半導体装置がコストアップすることが課題となっていた。
反りを低減するため、基板にスリットを設け、樹脂を小さな領域へと分割する方法がある。しかし、この方法では、基板及び樹脂の使用効率が悪くなり、コストアップの原因になるという課題があった。また、使用効率を上げるために基板を大判化すると、反りが大きくなることも課題であった。
本発明は、上記課題に鑑みなされたものであり、歩留まり向上、基板及び樹脂の使用効率の上昇が可能となり、コストダウン可能な半導体装置の製造方法を提供することを目的としている。
本発明は、基板の片面を樹脂で封止する工程と、前記基板と前記樹脂とを、平坦な状態に保持しながら加熱する第1加熱工程と、第1加熱工程の後に、前記基板と前記樹脂とを、平坦な状態に保持しながら室温に戻す工程と、前記基板と前記樹脂とを室温に戻す工程の後に、前記基板と接している面とは反対の面から、前記基板を残存させるように、前記樹脂を切断する工程と、前記基板を個片化する工程と、を有する半導体装置の製造方法である。本発明によれば、加圧しながらキュア工程を行い、その後、樹脂のみを切断するため、反りを低減することができる。このことにより、歩留まり向上、基板及び樹脂の使用効率の上昇が可能となり、半導体装置のコストダウンが可能となる。
上記構成において、前記樹脂を切断する工程の後であって、前記基板を個片化する工程の前に、前記基板を加熱する第2加熱工程を含む構成とすることができる。
上記構成において、前記樹脂を切断する工程における複数の切断線は、前記基板を個片化する工程における複数の切断線のうち、少なくとも一本と、重なっている構成とすることができる。この構成によれば、前記樹脂を切断する工程の、前記基板から取得できる個片化された半導体装置の個数への影響をなくすことができる。
上記構成において、前記基板を個片化する工程における切断線は、前記樹脂を切断する工程における切断線を含んでいる構成とすることができる。この構成によれば、前記基板を個片化する工程後の、基板の切断面と樹脂の切断面とを、同一平面にすることができる。
上記構成において、前記樹脂を切断する工程は、前記樹脂を幅方向に切断する構成とすることができる。この構成によれば、基板の長手方向に発生した反りを低減することができる。
上記構成において、前記樹脂を切断する工程は、前記樹脂を格子状に切断する構成とすることができる。この構成によれば、基板の長手方向及び幅方向それぞれに発生した反りを低減することができる。
上記構成において、前記基板の前記片面を前記樹脂で封止する工程は、前記基板と前記樹脂とを加熱する第3加熱工程を含む構成とすることができる。
上記構成において、前記第2加熱工程は、前記基板に端子を設ける工程に含まれる構成とすることができる。
本発明によれば、加圧しながらキュア工程を行い、その後、樹脂のみを切断するため、反りを低減することができる。このことにより、歩留まり向上、基板及び樹脂の使用効率の上昇が可能となり、半導体装置のコストダウンが可能となる。
図面を用い、本発明が解決する課題について説明する。比較例1は基板の片面を樹脂で封止し、通常のキュア工程を行う例である。
図1及び図2を用いて、比較例1に係る半導体装置の製造方法について説明する。図1は比較例1に係る半導体装置の工程フローである。図2は、反りが発生した際の半導体装置を示した側面図である。ステップS10において、例えばガラスエポキシからなる絶縁性基板10の、半導体チップ(不図示)が実装された面を、例えばエポキシからなる熱硬化性を有する樹脂20で封止するモールド工程を行い、半導体装置100を形成する。モールド工程は絶縁性基板10と樹脂20とを、例えば175℃に加熱する工程を含む(第3加熱工程)。ステップS11のキュア工程では、封止した樹脂20に残留する残留応力を除去するため、絶縁性基板10と樹脂20とを例えば175℃で例えば5時間加熱し(第1加熱工程)、その後に室温に戻す。キュア工程では、モールド工程における温度と等しい温度、またはそれ以上の温度にまで加熱する。
ステップS12において、例えば半田からなる端子12(不図示)を、絶縁性基板10上に配置する。ステップS13において、端子12を絶縁性基板10上に固定するリフロー工程を行う。リフロー工程は、絶縁性基板10と樹脂20と端子12とを、例えば240℃まで加熱する工程を含んでいる(第2加熱工程)。ステップS14において、絶縁性基板10と樹脂20とを例えば8mm毎に切断し、個片化する。
片面封止型パッケージでは、半導体装置100が絶縁性基板10と樹脂20との二層構造になっている。絶縁性基板10の熱膨張係数と樹脂20の熱膨張係数とに差異があるため、ステップS10のモールド工程において加熱が行われると、図2に示すように反りが発生する。反りの大きな半導体装置100は、例えばステップS12の端子配置工程において、搬送や治具への吸着でエラーが発生する。
そこで、反りを矯正するため、モールド工程後に絶縁性基板10と樹脂20とを加圧し平坦な状態にしながら、キュアを行う加圧キュア工程が行われている。比較例2として、加圧キュア工程を実施した例を説明する。
図3から図4(c)を用いて、比較例2に係る半導体装置の製造方法について説明する。図3は実施例2に係る半導体装置の工程フローを示している。図4(a)から図4(c)は、各々ステップS21からステップS23を示した側面図である。ステップS20は図2に示したものと同じである。
図3に示したステップS20において、モールド工程を行い、半導体装置110を形成する(比較例1における半導体装置100を、比較例2においては半導体装置110に置き換える)。図4(a)に示したステップS21において、加圧キュア工程を行う。加圧キュア工程では、絶縁性基板10と樹脂20とを、例えば10kgの重りを載せて加圧して、平坦な状態に保持しながら加熱する。その後、平坦な状態に保持したまま室温に戻す。図4(b)に示したステップS22において、絶縁性基板10上に端子12を配置する。図4(c)に示したステップS23において、リフロー工程を行い、端子12を絶縁性基板10上に固定する。ステップS24において個片化を行う。
図4(a)に示すように、ステップS21の加圧キュア工程を行うことにより、ステップS20のモールド工程で発生した反りが矯正される。しかし、ステップS23のリフロー工程が加熱を行う工程であるため、図4(c)に示すように反りが復元する。このため、反りが大きなものはステップS24の個片化する工程でエラーが発生する。このように、ステップS23のリフロー工程において、ステップS20のモールド工程及びステップS21の加圧キュア工程より、高い温度で加熱することにより、反りが復元する。
図面を用いて、反りの測定方法と値の定義について説明する。ここで述べる測定方法と定義は、以降に説明する実験1、実験2及び実験3についても適用されるものである。
図5(a)は絶縁性基板10を下にしてサンプルを平面上に置いたときに、絶縁性基板10の中心が平面と接し、両端は平面から浮く方向に反りが発生した場合を示す側面図である。図5(b)に示すように、この場合の反りは、絶縁性基板10の下面の、一方の端部を平面に接触させた際の、平面から測定した他方の端部の高さH1で定義し、正の値で表すものとする。
図5(c)は絶縁性基板10を下にしてサンプルを平面上に置いたときに、絶縁性基板10の両端が平面と接し、中心は平面から浮く方向に反りが発生した場合を示す側面図である。この場合の反りは、絶縁性基板10の下面の両端を平面に接触させた際の、平面から測定した絶縁性基板10の中心の高さH2で定義し、負の値で表すものとする。
比較例1及び比較例2に係る実験について説明する。
実験1は、加圧しない通常のキュア工程を行ったサンプル1と、それぞれ加圧キュア工程を行ったサンプル2及びサンプル3との比較実験である。
図6は、実験1で使用したサンプル1の斜視図である。絶縁性基板10の寸法は、長さL=230mm、幅D=62mm、厚さH=180μmである。樹脂20は、絶縁性基板10の片面を封止しており、厚さH’=450μmである。また、絶縁性基板10はガラスエポキシ、樹脂20はエポキシ、端子12は半田、で各々構成されている。なお、サンプル2及びサンプル3も、サンプル1と同じ寸法、同じ材質で構成されている。
実験1の内容について説明する。モールド工程において175℃に加熱し、終了後の各サンプルの反りを測定する。その後、サンプル1は加圧せずにキュア工程を行った。サンプル2には1.5kgの重りを載せ、サンプル3には10kgの重りを載せ、それぞれキュア工程を行った。キュア工程は、175℃で5時間加熱し、室温に戻す工程である。キュア工程後における各サンプルの反りを測定した。各サンプルを240℃に加熱してリフロー工程を行い、反りを測定した。
図7を用いて、実験1の結果について説明する。図7は、各サンプルの、モールド工程後、キュア工程後、リフロー工程後、それぞれにおける反りの値を示したグラフである。モールド工程後においては、サンプル1、サンプル2及びサンプル3それぞれの反りは、約30mmであり、同程度であった。キュア工程後においては、加圧せずにキュア工程を行ったサンプル1の反りが15mmであった。それに対し、加圧キュア工程を行ったサンプル2及びサンプル3それぞれの反りは約−3mmであった。このことから、加圧キュア工程を行うことで、反りが低減されたことが分かる。その後、リフロー工程を行うと、サンプル1の反りは約8mmであった。それに対し、サンプル2及びサンプル3それぞれの反りは約5mm、約0mmとなり、加圧キュア工程後よりも反りが増大していた。この結果から、重りの重量に関わりなく、加圧キュア工程により一時的には矯正された反りが、リフロー工程において加熱を行うことで、復元していることが分かる。
以下、図面を用い、上記課題を解決するための実施例について説明する。
実施例1においては、加圧キュア工程及びハーフカット工程を実施した例を模式的に説明する。
図8から図10を用いて、実施例1に係る半導体装置の製造方法について説明する。図8に示すのは、実施例1に係る半導体装置の工程フローである。図9(a)から図9(d)は、各々ステップS32からステップS35を示した側面図である。ステップS30は図2、ステップS31は図4(a)に示したものと、各々同じである。図10はハーフカット工程における切断線22と、個片化する工程における切断線24とを示した上面図である。実線が切断線22を、点線が切断線24をそれぞれ示す。
図2に示したステップS30において、モールド工程を行い、半導体装置120を形成する(比較例1における半導体装置100を、実施例1においては半導体装置120に置き換える)。ステップS31において、加圧キュア工程を行う。図4(a)に示すように、加圧キュア工程を行うことで、半導体装置120の反りは矯正される(比較例2における半導体装置110を、実施例1においては半導体装置120に置き換える)。
図9(a)に示したステップS32において、樹脂20を切断するハーフカット工程を行う。この工程は、例えば幅40μmのブレードを使用して、樹脂20の絶縁性基板10と接している面とは反対の面から、切断線22に沿って、絶縁性基板10を残存させるように、樹脂20のみを幅方向に切断する工程である。このとき切断線22の幅は40μmとなる。
図9(b)に示したステップS33において、端子12を絶縁性基板10上に配置する。図9(c)に示したステップS34において、リフロー工程を行い、端子12を固定する。
図9(d)に示したステップS35において、例えば幅250μmのブレードを使用して、切断線24に沿って絶縁性基板10と樹脂20とを切断することで、絶縁性基板10を個片化する。このとき、切断線22の幅は250μmとなる。以上の工程により、個片化された半導体装置120aが完成する。
実施例1によれば、ステップS31において加圧キュアを行っているため、一時的に反りが矯正される。さらにその後、ステップS32においてハーフカット工程を行い、樹脂20を切断し、小片に分割している。図9(c)に示すように、ステップS34のリフロー工程において復元する反りは、樹脂20の小片毎に発生する。このため、比較例1及び比較例2のように、絶縁性基板10全体で発生する場合よりも、反りを低減することができる。このことにより、ステップS35の個片化する工程における搬送、吸着のエラーを防止することができる。従って、歩留まりが向上し、コストダウンが可能となる。
前述のように、絶縁性基板10にスリットを設け、樹脂を小さな領域へと分割し、反りを抑制する方法もある。しかし、実施例1によれば、ステップS32のハーフカット工程において樹脂20が小片に分割されているため、絶縁性基板10にスリットを設ける必要がない。また、絶縁性基板10の大判化が可能となる。このことにより、絶縁性基板10及び樹脂20の使用効率がよくなる。結果的に、コストダウンが可能となる。
ステップS32のハーフカット工程における切断線22の位置、及びステップS35の個片化する工程における切断線24の位置に限定はない。しかし、図10に示すように、ハーフカット工程が、半導体装置120から取得できる個片化された半導体装置120aの個数に影響を与えないためには、ハーフカット工程における複数の切断線22と、個片化する工程における複数の切断線24のうち、少なくとも一本とは、重なっていることが好ましい。
ハーフカット工程における切断線22、及び絶縁性基板10を個片化する工程における切断線24の幅に限定はない。しかしながら、図9(d)に示すように、個片化する工程の終了後に、絶縁性基板10の切断面26と樹脂20の切断面28とが同一平面にあるためには、ハーフカット工程における切断線22の幅W1は、個片化する工程における切断線24の幅W2よりも小さいことが好ましい。すなわち、個片化する工程における切断線24は、ハーフカット工程における切断線22を含んでいることが好ましい。
実施例1に係る実験について説明する。実験2は、加圧キュア工程及びハーフカット工程を実施した実験である。
実験2に用いたサンプル4は、実験1で用いたサンプル1、サンプル2及びサンプル3と同じ寸法、同じ材質で構成されている。実験2に係る工程フローは、図8に示したものと同じである。図11(a)から図11(d)は、図6の矢印30から見た、サンプル4の側面図である。図11(a)はステップS30、図11(b)はステップS31、図11(c)はステップS32、図11(d)はステップS34、を各々示している。
ステップS30において、絶縁性基板10と樹脂20とを175℃に加熱しモールド工程を行った。図11(a)に示すように、モールド工程においては、絶縁性基板10を下にしてサンプル4を平面上に置いた場合、絶縁性基板10の中心が平面と接し、両端は平面から浮く方向に反りが発生した。モールド工程後の反りは27mmであった。
図11(b)に示したステップS31において、加圧キュア工程を行った。サンプル4に重りを載せ、平坦な状態に保持して175℃で5時間加熱し、その後平坦に保持したまま室温に戻した。加圧キュア工程後は、絶縁性基板10を下にしてサンプル4を平面上に置いた場合、絶縁性基板10の両端が平面と接し、中心は平面から浮く方向に反りが発生した。加圧キュア工程後の反りは−4mmであった。
図11(c)に示したステップS32において、樹脂20を切断するハーフカット工程を行った。切断に使用したブレードの厚さ、すなわち樹脂20の切断線の幅は100μmである。樹脂20を8mm毎に、幅方向に切断した。ハーフカット工程後、反りはほとんど確認されなかった。
ステップS33において、半田からなる端子12を絶縁性基板10上に配置した。図11(d)に示すステップS34において、サンプル4を240℃に加熱し、リフロー工程を行った。リフロー工程後も、ハーフカット工程後と変わらず、反りはほとんど確認されなかった。
実験2によれば、ステップS31の加圧キュア工程を行うことにより、反りを27mmから−4mmへと低減することができた。また、ステップS31の加圧キュア工程後、ステップS32のハーフカット工程を行うことにより、反りはほとんどなくなった。ステップS34のリフロー工程後においても、反りはほとんどなく、リフロー工程前と変化はなかった。すなわち、ハーフカット工程を行うことで、反りの復元を抑制することができた。
実験3は、ハーフカット工程を行わなかったサンプル5と、ハーフカット工程を行ったサンプル6との比較実験である。
実験に用いたサンプルは、実施例2及び実施例3で使用したサンプルと同じ寸法、同じ材質のものである。
実験3の内容について説明する。それぞれモールド工程を行ったサンプル5及びサンプル6を対象に、加圧キュア工程を行い、終了後の反りを測定した。その後、サンプル5はハーフカット工程を実施せずに、リフロー工程を行い、反りを測定した。サンプル6は、加圧キュア後にハーフカット工程を行い、反りを測定した。その後、リフロー工程を行い、反りを測定した。なお、サンプル6は複数用いて、それぞれに同じ実験を行った。
図12を用いて実験3の結果について説明する。図12は、サンプル5のキュア工程後、リフロー工程後それぞれにおける反りの値、及びサンプル6のキュア工程後、ハーフカット工程後、リフロー工程後それぞれにおける反りの値を示したグラフである。キュア工程後においては、サンプル5及びサンプル6それぞれの反りは約−4mmであり、同程度であった。ハーフカット工程後のサンプル6の反りは約0mmであった。このことから、ハーフカット工程を行うことで、サンプル6の反りが低減されたことが分かった。
リフロー工程後においては、サンプル5の反りは4mmであった。このことから、実験1のサンプル2及びサンプル3と同様に、加圧キュア工程により矯正された反りが、リフロー工程によって復元していることが分かった。それに対して、サンプル6のリフロー工程後の反りは、−2mmから0mmであった。この値は、ハーフカット工程後の反りと同程度である。この結果から、ハーフカット工程を行うことで、リフロー工程での反りの復元を抑制できたことが分かった。
実施例2は、反りが絶縁性基板の長手方向及び幅方向の両方向に発生する例である。
図13(a)に示すように、実施例1では、絶縁性基板10及び樹脂20は、上面から見た場合に長方形であり、反りは長手方向に発生した。そのため、ハーフカット工程の切断線22は幅方向に設けられていた。
これに対し、図13(b)に示すように、絶縁性基板10が、上面から見た場合に例えば正方形であれば、反りは長手方向及び幅方向の両方向に発生する。そこで、切断線22を格子状に設け、樹脂20を切断する。これにより、両方向の反りを低減できる。
実施例2では、樹脂20が正方形であるとしたが、その他の形状、例えば長方形においても、反りが長手方向、及び幅方向に発生する場合であれば、実施例2のように樹脂20の切断線22を格子状に設けることで、反りを低減することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は比較例1に係る半導体装置100の製造工程を示すフローチャートである。 図2は反りが発生した半導体装置を示す側面図である。 図3は比較例2に係る半導体装置110の製造工程を示すフローチャートである。 図4(a)から図4(c)は比較例2に係る半導体装置110の製造工程を示す側面図である。 図5(a)から図5(c)は反りの測定方法及び定義を示す側面図である。 図6は実験1に係るサンプルを示す斜視図である。 図7は実験1の実験結果を示すグラフである。 実施例1に係る半導体装置120の製造工程を示すフローチャートである。 図9(a)から図9(d)は実施例1に係る半導体装置120の製造工程を示す側面図である。 図10は、切断線22と切断線24との位置関係を示す上面図である。 図11(a)から図11(d)は実験2の実験内容を示す側面図である。 図12は実験3の実験結果を示すグラフである。 図13(a)は実施例1に係る半導体装置の上面図であり、図13(b)は実施例2に係る半導体装置の上面図である。
符号の説明
10 絶縁性基板
20 樹脂
22、24 切断線
100、110、120 半導体装置

Claims (8)

  1. 基板の片面を樹脂で封止する工程と、
    前記基板と前記樹脂とを、平坦な状態に保持しながら、加熱する第1加熱工程と、
    第1加熱工程の後に、前記基板と前記樹脂とを、平坦な状態に保持しながら、室温に戻す工程と、
    前記基板と前記樹脂とを室温に戻す工程の後に、前記基板と接している面とは反対の面から、前記基板を残存させるように、前記樹脂を切断する工程と、
    前記基板を個片化する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記樹脂を切断する工程の後であって、前記基板を個片化する工程の前に、前記基板を加熱する第2加熱工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記樹脂を切断する工程における複数の切断線は、前記基板を個片化する工程における複数の切断線のうち、少なくとも一本と、重なっていることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記基板を個片化する工程における切断線は、前記樹脂を切断する工程における切断線を含んでいることを特徴とする請求項1から3いずれか一項記載の半導体装置の製造方法。
  5. 前記樹脂を切断する工程は、前記樹脂を幅方向に切断する工程であることを特徴とする請求項1から4いずれか一項記載の半導体装置の製造方法。
  6. 前記樹脂を切断する工程は、前記樹脂を格子状に切断する工程であることを特徴とする請求項1から4いずれか一項記載の半導体装置の製造方法。
  7. 前記基板の前記片面を前記樹脂で封止する工程は、前記基板と前記樹脂とを加熱する第3加熱工程を含むことを特徴とする請求項1から6いずれか一項記載の半導体装置の製造方法。
  8. 前記第2加熱工程は、前記基板に端子を設ける工程に含まれることを特徴とする請求項2記載の半導体装置の製造方法。
JP2007318745A 2007-12-10 2007-12-10 半導体装置の製造方法 Pending JP2009141268A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007318745A JP2009141268A (ja) 2007-12-10 2007-12-10 半導体装置の製造方法
US12/332,146 US7851260B2 (en) 2007-12-10 2008-12-10 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007318745A JP2009141268A (ja) 2007-12-10 2007-12-10 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013231805A Division JP5941032B2 (ja) 2013-11-08 2013-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009141268A true JP2009141268A (ja) 2009-06-25

Family

ID=40871558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007318745A Pending JP2009141268A (ja) 2007-12-10 2007-12-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7851260B2 (ja)
JP (1) JP2009141268A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117041A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ 板状ワークの反り低減方法及びそれを用いる加工装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116762A (ko) 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313245A (ja) * 1991-04-11 1992-11-05 Mitsui High Tec Inc 半導体装置の製造方法
JPH0917816A (ja) * 1995-06-29 1997-01-17 Nec Kyushu Ltd 半導体装置の製造方法
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2002151371A (ja) * 2000-11-16 2002-05-24 Sony Corp チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300459A (en) * 1989-12-28 1994-04-05 Sanken Electric Co., Ltd. Method for reducing thermal stress in an encapsulated integrated circuit package
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
MY111779A (en) * 1994-11-10 2000-12-30 Nitto Denko Corp Semiconductor device
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
JP3941262B2 (ja) * 1998-10-06 2007-07-04 株式会社日立製作所 熱硬化性樹脂材料およびその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313245A (ja) * 1991-04-11 1992-11-05 Mitsui High Tec Inc 半導体装置の製造方法
JPH0917816A (ja) * 1995-06-29 1997-01-17 Nec Kyushu Ltd 半導体装置の製造方法
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2002151371A (ja) * 2000-11-16 2002-05-24 Sony Corp チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117041A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ 板状ワークの反り低減方法及びそれを用いる加工装置

Also Published As

Publication number Publication date
US20090311831A1 (en) 2009-12-17
US7851260B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
US6653731B2 (en) Semiconductor device and method for fabricating same
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2013106033A (ja) 半導体パッケージ及びその製造方法
US9824993B2 (en) Packaging structure
US20160284620A1 (en) Low profile ic package
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
KR20170060372A (ko) 휘어진 칩을 이용한 플렉서블 패키지
JP2009141268A (ja) 半導体装置の製造方法
JP2012187645A (ja) ワーク吸引治具及びワーク把持方法
JP5941032B2 (ja) 半導体装置の製造方法
US10553457B2 (en) Semiconductor device to suppress warpage of the semiconductor device
JP2009194345A (ja) 半導体装置の製造方法
JP5494546B2 (ja) 半導体装置の製造方法
US9318356B2 (en) Substrate strip
KR100878408B1 (ko) 웨이퍼 레벨 디바이스 패키징 방법
JP2013198944A (ja) ダイシング装置及びダイシング方法
JP2013106031A (ja) 半導体パッケージ及びその製造方法
KR100962617B1 (ko) 기판 파지 장치
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
JP6194804B2 (ja) モールドパッケージ
JP2015056540A (ja) 半導体装置及びその製造方法
JP5310652B2 (ja) 複合基板の製造方法
KR20180130620A (ko) 반도체 다이의 형상 변화를 이용하여 응력을 감소시킨 유연전자소자 및 그 제조방법
JP5516237B2 (ja) 回路モジュールの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120813

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130708