KR20170060372A - 휘어진 칩을 이용한 플렉서블 패키지 - Google Patents

휘어진 칩을 이용한 플렉서블 패키지 Download PDF

Info

Publication number
KR20170060372A
KR20170060372A KR1020150164756A KR20150164756A KR20170060372A KR 20170060372 A KR20170060372 A KR 20170060372A KR 1020150164756 A KR1020150164756 A KR 1020150164756A KR 20150164756 A KR20150164756 A KR 20150164756A KR 20170060372 A KR20170060372 A KR 20170060372A
Authority
KR
South Korea
Prior art keywords
chip
disposed
bump
pads
molding material
Prior art date
Application number
KR1020150164756A
Other languages
English (en)
Inventor
정찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150164756A priority Critical patent/KR20170060372A/ko
Priority to US15/069,615 priority patent/US9607968B1/en
Priority to TW105115516A priority patent/TWI699868B/zh
Priority to CN201610411923.5A priority patent/CN106783813B/zh
Priority to US15/431,110 priority patent/US9806060B2/en
Publication of KR20170060372A publication Critical patent/KR20170060372A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/14165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

플렉서블 패키지는, 제1 전기적 접속구조물이 배치되는 제1 상부면이 아래를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제1 방향을 향해 휘어지는 형태를 갖는 제1 칩과, 제2 전기적 접속구조물이 배치되는 제2 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향을 향해 휘어지는 형태를 갖는 제2 칩과, 제1 칩 및 제2 칩을 둘러싸는 플렉서블 몰딩재와, 그리고 플렉서블 몰딩재 위에 배치되는 적어도 하나 이상의 제1 접속부 및 제2 접속부를 포함한다.

Description

휘어진 칩을 이용한 플렉서블 패키지{Flexible package using warped chip}
본 개시의 여러 실시예들은 패키지에 관한 것으로서, 특히 휘어진 칩을 이용한 플렉서블 패키지에 관한 것이다.
모바일(mobile) 기기와 같은 전자 제품이 점점 소형화되면서도 고용량의 데이터(data) 처리를 요구하고 있다. 전자 제품의 경량 및 소형화에 따라 이들 제품에 요구되는 반도체 소자의 패키지(package) 또한 얇은 두께 및 작은 크기의 제품이 요구되고 있다. 또한, 이동성 및 착장 가능한 전자 제품(wearable electronics)에 대한 관심이 증대됨에 따라, 전자 제품에 유연성(flexibility)이 점차 더 많이 요구되고 있다. 이에 따라, 전자 제품을 구성하는 반도체 패키지(semiconductor package)와 같은 전자 부품에도 유연성(flexibility)이 요구되고 있다.
한편 반도체 소자의 칩(chip)은 점점 얇은 두께를 갖도록 가공되어지고 있으며, 이에 따라 칩이 휘어진 상태로 완성되는 경우가 종종 발생된다. 일반적으로 칩이 휘어진 상태에서 다른 칩 또는 기판에 전기적 접속 구조를 형성할 경우 평평하지 않은 상태에서의 전기적 접속이 정밀하게 구성되지 않을 수 있다. 따라서 칩을 완성한 후에 칩의 휘어짐을 보정하는 공정을 수행하는 것이 일반적이다.
본 출원이 해결하고자 하는 과제는, 휘어진 상태의 칩을 보정 공정 없이 그대로 적용하여 유연성(flexibility)을 갖도록 할 수 있도록 하는 플렉서블 패키지를 제공하는 것이다.
일 예에 따른 플렉서블 패키지는, 제1 전기적 접속구조물이 배치되는 제1 상부면이 아래를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제1 방향을 향해 휘어지는 형태를 갖는 제1 칩과, 제2 전기적 접속구조물이 배치되는 제2 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향을 향해 휘어지는 형태를 갖는 제2 칩과, 제1 칩 및 제2 칩을 둘러싸는 플렉서블 몰딩재와, 그리고 플렉서블 몰딩재 위에 배치되는 적어도 하나 이상의 제1 접속부 및 제2 접속부를 포함한다.
다른 예에 따른 플렉서블 패키지는, 제1 전기적 접속구조물이 배치되는 제1 상부면이 아래를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제1 방향을 향해 휘어지는 형태를 갖는 제1 칩과, 제2 전기적 접속구조물이 배치되는 제2 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향을 향해 휘어지는 형태를 갖는 제2 칩과, 제3 전기적 접속구조물이 배치되는 제3 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 휘어지는 제2 방향을 향해 형태를 갖는 제3 칩과, 제1 칩 내지 제3 칩을 둘러싸도록 배치되는 플렉서블 몰딩재와, 그리고 상기 플렉서블 몰딩재 위에 배치되는 적어도 하나 이상의 제1 접속부 및 제2 접속부를 포함한다.
여러 실시예들에 따르면, 휘어진 상태의 칩을 보정 공정 없이 그대로 플렉서블 패키지 제조에 적용할 수 있다.
여러 실시예들에 따르면, 칩의 휘어진 상태를 이용하여 패키지의 유연성(flexibility)을 향상시킬 수 있다는 이점이 제공된다.
도 1은 일 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다.
도 2는 도 1의 플렉서블 패키지를 구성하는 제1 칩의 전기적 접속구조물의 배치를 설명하기 위해 나타내 보인 평면도이다.
도 3은 도 1의 플렉서블 패키지의 유연성의 일 예를 설명하기 위해 나타내 보인 단면도이다.
도 4는 도 1의 플렉서블 패키지의 유연성의 다른 예를 설명하기 위해 나타내 보인 단면도이다.
도 5는 도 1의 플렉서블 패키지에 변형이 일어났을 때 범프들 사이의 접속 구조가 있는 부분에서의 변위량을 설명하기 위해 나타내 보인 도면이다.
도 6은 도 1의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다.
도 7은 다른 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다.
도 8은 또 다른 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다.
도 9는 도 8의 플렉서블 패키지의 유연성의 일 예를 설명하기 위해 나타내 보인 단면도이다.
도 10은 도 8의 플렉서블 패키지의 유연성의 다른 예를 설명하기 위해 나타내 보인 단면도이다.
도 11은 도 8의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다.
도 12는 도 8의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 일 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다. 그리고 도 2는 도 1의 플렉서블 패키지를 구성하는 제1 칩의 전기적 접속구조물의 배치를 설명하기 위해 나타내 보인 평면도이다. 먼저 도 1을 참조하면, 플렉서블 패키지(100)는, 플렉서블 몰딩재(150) 내에 제1 칩(110) 및 제2 칩(120)이 내장되는 구조로 구성될 수 있다. 제1 칩(110) 및 제2 칩(120)은, 집적회로들이 실리콘기판(Si substrate)과 같은 반도체기판에 집적되어 구성될 수 있다. 일 예에서 제1 칩(110) 및 제2 칩(120)은, 동일한 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수 있다. 이 경우 제1 칩(110) 및 제2 칩(120) 내에는 동일한 집적회로들이 집적될 수 있다. 또한 제1 칩(110) 및 제2 칩(120)은 동일한 전기적 접속구조를 가질 수 있다. 다른 예에서 제1 칩(110) 및 제2 칩(120)은, 각각 서로 다른 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수도 있다. 이 경우 제1 칩(110) 및 제2 칩(120) 내에는 서로 다른 집적회로들이 집적될 수 있지만, 제1 칩(110) 및 제2 칩(120)은 동일한 전기적 접속구조물을 갖는 것이 바람직하다. 제1 칩(110)은, 상호 반대인 제1 상부면(111) 및 제1 하부면(112)을 갖는 제1 칩바디(113)를 포함한다. 제1 칩(110)은, 제1 칩바디(113)의 제1 상부면(111)에 배치되는 제1 전기적 접속구조물을 포함한다. 제1 전기적 접속구조물은, 제1 범프(114) 및 제1 패드들(115a, 115b)을 포함할 수 있다. 제1 패드들(115a, 115b)은 제1 칩바디(113)의 제1 상부면(111)의 양 가장자리에 각각 배치될 수 있다. 제1 범프(114)는, 제1 패드들(115a, 115b) 중 어느 하나, 예컨대 제1 패드(115b) 위에 배치될 수 있다. 제1 범프(114)의 하부면은 제1 패드(115b)의 상부면 위에 직접 부착된다. 제2 칩(120)은, 상호 반대인 제2 상부면(121) 및 제2 하부면(122)을 갖는 제2 칩바디(123)를 포함한다. 제2 칩(120)은, 제2 칩바디(123)의 제2 상부면(121)에 배치되는 제2 전기적 접속구조물을 포함한다. 제2 전기적 접속구조물은, 제2 범프(124) 및 제2 패드들(125a, 125b)을 포함할 수 있다. 제2 패드들(125a, 125b)은, 제2 칩바디(123)의 제2 상부면(121)의 양 가장자리에 각각 배치될 수 있다. 제2 범프(124)는, 제2 패드들(125a, 125b) 중 어느 하나, 예컨대 제2 패드(125b) 위에 배치될 수 있다. 제2 범프(124)의 하부면은 제2 패드(125b)의 상부면 위에 직접 부착된다.
제1 칩(110)의 전기적 접속구조물의 배치를 도 2를 참조하여 설명하기로 한다. 도 1에 나타낸 제1 칩(110)의 단면 구조는 도 2의 선 I-I'를 따라 절단한 단면 구조이다. 제1 칩(110)의 제1 칩바디(113)의 제1 상부면(111)에는, 복수개의 제1 패드들(115a, 115b)이 배치된다. 제1 패드들(115a)은, 제1 방향으로 제1 칩바디(113)의 왼쪽 가장자리에 배치된다. 제2 패드들(115b)은, 제1 방향으로 제1 칩바디(113)의 오른쪽 가장자리에 배치된다. 제1 패드들(115a)은, 제1 방향과 교차하는 제2 방향을 따라 상호 이격되도록 배치될 수 있다. 제2 패드들(115b)도 또한, 제2 방향을 따라 상호 이격되도록 배치될 수 있다. 제2 패드들(115b) 각각의 상부면 위에는 제1 범프(114)가 배치된다. 제2 칩(120)의 전기적 접속구조물의 배치 구조는, 위와 같은 제1 칩(110)의 전기적 접속구조물의 배치 구조와 실질적으로 동일할 수 있다. 본 예에서 제1 범프(114) 및 제2 범프(124)는 하나의 예시일 뿐이며, 다른 예에서 솔더 페이스트나 도전성 접착물질을 대신 사용할 수도 있다.
다시 도 1을 참조하면, 제1 칩(110) 및 제2 칩(120)은, 칩 제조과정에서 휘어짐(warpage)이 발생된 상태, 즉 휘어짐에 대한 보정 공정이 수행되지 않은 상태로 플레서블 몰딩재(150) 내에 내장된다. 즉 제1 칩(110) 및 제2 칩(120)은, 중앙부에 비해 양 가장자리들이 휘어진 형태를 갖는다. 구체적으로 제1 칩(110)은 제1 전기적 접속구조물이 배치되는 제1 상부면(111)이 아래를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향, 예컨대 아래 방향으로 휘어지는 형태를 갖는다. 제2 칩(120)은 제2 전기적 접속구조물이 배치되는 제1 상부면(121)이 위를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향과 반대인 제2 방향, 예컨대 위 방향으로 휘어지는 형태를 갖는다. 즉 제1 칩(110) 및 제2 칩(120)은, 제1 칩바디(113)의 상부면(111)과 제2 칩바디(123)의 상부면(121)이 상호 마주보는 방향으로 위치하도록 배치된다. 제1 칩(110)은 제2 칩(120)보다 수직 방향으로 더 높은 레벨에 배치된다. 제1 칩(110)과 제2 칩(120)은 서로 어긋나도록 배치된다. 즉 제1 칩(110)의 일 가장자리는 제2 칩(120)의 일 가장자리와 중첩되도록 배치된다. 구체적으로 제1 칩(110)의 제1 범프(114)와 제2 칩(120)의 제2 범프(124)는, 서로 중첩되도록 정렬된다. 제1 범프(114) 및 제2 범프(124)는, 제1 칩(110) 및 제2 칩(120) 사이의 전기적/물리적 연결구조를 구성할 수 있다. 이와 같은 배치 구조에서, 제1 칩(110)의 제1 패드(115a)는, 제2 칩(120)이 배치되지 않는 플렉서블 몰딩재(150)내의 왼쪽 가장자리에서 아래 방향을 향한다. 그리고 제2 칩(120)의 제2 패드(125a)는, 제1 칩(120)이 배치되지 않는 플렉서블 몰딩재(150) 내의 오른쪽 가장자리에서 위 방향을 향한다.
플렉서블 몰딩재(150)는 상호 반대의 상부면(150a) 및 하부면(150b)을 갖는다. 플렉서블 몰딩재(150)의 상부면(150a) 위에는 지지층(170)이 배치된다. 지지층(170)의 양 가장자리에는 각각 제1 접속부(151) 및 제2 접속부(152)가 배치된다. 제1 접속부(151) 및 제2 접속부(152)는 지지층(170)을 관통하도록 배치된다. 지지층(170)은, 플렉서블 몰딩재(150)에 비해 견고한 물질층으로 구성되며, 제1 접속부(151) 및 제2 접속부(152)의 위치를 특정할 수 있도록 제1 접속부(151) 및 제2 접속부(152)를 지지하는 역할을 할 수 있다. 일 예에서 지지층(170)은 비전도성 폴리머로 구성될 수 있다. 제1 접속부(151) 및 제2 접속부(152)의 일면은, 지지층(170) 밖으로 노출되어 외부 장치와의 전기적 연결 수단으로 사용될 수 있다. 제1 접속부(151) 및 제2 접속부(152)의 반대면은, 플렉서블 몰딩재(150)의 상부면(150a)과 접하여 제1 칩(110) 및 제2 칩(120)과 각각 전기적으로 연결될 수 있다. 일 예에서 제1 접속부(151) 및 제2 접속부(152)는 도전성패턴으로 구성되는 본딩패드일 수 있다. 일 예에서 플렉서블 몰딩재(150)는, 플렉서블 패키지(100)에 외부 힘이 가해질 때 휘어지거나 구부러지거나, 또는 신장될 수 있도록 탄성을 갖는 절연물질로 구성될 수 있다. 이와 같은 탄성을 갖는 절연물질은, 예컨대 대략 0.01GPa 내지 0.1GPa의 인장 탄성 계수를 갖는 물질을 포함할 수 있다. 일 예에서 플렉서블 몰딩재(150)는 실리콘 수지(silicone resin) 또는 실리콘 고무(silicone rubber)를 포함할 수 있다.
제1 칩(110)의 제1 범프(114)와 제2 칩(120)의 제2 범프(124)는 물리적 및 전기적으로 상호 접속된다. 즉 제1 범프(114)의 표면과 제2 범프(124)의 표면이 직접 접촉되도록 제1 범프(114) 및 제2 범프(124)가 상호 부착된다. 제1 칩(110)의 제1 패드(115a)는, 제1 와이어(161)를 통해 제1 접속부(151)와 전기적으로 결합될 수 있다. 제2 칩(120)의 제2 패드(125a)는, 제2 와이어(162)를 통해 제2 접속부(152)와 전기적으로 결합될 수 있다. 제1 와이어(161)를 통한 제1 패드(115a) 및 제1 접속부(151)의 연결 구조와, 제2 와이어(162)를 통한 제2 패드(125a) 및 제2 접속부(152)의 연결구조는 모두 플렉서블 몰딩재(150) 내부에 배치된다.
도 3은 도 1의 플렉서블 패키지의 유연성의 일 예를 설명하기 위해 나타내 보인 단면도이다. 도 3에서 도 1과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 3을 참조하면, 플렉서블 패키지(100a)의 왼쪽 부분에 위 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(150)는 유연하게 변형되어 왼쪽 부분이 위 방향으로 휘어질 수 있다. 이 과정에서 플렉서블 몰딩재(150) 내에 내장된 제1 칩(110)은, 도 1에 나타낸 휘어져 있던 상태에서 휘어진 방향과 반대 방향으로의 힘을 받아서 펴지는 상태가 된다. 제1 칩(110)이 펴지면서 플렉서블 패키지(100a)가 변형되므로, 플렉서블 패키지(100a)에 가해지는 힘이 플렉서블 패키지(100a) 전체로 분산된다. 따라서 칩 자체, 칩과 접하는 다른 플렉서블 패키지(100a)의 구성요소, 또는 칩과 칩들 사이를 잇는 연결 부위에서의 응력 집중에 의한 크랙 또는 박리 현상이 효과적으로 억제된다.
도 4는 도 1의 플렉서블 패키지의 유연성의 다른 예를 설명하기 위해 나타내 보인 단면도이다. 도 4에서 도 1과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 4를 참조하면, 플렉서블 패키지(100b)의 오른쪽 부분에 아래 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(150)는 유연하게 변형되어 오른쪽 부분이 아래 방향으로 휘어질 수 있다. 이 과정에서 플렉서블 몰딩재(150) 내에 내장된 제2 칩(120)은, 도 1에 나타낸 휘어져 있던 상태에서 휘어진 방향과 반대 방향으로의 힘을 받아서 펴지는 상태가 된다. 이에 따라 플렉서블 패키지(100b)에 가해지는 힘은 플렉서블 패키지(100b)가 변형되면서 플렉서블 패키지(100b) 전체로 분산되어, 칩이나 칩들 사이의 연결 부위에서의 응력 집중에 의한 크랙 또는 박리 현상이 효과적으로 억제된다.
도 5는 도 1의 플렉서블 패키지에 변형이 일어났을 때 범프들 사이의 접속 구조가 있는 부분에서의 변위량을 설명하기 위해 나타내 보인 도면이다. 도 5에서 (a)에 나타낸 플렉서블 패키지(100)는, 변형이 일어나기 전의 상태를 나타낸다. (b)에 나타낸 플렉서블 패키지(100a)는, 도 3을 참조하여 설명한 바와 같이, 왼쪽 부분이 위 방향으로의 힘을 받아 변형된 상태를 나타낸다. 그리고 (c)에 나타낸 플렉서블 패키지(100b)는, 도 4를 참조하여 설명한 바와 같이, 오른쪽 부분이 아래 방향으로의 힘을 받아 변형된 상태를 나타낸다. 도면에서 변형되지 않은 플렉서블 패키지(100)와 변형된 플렉서블 패키지들(100a, 100b)은, 그 중심부들이 도면에서 점선(190)에 위치하도록 도시되어 있다. 도 5에 나타낸 바와 같이, 즉왼쪽 부분이 위로 휘어지도록 변형된 플렉서블 패키지(100a)의 경우, 제1 칩(110)의 제1 범프(114)와 제2 칩(120)의 제2 범프(124)가 접속되는 부분의 변위량은 실질적으로 무시할 수 있는 정도이다. 따라서 왼쪽 부분이 위로 휘어지도록 변형이 이루어지더라도 이 변형에 의해 범프 체결 구조가 받는 힘이 크지 않으며, 그 결과 제1 칩(110)과 제2 칩(120) 사이의 범프 접속 구조의 견고한 정도가 유지될 수 있다. 마찬가지로 오른쪽 부분이 아래로 휘어지도록 변형된 플렉서블 패키지(100b)의 경우에도, 제1 칩(110)의 제1 범프(114)와 제2 칩(120)의 제2 범프(124)가 접속되는 부분의 변위량은 실질적으로 무시할 수 있는 정도이다. 따라서 오른쪽 부분이 아래로 휘어지도록 변형이 이루어지더라도 이 변형에 의해 범프 체결 구조가 받는 힘이 크지 않으며, 그 결과 제1 칩(110)과 제2 칩(120) 사이의 범프 접속 구조의 견고한 정도가 유지될 수 있다.
도 6은 도 1의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다. 도 6에서 도 1과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 6을 참조하면, 플렉서블 패키지(100)의 양 측면 방향인 수평 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(150)는 유연하게 변형되어 수평 방향으로 늘어날 수 있다. 이 과정에서 플렉서블 몰딩재(150) 내에 내장된 제1 칩(110) 및 제2 칩(120)은, 도 1에 나타낸 휘어져 있던 상태에서 양쪽 수평 방향으로의 힘을 받아 펴지는 상태가 된다.
도 7은 다른 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다. 도 7을 참조하면, 플렉서블 패키지(200)는, 플렉서블 몰딩재(250) 내에 제1 칩(210) 및 제2 칩(220)이 내장되는 구조로 구성될 수 있다. 제1 칩(210) 및 제2 칩(220)은, 집적회로들이 실리콘기판과 같은 반도체기판에 집적되어 구성될 수 있다. 일 예에서 제1 칩(210) 및 제2 칩(220)은, 동일한 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수 있다. 이 경우 제1 칩(210) 및 제2 칩(220) 내에는 동일한 집적회로들이 집적될 수 있다. 또한 제1 칩(210) 및 제2 칩(220)은 동일한 전기적 접속구조를 가질 수 있다. 다른 예에서 제1 칩(210) 및 제2 칩(220)은, 각각 서로 다른 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수도 있다. 이 경우 제1 칩(210) 및 제2 칩(220) 내에는 서로 다른 집적회로들이 집적될 수 있지만, 제1 칩(210) 및 제2 칩(220)은 동일한 전기적 접속구조물을 갖는 것이 바람직하다. 제1 칩(210)은, 상호 반대인 제1 상부면(211) 및 제1 하부면(212)을 갖는 제1 칩바디(213)를 포함한다. 제1 칩(210)은, 제1 칩바디(213)의 제1 상부면(211)에 배치되는 제1 전기적 접속구조물을 포함한다. 제1 전기적 접속구조물은, 제1 범프(214) 및 제1 패드들(215a, 215b)을 포함할 수 있다. 제1 패드들(215a, 215b)은 제1 칩바디(213)의 양 가장자리에 각각 배치될 수 있다. 제1 범프(214)는, 제1 패드들(215a, 215b) 중 어느 하나, 예컨대 제1 패드(215b) 위에 배치될 수 있다. 제1 범프(214)의 하부면은 제1 패드(215b)의 상부면에 직접 부착된다. 제2 칩(220)은, 상호 반대인 제2 상부면(221) 및 제2 하부면(222)을 갖는 제2 칩바디(223)를 포함한다. 제2 칩(220)은, 제2 칩바디(223)의 제2 상부면(221)에 배치되는 제2 전기적 접속구조물을 포함한다. 제2 전기적 접속구조물은, 제2 범프(224) 및 제2 패드들(225a, 225b)을 포함할 수 있다. 제2 패드들(225a, 225b)은, 제2 칩바디(223)의 제2 상부면(221)의 양 가장자리에 각각 배치될 수 있다. 제2 범프(224)는, 제2 패드들(225a, 225b) 중 어느 하나, 예컨대 제2 패드(225b) 위에 배치될 수 있다. 제2 범프(224)의 하부면은 제2 패드(225b)의 상부면에 직접 부착된다. 제1 칩(210) 및 제2 칩(220)의 전기적 접속구조물의 배치는 도 2를 참조하여 설명한 바와 동일하며, 따라서 중복되는 설명은 생략하기로 한다.
제1 칩(210) 및 제2 칩(220)은, 칩 제조과정에서 휘어짐(warpage)이 발생된 상태, 즉 휘어짐에 대한 보정 공정이 수행되지 않은 상태로 플렉서블 몰딩재(250) 내에 내장된다. 즉 제1 칩(210) 및 제2 칩(220)은, 플렉서블 몰딩재(250) 내에서, 중앙부에 비해 양 가장자리들이 휘어진 형태를 갖는다. 구체적으로 제2 칩(210)은 제1 전기적 접속구조물이 배치되는 제1 상부면(211)이 아래를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향, 예컨대 아래 방향으로 휘어지는 형태를 갖는다. 제2 칩(220)은 제2 전기적 접속구조물이 배치되는 제1 상부면(221)이 위를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향과 반대인 제2 방향, 예컨대 위 방향으로 휘어지는 형태를 갖는다. 즉 제1 칩(210) 및 제2 칩(220)은, 제1 칩바디(213)의 상부면(211)과 제2 칩바디(223)의 상부면(221)이 상호 마주보는 방향으로 위치하도록 배치된다. 제1 칩(210)은 제2 칩(220)보다 수직 방향으로 더 높은 레벨에 배치된다. 제1 칩(210)과 제2 칩(220)은 서로 어긋나도록 배치된다. 즉, 제1 칩(210)의 일 가장자리는 제2 칩(220)의 일 가장자리와 중첩되도록 배치된다. 구체적으로 제1 칩(210)의 제1 범프(214)와 제2 칩(220)의 제2 범프(224)는, 서로 중첩되도록 정렬된다. 제1 범프(214) 및 제2 범프(224)는, 제1 칩(210) 및 제2 칩(220) 사이의 전기적/물리적 연결구조를 구성할 수 있다. 이와 같은 배치 구조에서, 제1 칩(210)의 제1 패드(215a)는, 제2 칩(220)이 배치되지 않는 플렉서블 몰딩재(250) 내의 왼쪽 가장자리에서 아래 방향을 향한다. 그리고 제2 칩(220)의 제2 패드(225a)는, 제1 칩(220)이 배치되지 않는 플렉서블 몰딩재(250) 내의 오른쪽 가장자리에서 아래 방향을 향한다.
플렉서블 몰딩재(250)는 상호 반대의 상부면(250a) 및 하부면(250b)을 갖는다. 플렉서블 몰딩재(250)의 상부면(250a) 위에는 제1 지지층(271)이 배치된다. 플렉서블 몰딩재(250)의 하부면(250b) 위에는 제2 지지층(272)이 배치된다. 제1 지지층(271)의 한쪽 가장자리, 예컨대 왼쪽 가장자리에는 제1 접속부(251)가 배치된다. 제2 지지층(272)의 한쪽 가장자리, 예컨대 오른쪽 가장자리에는 제2 접속부(252)가 배치된다. 제1 접속부(251)는 제1 지지층(271)을 관통하도록 배치된다. 제2 접속부(252)는 제2 지지층(272)을 관통하도록 배치된다. 제1 지지층(271) 및 제2 지지층(272)은, 플렉서블 몰딩재(250)에 비해 견고한 물질층으로 구성되며, 제1 접속부(251) 및 제2 접속부(252)의 위치를 특정할 수 있도로고 제1 접속부(251) 및 제2 접속부(252)를 지지하는 역할을 할 수 있다. 일 예에서 제1 지지층(271) 및 제2 지지층(272)은 각각 비전도성 폴리머로 구성될 수 있다. 제1 접속부(251) 및 제2 접속부(252)의 일면은, 각각 제1 지지층(271) 및 제2 지지층(272) 밖으로 노출되어 외부 장치와의 전기적 연결 수단으로 사용될 수 있다. 제1 접속부(251) 및 제2 접속부(252)의 반대면은, 각각 플렉서블 몰딩재(250)의 상부면(250a) 및 하부면(250b)에 접하여 제1 칩(210) 및 제2 칩(220)과 전기적으로 연결될 수 있다. 일 예에서 제1 접속부(251) 및 제2 접속부(252)는 도전성패턴으로 구성되는 본딩패드일 수 있다. 일 예에서 플렉서블 몰딩재(250)는, 플렉서블 패키지(200)에 외부 힘이 가해질 때 휘어지거나 구부러지거나, 또는 신장될 수 있도록 탄성을 갖는 절연물질로 구성될 수 있다. 이와 같은 탄성을 갖는 절연물질은, 예컨대 대략 0.01GPa 내지 0.1GPa의 인장 탄성 계수를 갖는 물질을 포함할 수 있다. 일 예에서 플렉서블 몰딩재(250)는 실리콘 수지(silicone resin) 또는 실리콘 고무(silicone rubber)를 포함할 수 있다.
제1 칩(210)의 제1 범프(214)와 제2 칩(220)의 제2 범프(224)는 물리적 및 전기적으로 상호 접속된다. 즉 제1 범프(214)의 표면과 제2 범프(224)의 표면이 직접 접촉되도록 제1 범프(214) 및 제2 범프(224)가 상호 부착된다. 제1 칩(210)의 제1 패드(215a)는, 제1 와이어(261)를 통해 제1 접속부(251)와 전기적으로 결합될 수 있다. 제2 칩(220)의 제2 패드(225a)는, 제2 와이어(262)를 통해 제2 접속부(252)와 전기적으로 결합될 수 있다. 제1 와이어(261)를 통한 제1 패드(215a) 및 제1 접속부(251)의 연결 구조와, 제2 와이어(262)를 통한 제2 패드(225a) 및 제2 접속부(252)의 연결구조는 모두 플렉서블 몰딩재(250) 내부에 배치된다.
본 예에 따른 플렉서블 패키지(200) 또한 도 3 내지 도 5를 참조하여 설명한 바와 같이, 왼쪽 부분이 위 방향으로 휘어지거나, 오른쪽 부분이 아래 방향으로 휘어지거나, 또는 수평 방향으로 늘어나더라도 제1 칩(210) 및 제2 칩(220)이 데미지를 받는 현상이 억제된다. 또한 이 과정에서 제1 범프(214) 및 제2 범프(224)의 전기적 결합구조와, 제1 패드(215) 및 제1 접속부(251)의 전기적 결합 구조와, 그리고 제2 패드(225) 및 제2 접속부(252)의 전기적 결합구조를 견고하게 유지시킬 수 있다.
도 8은 또 다른 예에 따른 플렉서블 패키지를 나타내 보인 단면도이다. 도 8을 참조하면, 플렉서블 패키지(300)는, 플렉서블 몰딩재(350) 내에 제1 칩(310), 제2 칩(320), 및 제3 칩(330)이 내장되는 구조로 구성될 수 있다. 제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 집적회로들이 실리콘기판과 같은 반도체기판에 집적되어 구성될 수 있다. 일 예에서 제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 동일한 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수 있다. 이 경우 제1 칩(310), 제2 칩(320), 및 제3 칩(330) 내에는 동일한 집적회로들이 집적될 수 있다. 또한 제2 칩(320), 및 제3 칩(330)은 동일한 전기적 접속구조물들을 가질 수 있다. 다른 예에서 제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 각각 서로 다른 반도체기판에서 집적된 후에 개별 칩으로 분리되어 추출된 칩들일 수도 있다. 이 경우 제1 칩(310), 제2 칩(320), 및 제3 칩(330) 내에는 서로 다른 집적회로들이 집적될 수 있지만, 제2 칩(320), 및 제3 칩(330)은 동일한 전기적 접속구조를 갖는 것이 바람직하다.
제1 칩(310)은, 상호 반대인 제1 상부면(311) 및 제1 하부면(312)을 갖는 제1 칩바디(313)를 포함한다. 제1 칩(310)은, 제1 칩바디(313)의 제1 상부면(311)에 배치되는 제1 전기적접속구조물을 포함한다. 제1 전기적 접속구조물은, 제1 패드들(315a, 315b) 및 제1 범프들(314a, 314b)를 포함한다. 제1 패드들(315a, 315b) 각각은 제1 상부면(311)의 양 가장자리에 각각 배치될 수 있다. 제1 범프들(314a, 314b) 각각은 제1 패드들(315a, 315b) 각각 위에 배치될 수 있다. 제1 범프(314a)의 하부면은 제1 패드(315a) 상부면에 직접 부착되고, 제1 범프(314b)의 하부면은 제1 패드(315b) 상부면에 직접 부착된다. 제2 칩(320)은, 상호 반대인 제2 상부면(321) 및 제2 하부면(322)을 갖는 제2 칩바디(323)를 포함한다. 제2 칩(320)은, 제2 칩바디(323)의 제2 상부면(321)에 배치되는 제2 전기적 접속구조물을 포함한다. 제2 전기적 접속구조물은, 제2 범프(324) 및 제2 패드들(325a, 325b)를 포함한다. 제2 패드들(325a, 325b)은 제2 칩바디(323)의 제2 상부면(321)의 양 가장자리에 각각 배치될 수 있다. 제2 범프(324)는, 제2 패드들(325a, 325b) 중 어느 하나, 예컨대 제2 패드(325b) 위에 배치될 수 있다. 제2 범프(324)의 하부면은 제2 패드(325b)의 상부면에 직접 부착된다. 제3 칩(330)은, 상호 반대인 제3 상부면(331) 및 제3 하부면(332)을 갖는 제3 칩바디(333)를 포함한다. 제3 칩(330)은, 제3 칩바디(333)의 제3 상부면(331)에 배치되는 제3 전기적 접속구조물을 포함한다. 제3 전기적 접속구조물은, 제3 범프(334) 및 제3 패드들(335a, 335b)를 포함한다. 제3 패드들(335a, 335b)은 제3 칩바디(333)의 제3 상부면(331)의 양 가장자리에 각각 배치될 수 있다. 제3 범프(334)는, 제3 패드들(335a, 335b) 중 어느 하나, 예컨대 제3 패드(335b) 위에 배치될 수 있다. 제3 범프(334)의 하부면은 제3 패드(335b)의 상부면에 직접 부착된다. 제2 칩(320) 및 제3 칩(330)의 전기적 접속구조물의 배치는 도 2를 참조하여 설명한 바와 동일하며, 따라서 중복되는 설명은 생략하기로 한다.
제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 칩 제조과정에서 휘어짐(warpage)이 발생된 상태, 즉 휘어짐에 대한 보정 공정이 수행되지 않은 상태로 플렉서블 몰딩재(350) 내에 내장된다. 즉 제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 플렉서블 몰딩재(350) 내에서, 중앙부에 비해 양 측면부들이 휘어지는 형태를 갖는다. 구체적으로 제1 칩(310)은 제1 전기적 접속구조물이 배치되는 제1 상부면(311)이 아래를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향, 예컨대 아래 방향으로 휘어지는 형태를 갖는다. 제2 칩(320)은 제2 전기적 접속구조물이 배치되는 제1 상부면(321)이 위를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제1 방향과 반대인 제2 방향, 예컨대 위 방향으로 휘어지는 형태를 갖는다. 제3 칩(330)은 제3 전기적 접속구조물이 배치되는 제1 상부면(331)이 위를 향하도록 배치되며, 중앙부에 비해 양 가장자리들이 제2 방향, 예컨대 위 방향으로 휘어지는 형태를 갖는다. 즉 제1 칩(310) 및 제2 칩(320)은, 제1 칩바디(313)의 상부면(311)과 제2 칩바디(323)의 상부면(321)이 상호 마주보는 방향으로 위치하도록 배치된다. 또한 제1 칩(310) 및 제3 칩(330)은, 제1 칩바디(313)의 상부면(311)과 제3 칩바디(333)의 상부면(331)이 상호 마주보는 방향으로 위치하도록 배치된다. 제1 칩(310)은 제2 칩(320) 및 제3 칩(330)보다 수직 방향으로 더 높은 레벨에 배치된다. 제2 칩(320) 및 제3 칩(330)은 수직 방향으로 동일한 레벨에 배치될 수 있다. 제2 칩(320) 및 제3 칩(330)은 제1 칩(310)과 서로 어긋나도록 배치된다. 즉, 제1 칩(310)의 양 가장자리들은, 각각 제2 칩(320)의 일 가장자리 및 제3 칩(330)의 일 가장자리와 중첩되도록 배치된다. 구체적으로 제1 칩(310)의 제1 범프(314a)와 제2 칩(320)의 제3 범프(324)는 중첩되도록 배치된다. 제1 범프(314) 및 제2 범프(324)는, 제1 칩(310) 및 제2 칩(320) 사이의 전기적/물리적 연결구조를 구성할 수 있다. 제1 칩(310)의 제2 범프(314b)와 제3 칩(330)의 제4 범프(334)는 중첩되도록 배치된다. 제1 범프(314) 및 제3 범프(334)는, 제1 칩(310) 및 제3 칩(330) 사이의 전기적/물리적 연결구조를 구성할 수 있다. 제2 칩(320)의 제1 패드(325a)는, 제1 칩(320)과 중첩되지 않는 플렉서블 몰딩재(350) 내의 왼쪽 가장자리에서 위 방향을 향한다. 제3 칩(330)의 제2 패드(335a)는, 제1 칩(320)과 중첩되지 않는 플렉서블 몰딩재(350) 내의 오른쪽 가장자리에서 위 방향을 향한다.
플렉서블 몰딩재(350)는 상호 반대의 상부면(350a) 및 하부면(350b)을 갖는다. 플렉서블 몰딩재(350)의 상부면(350a) 위에는 지지층(370)이 배치된다. 지지층(370)의 양 가장자리에는 각각 제1 접속부(351) 및 제2 접속부(352)가 배치된다. 제1 접속부(351) 및 제2 접속부(352)는 지지층(370)을 관통하도록 배치된다. 지지층(370)은, 플렉서블 몰딩재(350)에 비해 견고한 물질층으로 구성되며, 제1 접속부(351) 및 제2 접속부(352)의 위치를 특정할 수 있도록 제1 접속부(351) 및 제2 접속부(352)를 지지하는 역할을 할 수 있다. 일 예에서 지지층(370)은 비전도성 폴리머로 구성될 수 있다. 제1 접속부(351) 및 제2 접속부(352)의 일면은, 지지층(370) 밖으로 노출되어 외부 장치와의 전기적 연결 수단으로 사용될 수 있다. 제1 접속부(351) 및 제2 접속부(352)의 반대면은, 플렉서블 몰딩재(350)의 상부면(350a)과 접하여 제1 칩(310) 및 제3 칩(330)과 각각 전기적으로 연결될 수 있다. 일 예에서 제1 접속부(351) 및 제2 접속부(352)는 도전성패턴으로 구성되는 본딩패드일 수 있다. 일 예에서 플렉서블 몰딩재(350)는, 플렉서블 패키지(300)에 외부 힘이 가해질 때 휘어지거나 구부러지거나, 또는 신장될 수 있도록 탄성을 갖는 절연물질로 구성될 수 있다. 이와 같은 탄성을 갖는 절연물질은, 예컨대 대략 0.01GPa 내지 0.1GPa의 인장 탄성 계수를 갖는 물질을 포함할 수 있다. 일 예에서 플렉서블 몰딩재(350)는 실리콘 수지(silicone resin) 또는 실리콘 고무(silicone rubber)를 포함할 수 있다.
제1 칩(310)의 제1 범프(314a)와 제2 칩(320)의 제3 범프(324)는 물리적 및 전기적으로 상호 접속된다. 즉 제1 범프(314a)의 표면과 제3 범프(324)의 표면이 직접 접촉되도록 제1 범프(314a) 및 제3 범프(324)가 상호 부착된다. 제1 칩(310)의 제2 범프(314b)와 제3 칩(330)의 제4 범프(334)는 상호 접속된다. 즉 제2 범프(314b)의 표면과 제4 범프(334)의 표면이 직접 접촉되도록 제2 범프(314b) 및 제4 범프(334)가 상호 부착된다. 제2 칩(320)의 제1 패드(325)는, 제1 와이어(361)를 통해 제1 접속부(351)와 전기적으로 결합될 수 있다. 제3 칩(330)의 제2 패드(335)는, 제2 와이어(362)를 통해 제2 접속부(352)와 전기적으로 결합될 수 있다. 제1 와이어(361)를 통한 제1 패드(315a) 및 제1 접속부(351)의 연결 구조와, 제2 와이어(362)를 통한 제3 패드(325a) 및 제3 접속부(352)의 연결 구조는 모두 플렉서블 몰딩재(150) 내부에 배치된다.
도 9는 도 8의 플렉서블 패키지의 유연성의 일 예를 설명하기 위해 나타내 보인 단면도이다. 도 9에서 도 8과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 9를 참조하면, 플렉서블 패키지(300)의 왼쪽 부분에 아래 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(350)는 유연하게 변형되어 왼쪽 부분이 아래 방향으로 휘어질 수 있다. 이 과정에서 플렉서블 몰딩재(350) 내에 내장된 제1 칩(310)은, 도 8에 나타낸 휘어져 있던 상태에서 휘어진 방향과 반대 방향으로의 힘을 받아서 펴지는 상태가 된다. 제1 칩(310)이 펴지면서 플렉서블 패키지(300)가 변형되므로, 플렉서블 패키지(300)에 가해지는 힘이 플렉서블 패키지(300) 전체로 분산된다. 따라서 칩 자체, 칩과 접하는 다른 플렉서블 패키지(300)의 구성요소, 또는 칩과 칩들 사이를 잇는 연결 부위에서의 응력 집중에 의한 크랙 또는 박리 현상이 효과적으로 억제된다.
도 10은 도 8의 플렉서블 패키지의 유연성의 다른 예를 설명하기 위해 나타내 보인 단면도이다. 도 10에서 도 8과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 10을 참조하면, 플렉서블 패키지(300)의 오른쪽 부분에 아래 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(350)는 유연하게 변형되어 오른쪽 부분이 아래 방향으로 휘어질 수 있다. 이 과정에서 플렉서블 몰딩재(350) 내에 내장된 제3 칩(330)은, 도 1에 나타낸 휘어져 있던 상태에서 휘어진 방향과 반대 방향으로의 힘을 받아서 펴지는 상태가 된다. 제3 칩(330)이 펴지면서 플렉서블 패키지(300)가 변형되므로, 플렉서블 패키지(300)에 가해지는 힘이 플렉서블 패키지(300) 전체로 분산된다. 따라서 칩 자체, 칩과 접하는 다른 플렉서블 패키지(300)의 구성요소, 또는 칩과 칩들 사이를 잇는 연결 부위에서의 응력 집중에 의한 크랙 또는 박리 현상이 효과적으로 억제된다.
도 11은 도 8의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다. 도 11에서 도 8과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 11을 참조하면, 플렉서블 패키지(300)의 왼쪽 부분과 오른쪽 부분에 아래 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(350)는 유연하게 변형되어 왼쪽 부분 및 오른쪽 부분이 아래 방향으로 휘어질 수 있다. 이 과정에서 플렉서블 몰딩재(350) 내에 내장된 제1 칩(310) 및 제3 칩(330)은, 도 1에 나타낸 휘어져 있던 상태에서 휘어진 방향과 반대 방향으로의 힘을 받아서 펴지는 상태가 된다. 제1 칩(310) 및 제3 칩(330)이 펴지면서 플렉서블 패키지(300)가 변형되므로, 플렉서블 패키지(300)에 가해지는 힘이 플렉서블 패키지(300) 전체로 분산된다. 따라서 칩 자체, 칩과 접하는 다른 플렉서블 패키지(300)의 구성요소, 또는 칩과 칩들 사이를 잇는 연결 부위에서의 응력 집중에 의한 크랙 또는 박리 현상이 효과적으로 억제된다.
도 12는 도 8의 플렉서블 패키지의 유연성의 또 다른 예를 설명하기 위해 나타내 보인 단면도이다. 도 12에서 도 1과 동일한 참조부호는 동일한 구성 요소를 나타낸다. 도 12를 참조하면, 플렉서블 패키지(300)의 양 측면 방향인 수평 방향으로 힘이 가해지는 경우, 플렉서블 몰딩재(350)는 유연하게 변형되어 수평 방향으로 늘어날 수 있다. 이 과정에서 플렉서블 몰딩재(350) 내에 내장된 제1 칩(310), 제2 칩(320), 및 제3 칩(330)은, 도 1에 나타낸 휘어져 있던 상태에서 양쪽 수평 방향으로의 힘을 받아 펴지는 상태가 된다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
100...플렉서블 패키지 110...제1 칩
111...제1 상부면 112...제1 하부면
113...제1 칩바디 114...제1 범프
115a, 115b...제1 패드들 120...제2 칩
121...제2 상부면 122...제2 하부면
123...제2 칩바디 124...제2 범프
125a, 125b...제2 패드들 150...플렉서블 몰딩재
151...제1 접속부 152...제2 접속부
161...제1 와이어 162...제2 와이어
170...지지층

Claims (34)

  1. 제1 전기적 접속구조물이 배치되는 제1 상부면이 아래를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제1 방향으로 휘어지는 형태를 갖는 제1 칩;
    제2 전기적 접속구조물이 배치되는 제2 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향으로 휘어지는 형태를 갖는 제2 칩;
    상기 제1 칩 및 제2 칩을 둘러싸는 플렉서블 몰딩재; 및
    상기 플렉서블 몰딩재 위에 배치되는 적어도 하나 이상의 제1 접속부 및 제2 접속부를 포함하는 플렉서블 패키지.
  2. 제1항에 있어서,
    상기 제1 방향 및 제2 방향은 각각 아래 방향 및 위 방향인 플렉서블 패키지.
  3. 제1항에 있어서,
    상기 제1 칩 및 제2 칩은 수직 방향으로 다른 레벨에 배치되는 플렉서블 패키지.
  4. 제1항에 있어서,
    상기 제1 칩의 제1 전기적 접속구조물이 있는 부분과, 상기 제2 칩의 제2 전기적 접속구조물이 있는 부분은 상호 중첩되는 플렉서블 패키지.
  5. 제1항에 있어서,
    상기 제1 전기적 접속구조물은, 제1 범프 및 제1 패드들을 포함하고, 상기 제2 전기적 접속구조물은, 제2 범프 및 제2 패드들을 포함하는 플렉서블 패키지.
  6. 제5항에 있어서,
    상기 제1 패드들은 상기 제1 칩의 제1 상부면의 양 가장자리에 배치되고, 상기 제1 범프는, 상기 제1 패드들 중 어느 하나의 제1 패드 위에 배치되며, 그리고
    상기 제2 패드들은 상기 제2 칩의 제2 상부면의 양 가장자리에 배치되고, 상기 제2 범프는, 상기 제2 패드들 중 어느 하나의 제2 패드 위에 배치되는 플렉서블 패키지.
  7. 제6항에 있어서,
    상기 제1 칩의 제1 상부면 중 상기 제1 범프가 있는 부분과, 상기 제2 칩의 제2 상부면 중 상기 제2 범프가 있는 부분은 상호 중첩되는 플렉서블 패키지.
  8. 제7항에 있어서,
    상기 제1 칩의 제1 범프는 상기 제2 칩의 제2 범프와 물리적 및 전기적으로 상호 접속되는 플렉서블 패키지.
  9. 제7항에 있어서,
    상기 제1 칩의 제1 패드들 중 상기 제1 범프와 접속되지 않는 제1 패드는 상기 플렉서블 몰딩재의 제1 접속부와 접속되고, 상기 제2 칩의 제2 패드들 중 상기 제2 범프와 접속되지 않는 제2 패드는 상기 플렉서블 몰딩재의 제2 접속부와 접속되는 플렉서블 패키지.
  10. 제9항에 있어서,
    상기 제1 범프와 접속되지 않는 제1 패드 및 제1 접속부를 접속시키는 제1 와이어; 및
    상기 제2 범프와 접속되지 않는 제2 패드 및 제2 접속부를 접속시키는 제2 와이어를 더 포함하는 플렉서블 패키지.
  11. 제10항에 있어서,
    상기 제1 접속부 및 제2 접속부는 상기 플렉서블 몰딩재의 동일한 면의 양 가장자리에 각각 배치되는 플렉서블 패키지.
  12. 제11항에 있어서,
    상기 플렉서블 몰딩재 위에 배치되어 상기 제1 접속부 및 제2 접속부를 지지하는 지지층을 더 포함하는 플렉서블 패키지.
  13. 제12항에 있어서,
    상기 지지층은 비전도성 폴리머로 구성되는 플렉서블 패키지.
  14. 제10항에 있어서,
    상기 제1 접속부 및 제2 접속부는 상기 플렉서블 몰딩재의 서로 반대되는 면의 양 가장자리에 각각 배치되는 플렉서블 패키지.
  15. 제14항에 있어서,
    상기 플렉서블 몰딩재의 서로 반대되는 면에 각각 배치되어 상기 제1 접속부 및 제2 접속부를 각각 지지하는 제1 지지층 및 제2 지지층을 더 포함하는 플렉서블 패키지.
  16. 제15항에 있어서,
    상기 제1 지지층 및 제2 지지층은 비전도성 폴리머로 구성되는 플렉서블 패키지.
  17. 제1항에 있어서,
    상기 플렉서블 몰딩재는, 상하 방향으로 휘어지거나 수평 방향으로 늘어날 수 있게 0.01GPa 내지 0.1GPa 범위의 인장 탄성 계수를 갖는 절연물질을 포함하는 플렉서블 패키지.
  18. 제17항에 있어서,
    상기 절연물질은 실리콘 수지 또는 실리콘 고무를 포함하는 플렉서블 패키지.
  19. 제1 전기적 접속구조물이 배치되는 제1 상부면이 아래를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제1 방향을 향해 휘어지는 형태를 갖는 제1 칩;
    제2 전기적 접속구조물이 배치되는 제2 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향을 향해 휘어지는 형태를 갖는 제2 칩;
    제3 전기적 접속구조물이 배치되는 제3 상부면이 위를 향하도록 배치되되, 중앙부에 비해 양 가장자리들이 제2 방향을 향해 휘어지는 형태를 갖는 제3 칩;
    상기 제1 칩 내지 제3 칩을 둘러싸는 플렉서블 몰딩재; 및
    상기 플렉서블 몰딩재 위에 배치되는 적어도 하나 이상의 제1 접속부 및 제2 접속부를 포함하는 플렉서블 패키지.
  20. 제19항에 있어서,
    상기 제1 방향은 아래 방향이고, 상기 제2 방향 및 제3 방향은 위 방향인 플렉서블 패키지.
  21. 제19항에 있어서,
    상기 제1 칩은, 상기 제2 칩 및 제3 칩보다 수직 방향으로 높은 레벨에 배치되는 플렉서블 패키지.
  22. 제21항에 있어서,
    상기 제2 칩 및 제3 칩은 수직 방향으로 동일한 레벨에 배치되는 플렉서블 패키지.
  23. 제19항에 있어서,
    상기 제1 칩의 제1 전기적 접속구조물이 있는 제1 칩의 양 가장자리들 중 어느 한 가장자리와 다른 가장자리는, 각각 상기 제2 칩의 제2 전기적 접속구조물이 있는 부분 및 상기 제3 칩의 제3 전기적 접속구조물이 있는 부분과 상호 중첩되는 플렉서블 패키지.
  24. 제19항에 있어서,
    상기 제1 전기적 접속구조물은, 제1 범프들 및 제1 패드들을 포함하고, 상기 제2 전기적 접속구조물은 제2 범프 및 제2 패드들을 포함하며, 그리고 상기 제3 전기적 접속구조물은 제3 범프 및 제3 패드들을 포함하는 플렉서블 패키지.
  25. 제24항에 있어서,
    상기 제1 패드들 및 제1 범프들은 상기 제1 칩의 제1 상부면 양 가장자리에 배치되고,
    상기 제2 패드들은 상기 제2 칩의 제2 상부면의 양 가장자리에 배치되고, 상기 제2 범프는 상기 제2 패드들 중 어느 하나의 제2 패드 위에 배치되며, 그리고
    상기 제3 패드들은 상기 제3 칩의 제3 상부면의 양 가장자리에 배치되고, 상기 제3 범프는 상기 제3 패드들 중 어느 하나의 제3 패드 위에 배치되는 플렉서블 패키지.
  26. 제25항에 있어서,
    상기 제1 칩의 제1 상부면의 일 가장자리에서 상기 제1 범프가 있는 부분은, 상기 제2 칩의 제2 상부면 중 상기 제2 범프가 있는 부분과 상호 중첩되고,
    상기 제1 칩의 제1 상부면의 다른 가장자리에서 상기 제1 범프가 있는 부분은, 상기 제3 칩의 제3 상부면 중 상기 제3 범프가 있는 부분과 상호 중첩되는 플렉서블 패키지.
  27. 제26항에 있어서,
    상기 제1 칩의 제1 상부면의 일 가장자리에서의 제1 범프 및 다른 가장자리에서의 제1 범프는, 각각 상기 제2 칩의 제2 범프 및 제3 칩의 제3 범프와 물리적 및 전기적으로 상호 접속되는 플렉서블 패키지.
  28. 제27항에 있어서,
    상기 제2 칩의 제2 패드들 중 상기 제1 칩의 제1 상부면의 일 가장자리에서의 제1 범프와 접속되지 않는 제2 패드와, 그리고 제3 칩의 제2 패드들 중 상기 제1 칩의 제1 상부면의 다른 가장자리에서의 제1 범프와 접속되지 않는 제3 패드는, 각각 상기 제1 접속부 및 제2 접속부와 접속되는 플렉서블 패키지.
  29. 제28항에 있어서,
    상기 제2 칩의 제2 패드들 중 상기 제1 칩의 제1 상부면의 일 가장자리에서의 제1 범프와 접속되지 않는 제2 패드 및 상기 제1 접속부를 접속시키는 제1 와이어; 및
    상기 제3 칩의 제3 패드들 중 상기 제1 칩의 제1 상부면의 다른 가장자리에서의 제1 범프와 접속되지 않는 제3 패드 및 상기 제2 접속부를 접속시키는 제2 와이어를 더 포함하는 플렉서블 패키지.
  30. 제19항에 있어서,
    상기 제1 접속부 및 제2 접속부는 상기 플렉서블 몰딩재의 동일한 면의 양 가장자리에 각각 배치되는 플렉서블 패키지.
  31. 제30항에 있어서,
    상기 플렉서블 몰딩재 위에 배치되어 상기 제1 접속부 및 제2 접속부를 지지하는 지지층을 더 포함하는 플렉서블 패키지.
  32. 제31항에 있어서,
    상기 지지층은 비전도성 폴리머로 구성되는 플렉서블 패키지.
  33. 제19항에 있어서,
    상기 플렉서블 몰딩재는, 상하 방향으로 휘어지거나 수평 방향으로 늘어날 수 있게 0.01GPa 내지 0.1GPa 범위의 인장 탄성 계수를 갖는 절연물질을 포함하는 플렉서블 패키지.
  34. 제33항에 있어서,
    상기 절연물질은 실리콘 수지 또는 실리콘 고무를 포함하는 플렉서블 패키지.
KR1020150164756A 2015-11-24 2015-11-24 휘어진 칩을 이용한 플렉서블 패키지 KR20170060372A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150164756A KR20170060372A (ko) 2015-11-24 2015-11-24 휘어진 칩을 이용한 플렉서블 패키지
US15/069,615 US9607968B1 (en) 2015-11-24 2016-03-14 Flexible packages including chips
TW105115516A TWI699868B (zh) 2015-11-24 2016-05-19 包含晶片的可撓性封裝
CN201610411923.5A CN106783813B (zh) 2015-11-24 2016-06-14 包括芯片的柔性封装
US15/431,110 US9806060B2 (en) 2015-11-24 2017-02-13 Flexible packages including chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164756A KR20170060372A (ko) 2015-11-24 2015-11-24 휘어진 칩을 이용한 플렉서블 패키지

Publications (1)

Publication Number Publication Date
KR20170060372A true KR20170060372A (ko) 2017-06-01

Family

ID=58360051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164756A KR20170060372A (ko) 2015-11-24 2015-11-24 휘어진 칩을 이용한 플렉서블 패키지

Country Status (4)

Country Link
US (2) US9607968B1 (ko)
KR (1) KR20170060372A (ko)
CN (1) CN106783813B (ko)
TW (1) TWI699868B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
CN109192660A (zh) * 2018-09-12 2019-01-11 三星半导体(中国)研究开发有限公司 柔性封装件
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
DE102020122662A1 (de) 2020-08-31 2022-03-03 Infineon Technologies Ag Biegehalbleiterchip für eine Verbindung bei verschiedenen vertikalen Ebenen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
KR100408616B1 (ko) * 2000-03-21 2003-12-03 미쓰비시덴키 가부시키가이샤 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
KR20030017677A (ko) 2001-08-21 2003-03-04 삼성전자주식회사 휘어진 다이를 사용하는 반도체 패키지
DE60233077D1 (de) * 2002-08-09 2009-09-03 Fujitsu Microelectronics Ltd Halbleiterbauelement und verfahren zu seiner herstellung
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
US8110440B2 (en) * 2009-05-18 2012-02-07 Stats Chippac, Ltd. Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
TWM397590U (en) * 2010-04-21 2011-02-01 Cheng Feng Electro Optical Ltd Company Flexible LED package structure
US8613135B2 (en) * 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
KR102033787B1 (ko) * 2013-06-05 2019-10-17 에스케이하이닉스 주식회사 플렉시블 적층 패키지
KR102062108B1 (ko) * 2013-06-10 2020-01-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102222484B1 (ko) * 2014-05-27 2021-03-04 에스케이하이닉스 주식회사 윙부를 가지는 플렉시블 적층 패키지
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN106783813B (zh) 2020-04-28
CN106783813A (zh) 2017-05-31
US9607968B1 (en) 2017-03-28
US9806060B2 (en) 2017-10-31
US20170154869A1 (en) 2017-06-01
TW201731066A (zh) 2017-09-01
TWI699868B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
KR101919248B1 (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
KR20170060372A (ko) 휘어진 칩을 이용한 플렉서블 패키지
KR100757345B1 (ko) 플립 칩 패키지 및 그의 제조 방법
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
US20110074037A1 (en) Semiconductor device
JP2003133518A (ja) 半導体モジュール
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
US20110304059A1 (en) Circuit board, circuit board assembly, and semiconductor device
US10607964B2 (en) Semiconductor device
US9258890B2 (en) Support structure for stacked integrated circuit dies
KR20170060438A (ko) 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
US11476149B2 (en) Substrate and display device
US7932591B2 (en) Stacked semiconductor package having flexible circuit board therein
TWI492344B (zh) 半導體封裝件及其製法
JP2004247534A (ja) 半導体装置
KR20140038078A (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
US9357646B2 (en) Package substrate
JP4737995B2 (ja) 半導体装置
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
KR20160091810A (ko) 반도체 장치
JP2015056540A (ja) 半導体装置及びその製造方法
KR101958132B1 (ko) 탄성파 장치 및 그 제조 방법
KR20180130620A (ko) 반도체 다이의 형상 변화를 이용하여 응력을 감소시킨 유연전자소자 및 그 제조방법
KR20130033150A (ko) 기판 스트립
US20160013126A1 (en) Package substrate and method of fabricating semiconductor package