KR20170060438A - 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치 - Google Patents

신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20170060438A
KR20170060438A KR1020150164881A KR20150164881A KR20170060438A KR 20170060438 A KR20170060438 A KR 20170060438A KR 1020150164881 A KR1020150164881 A KR 1020150164881A KR 20150164881 A KR20150164881 A KR 20150164881A KR 20170060438 A KR20170060438 A KR 20170060438A
Authority
KR
South Korea
Prior art keywords
chip
molding material
substrate
disposed
connection structure
Prior art date
Application number
KR1020150164881A
Other languages
English (en)
Other versions
KR102455398B1 (ko
Inventor
김종훈
배한준
정찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150164881A priority Critical patent/KR102455398B1/ko
Priority to US15/068,877 priority patent/US9806016B2/en
Priority to TW105115518A priority patent/TWI699866B/zh
Priority to CN201610421156.6A priority patent/CN106783751B/zh
Publication of KR20170060438A publication Critical patent/KR20170060438A/ko
Priority to US15/718,319 priority patent/US9972568B2/en
Application granted granted Critical
Publication of KR102455398B1 publication Critical patent/KR102455398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

신축성을 갖는 반도체 패키지는, 신축성을 갖는 몰딩재와, 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 몰딩재 밖으로 노출되고 다른 표면은 칩에 결합되도록 배치되는 접속구조물을 포함한다.

Description

신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치{Stretchable semiconductor package and semiconductor device}
본 개시의 여러 실시예들은 반도체 패키지에 관한 것으로서, 특히 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치에 관한 것이다.
모바일(mobile) 기기와 같은 전자 제품이 점점 소형화되면서도 고용량의 데이터(data) 처리를 요구하고 있다. 전자 제품의 경량 및 소형화에 따라 이들 제품에 요구되는 반도체 소자의 패키지(package) 또한 얇은 두께 및 작은 크기의 제품이 요구되고 있다. 또한, 이동성 및 착장 가능한 전자 제품(wearable electronics)에 대한 관심이 증대됨에 따라, 전자 제품에 유연성(flexibility)이 점차 더 많이 요구되고 있다. 이에 따라, 전자 제품을 구성하는 반도체 패키지(semiconductor package)와 같은 전자 부품에도 유연성(flexibility)이 요구되고 있다.
일반적으로 반도체 패키지에서 요구하는 유연성은 반도체 패키지가 구부러질 수 있는 특성을 의미한다. 그러나 최근 사물 인터넷(internet of thing) 및 웨어러블 장치(wearable device)의 발전은 신축성이 있는 반도체 패키지를 요구하고 있다. 반도체 소자의 칩(chip)은 점점 얇은 두께를 갖도록 가공되어지고 있으며, 이에 따라 칩 자체가 구부러질 수 있는 특성을 가질 수는 있지만, 칩이 길이나 폭 방향으로 늘어나는 신축성을 갖는 경우는 일반적이지 않다. 따라서 이와 같은 칩을 이용한 반도체 패키지의 신축성을 구현하는 것 또한 용이하지 않다.
본 출원이 해결하고자 하는 과제는, 구부러진 상태의 칩을 이용하여 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치를 제공하는 것이다.
일 예에 따른 반도체 패키지는, 신축성을 갖는 몰딩재와, 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 몰딩재 밖으로 노출되고 다른 표면은 칩에 결합되도록 배치되는 접속구조물을 포함한다.
일 예에 따른 반도체 패키지는, 신축성을 갖는 물질로 구성되며, 구부러진 형태의 제1 부분과, 제1 부분의 일 측면으로부터 연장되는 평평한 형태의 제2 부분과, 그리고 제1 부분의 다른 측면으로부터 연장되는 평평한 형태의 제3 부분을 포함하는 몰딩재와, 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 몰딩재 밖으로 노출되고 다른 표면은 칩에 결합되도록 배치되는 접속구조물을 포함한다.
일 예에 따른 반도체 장치는, 유연성 및 신축성을 갖는 물질로 구성되며 일 표면에서 노출되는 도전성 패턴을 갖는 기판과, 신축성을 갖는 몰딩재와, 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 몰딩재 밖으로 노출되고 다른 표면은 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지와, 그리고 도전성 패턴과 접속구조물을 결합시키는 결합전극을 포함한다.
일 예에 따른 반도체 장치는, 유연성 및 신축성을 갖는 물질로 구성되며 일 표면에서 노출되는 도전성 패턴을 갖는 기판과, 신축성을 갖는 물질로 구성되며, 구부러진 형태의 제1 부분과, 제1 부분의 일 측면으로부터 연장되는 평평한 형태의 제2 부분과, 그리고 제1 부분의 다른 측면으로부터 연장되는 평평한 형태의 제3 부분을 포함하는 몰딩재와, 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 몰딩재 밖으로 노출되고 다른 표면은 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지와, 그리고 도전성 패턴과 접속구조물을 결합시키는 결합전극을 포함한다.
여러 실시예들에 따르면, 구부러진 상태의 칩을 이용하여 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치를 제공할 수 있다.
도 1은 신축성을 갖는 반도체 패키지의 일 예를 나타내 보인 단면도이다.
도 2는 도 1의 반도체 패키지가 신장된 상태를 나타내 보인 단면도이다.
도 3은 도 1의 반도체 패키지를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다.
도 4는 도 3의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 5는 도 3의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
도 6은 도 1의 반도체 패키지를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다.
도 7은 도 6의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 8은 도 6의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
도 9는 신축성을 갖는 반도체 패키지의 다른 예를 나타내 보인 단면도이다.
도 10은 도 9의 반도체 패키지가 신장된 상태를 나타내 보인 단면도이다.
도 11은 도 9의 반도체 패키지를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다.
도 12는 도 11의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 13은 도 11의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
도 14는 도 9의 반도체 패키지를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다.
도 15는 도 14의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 16은 도 14의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
도 17은 신축성을 갖는 반도체 패키지의 또 다른 예를 나타내 보인 단면도이다.
도 18은 도 17의 반도체 패키지가 신장된 상태를 나타내 보인 단면도이다.
도 19는 도 17의 반도체 패키지를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다.
도 20은 도 19의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 21은 도 19의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
도 22는 도 17의 반도체 패키지를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다.
도 23은 도 22의 반도체 장치가 신장된 상태를 나타내 보인 단면도이다.
도 24는 도 22의 반도체 장치가 구부러진 상태를 나타내 보인 단면도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 신축성을 갖는 반도체 패키지의 일 예를 나타내 보인 단면도이다. 도 1을 참조하면, 반도체 패키지(100)는, 몰딩재(110) 내에 칩(120)이 내장되는 구조를 갖는다. 몰딩재(110)는, 몰딩재(110)의 양 측면 방향들로 늘어날 수 있는 신축성을 갖는 물질로 구성될 수 있다. 신축성을 갖는 물질은 폴리머-기반의 물질(polymer-based material)을 포함할 수 있다. 폴리머-기반의 물질(polymer-based material)은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)을 포함할 수 있다. 몰딩재(110)를 구성하는 물질은 신축성 이외에도 구부러질 수 있는 유연한 특성을 가질 수도 있다. 칩(120)은, 트랜지스터와 같은 능동소자 및/또는 레지스터, 커패시터, 인덕터와 같은 수동소자가 반도체 기판에 집적되어 있는 반도체 칩일 수 있다. 칩(120)은, 구부러진 상태로 몰딩재(110) 내에 내장된다. 칩(120)은, 구부러지는 특성을 자연스럽게 가질 수 있도록 충분히 얇은 두께를 가질 수 있다. 일 예에서 칩(120)은 대략 50㎛ 이하의 두께를 가질 수 있다. 칩(120)은 서로 반대의 제1 면(121) 및 제2 면(122)을 갖는다. 칩(120)의 제1 면(121)에는 제1 접합패드(123) 및 제2 접합패드(124)가 배치된다. 제1 접합패드(123) 및 제2 접합패드(124)는 칩(120)의 제1 면(121)의 양 가장자리에 각각 배치될 수 있다. 일 예에서 제1 접합패드(123)는 칩(120)의 왼쪽 가장자리에 배치되고, 제2 접합패드(124)는 칩(120)의 오른쪽 가장자리에 배치될 수 있다. 칩(120)은, 몰딩재(110) 내에서 제1 접합패드(123) 및 제2 접합패드(124)가 배치되는 제1 면(121)이 아래 방향을 향하도록 배치될 수 있다. 몰딩재(110) 내에서의 칩(120)의 구부러지는 형태는 크라잉 형태(crying shape)일 수 있다. 즉 칩(120)은, 칩(120)의 양 가장자리가 아래 방향을 향해 구부러지고, 칩(120)의 중앙부는 위 방향을 향해 볼록해지도록 구부러진 상태일 수 있다.
몰딩재(110) 내에는 제1 접속구조물(131) 및 제2 접속구조물(132)이 배치된다. 일 예에서 제1 접속구조물(131) 및 제2 접속구조물(132)의 일 표면, 예컨대 도면에서 하부 표면은 몰딩재(110) 밖으로 노출된다. 제1 접속구조물(131) 및 제2 접속구조물(132)의 측면 및 상부면은, 몰딩재(110)에 의해 둘러싸인다. 제1 접속구조물(131)은, 제1 접합패드(123)와 인접한 위치, 즉 몰딩재(110)의 왼쪽 가장자리에 배치될 수 있다. 제2 접속구조물(132)은, 제2 접합패드(124)와 인접한 위치, 즉 몰딩재(110)의 오른쪽 가장자리에 배치될 수 있다. 일 예에서 제1 접속구조물(131) 및 제2 접속구조물(132)은 범프(bump)를 포함할 수 있다.
제1 접합패드(123)와 제1 접속구조물(131)은 제1 연결구조물(141)에 의해 전기적으로 상호 결합된다. 제2 접합패드(124)와 제2 접속구조물(132)은 제2 연결구조물(142)에 의해 전기적으로 상호 결합된다. 제1 연결구조물(141) 및 제2 연결구조물(142)은, 각각 판형 전극구조를 가질 수 있다. 구체적으로 제1 연결구조물(141)은, 하부면 일부가 제1 접속구조물(131)의 상부면에 접촉하면서 상부면과 나란하게 배치되는 제1 수평 부분(141a)과, 상부면 일부가 제1 접합패드(123)의 표면에 접하도록 제1 수평 부분(141a)의 일 단부로부터 연장되면서 비스듬하게 배치되는 제1 경사 부분(141b)을 포함할 수 있다. 제1 경사 부분(141b)이 갖는 제1 경사각(θ1)은, 칩(120)의 양 가장자리들 중 제1 접합패드(123)가 배치되는 가장자리에서 칩(120)의 최대 기울기와 실질적으로 동일할 수 있다. 마찬가지로 제2 연결구조물(142)은, 하부면 일부가 제2 접속구조물(132)의 상부면에 접촉하면서 상부면과 나란하게 배치되는 제2 수평 부분(142a)과, 상부면 일부가 제2 접합패드(124)의 표면에 접하도록 제2 수평 부분(142a)의 일 단부로부터 연장되면서 비스듬하게 배치되는 제2 경사 부분(142b)을 포함할 수 있다. 제2 경사 부분(142b)이 갖는 제2 경사각(θ2)은, 칩(120)의 양 가장자리들 중 제2 접합패드(124)가 배치되는 가장자리에서 칩(120)의 최대 기울기와 실질적으로 동일할 수 있다. 일 예에서 제1 연결구조물(141) 및 제2 연결구조물(142)은 금속막으로 구성될 수 있다. 도면에 나타내지는 않았지만, 제1 연결구조물(141)과 제1 접합패드(123) 및 제1 접속구조물(131) 사이에는 제1 도전성 접착제가 배치될 수 있다. 또한 제2 연결구조물(142)과 제2 접합패드(124) 및 제2 접속구조물(132) 사이에는 제2 도전성 접착제가 배치될 수 있다.
도 2는 도 1의 반도체 패키지(100)가 신장된 상태를 나타내 보인 단면도이다. 도 2에서 도 1과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 2를 참조하면, 도면에서 화살표(210)로 나타낸 바와 같이, 반도체 패키지(100)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 반도체 패키지(100)에 가해지면, 몰딩재(110)는 수평 방향으로 신장되기 시작한다. 따라서 몰딩재(110)의 수직 방향으로의 치수인 두께는, 신장되기 전의 두께보다 작아지기 시작하고, 몰딩재(110)의 수평 방향으로의 치수인 길이는, 신장되기 전의 길이보다 커지기 시작한다. 몰딩재(110)가 신장되기 시작함에 따라 칩(120)은 구부러진 상태가 완화되기 시작한다. 몰딩재(110)의 신장에 의해, 제1 접속구조물(131) 및 제1 연결구조물(141)이 왼쪽 방향으로 위치가 변동되고, 마찬가지로 제2 접속구조물(132) 및 제2 연결구조물(142)은 오른쪽 방향으로 위치가 변동된다. 몰딩재(110)의 신장에 의해, 칩(120)에는 왼쪽 방향 및 오른쪽 방향으로의 인장력과, 아래 방향으로의 하중이 가해진다. 이 인장력 및 하중은, 구부러진 상태의 칩(120)이 펴지도록 칩(120)을 변형시킨다. 반도체 패키지(100)의 신장은 칩(120)이 평평한 상태가 될때까지 이루어질 수 있다. 이 과정에서 제1 연결구조물(141)의 제1 경사부분(141b)과, 제2 연결구조물(142)의 제2 경사부분(142b)은, 기울어진 상태에서 점점 펴지게 된다. 반도체 패키지(100)가 최대로 신장되게 되면, 제1 경사부분(141b) 및 제2 경사부분(142b)은, 각각 제1 수평부분(141a) 및 제2 수평부분(142a)과 평행이 되면서 실질적으로 동일한 평면 상에 있게 된다.
도 3은 도 1의 반도체 패키지(100)를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다. 도 3에서 도 1과 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 3을 참조하면, 반도체 장치(300)는, 도 1을 참조하여 설명한 반도체 패키지(100)가 기판(310) 위에 실장되는 구조를 갖는다. 반도체 패키지(100)는, 도 1을 참조하여 설명한 바와 동일하게 구성된다. 본 예에서 기판(310)은, 인쇄회로기판(PCB; Printed Circuit Board)일 수 있다. 본 예에서 기판(310)은, 마더보드(motherboard)와 같이 시스템을 구성하는 기판일 수도 있다. 기판(310)은, 유연성 및 신축성을 갖는 물질로 구성될 수 있다. 유연성 및 신축성을 갖는 물질은 폴리머-기반의 물질을 포함할 수 있다. 일 예에서 폴리머-기반의 물질은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)일 수 있다. 기판(310) 내에는 배선라인(320)이 배치될 수 있다. 배선라인(320)은, 금속층과 같은 도전성 물질층으로 구성될 수 있으며, 신장이 가능한 곡선 라인 형상을 갖는다. 일 예에서 배선라인(320)은, 사인파(sine wave) 형태를 가지면서 기판(310)의 수평 방향, 즉 길이 방향을 따라 배치될 수 있다.
기판(310)에는 제1 도전성 패턴(331) 및 제2 도전성 패턴(332)이 배치된다. 도면에는 2개의 도전성 패턴들(331, 332)만을 나타내고 있지만, 이는 단지 하나의 예로서 3개 이상의 도전성 패턴들이 배치될 수도 있다. 제1 도전성 패턴(331) 및 제2 도전성 패턴(332)의 측면들 및 하부면들은 기판(310)에 의해 둘러싸일 수 있으며, 상부면들은 기판(310) 상부면에서 외부로 노출된다. 제1 도전성 패턴(331) 및 제2 도전성 패턴(332)의 노출면들 각각은, 제1 결합전극(341) 및 제2 결합전극(342)에 의해 제1 접속구조물(141) 및 제2 접속구조물(142)과 결합된다. 제1 결합전극(341) 및 제2 결합전극(342)은 전도성을 갖는 물질로 구성되는 구조물, 예컨대 금속범프나 솔더볼일 수 있다.
도 4는 도 3의 반도체 장치(300)가 신장된 상태를 나타내 보인 단면도이다. 도 4에서 도 3과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 4를 참조하면, 도면에서 화살표(410)로 나타낸 바와 같이, 기판(310)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(310)에 가해지면, 기판(310)은 수평 방향으로 신장되기 시작한다. 기판(310)이 신장되기 시작함에 따라 솔더링을 통해 기판(310)에 부착된 반도체 패키지(100)는, 도면에서 화살표(420)로 나타낸 바와 같이, 반도체 패키지(100)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 반도체 패키지(100)가 수평방향으로의 인장력을 받음에 따라, 도 2를 참조하여 설명한 바와 같이, 몰딩재(110)가 신장되고, 칩(120)은 구부러진 상태에서 평평한 상태로 펴진다. 이에 따라 기판(310)에 반도체 패키지(100)가 부착되어 구성되는 반도체 장치(300)는 수평 방향으로 늘어난 상태가 될 수 있다.
도 5는 도 3의 반도체 장치(300)가 구부러진 상태를 나타내 보인 단면도이다. 도 5에서 도 3과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 5를 참조하면, 도면에서 화살표(430)로 나타낸 바와 같이, 기판(310)의 양 측면들에서 상부방향으로의 힘이 기판(310)에 가해지면, 기판(310)의 양 측면들은 상부로 휘고, 그에 따라 기판(310)은 전체적으로 휘어지게 된다. 기판(310)이 휘어짐에 따라 솔더링을 통해 기판(310)에 부착된 반도체 패키지(100)도 기판(310)과 동일한 형태로 휘어지게 된다. 이 과정에서 몰딩재(110) 내의 칩(120)은 구부러진 상태에서 평평한 상태로 펴진다.
도 6은 도 1의 반도체 패키지를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다. 도 6에서 도 1과 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 6을 참조하면, 본 예에 따른 반도체 장치(500)는, 반도체 패키지(100)와 기판(310) 사이에 언더필(underfill)(510)이 배치되는 구조로 구성된다. 언더필(510)은, 신축성을 갖는 물질로 구성될 수 있다. 언더필(510)은, 신축성 및 유연성을 갖는 물질로 구성될 수도 있다. 일 예에서 언더필(510)은 몰딩재(110) 또는 기판(310)과 실질적으로 동일한 물질로 구성될 수 있다. 언더필(510)의 하부면 및 상부면은, 각각 기판(310)의 상부면 및 몰딩재(110)의 하부면에 부착된다. 언더필(510)은, 제1 결합전극(341)의 측면과 제2 결합전극(342)의 측면을 둘러싸도록 배치될 수 있다. 언더필(510)은, 반도체 장치(500)가 신축되거나 구부러지는 것과 연동되어 신축되거나 구부러질 수 있다. 이 과정에서, 언더필(510)은, 반도체 패키지(100)와 기판(310) 사이의 결합력을 유지하여, 제1 결합전극(341)과 제1 접속구조물(131) 및 제1 도전성 패턴(331)의 결합과, 그리고 제2 결합전극(342)과 제2 접속구조물(132) 및 제2 도전성 패턴(332)의 결합이 견고해지도록 하는 역할을 수행한다.
도 7은 도 6의 반도체 장치(500)가 신장된 상태를 나타내 보인 단면도이다. 도 7에서 도 6과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 7을 참조하면, 도면에서 화살표(440)로 나타낸 바와 같이, 기판(310)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(310)에 가해지면, 기판(310)은 수평 방향으로 신장되기 시작한다. 기판(310)이 신장되기 시작함에 따라 언더필(510) 및 반도체 패키지(100)는, 도면에서 화살표(450)로 나타낸 바와 같이, 언더필(510) 및 반도체 패키지(100)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 언더필(510) 및 반도체 패키지(100)가 수평방향으로의 인장력을 받음에 따라, 언더필(510)은 신장되기 시작하며, 또한 도 2를 참조하여 설명한 바와 같이, 몰딩재(110)도 신장되어 몰딩재(110) 내의 칩(120)은 구부러진 상태에서 평평한 상태로 펴진다. 이 과정에서 기판(310)에 연동되어 언더필(510)이 신장됨에 따라, 반도체 패키지(100)는, 제1 결합전극(341) 및 제2 결합전극(342) 외에 언더필(510)에 의해 인장력을 받으며, 따라서 몰딩재(110)가 받는 인장력의 전체 크기도 커진다. 이와 같은 인장력에 의해서 반도체 장치(500)는 수평 방향으로 늘어난 상태가 될 수 있다.
도 8은 도 6의 반도체 장치(500)가 구부러진 상태를 나타내 보인 단면도이다. 도 8에서 도 6과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 8을 참조하면, 도면에서 화살표(460)로 나타낸 바와 같이, 기판(310)의 양 측면들에서 상부방향으로의 힘이 기판(310)에 가해지면, 기판(310)의 양 측면들은 상부로 휘고, 그에 따라 기판(310) 및 언더필(510)은 전체적으로 휘어지게 된다. 기판(310) 및 언더필(510)이 휘어짐에 따라 반도체 패키지(100)도 기판(310) 및 언더필(510)과 동일한 형태로 휘어지게 된다. 이 과정에서 몰딩재(110) 내의 칩(120)은 구부러진 상태에서 평평한 상태로 펴진다.
도 9는 신축성을 갖는 반도체 패키지의 다른 예를 나타내 보인 단면도이다. 도 9를 참조하면, 반도체 패키지(600)는, 몰딩재(610) 내에 칩(620)이 내장되는 구조를 갖는다. 몰딩재(610)는, 몰딩재(610)의 양 측면 방향들로 늘어날 수 있는 신축성을 갖는 물질로 구성될 수 있다. 신축성을 갖는 물질은 폴리머-기반의 물질(polymer-based material)을 포함할 수 있다. 폴리머-기반의 물질(polymer-based material)은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)을 포함할 수 있다. 몰딩재(610)를 구성하는 물질은 신축성 이외에도 구부러질 수 있는 유연한 특성을 가질 수도 있다. 칩(620)은, 트랜지스터와 같은 능동소자 및/또는 레지스터, 커패시터, 인덕터와 같은 수동소자가 반도체 기판에 집적되어 있는 반도체 칩일 수 있다. 칩(620)은, 구부러진 상태로 몰딩재(610) 내에 내장된다. 칩(620)은, 구부러지는 특성을 자연스럽게 가질 수 있도록 충분히 얇은 두께를 가질 수 있다. 일 예에서 칩(620)은 대략 50㎛ 이하의 두께를 가질 수 있다. 칩(620)은 서로 반대의 제1 면(621) 및 제2 면(622)을 갖는다. 칩(620)의 제1 면(621)에는 제1 접합패드(623) 및 제2 접합패드(624)가 배치된다. 제1 접합패드(623) 및 제2 접합패드(624)는 칩(620)의 제1 면(621)의 양 가장자리에 각각 배치될 수 있다. 일 예에서 제1 접합패드(623)는 칩(620)의 왼쪽 가장자리에 배치되고, 제2 접합패드(624)는 칩(620)의 오른쪽 가장자리에 배치될 수 있다. 칩(620)은, 몰딩재(610) 내에서 제1 접합패드(623) 및 제2 접합패드(624)가 배치되는 제1 면(621)이 아래 방향을 향하도록 배치될 수 있다. 몰딩재(610) 내에서의 칩(620)의 구부러지는 형태는 크라잉 형태(crying shape)일 수 있다. 즉 칩(620)은, 칩(620)의 양 가장자리가 아래 방향을 향해 구부러지고, 칩(620)의 중앙부는 위 방향을 향해 볼록해지도록 구부러진 상태일 수 있다.
몰딩재(610) 내에는 제1 접속구조물(631) 및 제2 접속구조물(632)이 배치된다. 일 예에서 제1 접속구조물(631) 및 제2 접속구조물(632)의 일 표면, 예컨대 도면에서 하부 표면은 몰딩재(610) 밖으로 노출된다. 제1 접속구조물(631) 및 제2 접속구조물(632)의 측면 및 상부면은, 몰딩재(610)에 의해 둘러싸인다. 일 예에서 제1 접속구조물(631) 및 제2 접속구조물(632)은 범프(bump)를 포함할 수 있다. 제1 접속구조물(631)의 상부면은 제1 접합패드(623)에 부착된다. 제2 접속구조물(632)의 상부면은 제2 접합패드(624)에 부착된다. 제1 접속구조물(631)은 및 제2 접속구조물(632)은 일정 각도로 경사지게 배치될 수 있다. 즉 제1 접속구조물(631)은, 수직 라인(A)과 제1 경사각(θ3)을 갖도록 배치될 수 있다. 또한 제2 접속구조물(632)은, 수직라인(B)과 제2 경사각(θ4)을 갖도록 배치될 수 있다. 제1 경사각(θ3)의 크기 및 제2 경사각(θ4)의 크기는, 칩(620)이 구부러지는 정도에 의해 결정될 수 있다. 비록 도면에 나타내지는 않았지만, 제1 접속구조물(631) 및 제1 접합패드(623) 사이와, 제2 접속구조물(632) 및 제2 접합패드(624) 사이에는 각각 도전성 접착제가 배치될 수 있다.
도 10은 도 9의 반도체 패키지(600)가 신장된 상태를 나타내 보인 단면도이다. 도 10에서 도 9와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 10을 참조하면, 도면에서 화살표(710)로 나타낸 바와 같이, 반도체 패키지(600)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 반도체 패키지(600)에 가해지면, 몰딩재(610)는 수평 방향으로 신장되기 시작한다. 따라서 몰딩재(610)의 수직 방향으로의 치수인 두께는, 신장되기 전의 두께보다 작아지기 시작하고, 몰딩재(610)의 수평 방향으로의 치수인 길이는, 신장되기 전의 길이보다 커지기 시작한다. 몰딩재(610)가 신장되기 시작함에 따라 칩(620)은 구부러진 상태가 완화되기 시작한다. 몰딩재(610)의 신장에 의해, 제1 접속구조물(631)이 왼쪽 방향으로 위치가 변동되고, 마찬가지로 제2 접속구조물(632)은 오른쪽 방향으로 위치가 변동된다. 몰딩재(610)의 신장에 의해, 칩(620)에는 왼쪽 방향 및 오른쪽 방향으로의 인장력이 가해지며, 칩(620)의 중심부에는 아래 방향으로의 하중이 가해진다. 이 인장력 및 하중은, 구부러진 상태의 칩(620)이 펴지도록 칩(120)을 변형시킨다. 반도체 패키지(600)의 신장은 칩(620)이 평평한 상태가 될때까지 이루어질 수 있다. 이 과정에서 제1 접속구조물(631) 및 제2 접속구조물(632)은 경사진 상태에서 수직인 상태가 된다.
도 11은 도 9의 반도체 패키지(600)를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다. 도 11에서 도 9와 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 11을 참조하면, 반도체 장치(800)는, 도 9를 참조하여 설명한 반도체 패키지(600)가 기판(810) 위에 실장되는 구조를 갖는다. 반도체 패키지(600)는, 도 9를 참조하여 설명한 바와 동일하게 구성된다. 본 예에서 기판(810)은, 인쇄회로기판(PCB; Printed Circuit Board)일 수 있다. 기판(810)은 마더보드(motherboard)와 같이 시스템을 구성하는 기판일 수도 있다. 기판(810)은, 유연성 및 신축성을 갖는 물질로 구성될 수 있다. 유연성 및 신축성을 갖는 물질은 폴리머-기반의 물질을 포함할 수 있다. 일 예에서 폴리머-기반의 물질은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)일 수 있다. 기판(810) 내에는 배선라인(820)이 배치될 수 있다. 배선라인(820)은, 금속층과 같은 도전성 물질층으로 구성될 수 있으며, 신장이 가능한 곡선 라인 형상을 갖는다. 일 예에서 배선라인(820)은, 사인파(sine wave) 형태를 가지면서 기판(810)의 수평 방향, 즉 길이 방향을 따라 배치될 수 있다.
기판(810)에는 제1 도전성 패턴(831) 및 제2 도전성 패턴(832)이 배치된다. 도면에는 2개의 도전성 패턴들(831, 832)만이 도시되어 있지만, 이는 단지 하나의 예로서 3개 이상의 도전성 패턴들이 배치될 수도 있다. 제1 도전성 패턴(831) 및 제2 도전성 패턴(832)의 측면들 및 하부면들은 기판(810)에 의해 둘러싸일 수 있으며, 상부면들은 기판(810) 상부면에서 외부로 노출된다. 제1 도전성 패턴(831) 및 제2 도전성 패턴(832)의 노출면들 각각은, 제1 결합전극(841) 및 제2 결합전극(842)에 의해 제1 접속구조물(641) 및 제2 접속구조물(642)과 결합된다. 제1 결합전극(841) 및 제2 결합전극(842)은 전도성을 갖는 물질로 구성되는 구조물, 예컨대 금속범프나 솔더볼일 수 있다.반
도 12는 도 11의 반도체 장치(800)가 신장된 상태를 나타내 보인 단면도이다. 도 12에서 도 11과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 12를 참조하면, 도면에서 화살표(910)로 나타낸 바와 같이, 기판(810)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(810)에 가해지면, 기판(810)은 수평 방향으로 신장되기 시작한다. 기판(810)이 신장되기 시작함에 따라 솔더링을 통해 기판(810)에 부착된 반도체 패키지(600)는, 도면에서 화살표(920)로 나타낸 바와 같이, 반도체 패키지(600)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 반도체 패키지(600)가 수평방향으로의 인장력을 받음에 따라, 도 10을 참조하여 설명한 바와 같이, 몰딩재(610)가 신장되고, 칩(620)은 구부러진 상태에서 평평한 상태로 펴진다. 이에 따라 기판(810)에 반도체 패키지(600)가 부착되어 구성되는 반도체 장치(800)는 수평 방향으로 늘어난 상태가 될 수 있다.
도 13은 도 11의 반도체 장치(800)가 구부러진 상태를 나타내 보인 단면도이다. 도 13에서 도 11과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 13을 참조하면, 도면에서 화살표(930)로 나타낸 바와 같이, 기판(810)의 양 측면들에서 상부방향으로의 힘이 기판(810)에 가해지면, 기판(810)의 양 측면들은 상부로 휘고, 그에 따라 기판(810)은 전체적으로 휘어지게 된다. 기판(810)이 휘어짐에 따라 솔더링을 통해 기판(810)에 부착된 반도체 패키지(700)도 기판(810)과 동일한 형태로 휘어지게 된다. 이 과정에서 몰딩재(610) 내의 칩(620)은 구부러진 상태에서 평평한 상태로 펴진다.
도 14는 도 9의 반도체 패키지(600)를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다. 도 14에서 도 9와 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 14를 참조하면, 본 예에 따른 반도체 장치(1000)는, 반도체 패키지(600)와 기판(810) 사이에 언더필(1010)이 배치되는 구조로 구성된다. 언더필(1010)은, 신축성을 갖는 물질로 구성될 수 있다. 언더필(1010)은, 신축성 및 유연성을 갖는 물질로 구성될 수도 있다. 일 예에서 언더필(1010)은 몰딩재(610) 또는 기판(710)과 실질적으로 동일한 물질로 구성될 수 있다. 언더필(1010)의 하부면 및 상부면은, 각각 기판(810)의 상부면 및 몰딩재(610)의 하부면에 부착된다. 언더필(1010)은, 제1 결합전극(841)의 측면과 제2 결합전극(842)의 측면을 둘러싸도록 배치될 수 있다. 언더필(1010)은, 반도체 장치(1000)가 신축되거나 구부러지는 것과 연동되어 신축되거나 구부러질 수 있다. 이 과정에서, 언더필(1010)은, 반도체 패키지(1000)와 기판(810) 사이의 결합력을 유지하여, 제1 결합전극(841)과 제1 접속구조물(631) 및 제1 도전성 패턴(831)의 결합과, 그리고 제2 결합전극(842)과 제2 접속구조물(632) 및 제2 도전성 패턴(832)의 결합이 견고해지도록 하는 역할을 수행한다.
도 15는 도 14의 반도체 장치(1000)가 신장된 상태를 나타내 보인 단면도이다. 도 15에서 도 14와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 15를 참조하면, 도면에서 화살표(940)로 나타낸 바와 같이, 기판(810)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(810)에 가해지면, 기판(810)은 수평 방향으로 신장되기 시작한다. 기판(810)이 신장되기 시작함에 따라 언더필(1010) 및 반도체 패키지(600)는, 도면에서 화살표(950)로 나타낸 바와 같이, 언더필(1010) 및 반도체 패키지(600)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 언더필(1010) 및 반도체 패키지(600)가 수평방향으로의 인장력을 받음에 따라, 언더필(1010)은 신장되기 시작하며, 또한 도 10을 참조하여 설명한 바와 같이, 몰딩재(610)도 신축되어 몰딩재(610) 내의 칩(620)은 구부러진 상태에서 평평한 상태로 펴진다. 이 과정에서 기판(810)에 연동되어 언더필(1010)이 신축됨에 따라, 반도체 패키지(600)는, 제1 결합전극(841) 및 제2 결합전극(842) 외에 언더필(1010)에 의해 인장력을 받으며, 따라서 몰딩재(610)가 받는 인장력의 전체 크기도 커진다. 이와 같은 인장력에 의해서 반도체 장치(1000)는 수평 방향으로 늘어난 상태가 될 수 있다.
도 16은 도 14의 반도체 장치(1000)가 구부러진 상태를 나타내 보인 단면도이다. 도 16에서 도 14와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 16을 참조하면, 도면에서 화살표(960)로 나타낸 바와 같이, 기판(810)의 양 측면들에서 상부방향으로의 힘이 기판(810)에 가해지면, 기판(810)의 양 측면들은 상부로 휘고, 그에 따라 기판(810) 및 언더필(1010)은 전체적으로 휘어지게 된다. 기판(810) 및 언더필(1010)이 휘어짐에 따라 반도체 패키지(600)도 기판(810) 및 언더필(1010)과 동일한 형태로 휘어지게 된다. 이 과정에서 몰딩재(610) 내의 칩(620)은 구부러진 상태에서 평평한 상태로 펴진다.
도 17은 신축성을 갖는 반도체 패키지의 또 다른 예를 나타내 보인 단면도이다. 도 17을 참조하면, 반도체 패키지(1100)는, 몰딩재(1110) 내에 칩(1120)이 내장되는 구조를 갖는다. 몰딩재(1110)는, 몰딩재(1110)의 양 측면 방향들로 늘어날 수 있는 신축성을 갖는 물질로 구성될 수 있다. 신축성을 갖는 물질은 폴리머-기반의 물질(polymer-based material)을 포함할 수 있다. 폴리머-기반의 물질(polymer-based material)은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)을 포함할 수 있다. 몰딩재(1110)를 구성하는 물질은 신축성 이외에도 구부러질 수 있는 유연한 특성을 가질 수도 있다. 몰딩재(1110)는, 구부러진 형태의 제1 부분(1111)과, 제1 부분(1111)의 일 측면으로부터 연장되는 평평한 형태의 제2 부분(1112)과, 그리고 제1 부분(1111)의 다른 측면으로부터 연장되는 평평한 형태의 제3 부분(1113)으로 구성될 수 있다. 몰딩재(1110)의 제1 부분(1111)은, 중심으로 갈수록 상부 방향으로 돌출되는 형태의 구부러짐을 갖는다.
칩(1120)은, 트랜지스터와 같은 능동소자 및/또는 레지스터, 커패시터, 인덕터와 같은 수동소자가 반도체 기판에 집적되어 있는 반도체 칩일 수 있다. 칩(1120)은, 구부러진 상태로 몰딩재(1110) 내에 내장된다. 특히 칩(112)은 몰딩재(1110)의 제1 부분(1111) 내에 내장된다. 칩(1120)은, 구부러지는 특성을 자연스럽게 가질 수 있도록 충분히 얇은 두께를 가질 수 있다. 일 예에서 칩(1120)은 대략 50㎛ 이하의 두께를 가질 수 있다. 칩(1120)은 서로 반대의 제1 면(1121) 및 제2 면(1122)을 갖는다. 칩(1120)의 제1 면(1121)에는 제1 접합패드(1123) 및 제2 접합패드(1124)가 배치된다. 제1 접합패드(1123) 및 제2 접합패드(1124)는 칩(1120)의 제1 면(1121)의 양 가장자리에 각각 배치될 수 있다. 일 예에서 제1 접합패드(1123)는 칩(1120)의 왼쪽 가장자리에 배치되고, 제2 접합패드(1124)는 칩(1120)의 오른쪽 가장자리에 배치될 수 있다. 칩(1120)은, 몰딩재(1110) 내에서 제1 접합패드(1123) 및 제2 접합패드(1124)가 배치되는 제1 면(1121)이 아래 방향을 향하도록 배치될 수 있다. 몰딩재(1110) 내에서의 칩(1120)의 구부러지는 형태는 크라잉 형태(crying shape)일 수 있다. 즉 칩(1120)은, 칩(1120)의 양 가장자리가 아래 방향을 향해 구부러지고, 칩(1120)의 중앙부는 위 방향을 향해 볼록해지도록 구부러진 상태일 수 있다.
몰딩재(1110) 내에는 제1 접속구조물(1131) 및 제2 접속구조물(1132)이 배치된다. 특히 제1 접속구조물(1131) 및 제2 접속구조물(1132)은, 각각 몰딩재(1110)의 제2 부분(1112) 및 제2 부분(1113) 내에 배치된다. 일 예에서 제1 접속구조물(1131) 및 제2 접속구조물(1132)의 일 표면, 예컨대 도면에서 하부 표면은, 각각 몰딩재(1110)의 제2 부분(1112) 및 제3 부분(1113) 밖으로 노출된다. 제1 접속구조물(1131) 및 제2 접속구조물(1132)의 측면 및 상부면은, 몰딩재(1110)에 의해 둘러싸인다. 일 예에서 제1 접속구조물(1131) 및 제2 접속구조물(1132)은 범프(bump)를 포함할 수 있다.
제1 접합패드(1123)와 제1 접속구조물(1131)은 제1 연결구조물(1141)에 의해 전기적으로 상호 결합된다. 제1 연결구조물(1141)은, 몰딩재(1110)의 제2 부분(1112)으로부터 제1 부분(1111) 안으로 연장되도록 배치된다. 제2 접합패드(1124)와 제2 접속구조물(1132)은 제2 연결구조물(1142)에 의해 전기적으로 상호 결합된다. 제2 연결구조물(1142)은, 몰딩재(1110)의 제3 부분(1113)으로부터 제1 부분(1111) 안으로 연장되도록 배치된다. 제1 연결구조물(1141) 및 제2 연결구조물(1142)은, 각각 판형 전극구조를 가질 수 있다. 구체적으로 제1 연결구조물1(141)은, 하부면 일부가 제1 접속구조물(1131)의 상부면에 접촉하면서 상부면과 나란하게 배치되는 제1 수평 부분(1141a)과, 상부면 일부가 제1 접합패드(1123)의 표면에 접하도록 제1 수평 부분(1141a)의 일 단부로부터 연장되면서 비스듬하게 배치되는 제1 경사 부분(1141b)을 포함할 수 있다. 제1 경사 부분(1141b)이 갖는 제1 경사각(θ5)은, 칩(1120)의 양 가장자리들 중 제1 접합패드(1123)가 배치되는 가장자리에서 칩(1120)의 최대 기울기와 실질적으로 동일할 수 있다. 마찬가지로 제2 연결구조물(1142)은, 하부면 일부가 제2 접속구조물(1132)의 상부면에 접촉하면서 상부면과 나란하게 배치되는 제2 수평 부분(1142a)과, 상부면 일부가 제2 접합패드(1124)의 표면에 접하도록 제2 수평 부분(1142a)의 일 단부로부터 연장되면서 비스듬하게 배치되는 제2 경사 부분(142b)을 포함할 수 있다. 제2 경사 부분(142b)이 갖는 제2 경사각(θ6)은, 칩(1120)의 양 가장자리들 중 제2 접합패드(1124)가 배치되는 가장자리에서 칩(1120)의 최대 기울기와 실질적으로 동일할 수 있다. 일 예에서 제1 연결구조물(1141) 및 제2 연결구조물(1142)은 금속막으로 구성될 수 있다. 도면에 나타내지는 않았지만, 제1 연결구조물(1141)과 제1 접합패드(1123) 및 제1 접속구조물(1131) 사이에는 제1 도전성 접착제가 배치될 수 있다. 또한 제2 연결구조물(1142)과 제2 접합패드(1124) 및 제2 접속구조물(1132) 사이에는 제2 도전성 접착제가 배치될 수 있다.
도 18은 도 17의 반도체 패키지(1110)가 신장된 상태를 나타내 보인 단면도이다. 도 18에서 도 17과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 18을 참조하면, 도면에서 화살표(1210)로 나타낸 바와 같이, 반도체 패키지(1100)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 반도체 패키지(1100)에 가해지면, 이 인장력에 의해 구부러진 상태였던 몰딩재(1110)의 제1 부분(1111)은 신장되면서 평평한 상태로 전환되기 시작한다. 몰딩재(1110)가 신장되기 시작함에 따라 칩(1120)은 구부러진 상태가 완화되기 시작한다. 몰딩재(1110)의 신장에 의해, 제1 접속구조물(1131) 및 제1 연결구조물(1141)이 왼쪽 방향으로 위치가 변동되고, 마찬가지로 제2 접속구조물(1132) 및 제2 연결구조물(1142)은 오른쪽 방향으로 위치가 변동된다. 몰딩재(1110)의 신장에 의해, 칩(1120)에는 왼쪽 방향 및 오른쪽 방향으로의 인장력과, 아래 방향으로의 하중이 가해진다. 이 인장력 및 하중은, 구부러진 상태의 칩(1120)이 펴지도록 칩(1120)을 변형시킨다. 반도체 패키지(1100)의 신장은 칩(1120)이 평평한 상태가 될때까지 이루어질 수 있다. 이 과정에서 제1 연결구조물(1141)의 제1 경사부분(1141b)과, 제2 연결구조물(1142)의 제2 경사부분(1142b)은, 기울어진 상태에서 점점 펴지게 된다. 반도체 패키지(1100)가 최대로 신장되게 되면, 제1 경사부분(1141b) 및 제2 경사부분(1142b)은, 각각 제1 수평부분(1141a) 및 제2 수평부분(1142a)과 평행이 되면서 실질적으로 동일한 평면 상에 있게 된다. 또한 몰딩재(1110)의 제1 부분(1111)의 하부면 및 상부면은, 각각 몰딩재(1110)의 제2 부분(1112) 및 제3 부분(1113)의 하부면 및 상부면과 실질적으로 나란하게 될 수 있다.
도 19는 도 17의 반도체 패키지(1100)를 이용한 반도체 장치의 일 예를 나타내 보인 단면도이다. 도 19에서 도 17과 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 19를 참조하면, 반도체 장치(1300)는, 도 17을 참조하여 설명한 반도체 패키지(1100)가 기판(1310) 위에 실장되는 구조를 갖는다. 반도체 패키지(1100)는, 도 17을 참조하여 설명한 바와 동일하게 구성된다. 본 예에서 기판(1310)은, 인쇄회로기판(PCB; Printed Circuit Board)일 수 있다. 본 예에서 기판(1310)은, 마더보드(motherboard)와 같이 시스템을 구성하는 기판일 수도 있다. 기판(1310)은, 유연성 및 신축성을 갖는 물질로 구성될 수 있다. 유연성 및 신축성을 갖는 물질은 폴리머-기반의 물질을 포함할 수 있다. 일 예에서 폴리머-기반의 물질은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)일 수 있다. 기판(1310) 내에는 배선라인(1320)이 배치될 수 있다. 배선라인(1320)은, 금속층과 같은 도전성 물질층으로 구성될 수 있으며, 신축이 가능한 곡선 라인 형상을 갖는다. 일 예에서 배선라인(1320)은, 사인파(sine wave) 형태를 가지면서 기판(1310)의 수평 방향, 즉 길이 방향을 따라 배치될 수 있다.
기판(1310)에는 제1 도전성 패턴(1331) 및 제2 도전성 패턴(1332)이 배치된다. 도면에는 2개의 도전성 패턴들(1331, 1332)만이 도시되어 있지만, 이는 단지 하나의 예로서 3개 이상의 도전성 패턴들이 배치될 수도 있다. 제1 도전성 패턴(1331) 및 제2 도전성 패턴(1332)의 측면들 및 하부면들은 기판(1310)에 의해 둘러싸일 수 있으며, 상부면들은 기판(1310) 상부면에서 외부로 노출된다. 제1 도전성 패턴(1331) 및 제2 도전성 패턴(1332)의 노출면들 각각은, 제1 결합전극(1341) 및 제2 결합전극(1342)에 의해 제1 접속구조물(1141) 및 제2 접속구조물(1142)과 결합된다. 제1 결합전극(1341) 및 제2 결합전극(1342)은 전도성을 갖는 물질로 구성되는 구조물, 예컨대 금속범프나 솔더볼일 수 있다.
도 20은 도 19의 반도체 장치(1300)가 신장된 상태를 나타내 보인 단면도이다. 도 20에서 도 19과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 20을 참조하면, 도면에서 화살표(1410)로 나타낸 바와 같이, 기판(1310)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(1310)에 가해지면, 기판(1310)은 수평 방향으로 신장되기 시작한다. 기판(1310)이 신장되기 시작함에 따라 솔더링을 통해 기판(1310)에 부착된 반도체 패키지(1100)는, 도면에서 화살표(1420)로 나타낸 바와 같이, 반도체 패키지(1100)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 반도체 패키지(1100)가 수평방향으로의 인장력을 받음에 따라, 도 18을 참조하여 설명한 바와 같이, 몰딩재(1110)가 신장되고, 칩(1120)은 구부러진 상태에서 평평한 상태로 펴진다. 이에 따라 기판(1310)에 반도체 패키지(1100)가 부착되어 구성되는 반도체 장치(1300)는 수평 방향으로 늘어난 상태가 될 수 있다.
도 21은 도 19의 반도체 장치(1300)가 구부러진 상태를 나타내 보인 단면도이다. 도 21에서 도 19와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 21을 참조하면, 도면에서 화살표(1430)로 나타낸 바와 같이, 기판(1310)의 양 측면들에서 상부방향으로의 힘이 기판(1310)에 가해지면, 기판(1310)의 양 측면들은 상부로 휘고, 그에 따라 기판(1310)은 전체적으로 휘어지게 된다. 기판(1310)이 휘어짐에 따라 솔더링을 통해 기판(1310)에 부착된 반도체 패키지(1100)도 기판(1310)과 동일한 형태로 휘어지게 된다. 이 과정에서 몰딩재(1110) 내의 칩(1120)은 구부러진 상태에서 평평한 상태로 펴진다.
도 22는 도 17의 반도체 패키지(1100)를 이용한 반도체 장치의 다른 예를 나타내 보인 단면도이다. 도 22에서 도 17과 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 17을 참조하면, 본 예에 따른 반도체 장치(1500)는, 반도체 패키지(1100)와 기판(1310) 사이에 언더필(underfill)(1510)이 배치되는 구조로 구성된다. 언더필(1510)은, 신축성을 갖는 물질로 구성될 수 있다. 언더필(1510)은, 신축성 및 유연성을 갖는 물질로 구성될 수도 있다. 일 예에서 언더필(1510)은 몰딩재(1110) 또는 기판(1310)과 실질적으로 동일한 물질로 구성될 수 있다. 언더필(1510)의 하부면은 기판(1310)의 상부면에 부착된다. 언더필(1510)의 상부면 일부는, 몰딩재(1110)의 제2 부분(1112) 일부 하부면과 제3 부분(1113) 일부 하부면에 부착된다. 언더필(1510)의 상부면 나머지는 몰딩재(1110)의 제1 부분(1111) 하부면과 이격된다. 언더필(1510)은, 제1 결합전극(1341)의 측면과 제2 결합전극(1342)의 측면을 둘러싸도록 배치될 수 있다. 언더필(1510)은, 반도체 장치(1500)가 신축되거나 구부러지는 것과 연동되어 신축되거나 구부러질 수 있다. 이 과정에서, 언더필(1510)은, 반도체 패키지(1100)와 기판(1510) 사이의 결합력을 유지하여, 제1 결합전극(1341)과 제1 접속구조물(1131) 및 제1 도전성 패턴(1531)의 결합들과, 그리고 제2 결합전극(1342)과 제2 접속구조물(1132) 및 제2 도전성 패턴(1532)의 결합들이 견고해지도록 하는 역할을 수행한다.
도 23은 도 22의 반도체 장치(1500)가 신장된 상태를 나타내 보인 단면도이다. 도 23에서 도 22와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 23을 참조하면, 도면에서 화살표(1440)로 나타낸 바와 같이, 기판(1310)의 양 측면들 방향으로 잡아당기는 힘, 즉 수평 방향으로의 인장력이 기판(1310)에 가해지면, 기판(1310)은 수평 방향으로 신장되기 시작한다. 기판(1310)이 신장되기 시작함에 따라 언더필(1510) 및 반도체 패키지(1100)는, 도면에서 화살표(1450)로 나타낸 바와 같이, 언더필(1510) 및 반도체 패키지(1100)의 양 측면들 방향, 즉 수평방향으로의 인장력을 받는다. 언더필(1510) 및 반도체 패키지(1100)가 수평방향으로의 인장력을 받음에 따라, 언더필(1510)은 신장되기 시작하며, 또한 도 18을 참조하여 설명한 바와 같이, 몰딩재(1110)의 제1 부분(1111)은 신축되면서 평평한 상태로 전환되기 시작하고, 몰딩재(1110)가 신장되기 시작함에 따라 칩(1120)은 구부러진 상태가 완화되기 시작한다.
도 24는 도 22의 반도체 장치(1500)가 구부러진 상태를 나타내 보인 단면도이다. 도 24에서 도 22와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 24를 참조하면, 도면에서 화살표(1460)로 나타낸 바와 같이, 기판(1310)의 양 측면들에서 상부방향으로의 힘이 기판(1310)에 가해지면, 기판(1310)의 양 측면들은 상부로 휘고, 그에 따라 기판(1310) 및 언더필(1510)은 전체적으로 휘어지게 된다. 기판(1310) 및 언더필(1510)이 휘어짐에 따라 반도체 패키지(1100)도 기판(1310) 및 언더필(1510)과 유사한 형태로 휘어지게 된다. 이 과정에서 몰딩재(1110)의 제1 부분(1111)은 구부러진 상태에서 평평한 상태가 되며, 몰딩재(1110) 내의 칩(120)도 구부러진 상태에서 평평한 상태로 펴진다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
100...반도체 패키지 110...몰딩재
120...칩 123, 124...제1, 제2 접합패드
131, 132...제1, 제2 접속구조물 141, 142...제1, 제2 연결구조물

Claims (36)

  1. 신축성을 갖는 몰딩재;
    상기 몰딩재 내에 구부러진 상태로 내장되는 칩; 및
    일 표면은 상기 몰딩재 밖으로 노출되고 다른 표면은 상기 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 몰딩재는 폴리머-기반의 물질을 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 폴리머-기반의 물질은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)을 포함하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 칩은 상기 칩의 제1 면에 배치되는 복수개의 접합패드들을 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 칩은 상기 제1 면이 아래 방향을 향하도록 배치되는 반도체 패키지.
  6. 제5항에 있어서,
    상기 칩은, 상기 칩의 양 가장자리가 아래 방향을 향해 구부러지고, 상기 칩의 중앙부는 위 방향을 향해 볼록하게 구부러진 형태를 갖는 반도체 패키지.
  7. 제1항에 있어서,
    상기 접속구조물은, 범프를 포함하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 칩과 상기 접속구조물을 전기적으로 연결하는 연결구조물을 더 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 연결구조물은, 판형 전극 구조를 갖는 반도체 패키지.
  10. 제9항에 있어서, 상기 연결구조물은,
    하부면 일부가 상기 접속구조물의 상부면에 접촉하면서 상기 상부면과 나란하게 배치되는 수평 부분; 및
    상부면 일부가 상기 칩의 접속패드에 접촉하면서 상기 수평 부분의 일 단부로부터 연장되면서 비스듬하게 배치되는 경사 부분을 포함하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 경사 부분이 갖는 경사각은 상기 칩의 가장자리에서의 최대 기울기와 실질적으로 동일한 반도체 패키지.
  12. 신축성을 갖는 물질로 구성되며, 구부러진 형태의 제1 부분과, 상기 제1 부분의 일 측면으로부터 연장되는 평평한 형태의 제2 부분과, 그리고 상기 제1 부분의 다른 측면으로부터 연장되는 평평한 형태의 제3 부분을 포함하는 몰딩재;
    상기 몰딩재 내에 구부러진 상태로 내장되는 칩; 및
    일 표면은 상기 몰딩재 밖으로 노출되고 다른 표면은 상기 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 몰딩재는 폴리머-기반의 물질을 포함하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 폴리머-기반의 물질은, PDMS(Polydimethylsiloxane), PET(Poly-Ethylene-Terephthalate), PI(polyimide), 실리콘(silicone)을 포함하는 반도체 패키지.
  15. 제12항에 있어서,
    상기 몰딩재의 제1 부분은 중심으로 갈수록 상부 방향으로 돌출되는 형태의 구부러짐을 갖는 반도체 패키지.
  16. 제15항에 있어서,
    상기 칩은 상기 몰딩재의 제1 부분 내에 배치되는 반도체 패키지.
  17. 제16항에 있어서,
    상기 칩은 상기 칩의 제1 면에 배치되는 복수개의 접합패드들을 포함하는 반도체 패키지.
  18. 제17항에 있어서,
    상기 칩은 상기 제1 면이 아래 방향을 향하도록 배치되는 반도체 패키지.
  19. 제18항에 있어서,
    상기 칩은, 상기 칩의 양 가장자리가 아래 방향을 향해 구부러지고, 상기 칩의 중앙부는 위 방향을 향해 볼록하게 구부러진 형태를 갖는 반도체 패키지.
  20. 제12항에 있어서,
    상기 접속구조물은, 범프를 포함하는 반도체 패키지.
  21. 제12항에 있어서,
    상기 칩과 상기 접속구조물을 전기적으로 연결하는 연결구조물을 더 포함하는 반도체 패키지.
  22. 제21항에 있어서,
    상기 연결구조물은, 판형 전극 구조를 갖는 반도체 패키지.
  23. 제22항에 있어서, 상기 연결구조물은,
    하부면 일부가 상기 접속구조물의 상부면에 접촉하면서 상기 상부면과 나란하게 배치되는 수평 부분; 및
    상부면 일부가 상기 칩의 접속패드에 접촉하면서 상기 수평 부분의 일 단부로부터 연장되면서 비스듬하게 배치되는 경사 부분을 포함하는 반도체 패키지.
  24. 제23항에 있어서,
    상기 경사 부분이 갖는 경사각은 상기 칩의 가장자리에서의 최대 기울기와 실질적으로 동일한 반도체 패키지.
  25. 유연성 및 신축성을 갖는 물질로 구성되며 일 표면에서 노출되는 도전성 패턴을 갖는 기판;
    신축성을 갖는 몰딩재와, 상기 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 상기 몰딩재 밖으로 노출되고 다른 표면은 상기 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지; 및
    상기 도전성 패턴과 상기 접속구조물을 결합시키는 결합전극을 포함하는 반도체 장치.
  26. 제25항에 있어서,
    상기 기판은 상기 기판 내에 배치되는 배선라인을 더 포함하는 반도체 장치.
  27. 제26항에 있어서,
    상기 배선라인은, 사인파 형태를 가지면서 상기 기판의 수평 방향을 따라 배치되는 반도체 장치.
  28. 제25항에 있어서,
    상기 기판 및 반도체 패키지 사이에 배치되는 언더필을 더 포함하는 반도체 장치.
  29. 제28항에 있어서,
    상기 언더필은, 상기 언더필의 하부면 및 상부면이, 각각 상기 기판의 상부면 및 몰딩재의 하부면에 부착되고, 상기 언더필이 상기 결합전극의 측면에 부착되도록 배치되는 반도체 장치.
  30. 제29항에 있어서,
    상기 언더필은 신축성을 갖는 물질로 구성되는 반도체 장치.
  31. 유연성 및 신축성을 갖는 물질로 구성되며 일 표면에서 노출되는 도전성 패턴을 갖는 기판;
    신축성을 갖는 물질로 구성되며, 구부러진 형태의 제1 부분과, 상기 제1 부분의 일 측면으로부터 연장되는 평평한 형태의 제2 부분과, 그리고 상기 제1 부분의 다른 측면으로부터 연장되는 평평한 형태의 제3 부분을 포함하는 몰딩재와, 상기 몰딩재 내에 구부러진 상태로 내장되는 칩과, 그리고 일 표면은 상기 몰딩재 밖으로 노출되고 다른 표면은 상기 칩에 결합되도록 배치되는 접속구조물을 포함하는 반도체 패키지; 및
    상기 도전성 패턴과 상기 접속구조물을 결합시키는 결합전극을 포함하는 반도체 장치.
  32. 제31항에 있어서,
    상기 기판은 상기 기판 내에 배치되는 배선라인을 더 포함하는 반도체 장치.
  33. 제32항에 있어서,
    상기 배선라인은, 사인파 형태를 가지면서 상기 기판의 수평 방향을 따라 배치되는 반도체 장치.
  34. 제31항에 있어서,
    상기 기판 및 반도체 패키지 사이에 배치되는 언더필을 더 포함하는 반도체 장치.
  35. 제34항에 있어서,
    상기 언더필은, 상기 언더필의 하부면 및 상부면이, 각각 상기 기판의 상부면 및 몰딩재의 하부면에 부착되고, 상기 언더필이 상기 결합전극의 측면에 부착되도록 배치되는 반도체 장치.
  36. 제34항에 있어서,
    상기 언더필은 신축성을 갖는 물질로 구성되는 반도체 장치.
KR1020150164881A 2015-11-24 2015-11-24 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치 KR102455398B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150164881A KR102455398B1 (ko) 2015-11-24 2015-11-24 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
US15/068,877 US9806016B2 (en) 2015-11-24 2016-03-14 Stretchable semiconductor packages and semiconductor devices including the same
TW105115518A TWI699866B (zh) 2015-11-24 2016-05-19 可伸展半導體封裝和包括其的半導體裝置
CN201610421156.6A CN106783751B (zh) 2015-11-24 2016-06-14 可伸展半导体封装和包括其的半导体器件
US15/718,319 US9972568B2 (en) 2015-11-24 2017-09-28 Stretchable semiconductor packages and semiconductor devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164881A KR102455398B1 (ko) 2015-11-24 2015-11-24 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170060438A true KR20170060438A (ko) 2017-06-01
KR102455398B1 KR102455398B1 (ko) 2022-10-17

Family

ID=58719767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164881A KR102455398B1 (ko) 2015-11-24 2015-11-24 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치

Country Status (4)

Country Link
US (2) US9806016B2 (ko)
KR (1) KR102455398B1 (ko)
CN (1) CN106783751B (ko)
TW (1) TWI699866B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003644B1 (ko) * 2018-06-28 2019-10-01 조현민 신축 전도성 연결 기반 신축성 전자 장치 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112018067390A2 (pt) * 2016-03-01 2019-01-02 Cardlab Aps camada de circuito para um cartão de circuito integrado, e método de produção de uma camada de circuito para um cartão de circuito integrado
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040243204A1 (en) * 2003-04-30 2004-12-02 The Regents Of The University Of California Stretchable polymer-based electronic device
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP2010206132A (ja) * 2009-03-06 2010-09-16 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015149364A (ja) * 2014-02-05 2015-08-20 国立研究開発法人科学技術振興機構 伸縮性デバイスおよびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
KR20000075206A (ko) * 1999-05-31 2000-12-15 윤종용 칩 스케일 패키지
CN1207785C (zh) * 2000-03-21 2005-06-22 三菱电机株式会社 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
KR20030017677A (ko) 2001-08-21 2003-03-04 삼성전자주식회사 휘어진 다이를 사용하는 반도체 패키지
JP2004063567A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
US7955898B2 (en) * 2007-03-13 2011-06-07 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
KR100905719B1 (ko) * 2007-06-20 2009-07-01 삼성전자주식회사 열응력 흡수 부재를 구비한 반도체 패키지
CN101452907B (zh) * 2008-12-30 2011-04-20 北京大学 一种用于三维系统级封装的垂直互连过孔及其制备方法
KR20110092045A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
JP2014143326A (ja) * 2013-01-24 2014-08-07 Transphorm Japan Inc 半導体装置、半導体装置の製造方法、リード、及びリードの製造方法
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
CN203466186U (zh) * 2013-09-29 2014-03-05 中国科学院微电子研究所 一种三维互连结构
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
KR20150066184A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR20160122021A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 금속 포스트를 포함하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040243204A1 (en) * 2003-04-30 2004-12-02 The Regents Of The University Of California Stretchable polymer-based electronic device
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP2010206132A (ja) * 2009-03-06 2010-09-16 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015149364A (ja) * 2014-02-05 2015-08-20 国立研究開発法人科学技術振興機構 伸縮性デバイスおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003644B1 (ko) * 2018-06-28 2019-10-01 조현민 신축 전도성 연결 기반 신축성 전자 장치 및 그 제조 방법
US10721824B2 (en) 2018-06-28 2020-07-21 Hyunmin Cho Stretchable conductive connection-based stretchable electronic device and method for manufacturing the same
US10856425B2 (en) 2018-06-28 2020-12-01 Hyunmin Cho Method for manufacturing stretchable electronic device

Also Published As

Publication number Publication date
US9972568B2 (en) 2018-05-15
US20170148708A1 (en) 2017-05-25
US20180019188A1 (en) 2018-01-18
CN106783751A (zh) 2017-05-31
US9806016B2 (en) 2017-10-31
KR102455398B1 (ko) 2022-10-17
TW201731060A (zh) 2017-09-01
CN106783751B (zh) 2019-09-06
TWI699866B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
CN107180810B (zh) 具有增大的附接角度的导电线的半导体装置和方法
JP6166347B2 (ja) 変形可能な装置および方法
KR20170060438A (ko) 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
JP2003133518A (ja) 半導体モジュール
US9564395B2 (en) Bonding pad arrangment design for multi-die semiconductor package structure
CN101373746A (zh) 电子部件的安装构造体
US8183693B2 (en) Electronic device, method of producing the same, and semiconductor device
US20120299180A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
CN106783813B (zh) 包括芯片的柔性封装
US20080284011A1 (en) Bump structure
US20240032195A1 (en) Film package and package module including the same
JP6342460B2 (ja) 可撓性マイクロ電子アセンブリ及び方法
KR101451887B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
JP2012099551A (ja) 接続構造体
US9773769B2 (en) Semiconductor device
TW594315B (en) Manufacturing method of electronic device
US20080237850A1 (en) Compliant bump structure and bonding structure
KR20230157588A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
US20140291679A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant