KR20000075206A - 칩 스케일 패키지 - Google Patents

칩 스케일 패키지 Download PDF

Info

Publication number
KR20000075206A
KR20000075206A KR1019990019683A KR19990019683A KR20000075206A KR 20000075206 A KR20000075206 A KR 20000075206A KR 1019990019683 A KR1019990019683 A KR 1019990019683A KR 19990019683 A KR19990019683 A KR 19990019683A KR 20000075206 A KR20000075206 A KR 20000075206A
Authority
KR
South Korea
Prior art keywords
tape
double
sided adhesive
semiconductor chip
window
Prior art date
Application number
KR1019990019683A
Other languages
English (en)
Inventor
김진호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990019683A priority Critical patent/KR20000075206A/ko
Publication of KR20000075206A publication Critical patent/KR20000075206A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 테이프 배선기판을 이용한 칩 스케일 패키지에 관한 것으로, 테이프 배선기판 상에 반도체 칩이 실장될 때 반도체 칩의 수평이 틀어지는 문제점과, 안정적으로 빔 리드 본딩 공정을 진행하기 위하여, 테이프 배선기판과 반도체 칩 사이에 탄성중합체 대신에 소정의 두께를 갖는 양면 접착성이 있는 양면 접착 테이프를 개재하여 칩 스케일 패키지를 구현한다. 이때, 양면 접착 테이프는 윈도우 양쪽에 부착되는 제 1 양면 접착 테이프와, 제 1 양면 접착 테이프 외측의 반도체 칩의 활성면의 가장자리에 각기 부착된 제 2 양면 접착 테이프로 구성되며, 제 1 양면 접착 테이프는 윈도우 양측에서 빔 리드를 지탱하기 때문에, 빔 리드와 전극 패드 사이의 안정적인 빔 리드 공정을 유도하여 빔 리드와 전극 패드 사이의 양호한 접합 신뢰성을 제공한다.
그리고, 수지 봉합부를 형성하는 성형수지가 양면 접착 테이프 사이에 충전되어 반도체 칩, 테이프 배선기판 및 양면 접착 테이프와의 결합력을 향상시킨다.

Description

칩 스케일 패키지{Chip scale package}
본 발명은 테이프 배선기판을 이용한 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 양면 접착 테이프를 개재하여 테이프 배선기판에 반도체 칩을 부착하는 칩 스케일 패키지에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라사(Tessera's)에서 개발한 마이크로 BGA 패키지(μ-BGA)이다. μ-BGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플렉서블 회로 기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μ-BGA 패키지의 특징 중의 하나는 테이프 배선기판에 형성된 윈도우(window)를 통하여 반도체 칩의 전극 패드에 빔 리드(beam lead)가 일괄적으로 본딩(beam lead bonding)된다는 점이다.
도 1은 테이프 배선기판(20)을 포함하는 전형적인 칩 스케일 패키지(100)로서, 테세라사의 μ-BGA 패키지의 한 예를 나타내는 단면도이다. 도 1을 참조하면, 폴리이미드 테이프(21; polyimide tape)에 형성된 배선 패턴(23)이 테이프 배선기판(20)을 구성하며, 탄성중합체(30; elastomer)가 테이프 배선기판(20)과 반도체 칩(10) 사이에 개재된다. 배선 패턴의 빔 리드(25; beam lead)는 반도체 칩의 전극 패드(12)와 일괄적으로 접합되며, 폴리이미드 테이프(21)에 형성된 접속 구멍(29; connect hole)을 통하여 접속 구멍(29)으로 노출된 배선 패턴의 솔더 볼 패드(124; solder ball pad)에 솔더 볼(70; solder ball)이 접속된다. 전극 패드(12)와 빔 리드(25)의 접합 부분과 반도체 칩(10)의 외곽은 성형수지로 봉합하여 수지 봉합부(50)를 형성한다. 한편, 반도체 칩(10)은 전극 패드(12)가 활성면에 중심선을 따라서 형성된 센터 패드(center pad)형 반도체 칩이며, 테이프 배선기판의 윈도우(27; window)는 전극 패드(12)와 빔 리드(25)가 접속할 수 있도록 전극 패드(11)가 형성된 부분을 따라서 긴 구멍으로 형성된다.
그런데, 종래에는 빔 리드 본딩 공정(beam lead bonding step)을 진행하기 위해서, 통상적으로 스크린 프린트법(screen printed method)으로 탄성중합체(30)를 180㎛ 내지 220㎛ 정도의 두께로 형성하였다. 즉, 소정의 점도를 가지는 액상의 탄성중합체(30)를 프린트한 후 경화시키는 방법을 이용하며, 두껍게 형성하기 위해서 2차에 걸쳐서 이루어지기도 한다. 그런데, 액상의 탄성중합체(30)를 이용하다 보니 균일한 두께로 두껍게 형성하는 것이 쉽지 않다. 탄성중합체의 두께 분포가 고르지 못할 경우, 탄성중합체에 접착되는 반도체 칩의 수평이 틀어지면서 빔 리드 접합이 되지 않거나, 접합되더라도 빔 리드의 접합부가 전극 패드와 어긋나는 현상이 발생할 수 있다.
빔 리드 본딩시 윈도우(27) 상에 근접한 탄성중합체(30)가 빔 리드(25)를 안정적으로 받쳐주어야 바람직한 빔 리드 본딩 공정할 수 있지만, 탄성중합체(30)의 재질이 연성이기 때문에, 빔 리드(25)와 전극 패드(12) 사이의 접합 신뢰성이 떨어지는 문제점을 안고 있다.
그리고, 테이프 배선기판(20)과 반도체 칩(10) 사이에 개재되는 탄성중합체(30)의 영역이 널고, 탄성중합체(30)의 흡습성 때문에, 테이프 배선기판(20), 탄성중합체(30) 및 반도체 칩(10) 사이의 계면에서의 박리가 발생될 수 있다. 즉, 테이프 배선기판(20), 탄성중합체(30) 및 반도체 칩(10) 사이의 접합 신뢰성이 떨어지는 문제점을 안고 있다.
따라서, 본 발명의 목적은 탄성중합체 대신 양면 접착 테이프를 사용하여 반도체 칩의 수평이 틀어지는 불량을 억제하는데 있다.
본 발명의 다른 목적은 빔 리드 본딩을 안정적으로 진행할 수 있도록 빔 리드를 받쳐주는 탄성중합체 대신에 양면 접착 테이프를 사용하여 빔 리드와 전극 패드 사이의 양호한 접합 신뢰성을 확보하는데 있다.
본 발명의 또 다른 목적은 반도체 칩, 테이프 배선기판 사이의 양호한 접합 신뢰성을 확보하는데 있다.
도 1은 종래 기술에 따른 칩 스케일 패키지를 단면도,
도 2는 본 발명의 실시예에 따른 테이프 배선기판에 양면 접착 테이프가 부착된 상태를 나타내는 사시도,
도 3은 도 2의 테이프 배선기판을 이용한 칩 스케일 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110 : 반도체 칩 12, 112 : 전극 패드
20, 120 : 테이프 배선기판 21, 121 : 폴리이미드 테이프
23, 123 : 배선 패턴 24, 124 : 솔더 볼 패드
25, 125 : 빔 리드 27, 127 : 윈도우
29, 129 : 접속 구멍 30 : 탄성중합체
40, 140 : 솔더 볼 50, 150 : 수지 봉합부
100, 200 : 칩 스케일 패키지 130 : 양면 접착 테이프
상기 목적을 달성하기 위하여, 본 발명은 탄성중합체 대신에 양면 접착 테이프를 이용한 칩 스케일 패키지를 제공한다. 즉, (A) 활성면의 중심 부분을 따라서 복수개의 전극 패드가 형성된 반도체 칩과; (B) 상기 전극 패드를 중심으로 상기 전극 패드들이 배치된 방향으로 양쪽에 부착된 복수개의 양면 접착 테이프와; (C) (c1) 하부면이 상기 양면 접착 테이프의 상부면에 부착되고, 상기 전극 패드가 노출될 수 있는 윈도우가 형성된 폴리이미드 테이프와, (c2) 상기 윈도우를 중심으로 양쪽의 폴리이미드 테이프의 하부면에 형성되고, 상기 윈도우 상으로 돌출되어 상기 윈도우 상에 노출된 전극 패드와 접속되는 빔 리드를 포함하는 배선 패턴을 포함하는 테이프 배선기판과; (D) 상기 윈도우 상에 노출된 전극 패드와 빔 리드의 접합부분과, 상기 반도체 칩의 외곽을 성형수지로 봉합하여 형성된 수지 봉합부; 및 (E) 상기 폴리이미드 테이프의 상부면을 통하여 상기 배선 패턴에 접속된 복수의 솔더 볼;을 포함하며, 상기 양면 접착 테이프는 상기 테이프 배선기판의 윈도우의 양쪽에 부착된 제 1 양면 접착 테이프와, 상기 제 1 양면 접착 테이프 외측의 상기 반도체 칩의 활성면의 가장자리에 각기 부착된 제 2 양면 접착 테이프로 구성되며, 상기 수지 봉합부를 형성하는 상기 성형수지가 상기 양면 접착 테이프 사이에 충전되는 것을 특징으로 하는 칩 스케일 패키지를 제공한다.
그리고, 본 발명에 따른 양면 접착 테이프는 폴리이미드 테이프의 양면에 접착층이 형성된 구성을 가지며, 안정적으로 빔 리드 본딩이 진행될 수 있도록 180㎛ 내지 220㎛의 두께를 갖도록 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 테이프 배선기판(120)에 양면 접착 테이프(130a, 130b)가 부착된 상태를 나타내는 사시도이다. 도 2를 참조하면, 테이프 배선기판(120)은 폴리이미드 테이프(121)와 배선 패턴(123)으로 구성되며, 통상적으로 사진석판술(photolithography)을 이용하여 제조하게 된다. 즉, 폴리이미드 테이프(121)의 일면에 구리박막(Cu foil)을 부착한 상태에서 패터닝하여 빔 리드(125)를 포함한 배선 패턴(123)을 형성한다. 폴리이미드 테이프(121)의 중심 부분에 빔 리드(125)가 노출될 수 있도록 윈도우(127)를 형성한다. 배선 패턴(123)의 일부분 즉 솔더 볼이 형성될 원판 형상의 솔더 볼 패드(124)가 노출될 수 있도록 폴리이미드 테이프(121)를 관통하여 접속 구멍(129)을 형성한다. 그리고, 노출된 빔 리드(125)에는 금 도금막이 형성되어 있고, 빔 리드 본딩이 안정적으로 진행될 수 있도록 각각의 빔 리드(125)에는 노치(126; notch)가 형성되어 있다. 통상적으로 테이프 배선기판(120)은 복수의 칩 스케일 패키지를 동시에 제조할 수 있도록 폴리이미드 테이프(121) 상에 소정의 간격을 두고 격자 형태로 형성되며, 도 2에서는 하나의 칩 스케일 패키지로 제조된 테이프 배선기판(120)을 도시하였다.
그리고, 본 발명의 실시예에서는 반도체 칩의 활성면이 부착될 테이프 배선기판(120)의 면에 복수개의 양면 접착 테이프(130a, 130b)가 부착되어 있다. 양면 접착 테이프(130a, 130b)는 윈도우(127) 양쪽에 부착되는 제 1 양면 접착 테이프(130a)와, 제 1 양면 접착 테이프(130a)의 외측에 부착되는 제 2 양면 접착 테이프(130b)로 구성된다. 이때, 제 2 양면 접착 테이프(130b)는 테이프 배선기판(120)에 부착되는 반도체 칩의 지점에 부착하는 것이 바람직하며, 더욱 바람직하게는 반도체 칩의 외측면과 제 2 양면 접착 테이프(130b)의 외측면이 동일면 상에 올 수 있도록 테이프 배선기판(120)에 부착하는 것이다. 양면 접착 테이프(130a, 130b)가 부착되는 면은 배선 패턴(123)이 형성된 테이프 배선기판(120)의 면이다.
양면 접착 테이프(130a, 130b)는 폴리이미드 테이프(132)의 양면에 접착층(134)이 형성된 접착 테이프이며, 빔 리드 본딩 공정을 안정적으로 진행하기 위하여 180㎛ 내지 220㎛ 두께를 갖도록 형성하는 것이 바람직하다. 한편, 폴리이미드 테이프(132)를 이용한 양면 접착 테이프(130a, 130b)는 탄성중합체에 비하여 단단하기 때문에, 반도체 칩이 테이프 배선기판(120)에 부착될 때, 반도체 칩의 수평이 틀어지는 문제점을 억제할 수 있다.
한편, 본 발명의 실시예에서는 테이프 배선기판(120)에 양면 접착 테이프(130a, 130b)가 부착된 구성을 개시하였지만, 양면 접착 테이프를 테이프 배선기판이 아닌 반도체 칩에 부착한 상태에서 반도체 칩의 활성면 상의 양면 접착 테이프에 테이프 배선기판을 부착할 수도 있다. 즉, 전극 패드를 중심으로 윈도우에 대응되는 위치에 제 1 양면 접착 테이프를 부착하고, 제 1 양면 접착 테이프가 부착된 방향과 동일한 방향으로 반도체 칩 활성면의 양 가장자리에 제 2 양면 접착 테이프를 부착하여 구현할 수도 있다.
양면 접착 테이프(130a, 130b)가 부착된 테이프 배선기판(120)을 이용한 칩 스케일 패키지(200)의 단면도가 도 3에 개시되어 있다. 도 2 및 3을 참조하여 설명하면, 반도체 칩의 전극 패드(112)가 테이프 배선기판(120)의 윈도우(127) 상으로 노출될 수 있도록 양면 접착 테이프(130a, 130b)에 의해 테이프 배선기판(120)에 부착된다. 윈도우(127) 상에 노출된 빔 리드(125)와 전극 패드(112)는 빔 리드 본딩에 의해 일괄적으로 접합된다. 수지 봉합부(150)가 윈도우(127) 상에 노출된 전극 패드(112)와 빔 리드(125)의 접합부분과, 반도체 칩(110)의 외곽을 액상의 성형수지로 봉합하여 형성된다. 그리고, 접속 구멍(129)에 솔더 볼(140)이 형성되어 솔더 볼 패드(124)에 접속된 구조를 갖는다.
본딩 툴(bonding tool; 도시 안됨)을 하강시켜 빔 리드 본딩할 때, 윈도우(127)에 근접한 제 1 양면 접착 테이프(130a)는 탄성중합체에 비하여 단단하기 때문에, 빔 리드(125)를 안정적으로 지탱하여 빔 리드(125)가 전극 패드(112)에 안정적으로 접합될 수 있도록 한다.
수지 봉합부(150)를 형성하는 액상의 성형수지가 반도체 칩(110)의 외곽을 봉합할 때, 모세관 현상에 의해 양면 접착 테이프(130a, 130b) 사이의 반도체 칩(110)의 활성면으로 충전된다. 즉, 도면부호 136이 가리키는 부분으로 성형수지가 충전되어 수지 봉합부(150)를 형성한다. 그리고, 솔더 볼(140)을 형성할 때, 양면 접착 테이프(130a, 130b)를 포함한 윈도우(127) 외측의 수지 봉합부(150)는 종래의 탄성중합체 대신에 완충수단으로서의 역할을 담당하게 된다.
한편, 본 발명의 실시예에서는 센터 패드형 반도체 칩에 적용되는 칩 스케일 패키지를 개시하였지만, 반도체 칩의 가장자리에 전극 패드가 형성되는 에지 패드형(edge pad type) 반도체 칩에도 양면 접착 테이프를 적용하여 칩 스케일 패키지를 구현할 수 있다. 즉, 에지 패드형 반도체 칩에 적용되는 테이프 배선기판은 에지 패드에 대응하여 윈도우가 형성되어 있다. 그리고, 반도체 칩이 부착될 부분에 대응되는 윈도우의 안쪽에 각 윈도우에 대응되게 양면 접착 테이프를 부착하고, 반도체 칩의 크기가 커 양면 접착 테이프 사이의 거리를 멀 경우에 양면 접착 테이프 사이에 적어도 1개 이상의 양면 접착 테이프를 개재할 수도 있다. 그리고, 수지 봉합부를 형성하고, 솔더 볼을 형성하는 것은 본 발명의 실시예에 따른 설명과 동일하게 형성하면 된다. 즉, 빔 리드 본딩으로 구현되는 칩 스케일 패키지에서 탄성중합체 대신에 양면 접착 테이프를 사용하는 것은 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
따라서, 본 발명의 구조를 따르면 테이프 배선기판과 반도체 칩 사이에 개재되는 복수개의 양면 접착 테이프는 반도체 칩의 수평이 틀어지는 불량을 억제한다.
제 1 양면 접착 테이프가 윈도우 양측에서 빔 리드를 지탱하기 때문에, 빔 리드와 전극 패드 사이의 안정적인 빔 리드 공정을 유도하여 빔 리드와 전극 패드 사이의 양호한 접합 신뢰성을 제공한다.
그리고, 반도체 칩, 테이프 배선기판 사이에 성형수지가 충전되어 반도체 칩 테이프 배선기판 사이의 양호한 접합 신뢰성을 확보할 수 있다.

Claims (2)

  1. (A) 활성면의 중심 부분을 따라서 복수개의 전극 패드가 형성된 반도체 칩과;
    (B) 상기 전극 패드를 중심으로 상기 전극 패드들이 배치된 방향으로 양쪽에 부착된 복수개의 양면 접착 테이프와;
    (C) (c1) 하부면이 상기 양면 접착 테이프의 상부면에 부착되고, 상기 전극 패드가 노출될 수 있는 윈도우가 형성된 폴리이미드 테이프와, (c2) 상기 윈도우를 중심으로 양쪽의 폴리이미드 테이프의 하부면에 형성되고, 상기 윈도우 상으로 돌출되어 상기 윈도우 상에 노출된 전극 패드와 접속되는 빔 리드를 포함하는 배선 패턴을 포함하는 테이프 배선기판과;
    (D) 상기 윈도우 상에 노출된 전극 패드와 빔 리드의 접합부분과, 상기 반도체 칩의 외곽을 성형수지로 봉합하여 형성된 수지 봉합부; 및
    (E) 상기 폴리이미드 테이프의 상부면을 통하여 상기 배선 패턴에 접속된 복수의 솔더 볼;을 포함하며,
    상기 양면 접착 테이프는 상기 테이프 배선기판의 윈도우의 양쪽에 부착된 제 1 양면 접착 테이프와, 상기 제 1 양면 접착 테이프 외측의 상기 반도체 칩의 활성면의 가장자리에 각기 부착된 제 2 양면 접착 테이프로 구성되며, 상기 수지 봉합부를 형성하는 상기 성형수지가 상기 양면 접착 테이프 사이에 충전되는 것을 특징으로 하는 칩 스케일 패키지.
  2. 제 1항에 있어서, 양면 접착 테이프는 폴리이미드 테이프의 양면에 접착층이 형성된 구성을 가지며, 180㎛ 내지 220㎛의 두께를 갖는 것을 특징으로 하는 칩 스케일 패키지.
KR1019990019683A 1999-05-31 1999-05-31 칩 스케일 패키지 KR20000075206A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990019683A KR20000075206A (ko) 1999-05-31 1999-05-31 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990019683A KR20000075206A (ko) 1999-05-31 1999-05-31 칩 스케일 패키지

Publications (1)

Publication Number Publication Date
KR20000075206A true KR20000075206A (ko) 2000-12-15

Family

ID=19588682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019683A KR20000075206A (ko) 1999-05-31 1999-05-31 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR20000075206A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783751A (zh) * 2015-11-24 2017-05-31 爱思开海力士有限公司 可伸展半导体封装和包括其的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783751A (zh) * 2015-11-24 2017-05-31 爱思开海力士有限公司 可伸展半导体封装和包括其的半导体器件
CN106783751B (zh) * 2015-11-24 2019-09-06 爱思开海力士有限公司 可伸展半导体封装和包括其的半导体器件

Similar Documents

Publication Publication Date Title
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6545366B2 (en) Multiple chip package semiconductor device
JP3578770B2 (ja) 半導体装置
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
JP3163419B2 (ja) 電子部品の製造方法
JP3238004B2 (ja) 半導体装置の製造方法
US20010015009A1 (en) Method of fabricating semiconductor package
JPH1098130A (ja) チップスケールの半導体パッケージ及びその製造方法
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
KR101544844B1 (ko) 와이어드 러버 컨택트 및 그 제조방법
KR20080069542A (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
US6271057B1 (en) Method of making semiconductor chip package
KR100266138B1 (ko) 칩 스케일 패키지의 제조 방법
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US20060022316A1 (en) Semiconductor package with flip chip on leadless leadframe
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2003023243A (ja) 配線基板
KR20000075206A (ko) 칩 스케일 패키지
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006196734A (ja) 半導体装置及びその製造方法
KR100324633B1 (ko) 반도체장치
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 ｂｇａ 패키지
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
KR100385088B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination