JP2944586B2 - Ｂｇａ型半導体装置及びその製造方法 - Google Patents
Ｂｇａ型半導体装置及びその製造方法Info
- Publication number
- JP2944586B2 JP2944586B2 JP23285597A JP23285597A JP2944586B2 JP 2944586 B2 JP2944586 B2 JP 2944586B2 JP 23285597 A JP23285597 A JP 23285597A JP 23285597 A JP23285597 A JP 23285597A JP 2944586 B2 JP2944586 B2 JP 2944586B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- resin
- back surface
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ型（ボール・
グリッド・アレイ型）半導体装置及びその製造方法に関
し、特に下面にボール端子をアレイ状に形成したＢＧＡ
型半導体装置及びその製造方法に関する。
グリッド・アレイ型）半導体装置及びその製造方法に関
し、特に下面にボール端子をアレイ状に形成したＢＧＡ
型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、かかるＢＧＡ型半導体装置は、フ
ラット構造を有し、プリント配線基板等に実装されてい
るが、この基板への実装にあたっては、中間の多層配線
板を用いて搭載されている。例えば、このようなボール
端子を備えた半導体装置は、特開平８−２３０５０号公
報などにも記載されているとおりである。
ラット構造を有し、プリント配線基板等に実装されてい
るが、この基板への実装にあたっては、中間の多層配線
板を用いて搭載されている。例えば、このようなボール
端子を備えた半導体装置は、特開平８−２３０５０号公
報などにも記載されているとおりである。
【０００３】図５（ａ），（ｂ）はそれぞれ従来の一例
を説明するためのＢＧＡ型半導体装置の断面図及びその
一部の拡大断面図である。まず、図５（ａ）に示すよう
に、かかる従来のＢＧＡ型半導体装置は、底面に複数の
ボール端子８を設けた多層配線基板１２と、この多層配
線基板１２上に搭載する半導体素子１と、半導体素子１
および多層配線基板１２を電気的に接続するためのＴＡ
Ｂテープ４ａとを有し、半導体素子１の上面，ＴＡＢテ
ープ４ａの一部を封止レジン６によりモールドして形成
されている。
を説明するためのＢＧＡ型半導体装置の断面図及びその
一部の拡大断面図である。まず、図５（ａ）に示すよう
に、かかる従来のＢＧＡ型半導体装置は、底面に複数の
ボール端子８を設けた多層配線基板１２と、この多層配
線基板１２上に搭載する半導体素子１と、半導体素子１
および多層配線基板１２を電気的に接続するためのＴＡ
Ｂテープ４ａとを有し、半導体素子１の上面，ＴＡＢテ
ープ４ａの一部を封止レジン６によりモールドして形成
されている。
【０００４】また、図５（ａ）に示すように、ＴＡＢテ
ープ４ａは、ポリイミドフィルム１４上に貼り付けられ
たインナーリード１５とアウターリード１６とを有し、
インナーリード１５は半導体素子１の電極バンプ３に接
合され、アウターリード１６は接合部１１を介して多層
配線基板１２の表面に形成した配線パッド９に接合され
る。さらに、ボール端子８は多層配線基板１２の底面に
形成したボール形成ランド１０の上に形成される。ま
た、多層配線基板１２は各層の配線パターン１３とこれ
らを接続するためのバイアホール１７とを備え、配線パ
ッド９およびボール形成ランド１０を相互に接続してい
る。
ープ４ａは、ポリイミドフィルム１４上に貼り付けられ
たインナーリード１５とアウターリード１６とを有し、
インナーリード１５は半導体素子１の電極バンプ３に接
合され、アウターリード１６は接合部１１を介して多層
配線基板１２の表面に形成した配線パッド９に接合され
る。さらに、ボール端子８は多層配線基板１２の底面に
形成したボール形成ランド１０の上に形成される。ま
た、多層配線基板１２は各層の配線パターン１３とこれ
らを接続するためのバイアホール１７とを備え、配線パ
ッド９およびボール形成ランド１０を相互に接続してい
る。
【０００５】
【発明が解決しようとする課題】上述した従来のＢＧＡ
型半導体装置は、プリント配線板などに実装するにあた
り、各装置の形状あるいはピン数などによってそれぞれ
専用の多層配線基板を必要とし、その専用の基板を介し
て外部入出力端子となるボール端子と半導体素子とを電
気的に接続している。したがって、従来のＢＧＡ型半導
体装置は、製品毎に異った多層配線基板を用意しなけれ
ばならないという欠点がある。
型半導体装置は、プリント配線板などに実装するにあた
り、各装置の形状あるいはピン数などによってそれぞれ
専用の多層配線基板を必要とし、その専用の基板を介し
て外部入出力端子となるボール端子と半導体素子とを電
気的に接続している。したがって、従来のＢＧＡ型半導
体装置は、製品毎に異った多層配線基板を用意しなけれ
ばならないという欠点がある。
【０００６】本発明の目的は、このような中間基板を用
いることなく、小型且つ薄型化し、廉価にするととも
に、生産性を向上させることのできるＢＧＡ型半導体装
置及びその製造方法を提供することにある。
いることなく、小型且つ薄型化し、廉価にするととも
に、生産性を向上させることのできるＢＧＡ型半導体装
置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明のＢＧＡ型半導体
装置は、表面中央部に集積回路部を形成し且つ前記集積
回路部の周辺に電極バンプを設けるとともに、裏面に配
線パターンおよび配線パットを形成した半導体素子と、
前記電極バンプおよび前記配線パットを接続するため
に、前記半導体素子の側面部に設けたＴＡＢテープと、
前記配線パターンに接続される外部接続のためのボール
端子とを有して構成される。
装置は、表面中央部に集積回路部を形成し且つ前記集積
回路部の周辺に電極バンプを設けるとともに、裏面に配
線パターンおよび配線パットを形成した半導体素子と、
前記電極バンプおよび前記配線パットを接続するため
に、前記半導体素子の側面部に設けたＴＡＢテープと、
前記配線パターンに接続される外部接続のためのボール
端子とを有して構成される。
【０００８】このＢＧＡ型半導体装置におけるＴＡＢテ
ープは、前記半導体素子の側面すべてにコ字状に形成す
ることができる。
ープは、前記半導体素子の側面すべてにコ字状に形成す
ることができる。
【０００９】また、本発明のＢＧＡ型半導体装置は、表
面中央部に集積回路部を形成し且つ前記集積回路部の周
辺に電極バンプを設けるとともに、裏面に配線パターン
および配線パットを形成した半導体素子と、前記電極バ
ンプおよび前記配線パットを接続するために、前記半導
体素子の側面部に設けたＴＡＢテープと、前記配線パタ
ーンに接続される外部接続のためのボール端子と、前記
半導体素子の表面，前記ＴＡＢテープおよび前記半導体
素子の裏面の周辺部を封止した樹脂封止レジンとを有し
て構成される。
面中央部に集積回路部を形成し且つ前記集積回路部の周
辺に電極バンプを設けるとともに、裏面に配線パターン
および配線パットを形成した半導体素子と、前記電極バ
ンプおよび前記配線パットを接続するために、前記半導
体素子の側面部に設けたＴＡＢテープと、前記配線パタ
ーンに接続される外部接続のためのボール端子と、前記
半導体素子の表面，前記ＴＡＢテープおよび前記半導体
素子の裏面の周辺部を封止した樹脂封止レジンとを有し
て構成される。
【００１０】この樹脂封止レジンは、前記半導体素子の
表面を除いた部分を開口し且つ前記半導体素子の裏面に
固定される樹脂枠に収容される。
表面を除いた部分を開口し且つ前記半導体素子の裏面に
固定される樹脂枠に収容される。
【００１１】さらに、本発明のＢＧＡ型半導体装置の製
造方法は、半導体素子の表面に形成された電極バンプお
よび裏面に形成された配線パットを前記半導体素子の側
面に設けるＴＡＢテープのインナーリード，アウターリ
ードにボンダーを用いて接合する工程と、前記半導体素
子の裏面に形成した前記配線パットの内側中央寄りに樹
脂枠を貼り付け、前記樹脂枠をベーキングにより固定す
る工程と、前記樹脂枠と前記半導体素子とにより形成さ
れた空間に液状のエポキシ系封止レジンをポッティング
注入し硬化させるする工程と、前記半導体素子の裏面の
ランド上にボール端子を形成する工程とを含んで構成さ
れる。
造方法は、半導体素子の表面に形成された電極バンプお
よび裏面に形成された配線パットを前記半導体素子の側
面に設けるＴＡＢテープのインナーリード，アウターリ
ードにボンダーを用いて接合する工程と、前記半導体素
子の裏面に形成した前記配線パットの内側中央寄りに樹
脂枠を貼り付け、前記樹脂枠をベーキングにより固定す
る工程と、前記樹脂枠と前記半導体素子とにより形成さ
れた空間に液状のエポキシ系封止レジンをポッティング
注入し硬化させるする工程と、前記半導体素子の裏面の
ランド上にボール端子を形成する工程とを含んで構成さ
れる。
【００１２】また、この半導体素子の裏面のランド上に
ボール端子を形成するにあたっては、前記ボール端子を
フラックスを介して前記ランド上に接置した後、リフロ
ー炉に通して表面を溶融し、表面張力を利用して前記ラ
ンド上に円形に形成することができる。
ボール端子を形成するにあたっては、前記ボール端子を
フラックスを介して前記ランド上に接置した後、リフロ
ー炉に通して表面を溶融し、表面張力を利用して前記ラ
ンド上に円形に形成することができる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明の一実施の形態を説明するた
めの樹脂部を除いたＢＧＡ型半導体装置主要部の斜視図
である。図１に示すように、この実施の形態では、正方
形状をした半導体素子１が上面（表面）の中央部に集積
回路部２を形成しており、しかもその集積回路部２の周
辺、すなわち素子１の外周に沿って電極バンプ３を備え
ている。また、この半導体素子１は下面（裏面）には、
配線パターンおよびこの配線パターンに接続される配線
パットとボール接続用のランドを形成している。なお、
この半導体素子１の裏面における配線パットも電極バン
プ３に対応し素子１の外周に沿って形成されている。こ
の半導体素子１に対し、その４つの側面部にコ字状に形
成したＴＡＢテープ４を設け、表面の電極バンプ３およ
び前述した裏面の配線パットを接続している。さらに、
この半導体素子１を含んで樹脂で封止した後、裏面に前
述した配線パターンに接続される外部接続のためのボー
ル端子を形成する。これにより、中間的な配線板を用い
なくても、半導体素子１の両面間の電気的導通を得るこ
とができる。ここでは、樹脂部については省略してお
り、以下の図２，図３で説明する。
めの樹脂部を除いたＢＧＡ型半導体装置主要部の斜視図
である。図１に示すように、この実施の形態では、正方
形状をした半導体素子１が上面（表面）の中央部に集積
回路部２を形成しており、しかもその集積回路部２の周
辺、すなわち素子１の外周に沿って電極バンプ３を備え
ている。また、この半導体素子１は下面（裏面）には、
配線パターンおよびこの配線パターンに接続される配線
パットとボール接続用のランドを形成している。なお、
この半導体素子１の裏面における配線パットも電極バン
プ３に対応し素子１の外周に沿って形成されている。こ
の半導体素子１に対し、その４つの側面部にコ字状に形
成したＴＡＢテープ４を設け、表面の電極バンプ３およ
び前述した裏面の配線パットを接続している。さらに、
この半導体素子１を含んで樹脂で封止した後、裏面に前
述した配線パターンに接続される外部接続のためのボー
ル端子を形成する。これにより、中間的な配線板を用い
なくても、半導体素子１の両面間の電気的導通を得るこ
とができる。ここでは、樹脂部については省略してお
り、以下の図２，図３で説明する。
【００１５】上述したＴＡＢテープ４の構造は、電極バ
ンプ３に対応したインナーリード，アウターリードとな
る複数の銅箔をエポキシ樹脂を介してシート状のポリイ
ミド樹脂に接着している。
ンプ３に対応したインナーリード，アウターリードとな
る複数の銅箔をエポキシ樹脂を介してシート状のポリイ
ミド樹脂に接着している。
【００１６】図２は図１における半導体装置に樹脂部を
追加した状態でのＡ−Ａ線断面図であり、また図３は図
２における半導体装置の一部の拡大断面図である。図２
および図３に示すように、本実施の形態におけるＢＧＡ
型半導体装置は、表面中央部に前述した集積回路部を形
成し、その集積回路部の周辺に電極バンプ３を設けると
ともに、裏面に配線パターン５およびこの配線パターン
５に接続された配線パット９を形成した半導体素子１
と、この半導体素子１の電極バンプ２および配線パット
９を接続するために、半導体素子１の４つの側面部に設
けたＴＡＢテープ４と、配線パターン５に接続される外
部接続のためのボール接置用ランド１０およびボール端
子８と、半導体素子１の表面を除いた部分を開口すると
ともに、その裏面に接合部１１で固定される樹脂枠７
と、半導体素子１の表面，ＴＡＢテープ４および半導体
素子１の裏面の周辺部を封止するために、樹脂枠７に充
填される樹脂封止レジン６とを有している。
追加した状態でのＡ−Ａ線断面図であり、また図３は図
２における半導体装置の一部の拡大断面図である。図２
および図３に示すように、本実施の形態におけるＢＧＡ
型半導体装置は、表面中央部に前述した集積回路部を形
成し、その集積回路部の周辺に電極バンプ３を設けると
ともに、裏面に配線パターン５およびこの配線パターン
５に接続された配線パット９を形成した半導体素子１
と、この半導体素子１の電極バンプ２および配線パット
９を接続するために、半導体素子１の４つの側面部に設
けたＴＡＢテープ４と、配線パターン５に接続される外
部接続のためのボール接置用ランド１０およびボール端
子８と、半導体素子１の表面を除いた部分を開口すると
ともに、その裏面に接合部１１で固定される樹脂枠７
と、半導体素子１の表面，ＴＡＢテープ４および半導体
素子１の裏面の周辺部を封止するために、樹脂枠７に充
填される樹脂封止レジン６とを有している。
【００１７】また、この半導体素子１における電極バン
プ３，配線パターン５および配線パット９は、それぞれ
アルミニウム（Ａｌ）により形成され、ボール接置用ラ
ンド１０はＡｌの上にＣｒ−Ｃｕ−ＡｕあるいはＴｉ−
Ｃｕ−Ｎｉ等のバリアメタルを施して形成される。
プ３，配線パターン５および配線パット９は、それぞれ
アルミニウム（Ａｌ）により形成され、ボール接置用ラ
ンド１０はＡｌの上にＣｒ−Ｃｕ−ＡｕあるいはＴｉ−
Ｃｕ−Ｎｉ等のバリアメタルを施して形成される。
【００１８】一方、電極バンプ３と配線パット９を接続
するＴＡＢテープ４は、ポリイミド樹脂上に銅箔をエポ
キシ系接着剤で貼り付けたものを用い、一方が電極バン
プ３に接合されるインナーリードとなり、他方が配線パ
ット９に接合されるアウターリードとなる。
するＴＡＢテープ４は、ポリイミド樹脂上に銅箔をエポ
キシ系接着剤で貼り付けたものを用い、一方が電極バン
プ３に接合されるインナーリードとなり、他方が配線パ
ット９に接合されるアウターリードとなる。
【００１９】さらに、半導体素子１やＴＡＢテープ４を
保護する目的で、半導体素子１の配線パット９を形成し
た裏面には、ポリイミド系の両面テープなどからなる接
合部１１により、エポキシ系の素材で形成された樹脂枠
７を接合する。したがって、半導体素子１と樹脂枠７と
の間の空間には、エポキシ系の封止レジン６を注入して
硬化させることにより、半導体素子１の集積回路部は気
密に封止される。
保護する目的で、半導体素子１の配線パット９を形成し
た裏面には、ポリイミド系の両面テープなどからなる接
合部１１により、エポキシ系の素材で形成された樹脂枠
７を接合する。したがって、半導体素子１と樹脂枠７と
の間の空間には、エポキシ系の封止レジン６を注入して
硬化させることにより、半導体素子１の集積回路部は気
密に封止される。
【００２０】この樹脂封止した後、半導体素子１のボー
ル接置用ランド９上にボール端子８を接置すれば、半導
体素子１はボール端子８を介して外部と電気的に導通を
得ることができる。
ル接置用ランド９上にボール端子８を接置すれば、半導
体素子１はボール端子８を介して外部と電気的に導通を
得ることができる。
【００２１】上述したように、本実施の形態によれば、
半導体素子１の集積回路形成面に配置された電極バンプ
３とその裏面に形成された配線パット９とをＴＡＢテー
プ４で接続することにより、電極バンプ３と配線パット
９は電気的に接続される。しかも、配線パット９は同一
面に形成されているボール接置用ランド１０と配線パタ
ーン５を介して電気的に接続される。したがって、ボー
ル接置用ランド１０にボール端子８を接置すれば、半導
体素子１の集積回路部も外部と電気的に導通させること
ができるので、従来のような中間基板を用いることな
く、小型で且つ薄型化したＢＧＡ型半導体装置を実現す
ることができる。
半導体素子１の集積回路形成面に配置された電極バンプ
３とその裏面に形成された配線パット９とをＴＡＢテー
プ４で接続することにより、電極バンプ３と配線パット
９は電気的に接続される。しかも、配線パット９は同一
面に形成されているボール接置用ランド１０と配線パタ
ーン５を介して電気的に接続される。したがって、ボー
ル接置用ランド１０にボール端子８を接置すれば、半導
体素子１の集積回路部も外部と電気的に導通させること
ができるので、従来のような中間基板を用いることな
く、小型で且つ薄型化したＢＧＡ型半導体装置を実現す
ることができる。
【００２２】図４（ａ）〜（ｄ）はそれぞれ本発明のＢ
ＧＡ型半導体装置の製造方法の一実施の形態を説明する
ための工程順に示した装置断面図である。まず、図４
（ａ）に示すように、本実施の形態においては、半導体
素子１の片方の面（表面）に形成された電極バンプとＴ
ＡＢテープ４のインナーリード、同様に他方の面（裏
面）に形成された配線パットとＴＡＢテープ４のアウタ
ーリードとを押えながら超音波シングルポイントボンダ
ーを用いて接合する。このときの接合条件は、ボンダー
先端にツールを取り付け、そのツール温度４５０°Ｃ、
ボンディング時間０．５ｓ／リード、ボンディング荷重
５０ｇｆ／リードとしている。
ＧＡ型半導体装置の製造方法の一実施の形態を説明する
ための工程順に示した装置断面図である。まず、図４
（ａ）に示すように、本実施の形態においては、半導体
素子１の片方の面（表面）に形成された電極バンプとＴ
ＡＢテープ４のインナーリード、同様に他方の面（裏
面）に形成された配線パットとＴＡＢテープ４のアウタ
ーリードとを押えながら超音波シングルポイントボンダ
ーを用いて接合する。このときの接合条件は、ボンダー
先端にツールを取り付け、そのツール温度４５０°Ｃ、
ボンディング時間０．５ｓ／リード、ボンディング荷重
５０ｇｆ／リードとしている。
【００２３】ついで、図４（ｂ）に示すように、半導体
素子１の配線パット形成面で且つその内側中央寄りにポ
リイミドテープを介して樹脂枠７を貼り付ける。この状
態で、２００°Ｃ，９０分のベーキングを行うことによ
り、半導体素子１に樹脂枠７を強固に接合する。
素子１の配線パット形成面で且つその内側中央寄りにポ
リイミドテープを介して樹脂枠７を貼り付ける。この状
態で、２００°Ｃ，９０分のベーキングを行うことによ
り、半導体素子１に樹脂枠７を強固に接合する。
【００２４】さらに、図４（ｃ）に示すように、樹脂枠
７と半導体素子１との間にできた空間に液状のエポキシ
系封止レジン６をポッティング注入し硬化させる。この
とき、ポッティング封止には、液状の封止レジン６をデ
ィスペンサーなどで塗布する。なお、このエポキシ系封
止レジン６は、半導体素子１とＴＡＢテープ４との間に
もテープ両端より流れ込み、充填される。
７と半導体素子１との間にできた空間に液状のエポキシ
系封止レジン６をポッティング注入し硬化させる。この
とき、ポッティング封止には、液状の封止レジン６をデ
ィスペンサーなどで塗布する。なお、このエポキシ系封
止レジン６は、半導体素子１とＴＡＢテープ４との間に
もテープ両端より流れ込み、充填される。
【００２５】最後に、図４（ｄ）に示すように、半導体
素子１の樹脂封止された面の反対の面、すなわち裏面に
形成されているボール接置用ランド上にＳｎ６０−Ｐｂ
４０（重量％）からなるボール端子８をフラックスを介
して接置する。しかる後、全体を温度２３０°Ｃのリフ
ロー炉に通し、窒素ガス気流中で半田ボール端子８の表
面を溶融する。これにより、リフロー炉では、半田の表
面張力により、ボール端子８がボール接続用ランド上に
円形に形成される。
素子１の樹脂封止された面の反対の面、すなわち裏面に
形成されているボール接置用ランド上にＳｎ６０−Ｐｂ
４０（重量％）からなるボール端子８をフラックスを介
して接置する。しかる後、全体を温度２３０°Ｃのリフ
ロー炉に通し、窒素ガス気流中で半田ボール端子８の表
面を溶融する。これにより、リフロー炉では、半田の表
面張力により、ボール端子８がボール接続用ランド上に
円形に形成される。
【００２６】また、上述したＢＧＡ型半導体装置の製造
方法の実施の形態において、電極バンプ３とＴＡＢテー
プ４を接合する場合（配線パット９とＴＡＢテープ４を
接合する場合も同様）、超音波シングルポイントボンダ
ーを用いて接続したが、具体的には、次のように接合さ
れる。
方法の実施の形態において、電極バンプ３とＴＡＢテー
プ４を接合する場合（配線パット９とＴＡＢテープ４を
接合する場合も同様）、超音波シングルポイントボンダ
ーを用いて接続したが、具体的には、次のように接合さ
れる。
【００２７】
【発明の効果】以上説明したように、本発明のＢＧＡ型
半導体装置は、ＴＡＢテープを用い、半導体素子表面に
形成された集積回路部と裏面に形成された入出力端子と
を電気的に接続することにより、製品毎に中間基板を必
要としないで済み、小型且つ薄型化でき、製品の資材コ
ストを低減できるという効果がある。
半導体装置は、ＴＡＢテープを用い、半導体素子表面に
形成された集積回路部と裏面に形成された入出力端子と
を電気的に接続することにより、製品毎に中間基板を必
要としないで済み、小型且つ薄型化でき、製品の資材コ
ストを低減できるという効果がある。
【００２８】また、本発明のＢＧＡ型半導体装置の製造
方法は、ＴＡＢテープをボンダーにより半導体素子の表
裏面に接合し、樹脂枠を固定することで、製品毎の中間
基板を不要にするとともに、生産性を向上させることが
できるという効果がある。
方法は、ＴＡＢテープをボンダーにより半導体素子の表
裏面に接合し、樹脂枠を固定することで、製品毎の中間
基板を不要にするとともに、生産性を向上させることが
できるという効果がある。
【図１】本発明の一実施の形態を説明するための樹脂部
を除いたＢＧＡ型半導体装置主要部の斜視図である。
を除いたＢＧＡ型半導体装置主要部の斜視図である。
【図２】図１の半導体装置に樹脂部を追加した状態での
Ａ−Ａ線断面図である。
Ａ−Ａ線断面図である。
【図３】図２における半導体装置の一部の拡大断面図で
ある。
ある。
【図４】本発明のＢＧＡ型半導体装置の製造方法の一実
施の形態を説明するための工程順に示した装置断面図で
ある。
施の形態を説明するための工程順に示した装置断面図で
ある。
【図５】従来の一例を説明するためのＢＧＡ型半導体装
置全体の断面及びその一部の拡大断面を表わす図であ
る。
置全体の断面及びその一部の拡大断面を表わす図であ
る。
１ 半導体素子 ２ 集積回路部 ３ 電極バンプ ４ ＴＡＢテープ ５ 配線パターン ６ 封止レジン ７ 樹脂枠 ８ ボール（端子） ９ 配線パット １０ ボール接置用ランド １１ 接合部
Claims (6)
- 【請求項１】 表面中央部に集積回路部を形成し且つ前
記集積回路部の周辺に電極バンプを設けるとともに、裏
面に配線パターンおよび配線パットを形成した半導体素
子と、前記電極バンプおよび前記配線パットを接続する
ために、前記半導体素子の側面部に設けたＴＡＢテープ
と、前記配線パターンに接続される外部接続のためのボ
ール端子とを有することを特徴とするＢＧＡ型半導体装
置。 - 【請求項２】 前記ＴＡＢテープは、前記半導体素子の
側面すべてにコ字状に形成される請求項１記載のＢＧＡ
型半導体装置。 - 【請求項３】 表面中央部に集積回路部を形成し且つ前
記集積回路部の周辺に電極バンプを設けるとともに、裏
面に配線パターンおよび配線パットを形成した半導体素
子と、前記電極バンプおよび前記配線パットを接続する
ために、前記半導体素子の側面部に設けたＴＡＢテープ
と、前記配線パターンに接続される外部接続のためのボ
ール端子と、前記半導体素子の表面，前記ＴＡＢテープ
および前記半導体素子の裏面の周辺部を封止した樹脂封
止レジンとを有することを特徴とするＢＧＡ型半導体装
置。 - 【請求項４】 前記樹脂封止レジンは、前記半導体素子
の表面を除いた部分を開口し且つ前記半導体素子の裏面
に固定される樹脂枠に収容されている請求項３記載のＢ
ＧＡ型半導体装置。 - 【請求項５】 半導体素子の表面に形成された電極バン
プおよび裏面に形成された配線パットを前記半導体素子
の側面に設けるＴＡＢテープのインナーリード，アウタ
ーリードにボンダーを用いて接合する工程と、前記半導
体素子の裏面に形成した前記配線パットの内側中央寄り
に樹脂枠を貼り付け、前記樹脂枠をベーキングにより固
定する工程と、前記樹脂枠と前記半導体素子とにより形
成された空間に液状のエポキシ系封止レジンをポッティ
ング注入し硬化させるする工程と、前記半導体素子の裏
面のランド上にボール端子を形成する工程とを含むこと
を特徴とするＢＧＡ型半導体装置の製造方法。 - 【請求項６】 前記半導体素子の裏面のランド上にボー
ル端子を形成する工程は、前記ボール端子をフラックス
を介して前記ランド上に接置した後、リフロー炉に通し
て表面を溶融し、表面張力を利用して前記ランド上に円
形に形成する請求項５記載のＢＧＡ型半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23285597A JP2944586B2 (ja) | 1997-08-28 | 1997-08-28 | Ｂｇａ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23285597A JP2944586B2 (ja) | 1997-08-28 | 1997-08-28 | Ｂｇａ型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174400A JPH1174400A (ja) | 1999-03-16 |
| JP2944586B2 true JP2944586B2 (ja) | 1999-09-06 |
Family
ID=16945880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23285597A Expired - Fee Related JP2944586B2 (ja) | 1997-08-28 | 1997-08-28 | Ｂｇａ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944586B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371867B2 (ja) * | 1999-10-05 | 2003-01-27 | 日本電気株式会社 | 半導体装置 |
| CN110473845A (zh) * | 2019-09-19 | 2019-11-19 | 捷捷半导体有限公司 | 一种三面贴装塑封元器件的结构及其制造方法 |
-
1997
- 1997-08-28 JP JP23285597A patent/JP2944586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174400A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100384260B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| WO1998018162A1 (en) | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP2000323603A (ja) | 半導体回路装置及びその製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH04192450A (ja) | 複合リードフレーム | |
| JP3568458B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |
|
| LAPS | Cancellation because of no payment of annual fees |