CN110473845A - 一种三面贴装塑封元器件的结构及其制造方法 - Google Patents

一种三面贴装塑封元器件的结构及其制造方法 Download PDF

Info

Publication number
CN110473845A
CN110473845A CN201910875068.7A CN201910875068A CN110473845A CN 110473845 A CN110473845 A CN 110473845A CN 201910875068 A CN201910875068 A CN 201910875068A CN 110473845 A CN110473845 A CN 110473845A
Authority
CN
China
Prior art keywords
plastic
electrode
sealed body
plastic packaging
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910875068.7A
Other languages
English (en)
Inventor
王成森
吴家健
潘建英
孙健锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
Agile Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agile Semiconductor Ltd filed Critical Agile Semiconductor Ltd
Priority to CN201910875068.7A priority Critical patent/CN110473845A/zh
Publication of CN110473845A publication Critical patent/CN110473845A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明公开了一种三面贴装塑封元器件的结构，包括塑封体，在所述塑封体的一端两侧设置两个环绕一部分塑封体顶面、塑封体侧面、一部分塑封体底面的一体化外部电极，所述一体化外部电极是和内部电极一体、且具有四个90度折弯的金属材料，它包含在塑封体内部与芯片的焊接基岛、并高于所述焊接基岛且与塑料体上表面等平面的上焊盘、垂直于上表面的侧焊盘、垂直于侧面且与塑料体下表面等平面的下焊盘。本发明工艺简单、可靠，单个元器件有三个焊接面供选择，当线路板平面空间受限时，可采用塑封体侧面外部电极焊接；当线路板高度空间受限时，可采用塑封体正面外部电极焊接；当器件周边受其他器件影响放置时，可翻转到塑封体背面外部电极焊接。

Description

一种三面贴装塑封元器件的结构及其制造方法
技术领域
本发明涉及元器件塑料封装技术领域，具体为一种在塑料体的一端设有两个三面环绕的外部电极的表面贴装塑封元器件的结构及其制造方法。
背景技术
表面贴装塑封型元器件广泛应用于通信、计算机、汽车、工业控制、电子等众多领域。随着设备对集成度越来越高、体积越来越小、成本越来越低的要求，印刷电路板留给元器件的空间越来越小。现有的塑封型元器件一般采用两引线封装或普通单面贴装两种结构。两引线封装结构的元器件适用于站立方式安装在线路板上，占用线路板平面面积小，但占用线路板高度空间大。而普通单面贴装结构的元器件外形一般为长方体，在长方体的两端各引出一个焊接电极，形成一组(两个)焊接电极，适应用平躺方式安装在线路板上，占用线路板高度空间小，但占用线路板平面面积大，限制了线路板的尺寸优化及成本优化。
综上所述，市场需要一种既可站立安装又可平躺安装的表面贴装元器件，当线路板平面面积受限时可站立安装，当线路板高度空间受限时可平躺安装，当平躺安装时可根据线路板的平面空间选择左侧安装或者右侧安装。
发明内容
本发明的目的在于提供一种三面贴装塑封元器件的结构及其制造方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种三面贴装塑封元器件的结构，包括塑封体，在所述塑封体的一端两侧设置两个环绕一部分塑封体顶面、塑封体侧面、一部分塑封体底面的一体化外部电极，所述一体化外部电极是和内部电极一体、且具有四个90度折弯的金属材料，它包含在塑封体内部与芯片的焊接基岛、并高于所述焊接基岛且与塑料体上表面等平面的上焊盘、垂直于上表面的侧焊盘、垂直于侧面且与塑料体下表面等平面的下焊盘，所述上焊盘与焊接基岛是预先将框架打两个90度弯产生一定高度，所述侧焊盘和下焊盘在塑料封装后通过模具打弯成型。
优选的，所述一体化外部电极是由设立在塑封体两端的两个环绕部分塑料体顶面，塑料体侧面、部分塑封体底面的一体化外部电极成型而成。
优选的，两个环绕在塑封体端面的所述电极片形状为“反7字”形，同时可以为T字形或其他形状。
优选的，所述电极片由一个“反7字”电极片构成上电极片，而下电极片由同一电极片翻转成“正7字”构成。
优选的，“反7字”所述电极片为一个具有一定打弯高度的导体材料结构，包含上电极与芯片焊接基岛，且高于电极片焊接基岛且与上表面等平面电极片外部引出电极。
优选的，“反7字”所述电极片的打弯高度刚好为芯片到塑封体外表面距离。
优选的，所述一体化外部电极的长度、宽度、可以自由设置。
优选的，所述一体化外部电极的宽度为0.95-2.8mm，其中塑料体顶面及底面的部分环绕电极长度为1.25-3.3mm，且两面的焊盘长度相等，其中塑封体侧面部分的焊盘长度为塑封体厚度，尺寸为1.25-5.5mm。
以上塑封元器件的制造方法，包括以下步骤；
1)制备“反7字”电极片，且“反7字”电极片的打弯高度为芯片到塑封体外表面距离；
2)将下电极片、芯片、上电极片依次排放固定在模具中用铅锡焊料烧结连接；
3)将烧结好的产品放置到注塑模具中注塑成型；
4)将注塑成型的产品置于成型模具成型第一个90°角；
5)将第一次成型的产品置于成型模具中成型第二个90°角；
6)将成型好产品进行电镀滚镀工艺镀锡；
7)将电镀完产品进行打标，打标位置可根据贴片要求优选在塑封体正面或塑封体背面。
优选的，所述芯片可为压敏电阻、Y电容、二极管芯片，TVS芯片、TSS芯片等两个引出端的元器件。
本发明提出一种三面贴装塑封元器件的结构及其制造方法，其有益效果是：
1、本发明工艺简单、可靠，单个元器件有三个焊接面供选择，当线路板平面空间受限时，可采用塑封体侧面外部电极焊接；当线路板高度空间受限时，可采用塑封体正面外部电极焊接；当器件周边受其他器件影响放置时，可翻转到塑封体背面外部电极焊接；
2、本发明提供的三面贴装塑封型元器件易实现自动化安装，大幅提升元器件对线路板的适用性，减小线路板面积，提高设备小型化。
附图说明
图1为本发明立体结构示意图；
图2为本发明的结构等轴测图；
图3为本发明的主视图；
图4为本发明的左视图；
图5为本发明的后视图；
图6为本发明的“反7字”电极片左视图；
图7为本发明的“反7字”电极片主视图；
图8为本发明的烧结产品图；
图9为本发明的塑封产品图；
图10为本发明的一次成型图；
图11为本发明的二次成型图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-11，本发明提供一种技术方案：一种三面贴装塑封元器件的结构，包括塑封体1，以及设置在部分塑封体正面焊盘P1-1、P1-2，部分塑封体背面焊盘P3-1、P3-2，及其中一个塑封体侧面焊盘P2-1、P2-2的外部电极；
设置在部分塑封体正面P1-1、P1-2，部分塑封体背面P3-1、P3-2，及其中一个塑封体侧面P2-1、P2-2的外部电极，是由设立在塑封体1两端的两个环绕部分塑料体顶面，塑料体侧面、部分塑封体底面的一体化外部电极(上电极片2和下电极片3)成型而成。
一体化外部电极是由设立在塑封体两端的两个环绕部分塑料体顶面，塑料体侧面、部分塑封体底面的一体化外部电极成型而成；
两个环绕在塑封体端面的电极片形状为“反7字”形，同时可以为T字形或其他形状；
优选的电极片由一个“反7字”电极片构成上电极片2，而下电极片3由同一电极片翻转成“正7字”构成；
“反7字”电极片为一个具有一定打弯高度的导体材料结构，包含上电极2与芯片4的焊接基岛，及高于电极片焊接基岛6且与上表面等平面电极片外部引出电极5；
“反7字”电极片的打弯高度H刚好为芯片4到塑封体1外表面距离；
一体化外部电极的长度、宽度、可以自由设置，并可以兼容现有的DO-215AC、DO-214AA、DO-214AB以及4032、3225等焊盘尺寸；
优选的一体化外部电极的宽度W1-1、W1-2为0.95-2.8mm，其中塑料体顶面及底面的部分环绕电极长度L1-1、L1-2、L3-1、L3-2为1.25-3.3mm，且两面的焊盘长度相等，其中塑封体侧面部分的焊盘长度L2-1、L2-2为塑封体厚度，尺寸为1.25-5.5mm。
一种三面贴装塑封型元器件的制造方法，包括以下步骤：
1)制备一电极片(上电极片2和下电极片3)，电极片的打弯深度H刚好为塑封体厚度；
2)将下电极片3、芯片4、上电极片2依次排放固定在模具中，用铅锡焊料烧结连接；
3)将烧结好的产品放置到注塑模具中注塑成型；
4)将注塑成型的产品置于成型模具成型第一个90°角A1-1、A1-2；
5)将第一次成型的产品置于成型模具中成型第二个90°角A2-1、A2-2；
6)将成型好产品进行电镀滚镀工艺镀锡；
7)将电镀完产品进行打标，打标位置可根据贴片要求，优选在塑封体正面或塑封体背面。
芯片(元器件)可为压敏电阻、Y电容、二极管芯片，TVS芯片、TSS芯片等其它两个引出端的元器件。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种三面贴装塑封元器件的结构，其特征在于：包括塑封体，在所述塑封体的一端两侧设置两个环绕一部分塑封体顶面、塑封体侧面、一部分塑封体底面的一体化外部电极，所述一体化外部电极是和内部电极一体、且具有四个90度折弯的金属材料，它包含在塑封体内部与芯片的焊接基岛、并高于所述焊接基岛且与塑料体上表面等平面的上焊盘、垂直于上表面的侧焊盘、垂直于侧面且与塑料体下表面等平面的下焊盘，所述上焊盘与焊接基岛是预先将框架打两个90度弯产生一定高度，所述侧焊盘和下焊盘在塑料封装后通过模具打弯成型。
2.根据权利要求1所述的一种三面贴装塑封元器件的结构，其特征在于：所述一体化外部电极是由设立在塑封体两端的两个环绕部分塑料体顶面，塑料体侧面、部分塑封体底面的一体化外部电极成型而成。
3.根据权利要求1所述的一种三面贴装塑封元器件的结构，其特征在于：两个环绕在塑封体端面的所述电极片形状为“反7字”形，同时可以为T字形或其他形状。
4.根据权利要求3所述的一种三面贴装塑封元器件的结构，其特征在于：所述电极片由一个“反7字”电极片构成上电极片，而下电极片由同一电极片翻转成“正7字”构成。
5.根据权利要求4所述的一种三面贴装塑封元器件的结构，其特征在于：“反7字”所述电极片为一个具有一定打弯高度的导体材料结构，包含上电极与芯片焊接基岛，并高于电极片焊接基岛且与上表面等平面电极片外部引出电极。
6.根据权利要求5所述的一种三面贴装塑封元器件的结构，其特征在于：“反7字”所述电极片的打弯高度刚好为芯片到塑封体外表面距离。
7.根据权利要求1所述的一种三面贴装塑封元器件的结构，其特征在于：所述一体化外部电极的长度、宽度、可以自由设置。
8.根据权利要求7所述的一种三面贴装塑封元器件的结构，其特征在于：所述一体化外部电极的宽度为0.95-2.8mm，其中塑料体顶面及底面的部分环绕电极长度为1.25-3.3mm，且两面的焊盘长度相等，其中塑封体侧面部分的焊盘长度为塑封体厚度，尺寸为1.25-5.5mm。
9.根据权利要求1-8任一项所述的一种三面贴装塑封元器件的制造方法，其特征在于：包括以下步骤；
1)制备“反7字”电极片，且“反7字”电极片的打弯高度为芯片到塑封体外表面距离；
2)将下电极片、芯片、上电极片依次排放固定在模具中用铅锡焊料烧结连接；
3)将烧结好的产品放置到注塑模具中注塑成型；
4)将注塑成型的产品置于成型模具成型第一个90°角；
5)将第一次成型的产品置于成型模具中成型第二个90°角；
6)将成型好产品进行电镀滚镀工艺镀锡；
7)将电镀完产品进行打标，打标位置可根据贴片要求优选在塑封体正面或塑封体背面。
10.根据权利要求9所述的一种三面贴装塑封元器件的制造方法，其特征在于：所述芯片可为压敏电阻、Y电容、二极管芯片，TVS芯片、TSS芯片等两个引出端的元器件。
CN201910875068.7A 2019-09-19 2019-09-19 一种三面贴装塑封元器件的结构及其制造方法 Pending CN110473845A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910875068.7A CN110473845A (zh) 2019-09-19 2019-09-19 一种三面贴装塑封元器件的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910875068.7A CN110473845A (zh) 2019-09-19 2019-09-19 一种三面贴装塑封元器件的结构及其制造方法

Publications (1)

Publication Number Publication Date
CN110473845A true CN110473845A (zh) 2019-11-19

Family

ID=68515949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910875068.7A Pending CN110473845A (zh) 2019-09-19 2019-09-19 一种三面贴装塑封元器件的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110473845A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363036A (zh) * 2021-06-18 2021-09-07 捷捷半导体有限公司 一种压敏组件、压敏组件制作方法及过压保护电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174400A (ja) * 1997-08-28 1999-03-16 Nec Kyushu Ltd Ｂｇａ型半導体装置及びその製造方法
JP2004152586A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 表面実装型電池
TW201212132A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor Cayman Ltd A method of semiconductor package with die exposure
JP2012212794A (ja) * 2011-03-31 2012-11-01 Stanley Electric Co Ltd 表面実装用側面受発光型光半導体装置およびそれを用いたモジュール
CN210349813U (zh) * 2019-09-19 2020-04-17 捷捷半导体有限公司 一种三面贴装塑封元器件的结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174400A (ja) * 1997-08-28 1999-03-16 Nec Kyushu Ltd Ｂｇａ型半導体装置及びその製造方法
JP2004152586A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 表面実装型電池
TW201212132A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor Cayman Ltd A method of semiconductor package with die exposure
JP2012212794A (ja) * 2011-03-31 2012-11-01 Stanley Electric Co Ltd 表面実装用側面受発光型光半導体装置およびそれを用いたモジュール
CN210349813U (zh) * 2019-09-19 2020-04-17 捷捷半导体有限公司 一种三面贴装塑封元器件的结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363036A (zh) * 2021-06-18 2021-09-07 捷捷半导体有限公司 一种压敏组件、压敏组件制作方法及过压保护电路

Similar Documents

Publication Publication Date Title
WO2005119754A1 (en) Flexible leadframe structure and method for forming integrated circuit packages
CN103401438A (zh) 新型表面贴装桥式整流器及其制造方法
CN110473845A (zh) 一种三面贴装塑封元器件的结构及其制造方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN102592828A (zh) 陶瓷电容器结构
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN210349813U (zh) 一种三面贴装塑封元器件的结构
CN202549830U (zh) 半导体装置
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN104617002A (zh) 一种半导体封装方法及结构
CN203733783U (zh) 一种引线框架
CN103303012B (zh) 阻容与裸片共面的印刷方法
CN110349920A (zh) 一种二极管芯片封装结构及其封装方法
CN100578745C (zh) 半导体装置的制造方法及半导体装置
CN106024647B (zh) 一种cob封装器件低成本生产工艺
CN202977406U (zh) 避免打线造成晶片断裂的多晶片堆叠封装结构
CN209929295U (zh) 一种dfn-6l三基岛封装框架
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN113363036A (zh) 一种压敏组件、压敏组件制作方法及过压保护电路
CN112701108A (zh) 芯片封装结构及其制备方法
CN204741020U (zh) 发光二极管及电子器件
CN206040633U (zh) 预成形封装导线架
CN206806338U (zh) 薄型化双芯片的叠接封装结构
CN205845710U (zh) 片式高压瓷介电容器
CN106024385B (zh) 一种片式高压瓷介电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination