CN206040633U - 预成形封装导线架 - Google Patents

预成形封装导线架 Download PDF

Info

Publication number
CN206040633U
CN206040633U CN201621049869.6U CN201621049869U CN206040633U CN 206040633 U CN206040633 U CN 206040633U CN 201621049869 U CN201621049869 U CN 201621049869U CN 206040633 U CN206040633 U CN 206040633U
Authority
CN
China
Prior art keywords
chip carrier
pin
frame
groove
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621049869.6U
Other languages
English (en)
Inventor
黄嘉能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Chang Wah Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chang Wah Technology Co Ltd filed Critical Chang Wah Technology Co Ltd
Priority to CN201621049869.6U priority Critical patent/CN206040633U/zh
Application granted granted Critical
Publication of CN206040633U publication Critical patent/CN206040633U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种预成形封装导线架，利用将导线架封装单元的引脚于远离芯片座位置形成填满成形封装材料的凹槽，因此，可让该预成形封装导线架的引脚与后续用于封装的封装材料于最外侧接面为同质材料，而可提升封装组件性能。

Description

预成形封装导线架
技术领域
本实用新型涉及一种四方扁平无外引脚(QFN，quad flat no-lead)导线架，特别是涉及一种四方扁平无外引脚的预成形封装导线架。
背景技术
参阅图1，习知四方扁平无外引脚(QFN，quad flat no-lead)导线架结构，大都是先借由体蚀刻方式，将一选自铜、铁镍合金，或铜系合金为材料构成的金属片蚀刻移除不必要的部分后，而形成一导线架1。该导线架1具有多条纵向及横向排列且彼此间隔的连接支架11，及多个由任两相邻且彼此相交的横向及纵向排列的连接支架11共同界定出的导线架单元12。每一个该导线架单元12具有一芯片座13，及多条自该连接支架11朝向该芯片座13延伸的引脚14。
当要利用前述该导线架1进行芯片封装时，以其中一个导线架单元12说明，一般是先将一芯片15贴合于该芯片座13的顶面131，然后进行打线，得到连接该芯片15与所述引脚14的导线16。然后利用封装材料(molding compound)形成一封装该芯片15的封装层17，即可得到如图2的封装结构。然后沿切割线(如图1所示的虚线，或图2所示的假想线位置)切单(dicing)，即可得到单粒封装的封装晶粒，然后再将该单粒封装的封装晶粒与一封装基板(如电路板)电连接，而得到所需的电子组件。
然而，前述芯片封装过程，因为目前常用于打线制程的金属为银，而银与铜的密着并不好，因此，为了提升打线的可靠度，于打线前会先于所述引脚14靠近芯片座13的局部区域(如图1中所述引脚14的假想线所示区域)进行后电镀，而电镀一层与银导线密着性佳的贵金属材料(如银或镍钯合金)。然而，局部电镀需再增加微影制程而增加了制程的繁杂度。此外，于后电镀过程中，还会于该导线架1的底面(即反向该芯片15的表面)贴上一层防镀层，因此，在后电镀完毕移除该防镀层后，为了避免该防镀层在该导线架1的底面残胶，而影响后续封装的可靠度，会再对该导线架1的底面进行刮胶，且为了避免因括胶过程造成的刮痕对该导线架1的电性影响，因此，还会于该导线架1的底面再形成一层厚锡层，以减少影响并用于后续与电路板的接合。此外，因为用于芯片封装的该封装层17为高分子材料，与所述引脚14(铜)的密着性并不佳，因此，切割后的封装晶粒在该封装层17与所述引脚14的接合处也容易有剥离的问题，而又再影响封装芯片的可靠度。
发明内容
本实用新型的目的在于提供一种方便使用，且可提升封装性能的预成形封装导线架。
本实用新型的预成形封装导线架，包含多条由金属材料构成，呈纵向及横向间隔排列且彼此相交的第一、二分隔架，及多个成阵列排列的导线架封装单元。每一个导线架封装单元是由任两相邻且彼此相交的所述第一、二分隔架共同定义出，且该每一个导线架封装单元包含至少一芯片座、多条引脚，及一成形胶层。
该至少一芯片座由与所述第一、二分隔架相同的金属材料构成。
所述引脚由与该芯片座相同的金属材料构成，自所述第一分隔架或第二分隔架的至少其中任一，朝向该至少一芯片座延伸并与该至少一芯片座成一间距，且所述引脚于远离该至少一芯片座的一侧，具有自所述引脚的顶面向下形成的凹槽。
该成形胶层由绝缘高分子材料构成，填置于该至少一芯片座与所述第一、二分隔架间的间隙及所述引脚的凹槽。彼此各自独立地自该切割道的顶面朝向所述芯片座延伸，并与该芯片座呈一间距。
较佳地，所述的预成形封装导线架，其中，定义一用于切割该每一个导线架封装单元的预切割道，所述引脚的凹槽位于该预切割道上。
较佳地，所述的预成形封装导线架，其中，该每一个导线架封装单元还包括多个分别连接该至少一芯片座与相邻的所述第一分隔架或第二分隔架的支撑段，且所述支撑段于远离该芯片座的一侧，具有自所述支撑段的顶面向下形成的凹槽，该成形胶层还填置于所述支撑段的凹槽，且所述支撑段的凹槽也位于该预切割道上。
较佳地，所述的预成形封装导线架，其中，该至少一芯片座具有一底部、多个自该底部向上延伸且彼此间隔的连接部，该成形胶层还填置于所述连接部间的间隙，且不覆盖所述连接部的顶面。
较佳地，所述的预成形封装导线架，其中，该每一个导线架封装单元还包含一金属层，该金属层形成于该芯片座及所述引脚未被该成形胶层遮覆的表面。
较佳地，所述的预成形封装导线架，第一、二分隔架的构成材料选自铜、铜系合金，或铁镍合金。
本实用新型的有益的效果在于：利用将导线架封装单元的引脚于远离芯片座位置形成填满成形封装材料的凹槽，因此，可让该预成形封装导线架的引脚与后续用于封装的封装材料于最外侧接面为同质材料，而可提升封装组件的性能及可靠度。
附图说明
图1是一示意图，说明现有的四方扁平无外引脚导线架结构；
图2是一剖视示意图，说明利用图1所示的四方扁平无外引脚导线架封装的封装结构；
图3是一俯视示意图，说明本实用新型预成形封装导线架的一实施例；
图4是一剖面图，说明沿图3中4-4割线的剖视结构；
图5是一示意图，说明经由蚀刻制程后得到的导线架结构；
图6是一剖面示意图，说明利用图3所示的预成形封装导线架进行芯片封装后的封装结构；
图7是一示意图，说明本实用新型该实施例，该导线架封装单元还包含支撑部的态样；
图8是一剖面图，说明沿图7中8-8割线的剖视结构；
图9是一示意图，说明本实用新型该实施例中，该芯片座的另一结构态样；
图10是一剖面图，说明沿图9中10-10割线的剖视结构。
具体实施方式
下面结合附图及实施例对本实用新型进行详细说明。
在本实用新型被详细描述前，应当注意在以下的说明内容中，类似的组件是以相同的编号来表示。
参阅图3、4，本新型预成形封装导线架200是可用于进行半导体芯片封装。该预成形封装导线架200的一实施例包含多条由铜、铜系合金或铁镍合金的金属材料构成，呈纵向及横向间隔排列且彼此相交的第一、二分隔架21、22，及多个成阵列排列的导线架封装单元3，且每一个导线架封装单元3是由任两相邻且彼此相交的所述第一、二分隔架21、22共同定义出。
该每一个导线架封装单元3包含一芯片座31、多条引脚32，及一成形胶层33。
该芯片座31由与所述第一、二分隔架21、22相同的金属材料构成，具有一顶面311及一与该顶面311相对的底面312。要说明的是，图3中是以该每一个导线架封装单元3包含一个芯片座31为例，然而，实际实施时，所述导线架封装单元3也可以分别具有多个芯片座31，并不以此数量为限。
所述引脚32由与该芯片座31相同的金属材料构成，自所述第一分隔架21或第二分隔架22的至少其中任一朝向该芯片座31延伸并与该芯片座31呈一间距，且于远离该芯片座31的一侧，具有自所述引脚32的顶面向下形成的凹槽321。于图3中是以所述引脚32自彼此相对的两个第一分隔架21朝向该芯片座31延伸并与该芯片座31呈一间距，且每一条引脚32于远离该芯片座31的一侧，具有一自该引脚32的顶面向下形成的凹槽321为例作说明。且定义一用于后续切割该每一个导线架封装单元3的预切割道(如图3中虚线所示)，所述引脚32的凹槽321会位于该预切割道上。
该成形胶层33由绝缘高分子材料，如环氧树脂等构成，填置于该芯片座31与所述第一、二分隔架21、22间的间隙及所述引脚32的凹槽321。
配合参阅图5，前述该预成形封装导线架200的制作方法，是提供一由可导电的材料，例如铜、铜系合金或铁镍合金等材料构成的基片100。于该基片100定义多条彼此间隔并呈纵向及横向排列的第一、二分隔岛101、102。
接着进行蚀刻，将该基片100不必要的部分蚀刻移除，令该基片100形成一个导线架201A。其中，该导线架201A包括多条纵向及横向排列且彼此间隔的第一、二分隔架21、22，及多个导线架单元3A。
详细的说，所述第一、二分隔架21、22即位于所述第一、二分隔岛101、102所定义的位置。任两相邻且彼此相交的第一、二分隔架21、22共同界定出一个导线架单元3A，每一个导线架单元3A包含该芯片座31及所述引脚32，而所述引脚32的凹槽321则是于蚀刻过程中，利用蚀刻制程的控制，进一步自所述引脚32于远离该芯片座31的一侧自所述引脚32的顶面向下进行半蚀刻而形成。
此外，要说明的是，经蚀刻后形成的所述第一、二分隔架21、22的形状及细部结构为本技术领域者所熟知并视实际需求及设计而有所不同，且非为本新型的结构重点，因此，于图式中仅是一简单示意图，实际结构并不以此为限。
接着，将该导线架201A夹设于一模具(图未示)中，用模注方式灌入一成形封装材料，其中，该成形封装材料为选自环氧树脂等绝缘高分子材料，将该成形封装材料填满所述第一、二分隔架21、22与所述芯片座31间的空隙及所述引脚32的凹槽321内，且控制让该成形封装材料不会覆盖所述芯片座31及所述引脚31的顶面及底面，接着将该成形封装材料固化形成该成形胶层33，即可得到该如图3所示的预成形封装导线架200。
由于经预封装后得到的该预成形封装导线架200，于所述引脚32远离该芯片座31的一侧均具有一表面为非金属的树脂区域(即所述引脚32的凹槽321所在区域)，因此，配合参阅图6，当后续利用该预成形封装导线架200进行芯片34的贴合、打线及封装时，图6是以图3所示的预成形封装导线架200进行封装后的剖视结构示意图。由于封装层35与所述引脚32的接触面(即凹槽321所在区域的表面)均为高分子，密着性佳，因此，当封装完成，沿着该预切割线(如图6中假想线所示位置)进行切割时，切割后的封装晶粒于最外侧的接面均为同质(高分子)材料，所以不会有习知(如图2所示)因为封装材料与铜(导线架/引脚)的密着性不佳，导致封装后的该封装层17与所述引脚14的接合处剥离的问题。
此外，本新型该预成形封装导线架200因为己先利用成形封装材料(绝缘高分子)将该导线架201A不需对外电连接的部分封装覆盖，故，当后续考虑打线制程的可靠度，而欲进一步进行后电镀，例如，要于所述引脚32邻近该芯片座31的区域进行不同金属材料(如镀银、镍钯合金)的后电镀而形成一金属层(图未示)，该成形胶层33即可作为电镀的屏蔽，因此，可不需再使用其它的屏蔽或贴保护胶带，直接利用该预成形封装导线架200进行后电镀，即可让该金属层形成于该芯片座31及所述引脚32未被该成形胶层33遮覆的表面。且因为不需贴保护胶带，故也不会有因使用保护胶带而需除胶及因除胶造成的导线架刮痕问题。
参阅图7、8，图8是图7中8-8割线的剖视图。本新型该预成形封装导线架200的该导线架封装单元3，还可包含多个分别连接该芯片座31与相邻的该第一分隔架21或该第二分隔架22的支撑段36，且所述支撑段36于远离该芯片座31的一侧，也各具有一自该支撑段36的顶面向下形成的凹槽361。此时，该成形胶层33除了填置于该芯片座31与所述第一、二分隔架21、22间的间隙及所述引脚32的凹槽321，还会进一步填置于所述支撑段36的凹槽361内。图7是以该导线架封装单元3具有二个位于该芯片座31得相对两侧，分别连接该芯片座31及与该芯片座31相邻的第二分隔架22的支撑段36，且所述支撑段36的凹槽361也位于该预切割道(图7虚线所示)上为例作说明。利用同时于所述支撑段36上形成位于该预切割道上的凹槽361，不仅可利用所述支撑段36支撑固定该芯片座31，且借由填置于所述凹槽361内的成形胶层33也可改善与后续封装材料的密着性，而不影响封装后制得的封装晶粒的性能。
前述所述支撑段36的凹槽361与所述引脚32的凹槽321是于同一个蚀刻制程，并借由制程控制而进一步于所述支撑段36及所述引脚32进行半蚀刻而得。由于蚀刻及半蚀刻使用的相关材料及制程为本技术领域者习知，故不再多加赘述。
此外，再参阅图9、10，图10是图9中10-10割线的剖视图。该预成形封装导线架200的该芯片座31也可以经由蚀刻，而具有一底部313、多个自该底部313向上延伸且彼此间隔的连接部314。其中，该底部313远离所述连接部314的表面即为该芯片座31的底面312，而所述连接部314的顶面即为该芯片座31的顶面311，且该成形胶层33还填置于所述连接部314间的间隙且不覆盖所述连接部314的顶面311。利用将该芯片座31进行蚀刻，留下作为散热的全铜接触点(连接部314)，而将蚀刻移除部分均事先用成形封装材料充填，所以，当要利用该预成形导线架封装单元200进行后电镀(例如镀银)时，因为已预先利用成形封装材料将该芯片座31不需电镀的部分封装，所以该芯片座31不会有大面积镀银或影响可靠度的问题。
同样地，前述所述连接部314也是于形成该导线架201A的蚀刻制程中一并蚀刻形成。由于蚀刻及半蚀刻使用的相关材料及制程为本技术领域者习知，故不再多加赘述。
综上所述，本实用新型利用该预成形封装导线架200利用该导线架201A的结构设计，让所述引脚32及支撑部36在对应该预切割道的区域形成凹槽321、361，因此，该导线架201A以成形封装材料进行预封装时，可同时将成形封装材料填置于所述引脚32及支撑部36的凹槽321、361内，而将所述引脚32及支撑部36的外侧表面由金属表面转变成高分子表面，因此可避免后续芯片封装时，封装材料与所述引脚32及支撑部36间因为异质材料接合，而有密着性不佳剥离的问题。此外，该芯片座31的部分也可借由半蚀刻，移除多数的金属，仅留下用于散热的全铜接触点(连接部314)，并配合成形封装材料将该导线架201A不需要电镀的部分进行预封装，因此，可直接将该预成形封装导线架200进行电镀，不需使用屏蔽或贴保护胶带，也不会有大面积镀银或影响可靠度的问题，所以确实能达成本实用新型的目的。

Claims (6)

1.一种预成形封装导线架，包括多条由金属材料构成，呈纵向及横向间隔排列且彼此相交的第一、二分隔架，及多个成阵列排列的导线架封装单元，其中，每一个导线架封装单元是由任两相邻且彼此相交的所述第一、二分隔架共同定义出，且该每一个导线架封装单元，其特征在于：该每一个该导线架封装单元包含：
至少一芯片座，由与所述第一、二分隔架相同的金属材料构成；
多条引脚，由与该芯片座相同的金属材料构成，自所述第一分隔架或第二分隔架的至少其中任一，朝向该至少一芯片座延伸并与该至少一芯片座成一间距，且所述引脚于远离该至少一芯片座的一侧，具有自所述引脚的顶面向下形成的凹槽；及
一成形胶层，由绝缘高分子材料构成，填置于该至少一芯片座与所述第一、二分隔架间的间隙及所述引脚的凹槽。
2.根据权利要求1所述的预成形封装导线架，其特征在于：定义一用于切割该每一个导线架封装单元的预切割道，所述引脚的凹槽位于该预切割道上。
3.根据权利要求2所述的预成形封装导线架，其特征在于：该每一个导线架封装单元还包括多个分别连接该至少一芯片座与相邻的所述第一分隔架或第二分隔架的支撑段，且所述支撑段于远离该芯片座的一侧，具有自所述支撑段的顶面向下形成的凹槽，该成形胶层还填置于所述支撑段的凹槽，且所述支撑段的凹槽也位于该预切割道上。
4.根据权利要求1所述的预成形封装导线架，其特征在于：该至少一芯片座具有一底部、多个自该底部向上延伸且彼此间隔的连接部，该成形胶层还填置于所述连接部间的间隙，且不覆盖所述连接部的顶面。
5.根据权利要求1所述的预成形封装导线架，其特征在于：该每一个导线架封装单元还包含一金属层，该金属层形成于该芯片座及所述引脚未被该成形胶层遮覆的表面。
6.根据权利要求1所述的预成形封装导线架，其特征在于：第一、二分隔架的构成材料选自铜、铜系合金，或铁镍合金。
CN201621049869.6U 2016-09-12 2016-09-12 预成形封装导线架 Active CN206040633U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621049869.6U CN206040633U (zh) 2016-09-12 2016-09-12 预成形封装导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621049869.6U CN206040633U (zh) 2016-09-12 2016-09-12 预成形封装导线架

Publications (1)

Publication Number Publication Date
CN206040633U true CN206040633U (zh) 2017-03-22

Family

ID=58299923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621049869.6U Active CN206040633U (zh) 2016-09-12 2016-09-12 预成形封装导线架

Country Status (1)

Country Link
CN (1) CN206040633U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451249A (zh) * 2020-03-27 2021-09-28 美商矽成积体电路股份有限公司 封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451249A (zh) * 2020-03-27 2021-09-28 美商矽成积体电路股份有限公司 封装结构

Similar Documents

Publication Publication Date Title
CN215220710U (zh) 半导体设备
US7932587B2 (en) Singulated semiconductor package
US8115288B2 (en) Lead frame for semiconductor device
CN108109972B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
US20110079887A1 (en) Lead frame and method of manufacturing the same
CN102931161A (zh) 半导体封装件及其制造方法
TWI634634B (zh) 半導體裝置及其製造方法
US8089166B2 (en) Integrated circuit package with top pad
US9607933B2 (en) Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
TWM531057U (zh) 預成形封裝導線架
CN113990831A (zh) 用于半导体器件的表面贴装封装件
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN206040633U (zh) 预成形封装导线架
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
WO2013097580A1 (zh) 一种芯片上芯片封装及制造方法
CN102403236A (zh) 芯片外露的半导体器件及其生产方法
CN109494209B (zh) 一种侧壁可浸润超薄封装结构及其制造方法
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
CN104347550A (zh) 一种无基板器件及其制造方法
CN209544331U (zh) 预成形填锡沟槽导线架及其封装元件
CN204216033U (zh) 引线框架、半导体封装体
CN206584920U (zh) 分离式预成形封装导线架
US9978613B1 (en) Method for making lead frames for integrated circuit packages
WO2010143081A1 (en) Enhanced integrated circuit package

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant