CN113451249A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN113451249A
CN113451249A CN202010914212.6A CN202010914212A CN113451249A CN 113451249 A CN113451249 A CN 113451249A CN 202010914212 A CN202010914212 A CN 202010914212A CN 113451249 A CN113451249 A CN 113451249A
Authority
CN
China
Prior art keywords
package structure
protruding
leads
lead frame
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010914212.6A
Other languages
English (en)
Inventor
余正富
史凯日
柳怡蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Merchant Silicon Integrated Circuit Co ltd
Integrated Silicon Solution Inc
Original Assignee
American Merchant Silicon Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Merchant Silicon Integrated Circuit Co ltd filed Critical American Merchant Silicon Integrated Circuit Co ltd
Publication of CN113451249A publication Critical patent/CN113451249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种封装结构，包含一导线架、一半导体芯片及一塑胶封装材料。导线架包含一芯片座与多个引脚。引脚设置于芯片座的四周，包含多个电镀面。半导体芯片设置于导线架的芯片座上。塑胶封装材料设置于导线架上。引脚突出于塑胶封装材料的外缘。借此，增加封装结构的侧面可焊锡面积，提升与电路板之间的连接强度。

Description

封装结构
技术领域
本公开内容涉及一种封装结构，特别是一种增加可焊接面积的封装结构。
背景技术
现今半导体封装产业中，四方平面无引脚封装(Quad Flat No Leads,QFN)因其引脚侧边的可焊接的面积较少，故将四方平面无引脚封装设置于电路板时具有较不佳的焊接效果。
为解决前述问题，目前已发展一种四方平面无引脚封装的引脚相对底部内缩的结构，借此提升引脚侧边可焊接的面积。然而，引脚底部设置于电路板的面积变小，造成设置于电路板上不稳定，产生寿命下降的问题。因此，发展一种可增加引脚的可焊接面积，且同时可稳定地设置于电路板的封装结构遂成为业界重要且急欲解决的问题。
发明内容
本公开内容提供一种封装结构，通过引脚包含多个电镀面以提升封装结构的可焊接性，同时达到设置于电路板上的稳定性。
依据本公开内容一实施方式提供一种封装结构，包含一导线架、一半导体芯片及一塑胶封装材料。导线架包含一芯片座与多个引脚。引脚设置于芯片座的四周，包含多个电镀面。半导体芯片设置于导线架的芯片座上。塑胶封装材料设置于导线架上。引脚突出于塑胶封装材料的外缘。
依据前段所述实施方式的封装结构，其中引脚可还包含一凹陷部，位于引脚的一表面，且电镀面设置于凹陷部。
依据前段所述实施方式的封装结构，其中电镀面的材质可为锡合金或镍金合金。
依据前段所述实施方式的封装结构，其中引脚可还包含至少一无电镀面。
依据前段所述实施方式的封装结构，其中塑胶封装材料的一长度为L，塑胶封装材料的一宽度为W，引脚的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。
依据前段所述实施方式的封装结构，其中引脚的最大突出长度可为相同。
依据前段所述实施方式的封装结构，其中导线架的材质可为铁镍合金或铜合金，且塑胶封装材料的材质可为环氧树脂。
依据前段所述实施方式的封装结构，其中电镀面的数量可为至少四。
依据前段所述实施方式的封装结构，其中引脚可为一梯状引脚。
依据前段所述实施方式的封装结构，其中梯状引脚靠近封装结构的一上表面的一部分的一突出长度可小于梯状引脚靠近封装结构的一下表面的另一部分的一突出长度。
依据前段所述实施方式的封装结构，其中梯状引脚靠近封装结构的下表面的部分的突出长度可小于梯状引脚靠近封装结构的上表面的另一部分的突出长度。
依据前段所述实施方式的封装结构，其中引脚可为一突出引脚。
依据前段所述实施方式的封装结构，其中突出引脚靠近封装结构的上表面的一部分的突出长度可小于突出引脚靠近封装结构的下表面的另一部分的突出长度。
附图说明
图1示出依照本发明第一实施方式中封装结构的正面示意图；
图2示出图1第一实施方式中封装结构的背面示意图；
图3示出图1第一实施方式中封装结构的部分示意图；
图4示出图1第一实施方式中封装结构的侧面示意图；
图5示出图1第一实施方式中封装结构于焊锡后的侧面示意图；
图6示出图5第一实施方式中封装结构于焊锡后的部分侧面示意图；
图7示出依照本发明第二实施方式中封装结构的正面示意图；
图8示出图7第二实施方式中封装结构的背面示意图；
图9示出图7第二实施方式中封装结构的部分示意图；
图10示出图7第二实施方式中封装结构的侧面示意图；
图11示出图7第二实施方式中封装结构于焊锡后的侧面示意图；
图12示出图11第二实施方式中封装结构于焊锡后的部分侧面示意图；
图13示出依照本发明第三实施方式中封装结构的正面示意图；
图14示出图13第三实施方式中封装结构的背面示意图；
图15示出图13第三实施方式中封装结构的部分示意图；
图16示出图13第三实施方式中封装结构的侧面示意图；
图17示出图13第三实施方式中封装结构于焊锡后的侧面示意图；
图18示出图17第三实施方式中封装结构于焊锡后的部分侧面示意图；
图19示出依照本发明第四实施方式中封装结构的正面示意图；
图20示出图19第四实施方式中封装结构的背面示意图；
图21示出图19第四实施方式中封装结构的部分示意图；
图22示出图19第四实施方式中封装结构的侧面示意图；
图23示出图19第四实施方式中封装结构于焊锡后的侧面示意图；
图24示出图23第四实施方式中封装结构于焊锡后的部分侧面示意图；
图25示出依照本发明第五实施方式中封装结构的正面示意图；
图26示出图25第五实施方式中封装结构的背面示意图；
图27示出图25第五实施方式中封装结构的部分示意图；
图28示出图25第五实施方式中封装结构的侧面示意图；
图29示出图25第五实施方式中封装结构于焊锡后的侧面示意图；
图30示出图29第五实施方式中封装结构于焊锡后的部分侧面示意图；
图31示出依照本发明第六实施方式中封装结构的正面示意图；
图32示出图31第六实施方式中封装结构的背面示意图；
图33示出图31第六实施方式中封装结构的部分示意图；
图34示出图31第六实施方式中封装结构的侧面示意图；
图35示出图31第六实施方式中封装结构于焊锡后的侧面示意图；
图36示出图35第六实施方式中封装结构于焊锡后的部分侧面示意图；
图37示出依照本发明第七实施方式中封装结构的正面示意图；
图38示出图37第七实施方式中封装结构的背面示意图；
图39示出图37第七实施方式中封装结构的部分示意图；
图40示出图37第七实施方式中封装结构的侧面示意图；
图41示出图40第七实施方式中封装结构沿剖线41-41的剖面示意图；
图42示出图37第七实施方式中封装结构于焊锡后的侧面示意图；
图43示出图42第七实施方式中封装结构于焊锡后的部分侧面示意图；
图44示出依照本发明第八实施方式中封装结构的正面示意图；
图45示出图44第八实施方式中封装结构的背面示意图；
图46示出图44第八实施方式中封装结构的部分示意图；
图47示出图44第八实施方式中封装结构的侧面示意图；
图48示出图47第八实施方式中封装结构沿剖线48-48的剖面示意图；
图49示出图44第八实施方式中封装结构于焊锡后的侧面示意图；
图50示出图49第八实施方式中封装结构于焊锡后的部分侧面示意图；
图51示出依照本发明第九实施方式中封装结构的正面示意图；
图52示出图51第九实施方式中封装结构的背面示意图；
图53示出图51第九实施方式中封装结构的部分示意图；
图54示出图51第九实施方式中封装结构的侧面示意图；
图55示出图54第九实施方式中封装结构沿剖线55-55的剖面示意图；
图56示出图51第九实施方式中封装结构于焊锡后的侧面示意图；
图57示出图56第九实施方式中封装结构于焊锡后的部分侧面示意图；
图58示出依照本发明第十实施方式中封装结构的正面示意图；
图59示出图58第十实施方式中封装结构的背面示意图；
图60示出图58第十实施方式中封装结构的部分示意图；
图61示出图58第十实施方式中封装结构的侧面示意图；
图62示出图61第十实施方式中封装结构沿剖线62-62的剖面示意图；
图63示出图58第十实施方式中封装结构于焊锡后的侧面示意图；
图64示出图63第十实施方式中封装结构于焊锡后的部分侧面示意图；
图65示出依照本发明第十一实施方式中封装结构的正面示意图；
图66示出图65第十一实施方式中封装结构的背面示意图；
图67示出图65第十一实施方式中封装结构的部分示意图；
图68示出图65第十一实施方式中封装结构的侧面示意图；
图69示出图68第十一实施方式中封装结构沿剖线69-69的剖面示意图；
图70示出图65第十一实施方式中封装结构于焊锡后的侧面示意图；
图71示出图70第十一实施方式中封装结构于焊锡后的部分侧面示意图；
图72示出依照本发明第十二实施方式中封装结构的正面示意图；
图73示出图72第十二实施方式中封装结构的背面示意图；
图74示出图72第十二实施方式中封装结构的部分示意图；
图75示出图72第十二实施方式中封装结构的侧面示意图；
图76示出图75第十二实施方式中封装结构沿剖线76-76的剖面示意图；
图77示出图72第十二实施方式中封装结构于焊锡后的侧面示意图；
图78示出图77第十二实施方式中封装结构于焊锡后的部分侧面示意图；
图79示出依照本发明第十三实施方式中封装结构的正面示意图；
图80示出图79第十三实施方式中封装结构的背面示意图；
图81示出图79第十三实施方式中封装结构的部分示意图；
图82示出图79第十三实施方式中封装结构的侧面示意图；
图83示出图82第十三实施方式中封装结构沿剖线83-83的剖面示意图；
图84示出图79第十三实施方式中封装结构于焊锡后的侧面示意图；以及
图85示出图84第十三实施方式中封装结构于焊锡后的部分侧面示意图。
附图标记说明：
100,200,300,400,500,600,700,800,900,1000,1100,1200,1300：封装结构
101,201,301,401,501,601,701,801,901,1001：上表面
102,202,302,402,502,602,702,802,902,1002：下表面
110,210,310,410,510,610,710,810,910,1010,1110,1210,1310：芯片座
120,220,320,420,520,620,820：梯状引脚
720,920,1020,1120,1220,1320：突出引脚
121,221,321,421,521,621,721,821,921,1021,1121,1221,1321：电镀面
122,222,322,422,522,622,722,822,922,1022,1122,1222,1322：无电镀面
323,623,1323：凹陷部
130,230,330,430,530,630,730,830,930,1030,1130,1230,1330：塑胶封装材料
140,240,340,440,540,640,740,840,940,1040,1140,1240,1340：焊锡部
L：塑胶封装材料的长度
W：塑胶封装材料的宽度
L2：引脚的最大突出长度
具体实施方式
请参照图1至图3，图1示出依照本发明第一实施方式中封装结构100的正面示意图，图2示出图1第一实施方式中封装结构100的背面示意图，图3示出图1第一实施方式中封装结构100的部分示意图。由图1至图3可知，封装结构100包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料130，其中导线架用以承载半导体芯片，塑胶封装材料130设置于导线架上并覆盖半导体芯片形成封装结构100。
进一步来说，导线架包含一芯片座110与多个引脚，其中各引脚可为一梯状引脚120，梯状引脚120设置于芯片座110的四周，且梯状引脚120包含多个电镀面121与至少一无电镀面122。半导体芯片设置于导线架的芯片座110上，而塑胶封装材料130设置于导线架上，且梯状引脚120突出于塑胶封装材料130的外缘。借此，突出的梯状引脚120可提升封装结构100的侧面可焊接面积。
第一实施方式中，可通过蚀刻步骤、模压步骤、二道激光步骤、电镀步骤及切割步骤得到封装结构100。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料130设置于导线架上并覆盖半导体芯片，二道激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料130，电镀步骤为设置电镀面121于激光步骤后无覆盖塑胶封装材料130的导线架表面，接着再以切割步骤形成封装结构100，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图2可知，塑胶封装材料130的长度为L，塑胶封装材料130的宽度为W，引脚(第一实施方式为梯状引脚120)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料130可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚120的最大突出长度可为相同。借此，封装结构100四周的梯状引脚120的可焊接面积可具有一致性，使后续封装结构100焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面121的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金(NiPdAu)、镍钯银金(NiPdAgAu)或镍金(NiAu)，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料130的材质可为环氧树脂，但并不以上述的材质为限。
请参照图3与图4，图4示出图1第一实施方式中封装结构100的侧面示意图。由图3与图4可知，梯状引脚120靠近封装结构100的下表面102的一部分的一突出长度小于梯状引脚120靠近封装结构100的一上表面101的另一部分的一突出长度。进一步来说，梯状引脚120中靠近封装结构100的下表面102的部分未超出塑胶封装材料130的边缘。因此，通过第一实施方式的封装结构100并不需要更换封装外型图(Package Outline Drawing,POD)的样式，减少重新绘制封装外型图的程序。再者，因梯状引脚120的厚度较薄，故可降低毛边(burr)的产生。
再者，因梯状引脚120的最小突出长度贴齐塑胶封装材料130的边缘(即梯状引脚120中靠近封装结构100的下表面102的部分)，并未缩减梯状引脚120底部与电路板接触的长度。借此，第一实施方式中的梯状引脚120可提升侧面可焊锡的面积外，同时可维持梯状引脚120底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图5与图6，图5示出图1第一实施方式中封装结构100于焊锡后的侧面示意图，图6示出图5第一实施方式中封装结构100于焊锡后的部分侧面示意图。电镀面121的数量可为至少四，由图3至图6可知，第一实施方式中，电镀面121的数量为五，但并不以此为限。接着，由图5与图6可知，封装结构100的焊锡部140仅可设置于电镀面121。借此，当封装结构100设置于电路板时，因侧面可焊锡的面积增加，提升封装结构100与电路板的焊接强度。
请参照图7至图9，图7示出依照本发明第二实施方式中封装结构200的正面示意图，图8示出图7第二实施方式中封装结构200的背面示意图，图9示出图7第二实施方式中封装结构200的部分示意图。由图7至图9可知，封装结构200包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料230，其中导线架用以承载半导体芯片，塑胶封装材料230设置于导线架上并覆盖半导体芯片形成封装结构200。
进一步来说，导线架包含一芯片座210与多个引脚，其中各引脚可为一梯状引脚220，梯状引脚220设置于芯片座210的四周，且梯状引脚220包含多个电镀面221与至少一无电镀面222。半导体芯片设置于导线架的芯片座210上，而塑胶封装材料230设置于导线架上，且梯状引脚220突出于塑胶封装材料230的外缘。借此，突出的梯状引脚220可提升封装结构200的侧面可焊接面积。
第二实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构200。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料230设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料230与一部分导线架，电镀步骤为设置电镀面221于激光步骤后无覆盖塑胶封装材料230的导线架表面，接着再以切割步骤形成封装结构200，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图8可知，塑胶封装材料230的长度为L，塑胶封装材料230的宽度为W，引脚(第二实施方式为梯状引脚220)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料230可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚220的最大突出长度可为相同。借此，封装结构200四周的梯状引脚220的可焊接面积可具有一致性，使后续封装结构200焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面221的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料230的材质可为环氧树脂，但并不以上述的材质为限。
请参照图9与图10，图10示出图7第二实施方式中封装结构200的侧面示意图。由图9与图10可知，梯状引脚220靠近封装结构200的一上表面201的一部分的一突出长度小于梯状引脚220靠近封装结构200的下表面202的另一部分的一突出长度。进一步来说，梯状引脚220靠近封装结构200的上表面201的部分未超出塑胶封装材料230的边缘。再者，因梯状引脚220突出的宽度较宽，且梯状引脚220的厚度较薄。因此，可降低毛边的产生。
再者，因梯状引脚220靠近封装结构200的下表面202的另一部分的突出长度超出塑胶封装材料230的边缘。因此，第二实施方式中的梯状引脚220可提升侧面可焊锡的面积外，同时可维持梯状引脚220底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图11与图12，图11示出图7第二实施方式中封装结构200于焊锡后的侧面示意图，图12示出图11第二实施方式中封装结构200于焊锡后的部分侧面示意图。电镀面221的数量可为至少四，由图9至图12可知，第二实施方式中，电镀面221的数量为五，但并不以此为限。接着，由图11与图12可知，封装结构200的焊锡部240仅可设置于电镀面221。借此，当封装结构200设置于电路板时，因侧面可焊锡的面积增加，提升封装结构200与电路板的焊接强度。
请参照图13至图15，图13示出依照本发明第三实施方式中封装结构300的正面示意图，图14示出图13第三实施方式中封装结构300的背面示意图，图15示出图13第三实施方式中封装结构300的部分示意图。由图13至图15可知，封装结构300包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料330，其中导线架用以承载半导体芯片，塑胶封装材料330设置于导线架上并覆盖半导体芯片形成封装结构300。
进一步来说，导线架包含一芯片座310与多个引脚，其中各引脚可为一梯状引脚320，梯状引脚320设置于芯片座310的四周，且梯状引脚320包含多个电镀面321、至少一无电镀面322及一凹陷部323，其中凹陷部323位于梯状引脚320的一表面，且电镀面321设置于梯状引脚320与凹陷部323。半导体芯片设置于导线架的芯片座310上，而塑胶封装材料330设置于导线架上，且梯状引脚320突出于塑胶封装材料330的外缘。借此，突出的梯状引脚320可提升封装结构300的侧面可焊接面积。
第三实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构300。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料330设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料330与一部分导线架，电镀步骤为设置电镀面321于激光步骤后无覆盖塑胶封装材料330的导线架表面，接着再以切割步骤形成封装结构300，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图14可知，塑胶封装材料330的长度为L，塑胶封装材料330的宽度为W，引脚(第三实施方式为梯状引脚320)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料330可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚320的最大突出长度可为相同。借此，封装结构300四周的梯状引脚320的可焊接面积可具有一致性，使后续封装结构300焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面321的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料330的材质可为环氧树脂，但并不以上述的材质为限。
请参照图15与图16，图16示出图13第三实施方式中封装结构300的侧面示意图。由图15与图16可知，梯状引脚320靠近封装结构300的一上表面301的一部分的一突出长度小于梯状引脚320靠近封装结构300的下表面302的另一部分的一突出长度。进一步来说，梯状引脚320的凹陷部323的凹陷深度可为梯状引脚320靠近封装结构300的下表面302的另一部分的厚度的一半。再者，因梯状引脚320的厚度较薄，故可降低毛边的产生。
再者，因梯状引脚320靠近封装结构300的下表面302的另一部分的突出长度超出塑胶封装材料330的边缘。因此，第三实施方式中的梯状引脚320可提升侧面可焊锡的面积外，同时可维持梯状引脚320底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图17与图18，图17示出图13第三实施方式中封装结构300于焊锡后的侧面示意图，图18示出图17第三实施方式中封装结构300于焊锡后的部分侧面示意图。电镀面321的数量可为至少四，由图15至图18可知，第三实施方式中，电镀面321的数量为八，但并不以此为限。接着，由图17与图18可知，封装结构300的焊锡部340仅可设置于电镀面321。借此，当封装结构300设置于电路板时，因侧面可焊锡的面积增加，提升封装结构300与电路板的焊接强度。
请参照图19至图21，图19示出依照本发明第四实施方式中封装结构400的正面示意图，图20示出图19第四实施方式中封装结构400的背面示意图，图21示出图19第四实施方式中封装结构400的部分示意图。由图19至图21可知，封装结构400包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料430，其中导线架用以承载半导体芯片，塑胶封装材料430设置于导线架上并覆盖半导体芯片形成封装结构400。
进一步来说，导线架包含一芯片座410与多个引脚，其中各引脚可为一梯状引脚420，梯状引脚420设置于芯片座410的四周，且梯状引脚420包含多个电镀面421与至少一无电镀面422。半导体芯片设置于导线架的芯片座410上，而塑胶封装材料430设置于导线架上，且梯状引脚420突出于塑胶封装材料430的外缘。借此，突出的梯状引脚420可提升封装结构400的侧面可焊接面积。
第四实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构400。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料430设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料430，电镀步骤为设置电镀面421于激光步骤后无覆盖塑胶封装材料430的导线架表面，接着再以切割步骤形成封装结构400，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图20可知，塑胶封装材料430的长度为L，塑胶封装材料430的宽度为W，引脚(第四实施方式为梯状引脚420)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料430可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚420的最大突出长度可为相同。借此，封装结构400四周的梯状引脚420的可焊接面积可具有一致性，使后续封装结构400焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面421的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料430的材质可为环氧树脂，但并不以上述的材质为限。
请参照图21与图22，图22示出图19第四实施方式中封装结构400的侧面示意图。由图21与图22可知，梯状引脚420靠近封装结构400的一上表面401的一部分的一突出长度小于梯状引脚420靠近封装结构400的下表面402的另一部分的一突出长度。再者，因梯状引脚420突出的宽度较宽，且梯状引脚420的厚度较薄。因此，可降低毛边的产生。
再者，因梯状引脚420靠近封装结构400的下表面402的另一部分的突出长度超出塑胶封装材料430的边缘。因此，第四实施方式中的梯状引脚420可提升侧面可焊锡的面积外，同时可维持梯状引脚420底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图23与图24，图23示出图19第四实施方式中封装结构400于焊锡后的侧面示意图，图24示出图23第四实施方式中封装结构400于焊锡后的部分侧面示意图。电镀面421的数量可为至少四，由图21至图24可知，第四实施方式中，电镀面421的数量为六，但并不以此为限。接着，由图23与图24可知，封装结构400的焊锡部440仅可设置于电镀面421。借此，当封装结构400设置于电路板时，因侧面可焊锡的面积增加，提升封装结构400与电路板的焊接强度。
请参照图25至图27，图25示出依照本发明第五实施方式中封装结构500的正面示意图，图26示出图25第五实施方式中封装结构500的背面示意图，图27示出图25第五实施方式中封装结构500的部分示意图。由图25至图27可知，封装结构500包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料530，其中导线架用以承载半导体芯片，塑胶封装材料530设置于导线架上并覆盖半导体芯片形成封装结构500。
进一步来说，导线架包含一芯片座510与多个引脚，其中各引脚可为一梯状引脚520，梯状引脚520设置于芯片座510的四周，且梯状引脚520包含多个电镀面521与至少一无电镀面522。半导体芯片设置于导线架的芯片座510上，而塑胶封装材料530设置于导线架上，且梯状引脚520突出于塑胶封装材料530的外缘。借此，突出的梯状引脚520可提升封装结构500的侧面可焊接面积。
第五实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构500。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料530设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料530与一部分导线架，电镀步骤为设置电镀面521于激光步骤后无覆盖塑胶封装材料530的导线架表面，接着再以切割步骤形成封装结构500，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图26可知，塑胶封装材料530的长度为L，塑胶封装材料530的宽度为W，引脚(第五实施方式为梯状引脚520)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料530可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚520的最大突出长度可为相同。借此，封装结构500四周的梯状引脚520的可焊接面积可具有一致性，使后续封装结构500焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面521的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料530的材质可为环氧树脂，但并不以上述的材质为限。
请参照图27与图28，图28示出图25第五实施方式中封装结构500的侧面示意图。由图27与图28可知，梯状引脚520靠近封装结构500的一上表面501的一部分的一突出长度小于梯状引脚520靠近封装结构500的下表面502的另一部分的一突出长度。进一步来说，梯状引脚520靠近封装结构500的上表面501的部分未超出塑胶封装材料530的边缘，且梯状引脚520靠近封装结构500的下表面502的另一部分的突出长度至梯状引脚520靠近封装结构500的上表面501的部分的突出长度渐缩。再者，因梯状引脚520突出的宽度较宽，且梯状引脚520的厚度较薄。因此，可降低毛边的产生。
再者，因梯状引脚520靠近封装结构500的下表面502的另一部分的突出长度超出塑胶封装材料530的边缘。因此，第五实施方式中的梯状引脚520可提升侧面可焊锡的面积外，同时可维持梯状引脚520底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图29与图30，图29示出图25第五实施方式中封装结构500于焊锡后的侧面示意图，图30示出图29第五实施方式中封装结构500于焊锡后的部分侧面示意图。电镀面521的数量可为至少四，由图27至图30可知，第五实施方式中，电镀面521的数量为七，但并不以此为限。接着，由图29与图30可知，封装结构500的焊锡部540仅可设置于电镀面521。借此，当封装结构500设置于电路板时，因侧面可焊锡的面积增加，提升封装结构500与电路板的焊接强度。
请参照图31至图33，图31示出依照本发明第六实施方式中封装结构600的正面示意图，图32示出图31第六实施方式中封装结构600的背面示意图，图33示出图31第六实施方式中封装结构600的部分示意图。由图31至图33可知，封装结构600包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料630，其中导线架用以承载半导体芯片，塑胶封装材料630设置于导线架上并覆盖半导体芯片形成封装结构600。
进一步来说，导线架包含一芯片座610与多个引脚，其中各引脚可为一梯状引脚620，梯状引脚620设置于芯片座610的四周，且梯状引脚620包含多个电镀面621、至少一无电镀面622及一凹陷部623，其中凹陷部623位于梯状引脚620的一表面，且电镀面621设置于梯状引脚620与凹陷部623。半导体芯片设置于导线架的芯片座610上，而塑胶封装材料630设置于导线架上，且梯状引脚620突出于塑胶封装材料630的外缘。借此，突出的梯状引脚620可提升封装结构600的侧面可焊接面积。
第六实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构600。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料630设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料630与一部分导线架，电镀步骤为设置电镀面621于激光步骤后无覆盖塑胶封装材料630的导线架表面，接着再以切割步骤形成封装结构600，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图32可知，塑胶封装材料630的长度为L，塑胶封装材料630的宽度为W，引脚(第六实施方式为梯状引脚620)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料630可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚620的最大突出长度可为相同。借此，封装结构600四周的梯状引脚620的可焊接面积可具有一致性，使后续封装结构600焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面621的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料630的材质可为环氧树脂，但并不以上述的材质为限。
请参照图33与图34，图34示出图31第六实施方式中封装结构600的侧面示意图。由图33与图34可知，梯状引脚620靠近封装结构600的一上表面601的一部分的一突出长度小于梯状引脚620靠近封装结构600的下表面602的另一部分的一突出长度。进一步来说，梯状引脚620靠近封装结构600的上表面601的部分未超出塑胶封装材料630的边缘，且梯状引脚620靠近封装结构600的下表面602的另一部分的突出长度至梯状引脚620靠近封装结构600的上表面602的部分的突出长度渐缩。再者，因梯状引脚620突出的宽度较宽，且梯状引脚620的厚度较薄。因此，可降低毛边的产生。再者，梯状引脚620的凹陷部623的凹陷深度可为梯状引脚620靠近封装结构600的下表面602的另一部分的厚度的一半。
再者，因梯状引脚620靠近封装结构600的下表面602的另一部分的突出长度超出塑胶封装材料630的边缘。因此，第六实施方式中的梯状引脚620可提升侧面可焊锡的面积外，同时可维持梯状引脚620底部与电路板的连接强度，以增加设置于电路板的寿命。
请配合参照图35与图36，图35示出图31第六实施方式中封装结构600于焊锡后的侧面示意图，图36示出图35第六实施方式中封装结构600于焊锡后的部分侧面示意图。电镀面621的数量可为至少四，由图33至图36可知，第六实施方式中，电镀面621的数量为十，但并不以此为限。接着，由图35与图36可知，封装结构600的焊锡部640仅可设置于电镀面621。借此，当封装结构600设置于电路板时，因侧面可焊锡的面积增加，提升封装结构600与电路板的焊接强度。
请参照图37至图39，图37示出依照本发明第七实施方式中封装结构700的正面示意图，图38示出图37第七实施方式中封装结构700的背面示意图，图39示出图37第七实施方式中封装结构700的部分示意图。由图37至图39可知，封装结构700包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料730，其中导线架用以承载半导体芯片，塑胶封装材料730设置于导线架上并覆盖半导体芯片形成封装结构700。
进一步来说，导线架包含一芯片座710与多个引脚，其中各引脚可为一突出引脚720，突出引脚720设置于芯片座710的四周，且突出引脚720包含多个电镀面721与至少一无电镀面722，其中电镀面721设置于突出引脚720。半导体芯片设置于导线架的芯片座710上，而塑胶封装材料730设置于导线架上，且突出引脚720突出于塑胶封装材料730的外缘。借此，突出引脚720可提升封装结构700的侧面可焊接面积。
第七实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构700。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料730设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料730，电镀步骤为设置电镀面721于激光步骤后无覆盖塑胶封装材料730的导线架表面，接着再以切割步骤形成封装结构700，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图38可知，塑胶封装材料730的长度为L，塑胶封装材料730的宽度为W，引脚(第七实施方式为突出引脚720)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料730可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚720的最大突出长度可为相同。借此，封装结构700四周的突出引脚720的可焊接面积可具有一致性，使后续封装结构700焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面721的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料730的材质可为环氧树脂，但并不以上述的材质为限。
请参照图39与图40，图40示出图37第七实施方式中封装结构700的侧面示意图。由图39与图40可知，突出引脚720靠近封装结构700的一上表面701的一部分的一突出长度小于突出引脚720靠近封装结构700的下表面702的另一部分的一突出长度。再者，因突出引脚720突出的宽度较宽，且突出引脚720的厚度较薄。因此，可降低毛边的产生。
由图38可知，突出引脚720突出塑胶封装材料730的边缘之外，突出引脚720于封装结构700的下表面702还包含一部分的电镀面721。请配合参照图41，图41示出图40第七实施方式中封装结构700沿剖线41-41的剖面示意图。进一步来说，由图41可得知，突出引脚720于突出塑胶封装材料730与塑胶封装材料730所覆盖的部分呈现类似鸥翼形(gull-wingshape)。借此，突出引脚720可具有一定韧性以增加板级(board level)的可靠度，当塑胶封装材料730覆盖封装结构700时，突出引脚720更具有机械强度。再者，提升突出引脚720的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚720之间焊线的连接强度。
请配合参照图42与图43，图42示出图37第七实施方式中封装结构700于焊锡后的侧面示意图，图43示出图42第七实施方式中封装结构700于焊锡后的部分侧面示意图。电镀面721的数量可为至少四，由图42至图43可知，第七实施方式中，电镀面721的数量为七，但并不以此为限。接着，由图42与图43可知，封装结构700的焊锡部740仅可设置于电镀面721。借此，当封装结构700设置于电路板时，因侧面可焊锡的面积增加，提升封装结构700与电路板的焊接强度。
请参照图44至图46，图44示出依照本发明第八实施方式中封装结构800的正面示意图，图45示出图44第八实施方式中封装结构800的背面示意图，图46示出图44第八实施方式中封装结构800的部分示意图。由图44至图46可知，封装结构800包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料830，其中导线架用以承载半导体芯片，塑胶封装材料830设置于导线架上并覆盖半导体芯片形成封装结构800。
进一步来说，导线架包含一芯片座810与多个引脚，其中各引脚可为一梯状引脚820，梯状引脚820设置于芯片座810的四周，且梯状引脚820包含多个电镀面821与至少一无电镀面822。半导体芯片设置于导线架的芯片座810上，而塑胶封装材料830设置于导线架上，且梯状引脚820突出于塑胶封装材料830的外缘。借此，突出的梯状引脚820可提升封装结构800的侧面可焊接面积。
第八实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构800。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料830设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料830，电镀步骤为设置电镀面821于激光步骤后无覆盖塑胶封装材料830的导线架表面，接着再以切割步骤形成封装结构800，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图45可知，塑胶封装材料830的长度为L，塑胶封装材料830的宽度为W，引脚(第八实施方式为梯状引脚820)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料830可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各梯状引脚820的最大突出长度可为相同。借此，封装结构800四周的梯状引脚820的可焊接面积可具有一致性，使后续封装结构800焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面821的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料830的材质可为环氧树脂，但并不以上述的材质为限。
请参照图46与图47，图47示出图44第八实施方式中封装结构800的侧面示意图。由图46与图47可知，梯状引脚820靠近封装结构800的一上表面801的一部分的一突出长度小于梯状引脚820靠近封装结构800的下表面802的另一部分的一突出长度。再者，因梯状引脚820突出的宽度较宽，且梯状引脚820的厚度较薄。因此，可降低毛边的产生。
请配合参照图48，图48示出图47第八实施方式中封装结构800沿剖线48-48的剖面示意图。由图48可得知，梯状引脚820于突出塑胶封装材料830与塑胶封装材料830所覆盖的部分呈现类似鸥翼形。借此，梯状引脚820可具有一定韧性以增加板级的可靠度，当塑胶封装材料830覆盖封装结构800时，梯状引脚820更具有机械强度。再者，提升梯状引脚820的侧面可焊锡面积的同时，还可保留半导体芯片与梯状引脚820之间焊线的连接强度。
请配合参照图49与图50，图49示出图44第八实施方式中封装结构800于焊锡后的侧面示意图，图50示出图49第八实施方式中封装结构800于焊锡后的部分侧面示意图。电镀面821的数量可为至少四，由图49至图50可知，第八实施方式中，电镀面821的数量为六，但并不以此为限。接着，由图49与图50可知，封装结构800的焊锡部840仅可设置于电镀面821。借此，当封装结构800设置于电路板时，因侧面可焊锡的面积增加，提升封装结构800与电路板的焊接强度。
请参照图51至图53，图51示出依照本发明第九实施方式中封装结构900的正面示意图，图52示出图51第九实施方式中封装结构900的背面示意图，图53示出图51第九实施方式中封装结构900的部分示意图。由图51至图53可知，封装结构900包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料930，其中导线架用以承载半导体芯片，塑胶封装材料930设置于导线架上并覆盖半导体芯片形成封装结构900。
进一步来说，导线架包含一芯片座910与多个引脚，其中各引脚可为一突出引脚920，突出引脚920设置于芯片座910的四周，且突出引脚920包含多个电镀面921与至少一无电镀面922，其中电镀面921设置于突出引脚920。半导体芯片设置于导线架的芯片座910上，而塑胶封装材料930设置于导线架上，且突出引脚920突出于塑胶封装材料930的外缘。借此，突出引脚920可提升封装结构900的侧面可焊接面积。
第九实施方式中，可通过蚀刻步骤、模压步骤、二道激光步骤、电镀步骤及切割步骤得到封装结构900。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料930设置于导线架上并覆盖半导体芯片，二道激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料930，电镀步骤为设置电镀面921于激光步骤后无覆盖塑胶封装材料930的导线架表面，接着再以切割步骤形成封装结构900，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图52可知，塑胶封装材料930的长度为L，塑胶封装材料930的宽度为W，引脚(第九实施方式为突出引脚920)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料930可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚920的最大突出长度可为相同。借此，封装结构900四周的突出引脚920的可焊接面积可具有一致性，使后续封装结构900焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面921的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料930的材质可为环氧树脂，但并不以上述的材质为限。
请参照图53与图54，图54示出图51第九实施方式中封装结构900的侧面示意图。由图53与图54可知，突出引脚920靠近封装结构900的一上表面901的一部分的一突出长度小于突出引脚920靠近封装结构900的下表面902的另一部分的一突出长度。再者，因突出引脚920突出的宽度较宽，且突出引脚920的厚度较薄。因此，可降低毛边的产生。
由图52可知，突出引脚920突出塑胶封装材料930的边缘之外，突出引脚920于封装结构900的下表面902还包含一部分的电镀面921。请配合参照图55，图55示出图54第九实施方式中封装结构900沿剖线55-55的剖面示意图。进一步来说，由图53至图55可得知，突出引脚920于突出塑胶封装材料930与塑胶封装材料930所覆盖的部分呈现类似鸥翼形。借此，突出引脚920可具有一定韧性以增加板级的可靠度，当塑胶封装材料930覆盖封装结构900时，突出引脚920更具有机械强度。再者，提升突出引脚920的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚920之间焊线的连接强度。
请配合参照图56与图57，图56示出图51第九实施方式中封装结构900于焊锡后的侧面示意图，图57示出图56第九实施方式中封装结构900于焊锡后的部分侧面示意图。电镀面921的数量可为至少四，由图56至图57可知，第九实施方式中，电镀面921的数量为九，但并不以此为限。接着，由图56与图57可知，封装结构900的焊锡部940仅可设置于电镀面921。借此，当封装结构900设置于电路板时，因侧面可焊锡的面积增加，提升封装结构900与电路板的焊接强度。
请参照图58至图60，图58示出依照本发明第十实施方式中封装结构1000的正面示意图，图59示出图58第十实施方式中封装结构1000的背面示意图，图60示出图58第十实施方式中封装结构1000的部分示意图。由图58至图60可知，封装结构1000包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料1030，其中导线架用以承载半导体芯片，塑胶封装材料1030设置于导线架上并覆盖半导体芯片形成封装结构1000。
进一步来说，导线架包含一芯片座1010与多个引脚，其中各引脚可为一突出引脚1020，突出引脚1020设置于芯片座1010的四周，且突出引脚1020包含多个电镀面1021与至少一无电镀面1022，其中电镀面1021设置于突出引脚1020。半导体芯片设置于导线架的芯片座1010上，而塑胶封装材料1030设置于导线架上，且突出引脚1020突出于塑胶封装材料1030的外缘。借此，突出引脚1020可提升封装结构1000的侧面可焊接面积。
第十实施方式中，可通过蚀刻步骤、模压步骤、二道激光步骤、电镀步骤及切割步骤得到封装结构1000。详细来说，蚀刻步骤为于导线架的上表面进行蚀刻，模压步骤为将塑胶封装材料1030设置于导线架上并覆盖半导体芯片，二道激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料1030，电镀步骤为设置电镀面1021于激光步骤后无覆盖塑胶封装材料1030的导线架表面，接着再以切割步骤形成封装结构1000，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图59可知，塑胶封装材料1030的长度为L，塑胶封装材料1030的宽度为W，引脚(第十实施方式为突出引脚1020)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料1030可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚1020的最大突出长度可为相同。借此，封装结构1000四周的突出引脚1020的可焊接面积可具有一致性，使后续封装结构1000焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面1021的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料1030的材质可为环氧树脂，但并不以上述的材质为限。
请参照图60与图61，图61示出图58第十实施方式中封装结构的侧面示意图。由图60与图61可知，突出引脚1020靠近封装结构1000的一上表面1001的一部分的一突出长度小于突出引脚1020靠近封装结构1000的下表面1002的另一部分的一突出长度。再者，因突出引脚1020突出的宽度较宽，且突出引脚1020的厚度较薄。因此，可降低毛边的产生。
请配合参照图62，图62示出图61第十实施方式中封装结构1000沿剖线62-62的剖面示意图。由图62可得知，突出引脚1020于突出塑胶封装材料1030与塑胶封装材料1030所覆盖的部分呈现类似鸥翼形。借此，突出引脚1020可具有一定韧性以增加板级的可靠度，当塑胶封装材料1030覆盖封装结构1000时，突出引脚1020更具有机械强度。再者，提升突出引脚1020的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚1020之间焊线的连接强度。
请配合参照图63与图64，图63示出图58第十实施方式中封装结构1000于焊锡后的侧面示意图，图64示出图63第十实施方式中封装结构1000于焊锡后的部分侧面示意图。电镀面1021的数量可为至少四，由图63至图64可知，第十实施方式中，电镀面1021的数量为八，但并不以此为限。接着，由图63与图64可知，封装结构1000的焊锡部1040仅可设置于电镀面1021。借此，当封装结构1000设置于电路板时，因侧面可焊锡的面积增加，提升封装结构1000与电路板的焊接强度。
请参照图65至图67，图65示出依照本发明第十一实施方式中封装结构1100的正面示意图，图66示出图65第十一实施方式中封装结构1100的背面示意图，图67示出图65第十一实施方式中封装结构1100的部分示意图。由图65至图67可知，封装结构1100包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料1130，其中导线架用以承载半导体芯片，塑胶封装材料1130设置于导线架上并覆盖半导体芯片形成封装结构1100。
进一步来说，导线架包含一芯片座1110与多个引脚，其中各引脚可为一突出引脚1120，突出引脚1120设置于芯片座1110的四周，且突出引脚1120包含多个电镀面1121与至少一无电镀面1122，其中电镀面1121设置于突出引脚1120。半导体芯片设置于导线架的芯片座1110上，而塑胶封装材料1130设置于导线架上，且突出引脚1120突出于塑胶封装材料1130的外缘。借此，突出引脚1120可提升封装结构1100的侧面可焊接面积。
第十一实施方式中，可通过蚀刻步骤、模压步骤、二道激光步骤、电镀步骤及切割步骤得到封装结构1100。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料1130设置于导线架上并覆盖半导体芯片，二道激光步骤则是分别于导线架的上表面与下表面以激光光束去除一部分塑胶封装材料1130，电镀步骤为设置电镀面1121于激光步骤后无覆盖塑胶封装材料1130的导线架表面，接着再以切割步骤形成封装结构1100，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图66可知，塑胶封装材料1130的长度为L，塑胶封装材料1130的宽度为W，引脚(第十一实施方式为突出引脚1120)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料1130可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚1120的最大突出长度可为相同。借此，封装结构1100四周的突出引脚1120的可焊接面积可具有一致性，使后续封装结构1100焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面1121的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料1130的材质可为环氧树脂，但并不以上述的材质为限。
请参照图67与图68，图68示出图65第十一实施方式中封装结构1100的侧面示意图。由图67与图68可知，突出引脚1120突出的宽度较宽。因此，可降低毛边的产生。
请配合参照图69，图69示出图68第十一实施方式中封装结构1100沿剖线69-69的剖面示意图。由图69可得知，突出引脚1120于突出塑胶封装材料1130与塑胶封装材料1130所覆盖的部分呈现类似鸥翼形。借此，突出引脚1120可具有一定韧性以增加板级的可靠度，当塑胶封装材料1130覆盖封装结构1100时，突出引脚1120更具有机械强度。再者，提升突出引脚1120的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚1120之间焊线的连接强度。
请配合参照图70与图71，图70示出图65第十一实施方式中封装结构1100于焊锡后的侧面示意图，图71示出图70第十一实施方式中封装结构1100于焊锡后的部分侧面示意图。电镀面1121的数量可为至少四，由图70至图71可知，第十一实施方式中，电镀面1121的数量为六，但并不以此为限。接着，由图70与图71可知，封装结构1100的焊锡部1140仅可设置于电镀面1121。借此，当封装结构1100设置于电路板时，因侧面可焊锡的面积增加，提升封装结构1100与电路板的焊接强度。
请参照图72至图74，图72示出依照本发明第十二实施方式中封装结构1200的正面示意图，图73示出图72第十二实施方式中封装结构1200的背面示意图，图74示出图72第十二实施方式中封装结构1200的部分示意图。由图72至图74可知，封装结构1200包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料1230，其中导线架用以承载半导体芯片，塑胶封装材料1230设置于导线架上并覆盖半导体芯片形成封装结构1200。
进一步来说，导线架包含一芯片座1210与多个引脚，其中各引脚可为一突出引脚1220，突出引脚1220设置于芯片座1210的四周，且突出引脚1220包含多个电镀面1221与至少一无电镀面1222，其中电镀面1221设置于突出引脚1220。半导体芯片设置于导线架的芯片座1210上，而塑胶封装材料1230设置于导线架上，且突出引脚1220突出于塑胶封装材料1230的外缘。借此，突出引脚1220可提升封装结构1200的侧面可焊接面积。
第十二实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构1200。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料1230设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料1230，电镀步骤为设置电镀面1221于激光步骤后无覆盖塑胶封装材料1230的导线架表面，接着再以切割步骤形成封装结构1200，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图73可知，塑胶封装材料1230的长度为L，塑胶封装材料1230的宽度为W，引脚(第十二实施方式为突出引脚1220)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料1230可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚1220的最大突出长度可为相同。借此，封装结构1200四周的突出引脚1220的可焊接面积可具有一致性，使后续封装结构1200焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面1221的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料1230的材质可为环氧树脂，但并不以上述的材质为限。
请参照图74与图75，图75示出图72第十二实施方式中封装结构1200的侧面示意图。由图74与图75可知，突出引脚1220突出的宽度较宽。因此，可降低毛边的产生。
请配合参照图76，图76示出图75第十二实施方式中封装结构1200沿剖线76-76的剖面示意图。由图76可得知，突出引脚1220于突出塑胶封装材料1230与塑胶封装材料1230所覆盖的部分呈现类似鸥翼形。借此，突出引脚1220可具有一定韧性以增加板级的可靠度，当塑胶封装材料1230覆盖封装结构1200时，突出引脚1220更具有机械强度。再者，提升突出引脚1220的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚1220之间焊线的连接强度。
请配合参照图77与图78，图77示出图72第十二实施方式中封装结构1200于焊锡后的侧面示意图，图78示出图77第十二实施方式中封装结构1200于焊锡后的部分侧面示意图。电镀面1221的数量可为至少四，由图77至图78可知，第十二实施方式中，电镀面1221的数量为四，但并不以此为限。接着，由图77与图78可知，封装结构1200的焊锡部1240仅可设置于电镀面1221。借此，当封装结构1200设置于电路板时，因侧面可焊锡的面积增加，提升封装结构1200与电路板的焊接强度。
请参照图79至图81，图79示出依照本发明第十三实施方式中封装结构1300的正面示意图，图80示出图79第十三实施方式中封装结构1300的背面示意图，图81示出图79第十三实施方式中封装结构1300的部分示意图。由图79至图81可知，封装结构1300包含一导线架(图未标示)、一半导体芯片(图未示出)及一塑胶封装材料1330，其中导线架用以承载半导体芯片，塑胶封装材料1330设置于导线架上并覆盖半导体芯片形成封装结构1300。
进一步来说，导线架包含一芯片座1310与多个引脚，其中各引脚可为一突出引脚1320，突出引脚1320设置于芯片座1310的四周，且突出引脚1320包含多个电镀面1321、至少一无电镀面1322及一凹陷部1323，其中凹陷部1323位于突出引脚1320的一表面，且电镀面1321设置于突出引脚1320与凹陷部1323。半导体芯片设置于导线架的芯片座1310上，而塑胶封装材料1330设置于导线架上，且突出引脚1320突出于塑胶封装材料1330的外缘。借此，突出引脚1320可提升封装结构1300的侧面可焊接面积。
第十三实施方式中，可通过蚀刻步骤、模压步骤、激光步骤、电镀步骤及切割步骤得到封装结构1300。详细来说，蚀刻步骤为于导线架的下表面进行蚀刻，模压步骤为将塑胶封装材料1330设置于导线架上并覆盖半导体芯片，激光步骤则是于导线架的上表面以激光光束去除一部分塑胶封装材料1330，电镀步骤为设置电镀面1321于激光步骤后无覆盖塑胶封装材料1330的导线架表面，接着再以切割步骤形成封装结构1300，其中激光步骤可为二道以上，其取决于激光光束的能量与参数，但并不以上述的工艺步骤为限。
由图80可知，塑胶封装材料1330的长度为L，塑胶封装材料1330的宽度为W，引脚(第十三实施方式为突出引脚1320)的一最大突出长度为L2，其可满足下列条件：W≤L，0.01W≤L2，及L2≤0.5L。具体而言，塑胶封装材料1330可为正方形或长方形，且最大突出长度取决于电路板的配置，并不以上述的条件为限。再者，各突出引脚1320的最大突出长度可为相同。借此，封装结构1300四周的突出引脚1320的可焊接面积可具有一致性，使后续封装结构1300焊接于电路板(图未示出)时不易产生焊接程度的差异，且可稳固地设置于电路板。
具体而言，电镀面1321的材质可为锡合金或镍金合金，其中镍金合金可为镍钯金、镍钯银金或镍金，导线架的材质可为铁镍合金或铜合金，且塑胶封装材料1330的材质可为环氧树脂，但并不以上述的材质为限。
请参照图81与图82，图82示出图79第十三实施方式中封装结构1300的侧面示意图。由图81与图82可知，突出引脚1320突出的宽度较宽。因此，可降低毛边的产生。再者，突出引脚1320的凹陷部1323的凹陷深度可小于突出引脚1320的厚度的一半。
请配合参照图83，图83示出图82第十三实施方式中封装结构1300沿剖线83-83的剖面示意图。由图83可得知，突出引脚1320于突出塑胶封装材料1330与塑胶封装材料1330所覆盖的部分呈现类似鸥翼形。借此，突出引脚1320可具有一定韧性以增加板级的可靠度，当塑胶封装材料1330覆盖封装结构1300时，突出引脚1320更具有机械强度。再者，提升突出引脚1320的侧面可焊锡面积的同时，还可保留半导体芯片与突出引脚1320之间焊线的连接强度。
请配合参照图84与图85，图84示出图79第十三实施方式中封装结构1300于焊锡后的侧面示意图，图85示出图84第十三实施方式中封装结构1300于焊锡后的部分侧面示意图。电镀面1321的数量可为至少四，由图84至图85可知，第十三实施方式中，电镀面1321的数量为八，但并不以此为限。接着，由图84与图85可知，封装结构1300的焊锡部1340仅可设置于电镀面1321。借此，当封装结构1300设置于电路板时，因侧面可焊锡的面积增加，提升封装结构1300与电路板的焊接强度。
综上所述，本发明的封装结构可提升可焊接面积，进而提升与电路板的焊接强度。并且，焊接后可稳定地设置于电路板上，故可增加设置于电路板的寿命以增加板级的可靠度。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种封装结构，其特征在于，包含：
一导线架，包含：
一芯片座；及
多个引脚，设置于该芯片座的四周，且各该引脚包含：
多个电镀面；
一半导体芯片，设置于该导线架的该芯片座上；以及
一塑胶封装材料，设置于该导线架上；
其中，各该引脚突出于该塑胶封装材料的外缘。
2.如权利要求1所述的封装结构，其特征在于，各该引脚还包含一凹陷部，位于各该引脚的一表面，且所述多个电镀面设置于该凹陷部。
3.如权利要求1所述的封装结构，其特征在于，所述多个电镀面的材质为锡合金或镍金合金。
4.如权利要求1所述的封装结构，其特征在于，各该引脚还包含至少一无电镀面。
5.如权利要求1所述的封装结构，其特征在于，该封装结构的一长度为L，该封装结构的一宽度为W，各该引脚的一最大突出长度为L2，其满足下列条件：
W≤L；
0.01W≤L2；以及
L2≤0.5L。
6.如权利要求5所述的封装结构，其特征在于，各该引脚的该最大突出长度为相同。
7.如权利要求1所述的封装结构，其特征在于，该导线架的材质为铁镍合金或铜合金，且该塑胶封装材料的材质为环氧树脂。
8.如权利要求1所述的封装结构，其特征在于，所述多个电镀面的数量为至少四。
9.如权利要求1所述的封装结构，其特征在于，各该引脚为一梯状引脚。
10.如权利要求9所述的封装结构，其特征在于，各该梯状引脚靠近该封装结构的一上表面的一部分的一突出长度小于各该梯状引脚靠近该封装结构的一下表面的另一部分的一突出长度。
11.如权利要求9所述的封装结构，其特征在于，各该梯状引脚靠近该封装结构的一下表面的一部分的一突出长度小于各该梯状引脚靠近该封装结构的一上表面的另一部分的一突出长度。
12.如权利要求1所述的封装结构，其特征在于，各该引脚为一突出引脚。
13.如权利要求12所述的封装结构，其特征在于，各该突出引脚靠近该封装结构的一上表面的一部分的一突出长度小于各该突出引脚靠近该封装结构的一下表面的另一部分的一突出长度。
CN202010914212.6A 2020-03-27 2020-09-03 封装结构 Pending CN113451249A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063000545P 2020-03-27 2020-03-27
US63/000,545 2020-03-27

Publications (1)

Publication Number Publication Date
CN113451249A true CN113451249A (zh) 2021-09-28

Family

ID=77808543

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010914208.XA Pending CN113451148A (zh) 2020-03-27 2020-09-03 封装结构的形成方法
CN202010914212.6A Pending CN113451249A (zh) 2020-03-27 2020-09-03 封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010914208.XA Pending CN113451148A (zh) 2020-03-27 2020-09-03 封装结构的形成方法

Country Status (2)

Country Link
CN (2) CN113451148A (zh)
TW (2) TWI736409B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
CN1812084A (zh) * 2004-12-24 2006-08-02 雅马哈株式会社 半导体封装和引导框架
JP3174860U (ja) * 2012-01-30 2012-04-12 ▲せき▼格股▲ふん▼有限公司 ３ｄリードフレーム構造
CN206040633U (zh) * 2016-09-12 2017-03-22 长华科技股份有限公司 预成形封装导线架
CN108463886A (zh) * 2016-04-07 2018-08-28 密克罗奇普技术公司 具有改进接触引线的扁平无引线封装
US20180247883A1 (en) * 2017-02-24 2018-08-30 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same
US20190385938A1 (en) * 2018-06-13 2019-12-19 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
CN102446882B (zh) * 2011-12-30 2013-12-04 北京工业大学 一种半导体封装中封装系统结构及制造方法
CN102522394A (zh) * 2011-12-30 2012-06-27 北京工业大学 一种芯片上芯片封装及制造方法
CN103021879B (zh) * 2012-12-28 2015-09-09 日月光半导体（昆山）有限公司 无外引脚半导体封装构造及其制造方法与导线架条
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
CN109478544B (zh) * 2015-07-10 2023-05-26 创研腾国际有限公司 通用表面粘着半导体封装

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
CN1812084A (zh) * 2004-12-24 2006-08-02 雅马哈株式会社 半导体封装和引导框架
JP3174860U (ja) * 2012-01-30 2012-04-12 ▲せき▼格股▲ふん▼有限公司 ３ｄリードフレーム構造
CN108463886A (zh) * 2016-04-07 2018-08-28 密克罗奇普技术公司 具有改进接触引线的扁平无引线封装
CN206040633U (zh) * 2016-09-12 2017-03-22 长华科技股份有限公司 预成形封装导线架
US20180247883A1 (en) * 2017-02-24 2018-08-30 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same
US20190385938A1 (en) * 2018-06-13 2019-12-19 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device

Also Published As

Publication number Publication date
TW202137344A (zh) 2021-10-01
TWI757859B (zh) 2022-03-11
TWI736409B (zh) 2021-08-11
CN113451148A (zh) 2021-09-28
TW202137430A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP5587625B2 (ja) リードフレーム及びｌｅｄパッケージ用基板
US20010042904A1 (en) Frame for semiconductor package
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US9793194B2 (en) Leadframe
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2005191240A (ja) 半導体装置及びその製造方法
US9177836B1 (en) Packaged integrated circuit device having bent leads
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR200492009Y1 (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
US11233186B2 (en) Semiconductor light-emitting device
WO2020125262A1 (zh) 一种led封装结构及led灯组件
CN113451249A (zh) 封装结构
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
US20190074254A1 (en) Method of assembling qfp type semiconductor device
CN216902923U (zh) 封装结构
CN113380632A (zh) 半导体封装器件及其制备方法
JP6899226B2 (ja) 半導体装置
JP4887346B2 (ja) 半導体装置
TWI761105B (zh) 半導體封裝結構及導線架
JP2017108191A (ja) 半導体装置
US20210305136A1 (en) Package structure
CN116564918A (zh) 封装结构
US20220246501A1 (en) Package structure
JP2002026192A (ja) リードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination