TWI761105B - 半導體封裝結構及導線架 - Google Patents

半導體封裝結構及導線架 Download PDF

Info

Publication number
TWI761105B
TWI761105B TW110107556A TW110107556A TWI761105B TW I761105 B TWI761105 B TW I761105B TW 110107556 A TW110107556 A TW 110107556A TW 110107556 A TW110107556 A TW 110107556A TW I761105 B TWI761105 B TW I761105B
Authority
TW
Taiwan
Prior art keywords
main body
body portion
protruding
top surface
pins
Prior art date
Application number
TW110107556A
Other languages
English (en)
Other versions
TW202236537A (zh
Inventor
石智仁
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110107556A priority Critical patent/TWI761105B/zh
Priority to CN202110753114.3A priority patent/CN115020365A/zh
Application granted granted Critical
Publication of TWI761105B publication Critical patent/TWI761105B/zh
Publication of TW202236537A publication Critical patent/TW202236537A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝結構，包括導線架、晶片、封裝膠體以及導電材料層。導線架包括承載座以及環繞承載座的多個引腳。承載座具有第一頂面與第一底面。每一引腳包括主體部以及延伸部。主體部具有第二頂面與第二底面，且第二底面切齊於第一底面。延伸部連接主體部且具有第一突出表面與第二突出表面。第一突出表面與第二頂面之間具有銳角，且延伸部的第二突出表面與主體部共同定義出容納空間。晶片配置於承載座的第一頂面上。封裝膠體覆蓋導線架與晶片。導電材料層配置於承載座的第一底面上、每一引腳的主體部的第二底面上且填滿容納空間。

Description

半導體封裝結構及導線架
本發明是有關於一種半導體封裝結構，且特別是有關於一種半導體封裝結構及導線架。
一般來說，在現有的四方扁平無引腳（Quad flat no-lead, QFN）封裝結構中，引腳的底面及側面皆為一平面且呈垂直連接。因此，當引腳的底面與外部電路接合時，無法透過外觀檢查來確認其與外部電路板的連接狀況，不利於後續的電性及品質檢查。此外，無引腳小尺寸封裝的封裝結構，由於沾錫面積僅侷限於引腳底部，因此與外部電路板接合時，常因沾錫量不足而容易與電路板脫離，進而影響四方扁平無引腳封裝結構的可靠度。
本發明提供一種半導體封裝結構，其具有較佳的結構可靠度，可方便且快速地完成後續與外部電路接合後的外觀檢查。
本發明另提供一種導線架，其引腳具有較大的接合面積。
本發明提供一種半導體封裝結構，其包括一導線架、一晶片、一封裝膠體以及一導電材料層。導線架包括一承載座以及環繞承載座的多個引腳。承載座具有彼此相對的一第一頂面與一第一底面。每一引腳包括一主體部以及一延伸部。主體部具有彼此相對的一第二頂面與一第二底面，且第二底面切齊於第一底面。延伸部連接主體部且具有彼此相對的一第一突出表面與一第二突出表面。第一突出表面與第二頂面之間具有一銳角，且延伸部的第二突出表面與主體部共同定義出一容納空間。晶片配置於導線架的承載座的第一頂面上。封裝膠體覆蓋導線架與晶片。導電材料層配置於承載座的第一底面上、每一引腳的主體部的第二底面上且填滿容納空間。
在本發明的一實施例中，上述的第一突出表面與第二突出表面共形設置。
在本發明的一實施例中，上述的容納空間由遠離主體部往鄰近主體部的方向逐漸漸縮。
在本發明的一實施例中，上述的封裝膠體具有一下表面以及一周圍表面。下表面切齊於承載座的第一底面與每一引腳的主體部的第二底面。周圍表面切齊於延伸部的一第一周圍表面與導電材料層的一第二周圍表面。
在本發明的一實施例中，上述的半導體封裝結構更包括多條導線，電性連接晶片與每一引腳的主體部的第二頂面。
在本發明的一實施例中，上述的每一引腳的延伸部藉由沖壓方式而形成在主體部上。
在本發明的一實施例中，上述的延伸部的第一突出表面相對遠離主體部的一端與主體部的第二頂面之間具有一高度差，且高度差為主體部的厚度的1/3倍到1/5倍。
本發明還提供一種導線架，其包括一承載座以及多個引腳。承載座具有彼此相對的一第一頂面與一第一底面。引腳環繞承載座。每一引腳包括一主體部以及一延伸部。主體部具有彼此相對的一第二頂面與一第二底面，且第二底面切齊於第一底面。延伸部連接主體部且具有彼此相對的一第一突出表面與一第二突出表面。第一突出表面與第二頂面之間具有一銳角，且延伸部的第二突出表面與主體部共同定義出一容納空間。
在本發明的一實施例中，上述的第一突出表面與第二突出表面共形設置。
在本發明的一實施例中，上述的容納空間由遠離主體部往鄰近主體部的方向逐漸漸縮。
基於上述，在本發明的導線架的設計中，引腳的延伸部具有第一突出表面與第二突出表面，其中第一突出表面與主體部的第二頂面之間具有銳角，而第二突出表面與主體部共同定義出容納空間。在後續所形成的半導體封裝結構中，引腳的容納空間提高導電材料層的接著面積，從而增加引腳上的導電材料層外露於半導體封裝結構的面積，以提升半導體封裝結構電性連接的接著強度及與外部端子的接合良率。此外，由於引腳的形狀設計，因此在外觀檢查上，可輕易檢查出引腳是否有與外部電路接合在一起。簡言之，本發明的半導體封裝結構具有較佳的結構可靠度，可方便且快速地完成後續與外部電路接合後的外觀檢查。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A是本發明的一實施例的一種導線架的剖面示意圖。圖1B是圖1A的導線架的引腳的俯視示意圖。圖1C是沿圖1B的線A-A的剖面示意圖。圖1D是圖1B的引腳的前視示意圖。圖1E是圖1B的引腳的側視示意圖。
首先，請參照圖1A，本實施例的導線架100包括一承載座110以及環繞承載座110的多個引腳（示意地繪示二個引腳120）。如圖1A所示，承載座110受到引腳120的圍繞，意即承載座110位於引腳120之間。此處，承載座110以及引腳120的材質例如是相同，例如金屬或金屬合金，如銅或銅合金，但不以此為限。特別是，引腳120圍繞承載座110不以四邊為限。在另一實施例中，引腳120亦可並列圍繞於承載座110的兩邊。在本實施例中，導線架100的承載座110具有彼此相對的一第一頂面110a以及一第一底面110b。此處，第一頂面110a的面積與第一底面110b的面積例如是相同，但於其他實施例中，第一頂面110a的面積與第一底面110b的面積亦可不同。
請同時參照圖1B、圖1C、圖1D以及圖1E，在本實施例中，每一引腳120包括一主體部122以及一延伸部124。在製程上，每一引腳120的延伸部124例如是藉由沖壓方式來形成在主體部122上，其中延伸部124連接主體部122。此處，引腳120的長度L1例如是約為400微米，引腳120的寬度W例如是300微米，而延伸部124的長度L2例如是約為300微米。詳細來說，每一引腳120的主體部122具有彼此相對的一第二頂面122a與一第二底面122b。此處，主體部122的第二底面122b切齊於承載座110的第一底面110b。意即，承載座110的第一底面110b與每一引腳120的主體部122的第二底面122b實質上共平面。
特別是，本實施例的每一引腳120的延伸部124具有彼此相對的一第一突出表面124R1與一第二突出表面124R2。此處，第一突出表面124R1與第二突出表面124R2實質上呈現共形設置。於本實施例中，第一突出表面124R1與第二突出表面124R2繪製上以弧面為例，於其它實施例中，第一突出表面124R1與第二突出表面124R2可為其它外形輪廓，例如是多邊形、矩形等均可，突出表面之外觀形狀不在此限。延伸部124的第一突出表面124R1與主體部122的第二頂面122a之間具有一銳角θ（請參考圖1A），較佳地，銳角θ例如是大於0度且小於75度，但不限於此。於另一方面，本實施例的每一引腳120的延伸部124的第二突出表面124R2與主體部122共同定義出一容納空間S。較佳地，容納空間S由遠離主體部122往鄰近主體部122的方向逐漸漸縮。
詳細來說，本實施例的每一引腳120的延伸部124由鄰近主體部122往遠離主體部122的方向上抬升。如圖1C與圖1D中所示，引腳120的延伸部124的第一突出表面124R1相對遠離主體部122的一端與主體部122的第二頂面122a之間具有一高度差H，較佳地，高度差H為主體部122的厚度T的1/3倍到1/5倍。此處，主體部122的厚度T例如是約為200微米。
更具體來說，第一突出表面124R1相對遠離主體部122的一端與主體部122的第二底面122b之間具有一第一垂直高度H1，而第二突出表面124R2相對遠離主體部122的一端與主體部122的第二底面122b之間具有一第二垂直高度H2，其中第一垂直高度H1與第二垂直高度H2的差值即為高度差H。此處，第一垂直高度H1例如是約為250微米，而第二垂直高度H2例如約為200微米，意即高度差H約為50微米。
簡言之，本實施例的延伸部124是透過沖壓方式來形成在主體部122上，並與主體部122共同定義出容納空間S。因此，在後續進行單體化切割程序時，由於被刀具切割的金屬部分減少，因而可減少金屬毛邊的產生且可避免產生短路。此外，容納空間S的形成增加了引腳120的接觸面積，因而可提升後續製程的接合良率及相關的可靠度檢查。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2是本發明的一實施例的一種半導體封裝結構的剖面示意圖。本實施例的半導體封裝結構10包括前述的導線架100、一晶片200、一封裝膠體300以及一導電材料層400。晶片200配置於導線架100的承載座110的第一頂面110a上。此處，晶片200可藉由一黏著層（未繪示）而固定於承載座110的第一頂面110a上，但不限於此。再者，本實施例的半導體封裝結構10還包括多條導線（示意地繪示二條導線500），其中導線500電性連接晶片200與每一引腳120的主體部122的第二頂面122a。導線500的材質例如金屬或金屬合金，如金、銀、銅或其合金，但不以此為限。
再者，本實施例的封裝膠體300覆蓋導線架100與晶片200。進一步來說，封裝膠體300具有一下表面300b以及一周圍表面300P。封裝膠體300的下表面300b切齊於承載座110的第一底面110b與每一引腳120的主體部122的第二底面122b。意即，承載座110的第一底面110b與每一引腳120的主體部122的第二底面122b與封裝膠體300的下表面300b實質上共平面。另外，本實施例的封裝膠體300的周圍表面300P切齊於每一引腳120的延伸部124的一第一周圍表面124C與導電材料層400的一第二周圍表面400P。意即，每一引腳120的延伸部124的第一周圍表面124C與導電材料層400的第二周圍表面400P以及封裝膠體300的周圍表面300P實質上共平面。因此，本實施例的半導體封裝結構10可視為一種四方扁平無引腳（Quad flat no-lead, QFN）封裝結構。此處，封裝膠體300的材質例如是環氧樹脂或其他適合的封裝材料，但不限於此。
此外，本實施例的導電材料層400配置於承載座110的第一底面110b上、每一引腳120的主體部122的第二底面122b上且填滿容納空間S。意即，容納空間S的形成能夠提高導電材料層400的接著面積，從而增加引腳120上的導電材料層400外露於半導體封裝結構10的面積，以提升半導體封裝結構10電性連接的接著強度及與外部端子的接合良率。此處，導電材料層400的材質例如是金屬或金屬合金，如錫或錫合金，但不限於此。值得一提的是，本實施例的引腳120與導電材料層400的接合面積相較現有的四方扁平無引腳封裝結構中引腳與銲料的結合面積所增加的比例例如是大於150%。
於其它實施例中，導電材料層400亦可採用電鍍方式形成於容納空間S內側，於接合至外部電路板時，可透過銲錫於迴焊製程時完全充填於容納空間S中，以增加與電路板之接合強度。
在製程上，先提供導線架條（leadframe strip），並對導線架條的切割道的底部以沖壓的方式形成向上升起且連接主體部122的延伸部124並共同定義出容納空間S。接著，進行設置晶片200、導線500連接、形成封裝膠體300及形成導電材料層400。之後，沿切割線進行單體化程序，而完成具有導線架100的半導體封裝結構10的製作。由於本實施例的延伸部124是透過沖壓方式來形成在主體部122上，並與主體部122共同定義出容納空間S。因此，在沿切割線進行單體化程序時，由於被刀具切割的金屬部分減少，因而可減少金屬毛邊的產生且可避免產生短路。此外，容納空間S的形成可提高導電材料層400的接著面積，提升半導體封裝結構10電性連接的接著強度及與外部端子的接合良率。
綜上所述，在本發明的導線架的設計中，引腳的延伸部具有第一突出表面與第二突出表面，其中第一突出表面與主體部的第二頂面之間具有銳角，而第二突出表面與主體部共同定義出容納空間。在後續所形成的半導體封裝結構中，引腳的容納空間提高導電材料層的接著面積，從而增加引腳上的導電材料層外露於半導體封裝結構的面積，以提升半導體封裝結構電性連接的接著強度及與外部端子的接合良率。此外，由於引腳的形狀設計，因此在外觀檢查上，可輕易檢查出引腳是否有與外部電路接合在一起。簡言之，本發明的半導體封裝結構具有較佳的結構可靠度，可方便且快速地完成後續與外部電路接合後的外觀檢查。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體封裝結構 100:導線架 110:承載座 110a:第一頂面 110b:第一底面 120:引腳 122:主體部 122a:第二頂面 122b:第二底面 124:延伸部 124C:第一周圍表面 124R1:第一突出表面 124R2:第二突出表面 200:晶片 300:封裝膠體 300b:下表面 300P:周圍表面 400:導電材料層 400P:第二周圍表面 500:導線 θ:銳角 H:高度差 H1:第一垂直高度 H2:第二垂直高度 L1、L2:長度 S:容納空間 T:厚度 W:寬度
圖1A是本發明的一實施例的一種導線架的剖面示意圖。 圖1B是圖1A的導線架的引腳的俯視示意圖。 圖1C是沿圖1B的線A-A的剖面示意圖。 圖1D是圖1B的引腳的前視示意圖。 圖1E是圖1B的引腳的側視示意圖。 圖2是本發明的一實施例的一種半導體封裝結構的剖面示意圖。
100:導線架
110:承載座
110a:第一頂面
110b:第一底面
120:引腳
122:主體部
122a:第二頂面
122b:第二底面
124:延伸部
124R1:第一突出表面
124R2:第二突出表面
θ:銳角
H:高度差
S:容納空間
T:厚度

Claims (10)

  1. 一種半導體封裝結構，包括： 一導線架，包括一承載座以及環繞該承載座的多個引腳，該承載座具有彼此相對的一第一頂面與一第一底面，各該引腳包括一主體部以及一延伸部，該主體部具有彼此相對的一第二頂面與一第二底面，該第二底面切齊於該第一底面，而該延伸部連接該主體部且具有彼此相對的一第一突出表面與一第二突出表面，其中該第一突出表面與該第二頂面之間具有一銳角，且該延伸部的該第二突出表面與該主體部共同定義出一容納空間； 一晶片，配置於該導線架的該承載座的該第一頂面上； 一封裝膠體，覆蓋該導線架與該晶片；以及 一導電材料層，配置於該承載座的該第一底面上、各該引腳的該主體部的該第二底面上且填滿該容納空間。
  2. 如請求項1所述的半導體封裝結構，其中該第一突出表面與該第二突出表面共形設置。
  3. 如請求項1所述的半導體封裝結構，其中該容納空間由遠離該主體部往鄰近該主體部的方向逐漸漸縮。
  4. 如請求項1所述的半導體封裝結構，其中該封裝膠體具有一下表面以及一周圍表面，該下表面切齊於該承載座的該第一底面與各該引腳的該主體部的該第二底面，而該周圍表面切齊於該延伸部的一第一周圍表面與該導電材料層的一第二周圍表面。
  5. 如請求項1所述的半導體封裝結構，更包括： 多條導線，電性連接該晶片與各該引腳的該主體部的該第二頂面。
  6. 如請求項1所述的半導體封裝結構，其中各該引腳的該延伸部藉由沖壓方式而形成在該主體部上。
  7. 如請求項1所述的半導體封裝結構，其中該延伸部的該第一突出表面相對遠離該主體部的一端與該主體部的該第二頂面之間具有一高度差，且該高度差為該主體部的厚度的1/3倍到1/5倍。
  8. 一種導線架，包括： 一承載座，具有彼此相對的一第一頂面與一第一底面；以及 多個引腳，環繞該承載座，各該引腳包括一主體部以及一延伸部，該主體部具有彼此相對的一第二頂面與一第二底面，該第二底面切齊於該第一底面，而該延伸部連接該主體部且具有彼此相對的一第一突出表面與一第二突出表面，其中該第一突出表面與該第二頂面之間具有一銳角，且該延伸部的該第二突出表面與該主體部共同定義出一容納空間。
  9. 如請求項8所述的導線架，其中該第一突出表面與該第二突出表面共形設置。
  10. 如請求項8所述的導線架，其中該容納空間由遠離該主體部往鄰近該主體部的方向逐漸漸縮。
TW110107556A 2021-03-03 2021-03-03 半導體封裝結構及導線架 TWI761105B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110107556A TWI761105B (zh) 2021-03-03 2021-03-03 半導體封裝結構及導線架
CN202110753114.3A CN115020365A (zh) 2021-03-03 2021-07-02 半导体封装结构及导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110107556A TWI761105B (zh) 2021-03-03 2021-03-03 半導體封裝結構及導線架

Publications (2)

Publication Number Publication Date
TWI761105B true TWI761105B (zh) 2022-04-11
TW202236537A TW202236537A (zh) 2022-09-16

Family

ID=82199159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107556A TWI761105B (zh) 2021-03-03 2021-03-03 半導體封裝結構及導線架

Country Status (2)

Country Link
CN (1) CN115020365A (zh)
TW (1) TWI761105B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227051B (en) * 2004-04-09 2005-01-21 Airoha Tech Corp Exposed pad module integrated a passive device therein
TWI236124B (en) * 2004-06-30 2005-07-11 Airoha Tech Corp Multilayer leadframe module with embedded passive components and method of producing the same
TW200707517A (en) * 2005-08-02 2007-02-16 Chipmos Technologies Inc Chip package having asymmetric molding
TW200921880A (en) * 2007-11-12 2009-05-16 Orient Semiconductor Elect Ltd Lead frame structure and applications thereof
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
US20150270194A1 (en) * 2014-03-19 2015-09-24 Infineon Technologies Austria Ag Electronic component and leadframe
US20170062312A1 (en) * 2015-08-28 2017-03-02 Infineon Technologies Ag Mold PackageD SEMICONDUCTOR CHIP MOUNTED ON A LEADFRAME and Method of Manufacturing the Same
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
TWI688057B (zh) * 2018-12-11 2020-03-11 南茂科技股份有限公司 半導體封裝結構
US20200194355A1 (en) * 2017-01-05 2020-06-18 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227051B (en) * 2004-04-09 2005-01-21 Airoha Tech Corp Exposed pad module integrated a passive device therein
TWI236124B (en) * 2004-06-30 2005-07-11 Airoha Tech Corp Multilayer leadframe module with embedded passive components and method of producing the same
TW200707517A (en) * 2005-08-02 2007-02-16 Chipmos Technologies Inc Chip package having asymmetric molding
TW200921880A (en) * 2007-11-12 2009-05-16 Orient Semiconductor Elect Ltd Lead frame structure and applications thereof
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
US20150270194A1 (en) * 2014-03-19 2015-09-24 Infineon Technologies Austria Ag Electronic component and leadframe
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
US20170062312A1 (en) * 2015-08-28 2017-03-02 Infineon Technologies Ag Mold PackageD SEMICONDUCTOR CHIP MOUNTED ON A LEADFRAME and Method of Manufacturing the Same
US20200194355A1 (en) * 2017-01-05 2020-06-18 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
TWI688057B (zh) * 2018-12-11 2020-03-11 南茂科技股份有限公司 半導體封裝結構

Also Published As

Publication number Publication date
CN115020365A (zh) 2022-09-06
TW202236537A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US7816769B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US8184453B1 (en) Increased capacity semiconductor package
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
JP2005057067A (ja) 半導体装置およびその製造方法
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP6370071B2 (ja) 半導体装置及びその製造方法
US10109561B2 (en) Semiconductor device having plated outer leads exposed from encapsulating resin
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
JP2009099905A (ja) 半導体装置
CN109427698B (zh) 组装qfp型半导体器件的方法
TWI761105B (zh) 半導體封裝結構及導線架
US8674485B1 (en) Semiconductor device including leadframe with downsets
JP4400492B2 (ja) 電子装置
US20210098358A1 (en) Semiconductor package
TWI761116B (zh) 半導體封裝結構及導線架
TWI750988B (zh) 導線架及其運用於半導體封裝結構的製作方法
US20040262773A1 (en) Chip-stacked package
KR20200001803U (ko) 예비성형 리드 프레임 및 그것으로 제조된 리드 프레임 패키지
TWI736409B (zh) 封裝結構
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN219321348U (zh) 引线框架封装装置
CN112635428B (zh) 芯片封装的框架结构及半导体器件
TW201309126A (zh) 小基板記憶卡封裝構造