TWI750988B - 導線架及其運用於半導體封裝結構的製作方法 - Google Patents

導線架及其運用於半導體封裝結構的製作方法 Download PDF

Info

Publication number
TWI750988B
TWI750988B TW110100294A TW110100294A TWI750988B TW I750988 B TWI750988 B TW I750988B TW 110100294 A TW110100294 A TW 110100294A TW 110100294 A TW110100294 A TW 110100294A TW I750988 B TWI750988 B TW I750988B
Authority
TW
Taiwan
Prior art keywords
groove
pins
lead frame
width
encapsulant
Prior art date
Application number
TW110100294A
Other languages
English (en)
Other versions
TW202228254A (zh
Inventor
古恆安
吳佳蓉
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110100294A priority Critical patent/TWI750988B/zh
Priority to CN202110250519.5A priority patent/CN114725047A/zh
Application granted granted Critical
Publication of TWI750988B publication Critical patent/TWI750988B/zh
Publication of TW202228254A publication Critical patent/TW202228254A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種導線架，包括多個封裝區域以及連接封裝區域的多個連接部。每一封裝區域包括承載座以及外引腳部。外引腳部環繞承載座，且包括朝周邊延伸的多個引腳。每一連接部連接相鄰兩外引腳部的引腳且與兩相鄰引腳定義出第一凹槽與第二凹槽。第二凹槽位於第一凹槽與對應的連接部之間，且第二凹槽的槽寬小於第一凹槽的槽寬。

Description

導線架及其運用於半導體封裝結構的製作方法
本發明是有關於一種導線架，且特別是有關於一種導線架及其運用於半導體封裝結構的製作方法。
目前的無引腳小尺寸封裝（Small outline no-lead, SON），由於該種封裝型態側邊填充有封裝膠材，其僅透過封裝結構底部外露的局部引腳與外部電路板接觸做為電性連接的途徑。因此，於接合於外部電路板之後，由於電性連接的引腳位於封裝結構底部，無法透過外觀檢查來確認其與電路板的連接狀況，不利於後續的電性及品質檢查。此外，無引腳小尺寸封裝的封裝結構在進行切割程序時，由於刀具需切割掉並排的導線架形成單體化封裝結構。倘若刀具需切割的金屬部分較多時，基於金屬材質的導線架的材料特性因素，將使得導線架的切割邊緣易因刀具的旋轉帶動而於邊緣形成金屬毛邊，如此一來，將存在著電性短路的潛在風險。
本發明提供一種導線架及其運用於半導體封裝結構的製作方法，其可達到減少毛邊的產生與改善封裝結構與外部的結合以利於後續的品質檢查。
本發明提供一種導線架，其包括多個封裝區域以及連接封裝區域的多個連接部。每一封裝區域包括一承載座以及環繞承載座的一外引腳部。外引腳部包括朝周邊延伸的多個引腳。每一連接部連接相鄰兩外引腳部的引腳且與兩相鄰的引腳定義出一第一凹槽與一第二凹槽。第二凹槽位於第一凹槽與對應的連接部之間，且第二凹槽的槽寬小於第一凹槽的槽寬。
在本發明的一實施例中，上述的每一引腳具有彼此相對的一頂面與一底面，第一凹槽由底面往頂面的方向延伸，且每一引腳的高度等於第一凹槽的深度、第二凹槽的深度與對應的連接部的厚度的總和。
在本發明的一實施例中，上述的第一凹槽的深度大於等於每一引腳的高度的1/2。
在本發明的一實施例中，上述的第二凹槽的深度小於等於第一凹槽的深度的1/3。
在本發明的一實施例中，上述的每一連接部具有彼此相對的一外表面與一內表面，外表面切齊於每一引腳的頂面，而內表面為第二凹槽的一底部。
在本發明的一實施例中，上述的每一引腳的底面與承載座的一第一下表面切齊於封裝膠體的一第二下表面。
在本發明的一實施例中，上述的第二凹槽的槽寬小於等於對應的連接部的長度。
在本發明的一實施例中，上述的第一凹槽的槽寬大於對應的連接部的長度。
本發明還提供一種導線架運用於半導體封裝結構的製作方法，其包括以下步驟。提供一導線架。導線架包括多個封裝區域以及連接封裝區域的多個延伸部。每一封裝區域包括一承載座以及環繞承載座的一外引腳部。外引腳部包括朝周邊延伸的多個引腳。每一延伸部連接相鄰兩外引腳部的引腳，且兩引腳與對應的延伸部定義出一第一凹槽。對延伸部進行一蝕刻程序，而形成多個連接部，並於兩引腳之間形成一第二凹槽。每一連接部連接相鄰兩引腳，且第二凹槽位於第一凹槽與對應的連接部之間。第二凹槽的槽寬小於第一凹槽的槽寬。配置至少一晶片於導線架的至少一承載座上並電性連接於多個引腳。形成一封裝膠體以包覆導線架與晶片。封裝膠體填滿第一凹槽與第二凹槽。
在本發明的一實施例中，上述的兩引腳與對應的連接部上形成有一第一切割道與一第二切割道。第一切割道的寬度大於等於第一凹槽的槽寬，而第二切割道的寬度大於等於第二凹槽的槽寬。於形成封裝膠體以包覆導線架與晶片之後，更包括以下步驟。沿著第一切割道進行一第一切割程序，以移除第一凹槽內的封裝膠體。沿著第二切割道進行一第二切割程序，以移除第二凹槽內的封裝膠體及對應的連接部，而分開引腳。形成單體化的一半導體結構。
基於上述，在本發明的導線架的設計中，導線架的連接部與相鄰兩引腳定義出第一凹槽與第二凹槽，除了可在後續二階段的切割程序時減少金屬毛邊的產生及避免短路之外，亦可透過所形成的凹陷來提高與焊料的接觸面積，進而可提升半導體結構與外部端子的結合良率且有利於後續檢查。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A至圖1E是依照本發明的一實施例的一種導線架運用於半導體封裝結構的製作方法的剖面示意圖。本實施例的導線架運用於半導體封裝結構的製作方法包括下列步驟，首先，請參照圖1A，提供一導線架100（leadframe strip）。詳細來說，本實施例的導線架100包括多個封裝區域（示意地繪示三個封裝區域R）以及連接封裝區域R的多個延伸部（示意地繪示二個延伸部E）。每一封裝區域R包括一承載座110以及一外引腳部120。外引腳部120環繞承載座110，且包括朝周邊延伸的多個引腳122。此處，每一延伸部E連接相鄰兩外引腳部120的引腳122。相鄰兩引腳122與對應的延伸部E共同定義出一第一凹槽126。如圖1A所示，承載座110受到外引腳部120的圍繞，由剖面圖看來，承載座110位於兩個引腳122之間。此處，承載座110、外引腳120以及延伸部E的材質例如是相同，例如金屬或金屬合金，如銅或銅合金，但不以此為限。特別是，外引腳部120的多個引腳122圍繞承載座110不以四邊為限，於某些可行的實施例中，引腳122亦可並列圍繞於承載座110的兩邊。
請同時參照圖1A與圖1B，對延伸部E的內表面E1更進行一蝕刻程序後，而形成多個連接部C，並於兩引腳122之間形成一第二凹槽128。此蝕刻程序僅移除部分的延伸部E，而形成與導線架100的頂部距離更短，意即厚度較薄的連接部C及兩引腳122之間的第二凹槽128。如圖1B所示，在本實施例中，每一連接部C連接相鄰兩外引腳部120的引腳122，而第二凹槽128位於第一凹槽126與對應的連接部C之間。特別是，第二凹槽128的槽寬B2小於第一凹槽126的槽寬B1。至此，已完成導線架100’的製作。
在結構上，請再參考圖1B，本實施例的導線架100’包括封裝區域R以及連接封裝區域R的連接部C。封裝區域R包括承載座110以及外引腳部120。外引腳部120環繞承載座110，且包括朝周邊延伸的引腳122。承載座110具有一第一下表面110b與相對第一下表面110b的一第一上表面110a。每一引腳122具有彼此相對的一頂面122a與一底面122b，其中承載座110的第一下表面110b實質上切齊於引腳122的底面122b。每一連接部C具有彼此相對的一外表面S1與一內表面S2，且每一連接部C的外表面S1切齊於每一引腳122的頂面122a。特別是，每一連接部C連接兩相鄰封裝區域R中的兩外引腳部120的引腳122，且與兩相鄰引腳122共同定義出第一凹槽126與第二凹槽128。第一凹槽126由引腳122的底面122b往引腳122的頂面122a方向延伸。第二凹槽128位於第一凹槽126與對應的連接部C之間，其中連接部C的內表面S2為第二凹槽128的底部。
請再參考圖1B，在本實施例中，每一引腳122的高度H例如是等於第一凹槽126的深度D1、第二凹槽128的深度D2與對應的連接部C的厚度T的總和。第一凹槽126的深度D1例如是大於等於每一引腳122的高度H的1/2，而第二凹槽128的深度D2例如是小於等於第一凹槽126的深度D1的1/3。第二凹槽128的槽寬B2小於第一凹槽126的槽寬B1。第二凹槽128的槽寬B2例如是小於等於對應的連接部C的長度L，而第一凹槽126的槽寬B1大於對應的連接部C的長度L。此處，第二凹槽128的槽寬B2是以等於對應的連接部C的長度L作為舉例說明。值得一提的是，由於連接部C的長度L是為後續切割製程中被刀具去除的部分，因此，連接部C的長度L可與第二凹槽128的槽寬相同，或亦可依據後續切割製程中的第二次切割刀具的刀寬或切割道來決定連接部C的長度L。一般業界常見的導線架100厚度約為150微米至210微米左右。每一引腳122的高度H例如是約為152微米，而第一凹槽126的深度D1例如是約為100微米，且第二凹槽128的深度D2例如是約為25微米。於另一可行的實施例中，每一引腳122的高度H例如是203微米，而第一凹槽126的深度D1例如是約為134微米左右，且第二凹槽128的深度D2例如是約為34微米，但不限於此。於另一較佳的實施例中，第一凹槽126與第二凹槽128的槽面上亦可進一步地實施電鍍製程，使這些凹槽的表面具有一層電鍍金屬層(未繪示)例如錫或錫合金，以利於後續焊接上板。
在應用上，請參照圖1C，配置至少一晶片（示意地繪示一個晶片200）於導線架100’上，其中晶片200位於導線架100’的承載座110的第一上表面110a上，且以打線210連接的方式電性連接外引腳部120。此處，晶片200可藉由一黏著層(未繪示)而固定於承載座110上，但不限於此。
之後，請同時參考圖1C與圖1D，形成一封裝膠體300以包覆導線架100’、晶片200以及打線210，且填滿外引腳部120的第一凹槽126與第二凹槽128。此處，封裝膠體300的材質例如是環氧樹脂或其他適合的封裝材料，但不限於此。如圖1D所示，每一引腳122的底面122b與承載座110的第一下表面110b切齊於封裝膠體300的一第二下表面300b。意即，封裝膠體300的第二下表面300b與每一引腳122的底面122b以及承載座110的第一下表面110b實質上共平面。
最後，請同時參考圖1D與圖1E，在兩相鄰的封裝區域R的兩相鄰引腳122與對應的連接部C上形成一第一切割道C1與一第二切割道C2。此處，第一切割道C1的寬度大於等於第一凹槽126的槽寬B1，而第二切割道C2的寬度大於等於第二凹槽128的槽寬B2。值得注意的是，第一切割道C1與第二切割道C2的寬度尺寸依據是參考所採用的切割刀具的刀寬為主。
緊接著，沿著第一切割道C1進行第一切割程序，以移除外引腳部120的第一凹槽126內的封裝膠體300。意即，第一切割程序並未完全將引腳122分開，而是進行半切製程移除第一凹槽126內的封裝膠體300。之後，沿著第二切割道C2進行第二切割程序，以移除外引腳部120的第二凹槽128內的封裝膠體300、第二凹槽128對應的連接部C以及連接部C的外表面S1上的封裝膠體300，而分開引腳122以形成單體化的半導體封裝結構10。此時，封裝膠體300的側表面300a切齊於引腳122的側面122c，且引腳122於底面122b與側面122c之間形成有一凹陷G，以露出引腳122的側表面，增加後續焊料的接觸面積、提升接合良率及相關的可靠度檢查。至此，已完成本實施例的導線架100’運用於半導體封裝結構10的製作。
簡言之，在本實施例的導線架100’中，連接部C連接相鄰兩外引腳部120的引腳122且與兩相鄰引腳122定義出第一凹槽126與第二凹槽128。第一凹槽126與第二凹槽128的設計，在後續進行二階段的切割程序時，由於被刀具切割的金屬部分減少，因而可減少金屬毛邊的產生且可避免產生短路風險。此外，第一凹槽126與第二凹槽128的設計，在後續進行二階段的切割程序之後，可在引腳122的底面122b與側面122c處形成凹陷G，可提高與焊料的接觸面積，進而可提升半導體結構10與外部端子的結合良率且有利於後續檢查。
綜上所述，在本發明的導線架的設計中，導線架的連接部與相鄰兩引腳共同定義出重疊的第一凹槽與第二凹槽，除了可在後續二階段的切割程序時減少金屬毛邊的產生及避免產生短路之外，亦可透過所形成的凹陷來提高與焊料的接觸面積，進而可提升半導體結構與外部端子的結合良率且有利於後續檢查。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體封裝結構 100、100’:導線架 110:承載座 110a:第一上表面 110b:第一下表面 120:外引腳部 122:引腳 122a:頂面 122b:底面 122c:側面 126:第一凹槽 128:第二凹槽 200:晶片 210:打線 300:封裝膠體 300a:側表面 300b:第二下表面 B1、B2:槽寬 C:連接部 C1:第一切割道 C2:第二切割道 D1、D2:深度 E:延伸部 E1、S2:內表面 G:凹陷 H:高度 L:長度 R:封裝區域 S1:外表面 T:厚度
圖1A至圖1E是依照本發明的一實施例的一種導線架運用於半導體封裝結構的製作方法的剖面示意圖。
100’:導線架
110:承載座
110a:第一上表面
110b:第一下表面
120:外引腳部
122:引腳
122a:頂面
122b:底面
126:第一凹槽
128:第二凹槽
B1、B2:槽寬
C:連接部
D1、D2:深度
H:高度
L:長度
R:封裝區域
S1:外表面
S2:內表面
T:厚度

Claims (9)

  1. 一種導線架，包括：多個封裝區域，各該封裝區域包括一承載座以及環繞該承載座的一外引腳部，該外引腳部包括朝周邊延伸的多個引腳；以及多個連接部，連接該些封裝區域，其中各該連接部連接相鄰兩該外引腳部的該些引腳且與兩相鄰的該些引腳定義出一第一凹槽與一第二凹槽，該第二凹槽位於該第一凹槽與對應的該連接部之間，其中該第二凹槽的槽寬小於等於對應的該連接部的長度，且該第二凹槽的槽寬小於該第一凹槽的槽寬。
  2. 如請求項1所述的導線架，其中各該引腳具有彼此相對的一頂面與一底面，該第一凹槽由該底面往該頂面的方向延伸，且各該引腳的高度等於該第一凹槽的深度、該第二凹槽的深度與對應的該連接部的厚度的總和。
  3. 如請求項2所述的導線架，其中該第一凹槽的深度大於等於各該引腳的高度的1/2。
  4. 如請求項3所述的導線架，其中該第二凹槽的深度小於等於該第一凹槽的深度的1/3。
  5. 如請求項2所述的導線架，其中各該連接部具有彼此相對的一外表面與一內表面，該外表面切齊於各該引腳的該頂面，而該內表面為該第二凹槽的一底部。
  6. 如請求項2所述的導線架，其中各該引腳的該底面與該承載座的一第一下表面切齊於封裝膠體的一第二下表面。
  7. 如請求項1所述的導線架，其中該第一凹槽的槽寬大於對應的該連接部的長度。
  8. 一種導線架運用於半導體封裝結構的製作方法，包括：提供一導線架，該導線架包括多個封裝區域以及連接該些封裝區域的多個延伸部，其中各該封裝區域包括一承載座以及環繞該承載座的一外引腳部，該外引腳部包括朝周邊延伸的多個引腳，而各該延伸部連接相鄰兩該外引腳部的該些引腳，且兩該些引腳與對應的該延伸部定義出一第一凹槽；對該些延伸部進行一蝕刻程序，而形成多個連接部，並於兩該些引腳之間形成一第二凹槽，其中各該連接部連接相鄰兩該些引腳，且該第二凹槽位於該第一凹槽與對應的該連接部之間，而該第二凹槽的槽寬小於該第一凹槽的槽寬；配置至少一晶片於該導線架的至少一該承載座上並電性連接於該些引腳；以及形成一封裝膠體以包覆該導線架與該至少一晶片，其中該封裝膠體填滿該第一凹槽與該第二凹槽。
  9. 如請求項8所述的導線架運用於半導體封裝結構的製作方法，其中兩該些引腳與對應的該連接部上形成有一第一切割 道與一第二切割道，該第一切割道的寬度大於等於該第一凹槽的槽寬，而該第二切割道的寬度大於等於該第二凹槽的槽寬，於形成該封裝膠體以包覆該導線架與該至少一晶片之後，更包括：沿著該第一切割道進行一第一切割程序，以移除該第一凹槽內的該封裝膠體；以及沿著該第二切割道進行一第二切割程序，以移除該第二凹槽內的該封裝膠體及對應的該連接部，而分開該些引腳，形成單體化的一半導體結構。
TW110100294A 2021-01-05 2021-01-05 導線架及其運用於半導體封裝結構的製作方法 TWI750988B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100294A TWI750988B (zh) 2021-01-05 2021-01-05 導線架及其運用於半導體封裝結構的製作方法
CN202110250519.5A CN114725047A (zh) 2021-01-05 2021-03-08 导线架及其运用于半导体封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100294A TWI750988B (zh) 2021-01-05 2021-01-05 導線架及其運用於半導體封裝結構的製作方法

Publications (2)

Publication Number Publication Date
TWI750988B true TWI750988B (zh) 2021-12-21
TW202228254A TW202228254A (zh) 2022-07-16

Family

ID=80681418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100294A TWI750988B (zh) 2021-01-05 2021-01-05 導線架及其運用於半導體封裝結構的製作方法

Country Status (2)

Country Link
CN (1) CN114725047A (zh)
TW (1) TWI750988B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537712A (zh) * 2014-03-27 2015-10-01 Renesas Electronics Corp 半導體裝置之製造方法及半導體裝置
TWM589900U (zh) * 2019-09-27 2020-01-21 長華科技股份有限公司 具有外凸微型引腳的半導體封裝元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537712A (zh) * 2014-03-27 2015-10-01 Renesas Electronics Corp 半導體裝置之製造方法及半導體裝置
TWM589900U (zh) * 2019-09-27 2020-01-21 長華科技股份有限公司 具有外凸微型引腳的半導體封裝元件

Also Published As

Publication number Publication date
TW202228254A (zh) 2022-07-16
CN114725047A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
KR101160694B1 (ko) 반도체장치의 제조 방법
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
TW201347061A (zh) 半導體裝置及其製造方法
US9972560B2 (en) Lead frame and semiconductor device
TW533566B (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW200937597A (en) Quad flat non-leaded package structure
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
TWI750988B (zh) 導線架及其運用於半導體封裝結構的製作方法
JP5215980B2 (ja) 半導体装置の製造方法
JP2009200175A (ja) 半導体装置及びその製造方法
TWI761105B (zh) 半導體封裝結構及導線架
JP2005191158A (ja) 半導体装置及びその製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2006269719A (ja) 電子装置
US11769713B2 (en) Lead frames having rounded corners and related packages and methods
TWI745213B (zh) 半導體封裝結構及其製造方法
JP4418603B2 (ja) 半導体装置およびその製造方法
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
CN116762166A (zh) 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法
KR20090089579A (ko) 반도체 패키지 및 그 제조 방법