JP6603169B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6603169B2
JP6603169B2 JP2016086431A JP2016086431A JP6603169B2 JP 6603169 B2 JP6603169 B2 JP 6603169B2 JP 2016086431 A JP2016086431 A JP 2016086431A JP 2016086431 A JP2016086431 A JP 2016086431A JP 6603169 B2 JP6603169 B2 JP 6603169B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
sealing portion
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016086431A
Other languages
English (en)
Other versions
JP2017195344A (ja
Inventor
忠敏 団野
司 松下
篤志 錦沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016086431A priority Critical patent/JP6603169B2/ja
Priority to US15/462,864 priority patent/US9837339B2/en
Priority to TW106112843A priority patent/TWI775747B/zh
Priority to KR1020170050265A priority patent/KR20170121067A/ko
Priority to CN201710267226.1A priority patent/CN107305851B/zh
Publication of JP2017195344A publication Critical patent/JP2017195344A/ja
Priority to US15/818,684 priority patent/US10083898B2/en
Priority to HK18105153.2A priority patent/HK1245997A1/zh
Application granted granted Critical
Publication of JP6603169B2 publication Critical patent/JP6603169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造方法および半導体装置に関し、例えば、リードフレームを用いた樹脂封止型の半導体装置の製造方法および半導体装置に好適に利用できるものである。
リードフレームのダイパッド上に半導体チップを搭載し、半導体チップの複数のパッド電極とリードフレームの複数のリードとを複数のワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
特開２００３−２３１３４号公報（特許文献１）、特開２００８−１１３０２１号公報（特許文献２）および特開２００５−５７０６７号公報（特許文献３）には、リードフレームを用いた樹脂封止型の半導体装置に関する技術が記載されている。
特開２００３−２３１３４号公報 特開２００８−１１３０２１号公報 特開２００５−５７０６７号公報
リードフレームを用いた樹脂封止型の半導体装置においても、信頼性を向上させることが望まれる。または、半導体装置が備えるリードの間隔を狭くすることが望まれる。若しくは、信頼性を向上させ、かつ、半導体装置が備えるリードの間隔を狭くすることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の製造方法は、（ａ）チップ搭載部と複数のリードとを有するリードフレームを準備する工程、（ｂ）半導体チップを前記チップ搭載部上に搭載する工程、（ｃ）前記（ｂ）工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程、を有している。半導体装置の製造方法は、更に、（ｄ）前記（ｃ）工程後、前記半導体チップ、前記複数のワイヤ、前記チップ搭載部および前記複数のリードを封止する樹脂封止部を形成する工程、（ｅ）前記（ｄ）工程後、前記樹脂封止部および前記複数のリードを回転刃を用いて切断する工程、を有している。前記（ｄ）工程では、前記複数のリードのそれぞれの少なくとも一部は、前記樹脂封止部の下面から露出され、前記（ｅ）工程では、前記回転刃による前記複数のリードのそれぞれの切断面は、前記回転刃による前記樹脂封止部の切断面から露出される。前記複数のリードは、第１リードと前記第１リードの隣に位置する第２リードとを有している。前記回転刃による前記第１リードの前記切断面の下辺と前記樹脂封止部の上面との間の距離は、前記回転刃による前記第２リードの前記切断面の上辺と前記樹脂封止部の上面との間の距離よりも小さい。
また、一実施の形態によれば、半導体装置は、チップ搭載部と、前記チップ搭載部上に搭載された半導体チップと、複数のリードと、前記半導体チップの複数のパッド電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、それらを封止する樹脂封止部と、を有している。前記複数のリードのそれぞれの少なくとも一部は、前記樹脂封止部の下面から露出されている。前記複数のリードは、第１リードと前記第１リードの隣に位置する第２リードとを有し、前記第１リードの第１端面と前記第２リードの第２端面とは、前記樹脂封止部の第１側面から露出されている。前記第１リードの前記第１端面および前記第２リードの前記第２端面では、前記樹脂封止部の下面および前記第１側面のそれぞれに平行な方向に金属バリが生じている。側面視において、前記第１リードの前記第１端面の下辺と前記樹脂封止部の上面との間の距離は、前記第２リードの前記第２端面の上辺と前記樹脂封止部の上面との間の距離よりも小さい。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
または、半導体装置が備えるリードの間隔を狭くすることができる。
若しくは、半導体装置の信頼性を向上させ、かつ、半導体装置が備えるリードの間隔を狭くすることができる。
一実施の形態である半導体装置の上面図である。 一実施の形態である半導体装置の下面図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の断面図である。 一実施の形態である半導体装置の断面図である。 一実施の形態である半導体装置の断面図である。 一実施の形態である半導体装置の側面図である。 図９の一部を拡大して示す部分拡大側面図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の製造工程を示すプロセスフロー図である。 一実施の形態である半導体装置を製造するためのリードフレームを示す平面図である。 図１３のリードフレームの断面図である。 図１３のリードフレームの断面図である。 図１３のリードフレームの断面図である。 ダイボンディング工程を示す平面図である。 ダイボンディング工程を示す断面図である。 ダイボンディング工程を示す断面図である。 ワイヤボンディング工程を示す平面図である。 ワイヤボンディング工程を示す断面図である。 ワイヤボンディング工程を示す断面図である。 モールド工程を示す平面図である。 モールド工程を示す断面図である。 モールド工程を示す断面図である。 めっき工程を示す断面図である。 めっき工程を示す断面図である。 ダイシング工程を示す平面図である。 ダイシング工程を示す断面図である。 ダイシング工程を示す断面図である。 ダイシング工程を終了した段階を示す平面図である。 ダイシング工程を終了した段階を示す断面図である。 ダイシング工程を終了した段階を示す断面図である。 検討例の半導体装置の下面図である。 検討例の半導体装置の平面透視図である。 検討例の半導体装置の断面図である。 検討例の半導体装置の断面図である。 検討例の半導体装置の側面図である。 検討例の半導体装置の側面図である。 一実施の形態である半導体装置の側面図である。 図４０の一部を拡大して示す部分拡大側面図である。 第１変形例の半導体装置の断面図である。 第１変形例の半導体装置の断面図である。 第１変形例の半導体装置の側面図である。 図４４の一部を拡大して示す部分拡大側面図である。 第２変形例の半導体装置の平面透視図である。 第２変形例の半導体装置の平面透視図である。 第２変形例の半導体装置の側面図である。 第３変形例の半導体装置の平面透視図である。 第３変形例の半導体装置の平面透視図である。 第３変形例の半導体装置の下面図である。 第３変形例の半導体装置の側面図である。 第４変形例の半導体装置の平面透視図である。 第４変形例の半導体装置の平面透視図である。 第４変形例の半導体装置の下面図である。 第４変形例の半導体装置の断面図である。 第４変形例の半導体装置の断面図である。 第５変形例の半導体装置の断面図である。 第５変形例の半導体装置の断面図である。 第５変形例の半導体装置の側面図である。 図６０の一部を拡大して示す部分拡大側面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態）
本発明の一実施の形態の半導体装置を図面を参照して説明する。
＜半導体装置（半導体パッケージ）の構造について＞
図１は、本発明の一実施の形態である半導体装置ＰＫＧの上面図であり、図２は、半導体装置ＰＫＧの下面図（裏面図）であり、図３〜図５は、半導体装置ＰＫＧの平面透視図であり、図６〜図８は、半導体装置ＰＫＧの断面図であり、図９は、半導体装置ＰＫＧの側面図であり、図１０は、図９の一部を拡大した部分拡大側面図である。また、図１１も、半導体装置ＰＫＧの平面透視図である。
図３には、封止部ＭＲを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図４には、図３において更にワイヤＢＷを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図５は、図４において、更に半導体チップＣＰを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図１および図３のＡ−Ａ線の位置での半導体装置ＰＫＧの断面が、図６に対応し、図１および図３のＢ−Ｂ線の位置での半導体装置ＰＫＧの断面が、図７に対応し、図１および図３のＣ−Ｃ線の位置での半導体装置ＰＫＧの断面が、図８に対応している。また、図９は、封止部ＭＲの側面ＭＲｃ１側の側面図が示されているが、封止部ＭＲの側面ＭＲｃ２側の側面図、封止部ＭＲの側面ＭＲｃ３側の側面図、および封止部ＭＲの側面ＭＲｃ４側の側面図も、図９と同様である。また、図９において点線で囲まれた領域ＲＧ１の拡大図が、図１０に示されている。また、図１１は、図５と同じ平面透視図が示されているが、リードＬＤ１，ＬＤ２、ダイパッドＤＰおよび吊りリードＴＬの厚みの領域を判別できるように、ハッチングを付してある。
図１〜図１１に示される本実施の形態の半導体装置（半導体パッケージ）ＰＫＧは、樹脂封止型で面実装型の半導体パッケージ形態の半導体装置であり、ここではＱＦＮ（Quad Flat Non-leaded package）形態の半導体装置である。以下、図１〜図１１を参照しながら、半導体装置ＰＫＧの構成について説明する。
図１〜図１１に示される本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッド（チップ搭載部、タブ）ＤＰと、導電体によって形成された複数のリードＬＤと、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを電気的に接続する複数のワイヤＢＷと、これらを封止する封止部（樹脂封止部、封止体）ＭＲと、を有している。
樹脂封止部（樹脂封止体）としての封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部ＭＲの材料として用いても良い。
封止部ＭＲは、一方の主面である上面（表面）ＭＲａと、上面ＭＲａの反対側の主面である下面（裏面、底面）ＭＲｂと、上面ＭＲａおよび下面ＭＲｂに交差する複数の側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４と、を有している。すなわち、封止部ＭＲの外観は、上面ＭＲａ、下面ＭＲｂおよび複数の側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４で囲まれた薄板状とされている。複数の側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４は、上面ＭＲａと下面ＭＲｂとの間に位置している。
封止部ＭＲの上面ＭＲａおよび下面ＭＲｂの平面形状は、矩形（長方形）状である。このため、封止部ＭＲの平面形状も、矩形状であり、それゆえ、封止部ＭＲは、４つの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４を有している。封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のうち、側面ＭＲｃ１と側面ＭＲｃ３とが互いに反対側に位置し、側面ＭＲｃ２と側面ＭＲｃ４とが互いに反対側に位置し、側面ＭＲｃ１と側面ＭＲｃ２，ＭＲｃ４とが互いに交差し、側面ＭＲｃ３と側面ＭＲｃ２，ＭＲｃ４とが互いに交差している。
封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４は、後述の封止部ＭＲ１を後述のダイシングブレードＢＲＤ（回転刃）で切断した切断面（封止部ＭＲ１の切断面）により形成されている。このため、切断面である封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のそれぞれは、封止部ＭＲの下面ＭＲｂおよび上面ＭＲａに対して略垂直となっている。すなわち、封止部ＭＲの下面ＭＲｂと各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４とが成す角度は約９０°であり、また、封止部ＭＲの上面ＭＲａと各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４とが成す角度も約９０°である。また、封止部ＭＲの上面ＭＲａには、製品番号などの識別マークを形成することもできる。
複数のリード（リード部）ＬＤは、導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。複数のリードＬＤは、封止部ＭＲ内に封止されている。但し、各リードＬＤは、少なくとも一部が封止部ＭＲの下面ＭＲｂから露出されている。また、各リードＬＤは、ダイパッドＤＰ側の端面（端部）とは反対側の端面（端部、切断面）ＴＭが、封止部ＭＲのいずれかの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のいずれか）から露出されている。各リードＬＤにおける封止部ＭＲの下面ＭＲｂからの露出面（露出部）は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。また、各リードＬＤは、封止部ＭＲの側面からほとんど突出していない。
各リードＬＤは、ダイパッドＤＰ側の端面（端部）と、それとは反対側の端面（端部、切断面）ＴＭとを有している。ここで、各リードＬＤにおけるダイパッドＤＰ側の端面（端部）を、そのリードＬＤの先端面（先端部）と称することとする。各リードＬＤにおいて、先端面と端面ＴＭとは、そのリードＬＤの延在方向の互いに反対側に位置する端面（端部）である。
各リードＬＤの端面ＴＭは、後述の封止部ＭＲ１を後述のダイシングブレードＢＲＤ（回転刃）で切断した際のリードＬＤの切断面により構成されている。このため、リードＬＤの端面ＴＭは、リードＬＤの切断面とみなすこともできる。このため、各リードＬＤの端面ＴＭは、封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）からほとんど突出しておらず、封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）とそこで露出するリードＬＤの端面ＴＭとは、ほぼ同一の平面を形成している。
ダイパッドＤＰは、半導体チップＣＰを搭載するチップ搭載部である。ダイパッドＤＰの平面形状は、例えば矩形状に形成されている。ダイパッドＤＰは、封止部ＭＲの側面ＭＲｃ１に沿った側面と、封止部ＭＲの側面ＭＲｃ２に沿った側面と、封止部ＭＲの側面ＭＲｃ３に沿った側面と、封止部ＭＲの側面ＭＲｃ４に沿った側面と、を有している。
ダイパッドＤＰは封止部ＭＲ内に封止されているが、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面が露出されている。なお、図２および図６〜図８には、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面が露出されている場合が示されているが、他の形態として、封止部ＭＲの下面ＭＲｂからダイパッドＤＰが露出しないようにすることもでき、その場合は、ダイパッドＤＰの下面は封止部ＭＲで覆われた状態になる。
ダイパッドＤＰは導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。半導体装置ＰＫＧを構成するダイパッドＤＰおよび複数のリードＬＤが同じ材料で形成されていれば、より好ましい。これにより、ダイパッドＤＰおよび複数のリードＬＤが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＰＫＧの製造が容易になる。
半導体装置ＰＫＧが有する複数のリードＬＤは、平面視においてダイパッドＤＰの周囲に配置されている。このため、半導体装置ＰＫＧが有する複数のリードＬＤは、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤとで構成されている。
すなわち、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ１との間に、封止部ＭＲの側面ＭＲｃ１に沿って、複数のリードＬＤが配置（配列）され、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ２との間に、封止部ＭＲの側面ＭＲｃ２に沿って、複数のリードＬＤが配置（配列）されている。また、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ３との間に、封止部ＭＲの側面ＭＲｃ３に沿って、複数のリードＬＤが配置（配列）され、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ４との間に、封止部ＭＲの側面ＭＲｃ４に沿って、複数のリードＬＤが配置（配列）されている。
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤの各端面ＴＭは、封止部ＭＲの側面ＭＲｃ１から露出されている。また、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤの各端面ＴＭは、封止部ＭＲの側面ＭＲｃ２から露出されている。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤの各端面ＴＭは、封止部ＭＲの側面ＭＲｃ３から露出されている。また、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤの各端面ＴＭは、封止部ＭＲの側面ＭＲｃ４から露出されている。
ダイパッドＤＰの平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬが一体的に形成されている。各吊りリードＴＬは、ダイパッドＤＰと同じ材料によりダイパッドＤＰと一体的に形成されている。ダイパッドＤＰの外縁の四隅のそれぞれに、吊りリードＴＬが一体的に形成され、その吊りリードＴＬは、平面矩形状の封止部ＭＲの四隅に向かって、封止部ＭＲ内を延在している。図３〜図５の場合、各吊りリードＴＬは、封止部ＭＲの角部近傍で２つに分岐し、分岐した先の２つの先端面（端面ＴＬＭ）が、その角部を構成する２つの側面（封止部ＭＲの側面）で露出している。
封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）から露出する吊りリードＴＬの端面（露出面、切断面）ＴＬＭは、後述の封止部ＭＲ１を後述のダイシングブレードＢＲＤ（回転刃）で切断した際の吊りリードＴＬの切断面により構成されている。このため、各吊りリードＴＬは、封止部ＭＲの側面からほとんど突出しておらず、封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）とそこで露出する吊りリードＴＬの端面ＴＬＭとは、ほぼ同一の平面を形成している。
ダイパッドＤＰの上面上には、半導体チップＣＰが、その表面（上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている。図３〜図５の場合は、ダイパッドＤＰの平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰは、ダイパッドＤＰの上面に内包されている。他の形態として、ダイパッドＤＰの平面寸法が半導体チップＣＰの平面寸法よりも小さい場合もあり得、その場合は、平面視において、半導体チップＣＰの外周部は、ダイパッドＤＰからはみ出している。
ここで、半導体チップＣＰにおいて、互いに反対側に位置する２つの主面のうち、複数のパッド電極ＰＤが形成されている側の主面を半導体チップＣＰの表面と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰの裏面と呼ぶものとする。
半導体チップＣＰは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰは、その厚さと交差する平面形状が矩形である。
半導体チップＣＰの裏面は、接合材（接合材層、接着層）ＢＤを介してダイパッドＤＰの上面に接合されて固定されている。半導体チップＣＰは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。接合材ＢＤは、導電性の接合材の場合と、絶縁性の接合材の場合とがあり得る。
半導体チップＣＰの表面には、複数のパッド電極（パッド、ボンディングパッド）ＰＤが形成されている。半導体チップＣＰの複数のパッド電極ＰＤと、複数のリードＬＤとは、複数のワイヤ（ボンディングワイヤ）ＢＷを介してそれぞれ電気的に接続されている。すなわち、各ワイヤＢＷの一端が半導体チップＣＰのパッド電極ＰＤに接続され、各ワイヤＢＷの他端がリードＬＤに接続されており、それによって、半導体チップＣＰのパッド電極ＰＤとリードＬＤとがワイヤＢＷを介して電気的に接続される。
ワイヤ（ボンディングワイヤ）ＢＷは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤＢＷは、金属からなるため、金属線（金属細線）とみなすこともできる。ワイヤＢＷとしては、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができる。ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
半導体チップＣＰの表面は、矩形状の平面形状を有しており、封止部ＭＲの側面ＭＲｃ１に沿った辺（側面ＭＲｃ１側の辺）と、封止部ＭＲの側面ＭＲｃ２に沿った辺（側面ＭＲｃ２側の辺）と、封止部ＭＲの側面ＭＲｃ３に沿った辺（側面ＭＲｃ３側の辺）と、封止部ＭＲの側面ＭＲｃ４に沿った辺（側面ＭＲｃ４側の辺）とを有している。半導体チップＣＰの表面において側面ＭＲｃ１側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。また、半導体チップＣＰの表面において側面ＭＲｃ２側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。半導体チップＣＰの表面において、側面ＭＲｃ３側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。半導体チップＣＰの表面において側面ＭＲｃ４側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。
半導体装置ＰＫＧが有する複数のリードＬＤは、平面視においてダイパッドＤＰの周囲に配置されているが、リードＬＤにはリードＬＤ１とリードＬＤ２とがあり、リードＬＤ１とリードＬＤ２とが、平面視においてダイパッドＤＰの周囲に交互に配置されている。すなわち、封止部ＭＲの側面ＭＲｃ１側と側面ＭＲｃ２側と側面ＭＲｃ３側と側面ＭＲｃ４側のいずれにおいても、リードＬＤ１とリードＬＤ２とが交互に配置されている。封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４側において、各リードＬＤ１の隣のリードＬＤはリードＬＤ２であり、各リードＬＤ２の隣のリードＬＤはリードＬＤ１である。このため、リードＬＤ１とリードＬＤ２とは、互いに隣合っている。
リードＬＤ２よりもリードＬＤ１の方が、ダイパッドＤＰの近くにまで延在している。すなわち、隣同士のリードＬＤ１とリードＬＤ２とを比べた場合には、リードＬＤ２の先端面よりも、リードＬＤ１の先端面の方が、ダイパッドＤＰの近くに位置している。つまり、隣同士のリードＬＤ１とリードＬＤ２とを比べた場合には、リードＬＤ２の先端面からダイパッドＤＰまでの距離（間隔）よりも、リードＬＤ１の先端面からダイパッドＤＰまでの距離（間隔）の方が、短くなっている。
リードＬＤ１は、厚さが厚い厚肉部（肉厚部）ＬＤ１ａと、厚さが薄い薄肉部（肉薄部）ＬＤ１ｂとを一体的に有している（図６参照）。また、リードＬＤ２は、厚さが厚い厚肉部（肉厚部）ＬＤ２ａと、厚さが薄い薄肉部（肉薄部）ＬＤ２ｂとを一体的に有している（図７参照）。リードＬＤ１において、薄肉部ＬＤ１ｂの厚さＴ１ｂは、厚肉部ＬＤ１ａの厚さＴ１ａよりも薄い（すなわちＴ１ｂ＜Ｔ１ａ）。また、リードＬＤ２において、薄肉部ＬＤ２ｂの厚さＴ２ｂは、厚肉部ＬＤ２ａの厚さＴ２ａよりも薄い（すなわちＴ２ｂ＜Ｔ２ａ）。リードＬＤ１の厚肉部ＬＤ１ａの厚さＴ１ａと、リードＬＤ２の厚肉部ＬＤ２ａの厚さＴ２ａとは、互いにほぼ同じである（すなわちＴ１ａ＝Ｔ２ａ）。また、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂと、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂとは、互いにほぼ同じである（すなわちＴ１ｂ＝Ｔ２ｂ）。
すなわち、リードＬＤ１（第１リード）は、そのリードＬＤ１の延在方向に隣り合う厚肉部ＬＤ１ａ（第１厚肉部）と厚肉部ＬＤ１ａよりも薄い薄肉部ＬＤ１ｂ（第１薄肉部）とを一体的に有しており、厚肉部ＬＤ１ａおよび薄肉部ＬＤ１ｂのうち、厚肉部ＬＤ１ａがダイパッドＤＰに近い側に位置している。また、リードＬＤ２（第２リード）は、そのリードＬＤ２の延在方向に隣り合う厚肉部ＬＤ２ａ（第２厚肉部）と厚肉部ＬＤ２ａよりも薄い薄肉部ＬＤ２ｂ（第２薄肉部）とを一体的に有しており、厚肉部ＬＤ２ａおよび薄肉部ＬＤ２ｂのうち、厚肉部ＬＤ２ａがダイパッドＤＰに近い側に位置している。
なお、図１１には、リードＬＤ１、リードＬＤ２、ダイパッドＤＰおよび吊りリードＴＬの各厚みを判別できるように、ハッチングを付してある。図１１において、ドットのハッチングを付した領域は、厚みが厚い領域であり、それゆえ、ダイパッドＤＰとリードＬＤ１の厚肉部ＬＤ１ａとリードＬＤ２の厚肉部ＬＤ２ａとに、ドットのハッチングが付されている。また、図１１において、斜線のハッチングを付した領域は、厚みが薄い領域であり、それゆえ、リードＬＤ１の薄肉部ＬＤ１ｂとリードＬＤ２の薄肉部ＬＤ２ｂと吊りリードＴＬとに、斜線のハッチングが付されている。但し、リードＬＤ１の薄肉部ＬＤ１ｂとリードＬＤ２の薄肉部ＬＤ２ｂとで、斜線のハッチングの向きを変えてある。これは、リードＬＤ１の薄肉部ＬＤ１ｂは、下面側からのハーフエッチングで厚みを薄くしているが、リードＬＤ２の薄肉部ＬＤ２ｂは、上面側からのハーフエッチングで厚みを薄くしているからである。また、リードＬＤ１の薄肉部ＬＤ１ｂと吊りリードＴＬとは、斜線のハッチングの向きを同じにしてある。これは、リードＬＤ１の薄肉部ＬＤ１ｂと吊りリードＴＬとは、どちらも、下面側からのハーフエッチングで厚みを薄くしているからである。従って、図１１には、３種類のハッチングが用いられていることになるが、同じハッチングが付された領域同士の厚さは均一（同じ）である。図６〜図８および図１１を参照することによって、リードＬＤ１、リードＬＤ２、ダイパッドＤＰおよび吊りリードＴＬの各厚みを理解することができる。
また、図１１からも分かるように、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａとは、互いにほぼ同じである（Ｗ１ａ＝Ｗ１ｂ）。また、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとは、互いにほぼ同じである（Ｗ２ａ＝Ｗ２ｂ）。また、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂとは、互いにほぼ同じである（Ｗ１ｂ＝Ｗ２ｂ）。また、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとは、互いにほぼ同じである（Ｗ１ａ＝Ｗ２ａ）。このため、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４と同じである（Ｗ３＝Ｗ４）。
なお、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂとリードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａとは、封止部ＭＲの下面ＭＲｂに平行でかつそのリードＬＤ１の延在方向に略垂直な方向の幅（寸法）に対応している。また、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂとリードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとは、封止部ＭＲの下面ＭＲｂに平行でかつそのリードＬＤ２の延在方向に略垂直な方向の幅（寸法）に対応している。また、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、封止部ＭＲ１の下面ＭＲｂに平行な方向における端面ＴＭ１の寸法（長さ）に対応しており、従って、封止部ＭＲ１の下面ＭＲｂに平行でかつその端面ＴＭ１に平行な方向における端面ＴＭ１の寸法（長さ）に対応している。また、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４は、封止部ＭＲ１の下面ＭＲｂに平行な方向における端面ＴＭ２の寸法（長さ）に対応しており、従って、封止部ＭＲ１の下面ＭＲｂに平行でかつその端面ＴＭ２に平行な方向における端面ＴＭ２の寸法（長さ）に対応している。リードＬＤ１の端面ＴＭ１は、リードＬＤ１の薄肉部ＬＤ１ｂの切断面により構成されているため、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと実質的に同じ（Ｗ３＝Ｗ１ｂ）になる。また、リードＬＤ２の端面ＴＭ２は、リードＬＤ２の薄肉部ＬＤ２ｂの切断面により構成されているため、リードＬＤ２の端面ＴＭ２の横方向の寸法はＷ４、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと実質的に同じ（Ｗ４＝Ｗ２ｂ）になる。
リードＬＤ１の薄肉部ＬＤ１ｂは、半導体装置ＰＫＧを製造するために使用するリードフレームを作製する際に、リードＬＤ１の薄肉部ＬＤ１ｂとなる部分を下面側からハーフエッチングすることによって厚みを薄くすることにより、形成されている。すなわち、各リードＬＤ１において、薄肉部ＬＤ１ｂは、下面側からハーフエッチングを行うことで厚さを薄くした領域に対応し、厚肉部ＬＤ１ａは、そのハーフエッチングを行わなかった領域に対応している。また、リードＬＤ２の薄肉部ＬＤ２ｂは、半導体装置ＰＫＧを製造するために使用するリードフレームを作製する際に、リードＬＤ２の薄肉部ＬＤ２ｂとなる部分を上面側からハーフエッチングすることによって厚みを薄くすることにより、形成されている。すなわち、各リードＬＤ２において、薄肉部ＬＤ２ｂは、上面側からハーフエッチングを行うことで厚さを薄くした領域に対応し、厚肉部ＬＤ２ａは、そのハーフエッチングを行わなかった領域に対応している。
このため、各リードＬＤ１において、薄肉部ＬＤ１ｂの上面と厚肉部ＬＤ１ａの上面とは、同じ高さ位置にあり、薄肉部ＬＤ１ｂの上面と厚肉部ＬＤ１ａの上面との間に段差は形成されていない。すなわち、各リードＬＤ１において、薄肉部ＬＤ１ｂの上面と厚肉部ＬＤ１ａの上面とは、同一平面上に位置している。しかしながら、各リードＬＤ１において、薄肉部ＬＤ１ｂの下面と厚肉部ＬＤ１ａの下面とは、高さ位置が異なっており、薄肉部ＬＤ１ｂの下面の方が、厚肉部ＬＤ１ａの下面よりも高い位置にあり、薄肉部ＬＤ１ｂの下面と厚肉部ＬＤ１ａの下面との間には段差が形成されている（図６参照）。
また、各リードＬＤ２において、薄肉部ＬＤ２ｂの下面と厚肉部ＬＤ２ａの下面とは、同じ高さ位置にあり、薄肉部ＬＤ２ｂの下面と厚肉部ＬＤ２ａの下面との間に段差は形成されていない。すなわち、各リードＬＤ２において、薄肉部ＬＤ２ｂの下面と厚肉部ＬＤ２ａの下面とは、同一平面上に位置している。しかしながら、各リードＬＤ２において、薄肉部ＬＤ２ｂの上面と厚肉部ＬＤ２ａの上面とは、高さ位置が異なっており、薄肉部ＬＤ２ｂの上面の方が、厚肉部ＬＤ２ａの上面よりも低い位置にあり、薄肉部ＬＤ２ｂの上面と厚肉部ＬＤ２ａの上面との間には段差が形成されている（図７参照）。
各リードＬＤ１において、厚肉部ＬＤ１ａと薄肉部ＬＤ１ｂとはそのリードＬＤ１の延在方向に隣り合っており、厚肉部ＬＤ１ａがダイパッドＤＰ側に位置し、薄肉部ＬＤ１ｂが封止部ＭＲの側面側に位置している。また、各リードＬＤ２において、厚肉部ＬＤ２ａと薄肉部ＬＤ２ｂとはそのリードＬＤ２の延在方向に隣り合っており、厚肉部ＬＤ２ａがダイパッドＤＰ側に位置し、薄肉部ＬＤ２ｂが封止部ＭＲの側面側に位置している。リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの各上面に、ワイヤＢＷが接続されている。
各リードＬＤ１において、厚肉部ＬＤ１ａの下面は、封止部ＭＲの下面ＭＲｂから露出されているが、薄肉部ＬＤ１ｂの下面は、封止部ＭＲで覆われており、封止部ＭＲの下面ＭＲｂから露出されていない。一方、各リードＬＤ２において、厚肉部ＬＤ２ａの下面と薄肉部ＬＤ２ｂの下面とが、封止部ＭＲの下面ＭＲｂから露出されており、従って、各リードＬＤ２は、下面全体が封止部ＭＲの下面ＭＲｂから露出されている。
封止部ＭＲの下面ＭＲｂに対応する半導体装置ＰＫＧの下面が、半導体装置ＰＫＧの実装面となり、リードＬＤ１の厚肉部ＬＤ１ａの下面と、リードＬＤ２全体の下面とが、封止部ＭＲの下面ＭＲｂから露出して、半導体装置ＰＫＧの外部端子として機能する。ここで、封止部ＭＲの下面ＭＲｂにおけるリードＬＤ１の露出面を、リードＬＤ１の下部露出面と称し、封止部ＭＲの下面ＭＲｂにおけるリードＬＤ２の露出面を、リードＬＤ２の下部露出面と称することとする。リードＬＤ１の下部露出面は、リードＬＤ１の厚肉部ＬＤ１ａの下面からなり、リードＬＤ２の下部露出面は、リードＬＤ２の下面全体からなる。リードＬＤ１，ＬＤ２の下部露出面の平面形状は、矩形状である。リードＬＤ１の厚肉部ＬＤ１ａの平面寸法（平面積）と、リードＬＤ２の厚肉部ＬＤ２ａの平面寸法（平面積）とは、ほぼ同じであるが、リードＬＤ２は、厚肉部ＬＤ２ａの下面だけでなく、薄肉部ＬＤ２ｂの下面も封止部ＭＲの下面ＭＲｂから露出されているため、リードＬＤ２の下部露出面の面積は、リードＬＤ１の下部露出面の面積よりも大きくなっている。
平面視において、リードＬＤ１の厚膜部ＬＤ１ａとダイパッドＤＰとの間の距離は、そのリードＬＤ１の隣のリードＬＤ２の厚膜部ＬＤ２ａとダイパッドＤＰとの間の距離よりも短く、従って、リードＬＤ２の厚膜部ＬＤ２ａよりもリードＬＤ１の厚膜部ＬＤ１ａの方が、ダイパッドＤＰの近くに位置している。このため、平面視において、リードＬＤ１の下部露出面とダイパッドＤＰとの間の距離は、そのリードＬＤ１の隣のリードＬＤ２の下部露出面とダイパッドＤＰとの間の距離よりも短く、従って、リードＬＤ２の下部露出面よりもリードＬＤ１の下部露出面の方が、ダイパッドＤＰの近くに位置している。
封止部ＭＲの下面ＭＲｂにおいて、リードＬＤ２の下部露出面は、封止部ＭＲの下面ＭＲｂの周辺領域（外周部）に配置され、ここでは封止部ＭＲの下面ＭＲｂの側辺に接する位置に配置されている。ここで、封止部ＭＲの下面ＭＲｂの側辺とは、封止部ＭＲの下面ＭＲｂの最外周を構成する辺に対応しており、封止部ＭＲの下面ＭＲｂの側辺は、封止部ＭＲの側面にも隣接している。また、封止部ＭＲの下面ＭＲｂにおいて、リードＬＤ１の下部露出面は、リードＬＤ２の下部露出面よりも内側の位置に配置され、ここでは封止部ＭＲの下面ＭＲｂの側辺から距離Ｌ１（Ｌ１＞０）だけ離れた位置に配置されている（図２参照）。リードＬＤ１とリードＬＤ２とは、ダイパッドＤＰの周囲に交互に配置（配列）されており、半導体装置ＰＫＧの外部端子として機能するリードＬＤ１，ＬＤ２の下部露出面は、封止部ＭＲの下面ＭＲｂの周辺部近傍領域で側辺（外周）に沿って千鳥状（千鳥配列）に２列に配置される。このような配置にすることで、半導体装置ＰＫＧの多端子化を図ることができる。
リードＬＤ１，ＬＤ２の各端面ＴＭは、封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４から露出されている。ここで、リードＬＤ１の端面ＴＭを、符号ＴＭ１を付して端面ＴＭ１と称し、リードＬＤ２の端面ＴＭを、符号ＴＭ２を付して端面ＴＭ２と称することとする。
リードＬＤ１の端面ＴＭ１は、リードＬＤ１の薄肉部ＬＤ１ｂに隣接しており、リードＬＤ１の薄肉部ＬＤ１ｂの端面（切断面）である。また、リードＬＤ２の端面ＴＭ２は、リードＬＤ２の薄肉部ＬＤ２ｂに隣接しており、リードＬＤ２の薄肉部ＬＤ２ｂの端面（切断面）である。すなわち、端面ＴＭ１は、リードＬＤ１の薄肉部ＬＤ１ｂにより形成され、端面ＴＭ２は、リードＬＤ２の薄肉部ＬＤ２ｂにより形成されている。具体的には、端面ＴＭ１は、後述のダイシングブレードＢＲＤ（回転刃）による薄肉部ＬＤ１ｂの切断面であり、端面ＴＭ２は、後述のダイシングブレードＢＲＤ（回転刃）による薄肉部ＬＤ２ｂの切断面である。
封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４において、リードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とが交互に並んでいるが、リードＬＤ１の端面ＴＭ１の高さ位置とリードＬＤ２の端面ＴＭ２の高さ位置とは相違しており、リードＬＤ１の端面ＴＭ１の高さ位置は、リードＬＤ２の端面ＴＭ２の高さ位置よりも高くなっている。言い換えると、リードＬＤ２の端面ＴＭ２の高さ位置は、リードＬＤ１の端面ＴＭ１の高さ位置よりも低くなっている。つまり、リードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とを比べたときに、リードＬＤ２の端面ＴＭ２よりもリードＬＤ１の端面ＴＭ１の方が、封止部ＭＲの上面ＭＲａに近い位置にある。リードＬＤ１の端面ＴＭ１の高さ方向の寸法Ｈ１は、そのリードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂと実質的に同じ（Ｈ１＝Ｔ１ｂ）になり、リードＬＤ２の端面ＴＭ２の高さ方向の寸法Ｈ２は、そのリードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂと実質的に同じ（Ｈ２＝Ｔ２ｂ）になる。
なお、「高さ」または「高さ位置」を言うときは、封止部ＭＲの下面ＭＲｂを基準として、封止部ＭＲの上面ＭＲａに近い側（すなわち封止部ＭＲの下面ＭＲｂから遠い側）を高い側とし、封止部ＭＲの上面ＭＲａから遠い側（すなわち封止部ＭＲの下面ＭＲｂに近い側）を低い側とする。また、「高さ方向」とは、「封止部ＭＲの厚さ方向」と同じであり、封止部ＭＲの下面ＭＲｂまたは上面ＭＲａに略垂直な方向に対応している。このため、端面ＴＭ１の寸法Ｈ１は、封止部ＭＲの厚さ方向における端面ＴＭ１の寸法に対応し、また、端面ＴＭ２の寸法Ｈ２は、封止部ＭＲの厚さ方向における端面ＴＭ２の寸法に対応している。
リードＬＤ１の端面ＴＭ１は、下辺ＫＨ１と上辺ＪＨ１とを有し、リードＬＤ２の端面ＴＭ２は、下辺ＫＨ２と上辺ＪＨ２とを有している（図９および図１０参照）。すなわち、リードＬＤ１（第１リード）の端面ＴＭ１（第１端面）は、封止部ＭＲの上面ＭＲａに近い側の上辺ＪＨ１（第１上辺）と、封止部ＭＲの上面ＭＲａから遠い側の下辺ＫＨ１（第１下辺）と、を有している。また、リードＬＤ２（第２リード）の端面ＴＭ２（第２端面）は、封止部ＭＲの上面ＭＲａに近い側の上辺ＪＨ２（第２上辺）と、封止部ＭＲの上面ＭＲａから遠い側の下辺ＫＨ２（第２下辺）と、を有している。
なお、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１は、リードＬＤ１の端面ＴＭ１を構成する平面形状（より特定的には四角形状）において、下側（封止部ＭＲの下面ＭＲｂに近い側）の辺に対応し、リードＬＤ１の端面ＴＭ１の上辺ＪＨ１は、リードＬＤ１の端面ＴＭ１を構成する平面形状（より特定的には四角形状）において、上側（封止部ＭＲの上面ＭＲａに近い側）の辺に対応している。また、リードＬＤ２の端面ＴＭ２の下辺ＫＨ２は、リードＬＤ２の端面ＴＭ２を構成する平面形状（より特定的には四角形状）において、下側（封止部ＭＲの下面ＭＲｂに近い側）の辺に対応し、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２は、リードＬＤ２の端面ＴＭ２を構成する平面形状（より特定的には四角形状）において、上側（封止部ＭＲの上面ＭＲａに近い側）の辺に対応している。
ここで、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１とリードＬＤ２の端面ＴＭ２の上辺ＪＨ２との高さ位置を比較する（図９および図１０参照）。封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４における隣り合うリードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とにおいて、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１は、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりも高い位置にある。言い換えると、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２は、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１よりも低い位置にある。つまり、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１とリードＬＤ２の端面ＴＭ２の上辺ＪＨ２とを比べたときに、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりもリードＬＤ１の端面ＴＭ１の下辺ＫＨ１の方が、封止部ＭＲの上面ＭＲａに近い位置にあり、また、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１よりもリードＬＤ２の端面ＴＭ２の上辺ＪＨ２の方が、封止部ＭＲの下面ＭＲｂに近い位置にある。別の表現をすると、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２と封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離（封止部ＭＲの厚さ方向の距離）Ｌ３よりも、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１と封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離（封止部ＭＲの厚さ方向の距離）Ｌ２の方が、小さくなっている（すなわちＬ２＜Ｌ３）。なお、距離Ｌ２，Ｌ３は、封止部ＭＲの厚さ方向における距離であり、図９に示されている。
リードＬＤ１の薄肉部ＬＤ１ｂは、下面側からのハーフエッチングで厚さを薄くし、リードＬＤ２の薄肉部ＬＤ２ｂは、上面側からのハーフエッチングで厚さを薄くし、リードＬＤ１の薄肉部ＬＤ１ｂの切断面である端面ＴＭ１と、リードＬＤ２の薄肉部ＬＤ２ｂの切断面である端面ＴＭ２とが、封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４から露出されている。このため、封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４において、リードＬＤ１の端面ＴＭ１の高さ位置は、リードＬＤ２の端面ＴＭ２の高さ位置よりも高くなっているが、更に、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１は、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりも高い位置にある。
また、端面ＴＭ１の下辺ＫＨ１が、端面ＴＭ２の上辺ＪＨ２よりも高い位置にあるということは、次のことも成り立つ。すなわち、封止部ＭＲの側面ＭＲｃ１において、隣り合うリードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とについて、端面ＴＭ１，ＴＭ２のうちの一方を横方向（封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ１に平行な方向）に仮想的に移動させたとしても、端面ＴＭ１，ＴＭ２のうちの他方には重ならない。これは、封止部ＭＲの側面ＭＲｃ２，ＭＲｃ３，ＭＲｃ４においても同様である。
また、封止部ＭＲの下面ＭＲｂから吊りリードＴＬの下面は露出されていないが、封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４から、吊りリードＴＬの端面ＴＬＭが露出されている。
吊りリードＴＬは、半導体装置ＰＫＧを製造するために使用するリードフレームを作製する際に、吊りリードＴＬとなる部分を下面側からハーフエッチングすることによって厚みを薄くすることにより、形成されている。このため、吊りリードＴＬの厚さＴ３は、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの厚さＴ１ａ，Ｔ２ａよりも薄く（Ｔ３＜Ｔ１ａ、Ｔ３＜Ｔ２ａ）、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂとほぼ同じ（Ｔ３＝Ｔ１ｂ）になっている。吊りリードＴＬの端面ＴＬＭの高さ方向の寸法は、その吊りリードＴＬの厚さＴ３と実質的に同じになる。
封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４において、吊りリードＴＬの端面ＴＬＭの高さ位置は、リードＬＤ１の端面ＴＭ１の高さ位置とほぼ同じであり、従って、リードＬＤ２の端面ＴＭ２の高さ位置よりも高くなっている。つまり、吊りリードＴＬの端面ＴＬＭとリードＬＤ２の端面ＴＭ２とを比べたときに、リードＬＤ２の端面ＴＭ２よりも吊りリードＴＬの端面ＴＬＭの方が、封止部ＭＲの上面ＭＲａに近い位置（すなわち封止部ＭＲの下面ＭＲｂから遠い位置）にある。
なお、各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４において、吊りリードＴＬの端面ＴＬＭの隣に位置するリードＬＤの端面ＴＭは、リードＬＤ１の端面ＴＭ１ではなく、リードＬＤ２の端面ＴＭ２である。これは、側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のそれぞれにおいて、配列するリードＬＤのうちの最も外側（両側）のリードＬＤをリードＬＤ２とすることで実現できる。
ここで、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨと、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２との高さを比較する。吊りリードＴＬの端面ＴＬＭは、封止部ＭＲの上面ＭＲａに近い側の上辺ＴＬＪＨと、封止部ＭＲの上面ＭＲａから遠い側の下辺ＴＬＫＨとを有している。吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨは、吊りリードＴＬの端面ＴＬＭを構成する四角形状において、下側（封止部ＭＲの下面ＭＲｂに近い側）の辺に対応している。
封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４における隣り合う吊りリードＴＬの端面ＴＬＭとリードＬＤ２の端面ＴＭ２とにおいて、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨは、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりも高い位置にある。言い換えると、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２は、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨよりも低い位置にある。つまり、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨとリードＬＤ２の端面ＴＭ２の上辺ＪＨ２とを比べたときに、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりも吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨの方が、封止部ＭＲの上面ＭＲａに近い位置（すなわち封止部ＭＲの下面ＭＲｂから遠い位置）にある。別の表現をすると、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２と封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離（封止部ＭＲの厚さ方向の距離）よりも、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨと封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離（封止部ＭＲの厚さ方向の距離）の方が、小さくなっている。
このため、次のことも成り立つ。すなわち、封止部ＭＲの側面ＭＲｃ１において、隣り合う吊りリードＴＬの端面ＴＬＭとリードＬＤ２の端面ＴＭ２とについて、端面ＴＬＭ，ＴＭ２のうちの一方を横方向（封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ１に平行な方向）に仮想的に移動させたとしても、端面ＴＬＭ，ＴＭ２のうちの他方には重ならない。これは、封止部ＭＲの側面ＭＲｃ２，ＭＲｃ３，ＭＲｃ４においても同様である。なお、吊りリードＴＬの端面ＴＬＭの下辺ＴＬＫＨの高さ位置は、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置とほぼ同じとすることができる。
また、封止部ＭＲの下面ＭＲｂから露出するリードＬＤ１の下部露出面上と、封止部ＭＲの下面ＭＲｂから露出するリードＬＤ２の下部露出面上と、封止部ＭＲの下面ＭＲｂから露出するダイパッドＤＰの下面上とには、めっき層（めっき膜）ＰＬが形成されている（図６〜図８参照）。めっき層ＰＬは、めっき法で形成された金属層からなり、例えば半田めっき層である。リードＬＤ１，ＬＤ２の下部露出面上にめっき層ＰＬが形成されていることで、半導体装置ＰＫＧを実装用基板に実装する際に、実装用基板の端子または導体パターンと半導体装置ＰＫＧの端子（リードＬＤ１，ＬＤ２の下部露出面）との間の電気的接続の信頼性を向上することができる。なお、図２においては、めっき層ＰＬは図示していないが、図２に示されるリードＬＤ１，ＬＤ２の下部露出面上とダイパッドＤＰの下面とには、めっき層ＰＬが形成されている。また、封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４から露出するリードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２と吊りリードＴＬの端面ＴＬＭとは、切断面であるため、リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２上と吊りリードＴＬの端面ＴＬＭ上とには、めっき層ＰＬは形成されていない。
なお、本実施の形態では、半導体装置ＰＫＧがＱＦＮ形態の半導体パッケージである場合について説明したが、半導体装置ＰＫＧとして、ＱＦＮ形態以外の半導体パッケージ、例えばＳＯＮ（Small Outline Non-leaded package）形態の半導体パッケージを適用することもできる。
また、本実施の形態では、リードＬＤ２において、厚肉部ＬＤ２ａの下面と薄肉部ＬＤ２ｂの下面との両方が封止部ＭＲの下面ＭＲｂから露出されている場合について説明した。他の形態として、リードＬＤ２の厚肉部ＬＤ２ａの下面は封止部ＭＲの下面ＭＲｂから露出されているが、リードＬＤ２の薄肉部ＬＤ２ｂの下面は、封止部ＭＲで覆われることで、封止部ＭＲの下面ＭＲｂから露出されないようにすることもできる。この場合は、リードＬＤ２の厚肉部ＬＤ２ａの下面の高さ位置よりも、リードＬＤ２の薄肉部ＬＤ２ｂの下面の高さ位置を高くしておく必要があるが、そのような場合であっても、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１がリードＬＤ２の端面ＴＭ２の上辺ＪＨ２よりも高い位置にあるという関係は維持する。これにより、ダイシング工程におけるリードの切断量（体積）を減らすことができるため、後述のダイシングブレードＢＲＤの使用寿命を長くすることができる。
但し、半導体装置ＰＫＧの接合（実装）強度を考慮した場合は、リードＬＤ２の薄肉部ＬＤ２ｂの下面が封止部ＭＲの下面ＭＲｂから露出されない場合よりも、本実施の形態のように、リードＬＤ２において、厚肉部ＬＤ２ａの下面だけでなく、薄肉部ＬＤ２ｂの下面も封止部ＭＲの下面ＭＲｂから露出させる場合の方が、より好ましい。具体的には、リードＬＤ２の薄肉部ＬＤ２ｂの下面も封止部ＭＲの下面ＭＲｂから露出させることにより、リードＬＤ２の下部露出面の面積を増加させることができるため、半導体装置ＰＫＧを実装用基板などに実装した際に、半導体装置ＰＫＧのリードＬＤ２と実装用基板の端子との接合強度をより向上させることができる。従って、半導体装置ＰＫＧの実装信頼性をより向上させることができる。
＜半導体装置の製造工程について＞
次に、本実施の形態の半導体装置ＰＫＧの製造工程について、図１２〜図３３を参照して説明する。図１２は、本実施の形態の半導体装置ＰＫＧの製造工程を示すプロセスフロー図である。図１３〜図３３は、本実施の形態の半導体装置ＰＫＧの製造工程を示す平面図または断面図である。図１３〜図３３のうち、図１３、図１７、図２０、図２３、図２８および図３１は、平面図（上面図）であり、図１４〜図１６、図１８、図１９、図２１、図２２、図２４〜図２７、図２９、図３０、図３２および図３３は、断面図である。また、図１４、図１８、図２１、図２４、図２６、図２９および図３２は、図１３のＤ−Ｄ線に相当する位置での断面図（上記図６に対応する断面図）に対応し、図１５、図１９、図２２、図２５、図２７、図３０および図３３は、図１３のＥ−Ｅ線に相当する位置での断面図（上記図７に対応する断面図）に対応し、図１６は、図１３のＦ−Ｆ線に相当する位置での断面図に対応している。
まず、図１３〜図１６に示されるように、半導体装置ＰＫＧを製造するためのリードフレームＬＦを準備（用意）する（図１２のステップＳ１）。
１つのリードフレームＬＦを用いて複数の半導体装置ＰＫＧが製造されるため、リードフレームＬＦは、複数の半導体装置領域（デバイス領域）ＰＥを有している。なお、各半導体装置領域ＰＥは、そこから１つの半導体装置ＰＫＧが取得（製造）される領域に対応している。すなわち、リードフレームＬＦには、複数（多数）の半導体装置領域ＰＥがアレイ状（行列状）に配列しているが、図１３では、そのうちの２つの半導体装置領域ＰＥの平面図が示されている。図１３において、点線で囲まれた領域が、半導体装置領域ＰＥに対応している。また、図１４および図１５にも、２つの半導体装置領域ＰＥの断面図が示されている。隣り合う半導体装置領域ＰＥの間の領域は、後述のステップＳ６におけるダイシングライン（切断領域）に対応している。
リードフレームＬＦの各半導体装置領域ＰＥには、半導体装置ＰＫＧを製造するためのダイパッドＤＰおよび複数のリードＬＤ（ＬＤ１，ＬＤ２）が配置されている。隣り合う半導体装置領域ＰＥの間には、ダムバー（タイバー）ＤＢが配置されている。ダムバーＤＢは、隣り合う半導体装置領域ＰＥの間を、両側の半導体装置領域ＰＥの辺に沿って延在している。このため、平面視において、各半導体装置領域ＰＥは、周囲をダムバーＤＢで囲まれている。言い換えると、ダムバーＤＢが格子状に延在しており、各格子内に半導体装置領域ＰＥが配置されている。ダムバーＤＢは、隣り合う半導体装置領域ＰＥの間の領域に配置されているため、後述のステップＳ６のダイシング工程で、切断されて除去される。
本実施の形態では、リードフレームＬＦは、エッチング加工により作製されている。プレス加工よりも、エッチング加工の方が、リードフレームにおけるリードの形成が容易である。また、本実施の形態では、エッチング加工によりリードフレームＬＦを作製することにより、厚肉部ＬＤ１ａおよび薄肉部ＬＤ１ｂを一体的に有するリードＬＤ１と、厚肉部ＬＤ２ａおよび薄肉部ＬＤ２ｂを一体的に有するリードＬＤ２と、を備えるリードフレームＬＦを、的確に作製することができる。
リードフレームＬＦの各半導体装置領域ＰＥは、チップ搭載部としてのダイパッドＤＰと、ダイパッドＤＰを支持する複数の吊りリードＴＬと、複数のリードＬＤとを有している。
平面視において、各半導体装置領域ＰＥにおいて、ほぼ中央にダイパッドＤＰが配置され、そのダイパッドＤＰの周囲に複数のリードＬＤ（ＬＤ１，ＬＤ２）が配置されている。但し、上述のように、ダイパッドＤＰの周囲に配置された複数のリードＬＤにおいては、リードＬＤ１とリードＬＤ２とが交互に配置されている。そして、各半導体装置領域ＰＥにおいて、ダイパッドＤＰの周囲に配置された複数のリードＬＤ（ＬＤ１，ＬＤ２）は、その半導体装置領域ＰＥを囲むダムバーＤＢに連結されて保持され、また、そのダイパッドＤＰは、複数の吊りリードＴＬを介して、半導体装置領域ＰＥを囲むダムバーＤＢに連結されて支持されている。このため、ダムバーＤＢは、複数のリードＬＤを連結するための連結部とみなすこともできる。
各半導体装置領域ＰＥの複数のリードＬＤ（ＬＤ１，ＬＤ２）は、ダムバーＤＢに一体的に接続（連結）されている。すなわち、各リードＬＤ（ＬＤ１，ＬＤ２）は、ダイパッドＤＰ側の端部（先端部）とは反対側の端部が、ダムバーＤＢに一体的に接続されている。また、各半導体装置領域ＰＥのダイパッドＤＰは、吊りリードＴＬを介してダムバーＤＢに一体的に接続（連結）されている。すなわち、各吊りリードＴＬは、ダイパッドＤＰに接続されている側の端部とは反対側の端部が、ダムバーＤＢに一体的に接続されている。ダムバーＤＢは、そのダムバーＤＢの両側の半導体装置領域ＰＥにおいてそのダムバーＤＢ側に配置された複数のリードＬＤ（ＬＤ１，ＬＤ２）同士を連結して保持するように機能することができる。なお、リードフレームＬＦの最外周はフレーム枠（図示されない）からなり、アレイ状に配列した複数の半導体装置領域ＰＥのうち、最外周の半導体装置領域ＰＥでは、フレーム枠に隣接するリードＬＤは、そのフレーム枠に一体的に接続（連結）されている。リードフレームＬＦは、リードＬＤ（ＬＤ１，ＬＤ２）とダイパッドＤＰと吊りリードＴＬとダムバーＤＢとフレーム枠とを、一体的に有している。
各リードＬＤ１は、そのリードＬＤ１の延在方向に隣り合う厚肉部ＬＤ１ａと薄肉部ＬＤ１ｂとを一体的に有し、各リードＬＤ２は、そのリードＬＤ２の延在方向に隣り合う厚肉部ＬＤ２ａと薄肉部ＬＤ２ｂとを一体的に有している。図１４〜図１６の断面図からも分かるように、各リードＬＤ１は、厚肉部ＬＤ１ａがダイパッドＤＰに近い側に位置し、薄肉部ＬＤ１ｂがダムバーＤＢに向かって延在してそのダムバーＤＢに一体的に接続されている。また、各リードＬＤ２は、厚肉部ＬＤ２ａがダイパッドＤＰに近い側に位置し、薄肉部ＬＤ２ｂがダムバーＤＢに向かって延在してそのダムバーＤＢに一体的に接続されている。また、各吊りリードＴＬは、ダイパッドＤＰに接続されている側の端部とは反対側の端部が、ダムバーＤＢに向かって延在してそのダムバーＤＢに一体的に接続されている。このため、ダムバーＤＢは、リードＬＤ１の薄肉部ＬＤ１ｂが接続される部分ＤＢ１と、リードＬＤ２の薄肉部ＬＤ２ｂが接続される部分ＤＢ２と、吊りリードＴＬが接続される部分ＤＢ３と、それらの間の部分と、を一体的に有している。
ダムバーＤＢのうち、リードＬＤ１の薄肉部ＬＤ１ｂが接続される部分ＤＢ１の厚さＴ４ａは、その薄肉部ＬＤ１ｂの厚さ（Ｔ１ｂ）と同じになっている（すなわちＴ４ａ＝Ｔ１ｂ）。また、ダムバーＤＢのうち、リードＬＤ２の薄肉部ＬＤ２ｂが接続される部分ＤＢ２の厚さＴ４ｂは、その薄肉部ＬＤ２ｂの厚さ（Ｔ２ｂ）と同じになっている（すなわちＴ４ｂ＝Ｔ２ｂ）。また、ダムバーＤＢのうち、吊りリードＴＬが接続される部分ＤＢ３の厚さＴ４ｃは、その吊りリードＴＬの厚さ（Ｔ３）と同じになっている（すなわちＴ４ｃ＝Ｔ３）。
また、ダムバーＤＢにおけるそれらの部分ＤＢ１，ＤＢ２，ＤＢ３の間の部分（中間部）の厚さ（Ｔ４ｄ）は、それらの部分ＤＢ１，ＤＢ２，ＤＢ３の各厚さ（Ｔ４ｂ，Ｔ４ｂ，Ｔ４ｃ）よりも厚くなっている。すなわち、ダムバーＤＢの中間部の厚さ（Ｔ４ｄ）は、上記の部分ＤＢ１，ＤＢ２，ＤＢ３の各厚さ（Ｔ４ａ，Ｔ４ｂ，Ｔ４ｃ）よりも厚くなっている。つまり、Ｔ４ｄ＞Ｔ４ａかつＴ４ｄ＞Ｔ４ｂかつＴ４ｄ＞Ｔ４ｃが成り立つ。ここで、ダムバーＤＢの中間部とは、ダムバーＤＢにおける部分ＤＢ１，ＤＢ２，ＤＢ３以外の部分に対応しており、ダムバーＤＢにおける部分ＤＢ１と部分ＤＢ２との間の部分と、ダムバーＤＢにおける部分ＤＢ２と部分ＤＢ３との間の部分とを含んでいる。ダムバーＤＢの中間部の厚さ（Ｔ４ｄ）は、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの各厚さ（Ｔ１ａ，Ｔ２ａ）とほぼ同じである（すなわちＴ４ｄ＝Ｔ１ａ＝Ｔ２ａ）。
このため、ダムバーＤＢのうちのリードＬＤ１と接続する部分ＤＢ１の厚さ（Ｔ４ａ）と、ダムバーＤＢのうちのリードＬＤ２と接続する部分ＤＢ２の厚さ（Ｔ４ｂ）とは、ダムバーＤＢのうちの部分ＤＢ１と部分ＤＢ２との間に位置する部分の厚さ（Ｔ４ｄ）よりも薄くなっている（Ｔ４ｄ＞Ｔ４ａかつＴ４ｄ＞Ｔ４ｂ）。
リードＬＤ１の薄肉部ＬＤ１ｂと、ダムバーＤＢにおけるリードＬＤ１の薄肉部ＬＤ１ｂが接続される部分ＤＢ１とは、下面側からのハーフエッチングで厚みを薄くしてある。また、リードＬＤ２の薄肉部ＬＤ２ｂと、ダムバーＤＢにおけるリードＬＤ２の薄肉部ＬＤ２ｂが接続される部分ＤＢ２とは、上面側からのハーフエッチングで厚みを薄くしてある。また、吊りリードＴＬと、ダムバーＤＢにおける吊りリードＴＬが接続される部分ＤＢ３とは、下面側からのハーフエッチングで厚みを薄くしてある。ダムバーＤＢにおける部分ＤＢ１，ＤＢ２，ＤＢ３の間の部分（ダムバーＤＢの中間部）は、ハーフエッチングを行わなかった領域に対応している。
なお、他の形態として、ダムバーＤＢが均一な厚さを有する場合もあり得る。この場合は、ダムバーＤＢにおける上記部分ＤＢ１，ＤＢ２，ＤＢ３とそれらの間の部分（中間部）とは、厚さがほぼ同じになり、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａとほぼ同じ厚さになる。すなわち、この場合は、全体が厚肉部ＬＤ１ａ，ＬＤ２ａとほぼ同じ厚さを有するダムバーＤＢに、ダムバーＤＢよりも薄い薄肉部ＬＤ１ｂ、薄肉部ＬＤ２ｂおよび吊りリードＴＬが一体的に接続されることになる。しなしながら、ダムバーＤＢは、後述のステップＳ６のダイシング工程で切断されて除去されるが、ダムバーＤＢの体積が小さい方が、ダイシング工程を行いやすくなる。
このため、本実施の形態のように、ダムバーＤＢのうち、リードＬＤ１の薄肉部ＬＤ１ｂが接続される部分ＤＢ１は、その薄肉部ＬＤ１ｂと同じ厚さを有することが好ましく、また、リードＬＤ２の薄肉部ＬＤ２ｂが接続される部分ＤＢ２は、その薄肉部ＬＤ２ｂと同じ厚さを有することが好ましい。また、吊りリードＴＬが接続される部分ＤＢ３は、その吊りリードＴＬと同じ厚さを有することが好ましい。これにより、ダムバーＤＢの体積を小さくすることができるため、ステップＳ６のダイシング工程を行いやすくなる。また、後述のダイシングブレードＢＲＤの使用寿命を長くすることができる。また、ダムバーＤＢにおけるそれらの部分ＤＢ１，ＤＢ２，ＤＢ３の間の部分（ダムバーＤＢの中間部）は、それらの部分ＤＢ１，ＤＢ２，ＤＢ３よりも厚くすることで、好ましくはリードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａとほぼ同じ厚さとすることで、それらの部分ＤＢ１，ＤＢ２，ＤＢ３同士を一体的につなげることができ、ダムバーＤＢの強度を確保することができる。
次に、図１７〜図１９に示されるように、ダイボンディング工程を行って、リードフレームＬＦの各半導体装置領域ＰＥのダイパッドＤＰの上面上に、それぞれ半導体チップＣＰを接合材ＢＤを介して搭載して接合（固定）する（図１２のステップＳ２）。
このステップＳ２のダイボンディング工程は、例えば、ダイパッドＤＰの上面上に接合材ＢＤを塗布する工程と、その後、ダイパッドＤＰの上面上に半導体チップＣＰを搭載する工程と、その後、接合材ＢＤを固化する工程と、を有している。
次に、図２０〜図２２に示されるように、ワイヤボンディング工程を行って、各半導体装置領域ＰＥの半導体チップＣＰの複数のパッド電極ＰＤと、その半導体装置領域ＰＥの複数のリードＬＤ（ＬＤ１，ＬＤ２）とを、複数のワイヤＢＷを介してそれぞれ電気的に接続する（図１２のステップＳ３）。
次に、図２３〜図２５に示されるように、モールド工程による樹脂封止を行って、樹脂封止部（樹脂封止体）としての封止部（一括封止部）ＭＲ１を形成し、複数の半導体装置領域ＰＥにおけるダイパッドＤＰ、半導体チップＣＰ、ワイヤＢＷ、リードＬＤ（ＬＤ１，ＬＤ２）および吊りリードＴＬを封止部ＭＲ１によって封止する（図１２のステップＳ４）。モールド工程としては、例えばトランスファモールド工程が挙げられる。
本実施の形態では、ステップＳ４のモールド工程において、リードフレームＬＦの複数の半導体装置領域ＰＥを封止部ＭＲ１で一括して封止する一括封止を行っている。すなわち、リードフレームＬＦの複数の半導体装置領域ＰＥ全体を覆うように、封止部ＭＲ１が形成される。このため、封止部ＭＲ１は、半導体装置領域ＰＥだけでなく、隣り合う半導体装置領域ＰＥの間にも形成され、ダムバーＤＢも封止部ＭＲ１で封止される。すなわち、リードフレームＬＦの複数の半導体装置領域ＰＥ全体にわたって、半導体チップＣＰ、ワイヤＢＷ、ダイパッドＤＰ、リードＬＤ、吊りリードＴＬおよびダムバーＤＢが、封止部ＭＲ１で封止される。
封止部ＭＲ１は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲ１を形成することができる。例えば、リードフレームＬＦの複数の半導体装置領域ＰＥが金型のキャビティ内に位置するように、金型にリードフレームＬＦを配置してから、その金型のキャビティ内に封止樹脂材料を注入し、この封止樹脂材料を加熱により硬化して封止部ＭＲ１を形成することができる。
封止部ＭＲ１は、互いに反対側に位置する上面ＭＲ１ａおよび下面ＭＲ１ｂを有している。封止部ＭＲ１を形成すると、各半導体装置領域ＰＥにおける各リードＬＤは、少なくとも一部が封止部ＭＲ１の下面ＭＲ１ｂから露出される。具体的には、各リードＬＤ１において、厚肉部ＬＤ１ａの下面は、封止部ＭＲ１の下面ＭＲ１ｂから露出されるが、薄肉部ＬＤ１ｂの下面は、封止部ＭＲ１で覆われており、封止部ＭＲ１の下面ＭＲ１ｂから露出されない。一方、各リードＬＤ２において、厚肉部ＬＤ２ａの下面と薄肉部ＬＤ２ｂの下面とが、封止部ＭＲ１の下面ＭＲ１ｂから露出され、従って、各リードＬＤ２は、下面全体が封止部ＭＲ１の下面ＭＲ１ｂから露出される。
次に、図２６および図２７に示されるように、封止部ＭＲ１の下面ＭＲ１ｂから露出するリードＬＤ１，ＬＤ２の下部露出面上と、封止部ＭＲ１の下面から露出するダイパッドＤＰの下面上とに、めっき層ＰＬを形成する（図１２のステップＳ５）。めっき層ＰＬは、金属層であるが、例えば半田めっき層からなり、電解めっき法などを用いて形成することができる。
リードＬＤ１においては、厚肉部ＬＤ１ａの下面が封止部ＭＲ１の下面ＭＲ１ｂから露出しているため、リードＬＤ１の厚肉部ＬＤ１ａの下面上にめっき層ＰＬが形成される。リードＬＤ１の薄肉部ＬＤ１ｂの下面は、封止部ＭＲ１で覆われているため、リードＬＤ１の薄肉部ＬＤ１ｂの下面上には、めっき層ＰＬは形成されない。また、リードＬＤ２においては、下面全体が封止部ＭＲ１の下面ＭＲ１ｂから露出しているため、リードＬＤ２の下面全体上にめっき層ＰＬが形成される。
次に、リードフレームＬＦおよび封止部ＭＲ１を各半導体装置領域ＰＥに切断（ダイシング）して分離（分割）する（図１２のステップＳ６）。
図２８〜図３０は、ステップＳ６のダイシング工程（切断工程）を説明するための平面図（図２８）および断面図（図２９、図３０）であり、図３１〜図３３は、ステップＳ６のダイシング工程を終了した段階が示されている。
ステップＳ６のダイシング工程においては、回転する切断刃（回転刃）としてのダイシングブレード（ダイシングソー）ＢＲＤで、封止部ＭＲ１とリードフレームＬＦ（リードＬＤ、吊りリードＴＬおよびダムバーＤＢ）とを切断する。この際、図２８〜図３０に示されるように、ダイシングブレードＢＲＤは、互いに隣り合う半導体装置領域ＰＥの間の領域を、ダムバーＤＢが延在する方向に沿って進行する。このため、隣り合う半導体装置領域ＰＥの間の領域で、封止部ＭＲ１およびリードフレームＬＦが切断される。すなわち、隣り合う半導体装置領域ＰＥの間の領域で、封止部ＭＲ１、リードＬＤ、吊りリードＴＬおよびダムバーＤＢが切断される。
ダイシングライン（切断領域）は、互いに隣り合う半導体装置領域ＰＥの間の領域、言い換えると、半導体装置領域ＰＥの周囲に位置する領域であり、平面視において、封止部ＭＲ１は格子状に切断される。ダイシングラインにおいては、封止部ＭＲ１だけでなく、リードフレームＬＦも切断されるため、ダイシングライン（切断領域）内に位置する部分のリードＬＤおよび吊りリードＴＬのそれぞれの一部も、ダイシングブレードＢＲＤによって切断されて除去される。また、ダムバーＤＢは、全体がダイシングライン（切断領域）内に位置するため、ダイシングブレードＢＲＤによって切断されて除去される。
ステップＳ６のダイシング工程により、封止部ＭＲ１およびリードフレームＬＦは、各半導体装置領域ＰＥに切断されて分離（分割）され、分離された個々の半導体装置領域ＰＥが、それぞれ半導体装置ＰＫＧとなる。これにより、図３１〜図３３に示されるように、半導体装置ＰＫＧを製造することができる。
各半導体装置領域ＰＥに切断され分離された封止部ＭＲ１が、封止部ＭＲに対応している。また、封止部ＭＲ１の上面ＭＲ１ａが、封止部ＭＲの上面ＭＲａに対応し、封止部ＭＲ１の下面ＭＲ１ｂが、封止部ＭＲの下面ＭＲｂに対応している。また、ダイシングブレードＢＲＤによる封止部ＭＲ１の切断面が、封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）に対応している。なお、封止部ＭＲの各側面は、何れも封止部ＭＲの上面ＭＲａおよび下面ＭＲｂのそれぞれに交差する面である（図６および図７を参照）。また、ダムバーＤＢは、隣り合う半導体装置領域ＰＥの間の領域の封止部ＭＲ１とともに、ダイシングブレードＢＲＤによって切断されて除去される。このため、製造された半導体装置ＰＫＧには、ダムバーＤＢは残存していない。
また、ダムバーＤＢに一体的に接続されていたリードＬＤ（ＬＤ１，ＬＤ２）および吊りリードＴＬは、隣り合う半導体装置領域ＰＥの間の領域の封止部ＭＲ１とともに、ダイシングブレードＢＲＤによって切断される。ダイシングブレードＢＲＤによるリードＬＤ１の切断面が、リードＬＤ１の端面ＴＭ１に対応し、ダイシングブレードＢＲＤによるリードＬＤ２の切断面が、リードＬＤ２の端面ＴＭ２に対応し、ダイシングブレードＢＲＤによる吊りリードＴＬの切断面が、吊りリードＴＬの端面ＴＬＭに対応している。リードＬＤ１，ＬＤ２および吊りリードＴＬの各切断面（ＴＭ１，ＴＭ２，ＴＬＭ）は、封止部ＭＲ１の切断面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）から露出される。
封止部ＭＲの側面（ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４）と、そこから露出する各端面ＴＭ１，ＴＭ２，ＴＬＭとは、いずれもダイシングブレードＢＲＤ（回転刃）による切断面であるため、リードＬＤ１の端面ＴＭ１と、リードＬＤ２の端面ＴＭ２と、吊りリードＴＬの端面ＴＬＭとは、封止部ＭＲの側面からほとんど突出していない。
リードＬＤ１において、ダイシングブレードＢＲＤで切断されるのは、厚肉部ＬＤ１ａではなく、薄肉部ＬＤ１ｂである。このため、リードＬＤ１の端面ＴＭ１は、リードＬＤ１の薄肉部ＬＤ１ｂの切断面に対応している。また、リードＬＤ２において、ダイシングブレードＢＲＤで切断されるのは、厚肉部ＬＤ２ａではなく、薄肉部ＬＤ２ｂである。このため、リードＬＤ２の端面ＴＭ２は、リードＬＤ２の薄肉部ＬＤ２ｂの切断面に対応している。そして、リードＬＤ１の薄肉部ＬＤ１ｂは、下面側からのハーフエッチングで厚さを薄くし、リードＬＤ２の薄肉部ＬＤ２ｂは、上面側からのハーフエッチングで厚さを薄くし、吊りリードＴＬは、下面側からのハーフエッチングで厚さを薄くしている。これにより、封止部ＭＲの各側面（切断面）において、リードＬＤ１の端面ＴＭ１の高さ位置は、リードＬＤ２の端面ＴＭ２の高さ位置よりも高くなっており、また、吊りリードＴＬの端面ＴＬＭの高さ位置も、リードＬＤ２の端面ＴＭ２の高さ位置よりも高くなっている。
このようにして、本実施の形態の半導体装置ＰＫＧを製造することができる。
＜本発明者の検討について＞
図３４は、本発明者が検討した検討例の半導体装置ＰＫＧ１０１の下面図であり、図３５は、検討例の半導体装置ＰＫＧ１０１の平面透視図であり、図３６および図３７は、検討例の半導体装置ＰＫＧ１０１の断面図であり、図３８は、検討例の半導体装置ＰＫＧ１０１の側面図であり、それぞれ、上記図２、図３、図６、図７および図９に相当するものである。なお、図３５のＡ１−Ａ１線の位置での半導体装置ＰＫＧ１０１の断面が、図３６に対応し、図３５のＢ１−Ｂ１線の位置での半導体装置ＰＫＧ１０１の断面が、図３７に対応している。
図３４〜図３８の検討例の半導体装置ＰＫＧ１０１も、ＱＦＮ型の半導体パッケージである。図３４の検討例の半導体装置ＰＫＧ１０１においては、ダイパッドＤＰの周囲にリードＬＤ１０１とリードＬＤ１０２とが交互に配置されており、リードＬＤ１０１の端面ＴＭ１０１と、リードＬＤ１０２の端面ＴＭ１０２と、吊りリードＴＬ１０１の端面ＴＬＭ１０１とが、封止部（樹脂封止部）ＭＲ１０１の側面から露出している。封止部ＭＲ１０１の側面と、そこから露出する各端面ＴＭ１０１，ＴＭ１０２，ＴＬＭ１０１は、樹脂封止部（上記封止部ＭＲ１に対応）を切断するダイシング工程において、ダイシングブレード（上記ダイシングブレードＢＲＤに対応）により切断することで形成された切断面である。
ところで、複数のリードを備える半導体パッケージ形態の半導体装置においては、多端子化によるリード数の増加や、半導体装置の小型化に伴い、互いに隣り合う２つのリードの間隔（ピッチ）が狭くなってきている。隣り合うリードの間隔が狭くなることは、隣り合うリード同士が短絡するリスクの増加につながる。隣り合うリード同士が短絡する要因として、樹脂封止部を切断するダイシング工程で金属バリが発生することが挙げられる。
すなわち、樹脂封止部を切断するダイシング工程で発生した金属バリにより、隣り合うリード同士が短絡する虞がある。樹脂封止部を切断するダイシング工程では、樹脂封止部とリードとをダイシングブレードで切断するが、その際に、ダイシングブレードの進行方向にリードの金属バリが発生することが多く、あるリードの金属バリが隣のリードに接触してしまうと、隣り合うリード同士が短絡してしまうことになる。
図３９も、検討例の半導体装置ＰＫＧ１０１の側面を示す側面図であるが、図３９には、ダイシング工程でリードＬＤ１０１，ＬＤ１０２に金属バリＭＢが発生した場合が示されている。
図３９にも示されるように、金属バリＭＢは、ダイシングブレードの進行方向に発生するため、封止部ＭＲ１０１の同じ側面で露出する各リードＬＤ１０１，ＬＤ１０２において、同じ方向に発生する。図３９の場合は、矢印ＹＧ１０１の方向がダイシングブレードの進行方向であり、各リードＬＤ１０１，ＬＤ１０２において、この矢印ＹＧ１０１の方向に、金属バリＭＢが発生している。各リード（ＬＤ１０１，ＬＤ１０２）において発生している金属バリＭＢは、そのリード（ＬＤ１０１，ＬＤ１０２）と一体的に形成されており、樹脂封止部の側面上を薄膜状に延在している。
ここで、検討例の半導体装置ＰＫＧ１０１においては、リードＬＤ１０１は、上記リードＬＤ１とほぼ同様の構成を有している。このため、リードＬＤ１０１は、上記厚肉部ＬＤ１ａに相当する厚肉部ＬＤ１０１ａと、上記薄肉部ＬＤ１ｂに相当する薄肉部ＬＤ１０１ｂとを一体的に有しており、薄肉部ＬＤ１０１ｂの切断面が、リードＬＤ１０１の端面ＴＭ１０１となって、封止部ＭＲ１０１の側面で露出している（図３６、図３８および図３９参照）。しなしながら、リードＬＤ１０２は、上記リードＬＤ２とは異なり、全体が均一な厚さを有しており、その厚さは、上記厚肉部ＬＤ２ａの厚さとほぼ同じになっている（図３７参照）。そして、厚さが均一なリードＬＤ１０２の切断面が、リードＬＤ１０２の端面ＴＭ１０２となって、封止部ＭＲ１０１の側面で露出している（図３７、図３８および図３９参照）。また、検討例の半導体装置ＰＫＧ１０１では、封止部ＭＲ１０１の下面において、リードＬＤ１０１の厚肉部ＬＤ１０１ａの下面は露出するが、リードＬＤ１０１の薄肉部ＬＤ１０１ｂの下面は、封止部ＭＲ１０１で覆われているので露出されず、リードＬＤ１０２は、下面全体が封止部ＭＲ１０１の下面から露出される。このため、検討例の半導体装置ＰＫＧ１０１の下面図は、図３４に示されているが、上記図２の半導体装置ＰＫＧの下面図とほぼ同様となっている。
検討例の半導体装置ＰＫＧ１０１の場合は、樹脂封止部を切断するダイシング工程で金属バリＭＢが発生すると、隣り合うリードＬＤ１０１とリードＬＤ１０２とが、この金属バリＭＢによって短絡する虞がある。
すなわち、図３９にも示されるように、金属バリＭＢは、ダイシングブレードの進行方向に発生するため、封止部ＭＲ１０１のある側面（例えば図３９に示される側面）で露出する各リードＬＤ１０１，ＬＤ１０２において、金属バリＭＢは横方向（封止部ＭＲ１０１の下面および側面に平行な方向）に発生する。図３９からも分かるように、隣り合うリードＬＤ１０１とリードＬＤ１０２において、一方のリードから他方のリードに向かって横方向に金属バリＭＢが発生するが、その金属バリの延在距離が長いと、その金属バリＭＢが他方のリードに到達してしまい、隣り合うリードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡してしまう。リード間が短絡する懸念があることは、半導体装置の信頼性の低下につながる。
リードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡することは、防ぐ必要がある。このため、検討例の半導体装置ＰＫＧ１０１の場合は、金属バリＭＢが発生してもリードＬＤ１０１とリードＬＤ１０２とが短絡しないようにするために、リードＬＤ１０１とリードＬＤ１０２との間の間隔を大きくする必要がある。しかしながら、リードＬＤ１０１とリードＬＤ１０２との間の間隔を大きくすることは、半導体装置ＰＫＧ１０１の平面寸法の増大を招いてしまうため、半導体装置の多端子化や小型化には不利となる。かといって、半導体装置の多端子化や小型化を図るためにリードＬＤ１０１とリードＬＤ１０２との間の間隔を小さくしてしまうと、リードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡してしまうリスク（可能性）が発生してしまう。リードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡した場合は、短絡が発生した半導体装置を、製造後の検査工程で除去する。このため、リードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡するリスクが発生することは、半導体装置の製造歩留まりの低下や、半導体装置の製造コストの増加につながってしまう。
＜主要な特徴と効果について＞
本実施の形態の主要な特徴のうちの一つは、リードＬＤ１とその隣のリードＬＤ２とにおいて、封止部ＭＲの下面ＭＲｂを基準として、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置が、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高いことである。これを別の表現で言うと、側面視において、封止部ＭＲの厚さ方向におけるリードＬＤ１の端面ＴＭ１の下辺ＫＨ１と封止部ＭＲの上面ＭＲａとの間の距離（Ｌ２）は、封止部ＭＲの厚さ方向におけるリードＬＤ２の端面ＴＭ２の上辺ＪＨ２と封止部ＭＲの上面ＭＲａとの間の距離（Ｌ３）よりも小さい（Ｌ２＜Ｌ３）。これにより、リードＬＤ１，ＬＤ２の切断面であるリードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に金属バリ（リードの金属バリ）が生じても、互いに隣り合う２つのリードＬＤ１，ＬＤ２間が金属バリを介して短絡してしまうのを的確に防止することができる。その理由について、以下に説明する。
図４０も、上記図９と同様に、本実施の形態の半導体装置ＰＫＧの側面を示す側面図であるが、図４０には、ステップＳ６のダイシング工程でリードＬＤ１，ＬＤ２に金属バリＭＢが発生した場合が示されている。また、図４１は、上記図１０に対応するものであり、図４０において点線で囲まれた領域ＲＧ１の拡大図が、図４１に示されている。
上述したように、半導体装置ＰＫＧを製造する際には、上記ステップＳ６で封止部ＭＲ１およびリードＬＤ１，ＬＤ２をダイシングブレードＢＲＤ（回転刃）を用いて切断するが、その際、ダイシングブレードＢＲＤ（回転刃）の進行方向にリードＬＤ１，ＬＤ２の金属バリＭＢが発生し得る。
図４０および図４１にも示されるように、金属バリＭＢは、ダイシングブレードＢＲＤの進行方向に発生するため、封止部ＭＲの同じ側面で露出する各リードＬＤ１，ＬＤ２において、同じ方向に発生する。このため、図４０の場合は、矢印ＹＧの方向がダイシングブレードＢＲＤの進行方向であり、各リードＬＤ１，ＬＤ２において、この矢印ＹＧの方向に、金属バリＭＢが発生している。すなわち、金属バリＭＢは、ダイシングブレードＢＲＤの進行方向に発生するため、封止部ＭＲのある側面（ここでは側面ＭＲｃ１と仮定する）で露出する各リードＬＤ１，ＬＤ２において、金属バリＭＢは横方向（封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ１に平行な方向）に発生する。各リード（ＬＤ１，ＬＤ２）において発生している金属バリＭＢは、そのリード（ＬＤ１，ＬＤ２）と一体的に形成されており、そのリード（ＬＤ１，ＬＤ２）の端面（ＴＭ１，ＴＭ２）から封止部ＭＲ１の側面上を薄膜状に延在している（伸びている）。
金属バリＭＢの発生方向は、金属バリＭＢの延在方向（リードから金属バリＭＢが伸びている方向）である。封止部ＭＲの側面ＭＲｃ１において各リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に発生している金属バリＭＢの延在方向は、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ１のそれぞれに平行な方向、または、封止部ＭＲの上面ＭＲａおよび側面ＭＲｃ１のそれぞれに平行な方向である（すなわち横方向）。言い換えると、封止部ＭＲの側面ＭＲｃ１において各リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に発生している金属バリＭＢの延在方向は、封止部ＭＲの下面ＭＲｂと側面ＭＲｃ１とが交わる辺が延在する方向、または、封止部ＭＲの上面ＭＲａと側面ＭＲｃ１とが交わる辺が延在する方向である。また、封止部ＭＲの側面ＭＲｃ２において各リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に発生している金属バリＭＢの延在方向は、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ２のそれぞれに平行な方向（すなわち横方向）である。また、封止部ＭＲの側面ＭＲｃ３において各リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に発生している金属バリＭＢの延在方向は、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ３のそれぞれに平行な方向（すなわち横方向）である。また、封止部ＭＲの側面ＭＲｃ４において各リードＬＤ１，ＬＤ２の端面ＴＭ１，ＴＭ２に発生している金属バリＭＢの延在方向は、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ４のそれぞれに平行な方向（すなわち横方向）である。
互いに隣り合うリードＬＤ１とリードＬＤ２において、一方のリードから他方のリードに向かって横方向に金属バリＭＢが発生し、その金属バリＭＢの延在距離が長かったとしても、その金属バリＭＢが他方のリードに接触せずに済むように、本実施の形態では、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしている。
上記検討例の半導体装置ＰＫＧ１０１の場合は、本実施の形態とは異なり、リードＬＤ１０１とその隣のリードＬＤ１０２とにおいて、リードＬＤ１０１の端面ＴＭ１０１の下辺ＫＨ１０１の高さ位置が、リードＬＤ１０２の端面ＴＭ１０２の上辺ＪＨ１０２の高さ位置よりも低くなっている（図３８および図３９参照）。このため、隣り合うリードＬＤ１０１とリードＬＤ１０２において、一方のリードから他方のリードに向かって横方向に金属バリＭＢが発生し、その金属バリＭＢの延在距離が長ければ、その金属バリＭＢは他方のリードに接触することになる。例えば、図３９において、リードＬＤ１０１に生じた金属バリＭＢは、矢印ＹＧ１０１の方向に隣り合うリードＬＤ１０２に向かって横方向に延在するため、金属バリＭＢの延在距離が長ければ、リードＬＤ１０１に生じた金属バリＭＢは、矢印ＹＧ１０１の方向に隣り合うリードＬＤ１０２に到達してしまい、リードＬＤ１０１とリードＬＤ１０２とが金属バリＭＢを介して短絡してしまう。同様に、図３９において、リードＬＤ１０２に生じた金属バリＭＢは、矢印ＹＧ１０１の方向に隣り合うリードＬＤ１０１に向かって横方向に延在するため、金属バリＭＢの延在距離が長ければ、リードＬＤ１０２に生じた金属バリＭＢは、矢印ＹＧ１０１の方向に隣り合うリードＬＤ１０１に到達してしまい、リードＬＤ１０２とリードＬＤ１０１とが金属バリＭＢを介して短絡してしまう。このため、上記検討例の半導体装置ＰＫＧ１０１の場合は、リードＬＤ１０２とリードＬＤ１０１とが金属バリＭＢを介して短絡するのを防ぐためには、リードＬＤ１０１とリードＬＤ１０２との間の間隔を大きくせざるを得ず、それゆえ、半導体装置の平面寸法の増大を招いてしまう。
それに対して、本実施の形態では、リードＬＤ１とその隣のリードＬＤ２とにおいて、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしている。このため、隣り合うリードＬＤ１とリードＬＤ２において、一方のリードから他方のリードに向かって横方向に金属バリＭＢが発生し、その金属バリＭＢの延在距離が長かったとしても、その金属バリＭＢは他方のリードに接触せずに済むため、隣り合うリードＬＤ１とリードＬＤ２とが金属バリＭＢを介して短絡してしまうのを防止することができる。このため、半導体装置ＰＫＧの信頼性を向上させることができる。また、本実施の形態の半導体装置ＰＫＧの場合は、リードＬＤ１とリードＬＤ２との間の間隔を大きくしなくとも、隣り合うリードＬＤ１とリードＬＤ２とが金属バリＭＢを介して短絡してしまうのを防止することができるため、半導体装置ＰＫＧの平面寸法を縮小することができ、半導体装置ＰＫＧの小型化を図ることができる。
ここで、隣り合うリードＬＤ１とリードＬＤ２とが金属バリＭＢを介して短絡してしまうのを防止するためには、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くすることが重要である。例えば、図４１において、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置が、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高ければ、リードＬＤ１に生じた金属バリＭＢは、横方向に延在するため、その金属バリＭＢの延在距離が長かったとしても、その金属バリＭＢはリードＬＤ２に接触せずに済む。しかしながら、図４１において、本実施の形態とは異なり、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置が、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも低ければ、リードＬＤ１に生じた金属バリＭＢは、横方向に延在するため、その金属バリＭＢの延在距離が長いと、その金属バリＭＢはリードＬＤ２に到達して接触することになる。従って、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くすれば、リードＬＤ１，ＬＤ２の切断面（端面ＴＭ１，ＴＭ２）に金属バリＭＢが発生したとしても、その金属バリＭＢの延在方向の先には隣のリードが存在しないことになるため、金属バリＭＢを介したリードＬＤ１，ＬＤ２間の短絡を的確に防止することができる。
このように、本発明者は、樹脂封止部とリードとをダイシングブレード（回転刃）を用いて切断する場合、リードの切断面に金属バリが発生し得ることと、その金属バリの延在方向が横方向となることとに着目した。そして、リードの切断面に金属バリが発生したとしても、その金属バリの延在方向の先には隣のリードが存在しないように、リードＬＤ１の切断面(端面ＴＭ１)とリードＬＤ２の切断面（端面ＴＭ２）との高さ位置をずらし、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしている。すなわち、封止部ＭＲの同じ側面において互いに隣り合うリードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とにおいて、リードＬＤ１の端面ＴＭ１の最も低い部分（ここでは下辺ＫＨ１）の高さ位置を、リードＬＤ２の端面ＴＭ２の最も高い部分（ここでは上辺ＪＨ２）の高さ位置よりも、高くしている。別の表現をすると、封止部ＭＲの同じ側面において隣り合うリードＬＤ１の端面ＴＭ１とリードＬＤ２の端面ＴＭ２とにおいて、端面ＴＭ１，ＴＭ２のうちの一方を横方向（封止部ＭＲの下面ＭＲｂおよび側面に平行な方向）に仮想的に移動させたとしても、端面ＴＭ１，ＴＭ２のうちの他方には重ならないようにしている。これにより、リードＬＤ１，ＬＤ２の切断面（端面ＴＭ１，ＴＭ２）に金属バリ（ＭＢ）が発生したとしても、隣り合うリードＬＤ１とリードＬＤ２とが金属バリ（ＭＢ）を介して短絡してしまうのを的確に防止することができる。
本実施の形態では、リードＬＤ１，ＬＤ２の切断時に金属バリ（ＭＢ）が発生したとしても、隣り合うリードＬＤ１とリードＬＤ２とが金属バリ（ＭＢ）を介して短絡してしまうのを的確に防止することができるため、隣り合うリードＬＤ１とリードＬＤ２との間の間隔を小さくすることができる。すなわち、本実施の形態では、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしたことで、隣り合うリードＬＤ１とリードＬＤ２との間の間隔を小さくしたとしても、隣り合うリードＬＤ１とリードＬＤ２とが金属バリ（ＭＢ）を介して短絡してしまうリスク（可能性）を増加させないで済む。このため、隣り合うリードＬＤ１とリードＬＤ２とが金属バリ（ＭＢ）を介して短絡してしまうリスク（可能性）を増加させずに、隣り合うリードＬＤ１とリードＬＤ２との間の間隔を小さくすることができるため、半導体装置ＰＫＧの平面寸法の縮小を図ることができ、また、半導体装置ＰＫＧの平面寸法を増加させずに、リードＬＤの数の増大を図ることができる。このため、半導体装置ＰＫＧの小型化や多端子化を図ることができる。また、隣り合うリード間が金属バリを介して短絡した場合は、短絡が発生した半導体装置を、製造後の検査工程で除去するが、本実施の形態では、リードの金属バリに起因したリード間の短絡を防ぐことができるため、半導体装置の製造歩留まりを向上させることができ、半導体装置の製造コストを低減することができる。
また、本実施の形態では、樹脂封止部（封止部ＭＲ１）とリードとをダイシングブレード（回転刃）を用いて切断する際にリードの切断面に金属バリが発生し得ることと、その金属バリの延在方向が横方向となることとに着目して、上述のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしている。本実施の形態とは異なり、樹脂封止部（封止部ＭＲ１）とリードとを打ち抜き加工（パンチング）により切断した場合は、リードの金属バリは、横方向ではなく縦方向に発生する。
このため、本実施の形態は、半導体装置（ＰＫＧ）を製造する際に、樹脂封止部（封止部ＭＲ１）とリードＬＤとをダイシングブレード（回転刃）を用いて切断する場合に適用すれば、有効である。また、打ち抜き加工ではなく、ダイシングブレード（回転刃）による切断を用いることで、切断領域の樹脂封止部の厚みがある程度厚かったとしても、樹脂封止部を的確に切断することができる。
また、本実施の形態は、製造された半導体装置ＰＫＧにおいて、封止部ＭＲの側面から露出するリードＬＤ（ＬＤ１，ＬＤ２）の端面ＴＭ（ＴＭ１，ＴＭ２）に金属バリ（ＭＢ）が発生している場合で、その金属バリ（ＭＢ）が横方向に発生している場合に適用すれば、有効である。ここで、横方向とは、封止部ＭＲの側面ＭＲｃ１を見たときの側面視の場合は、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ１のそれぞれに平行な方向（すなわち下面ＭＲｂに平行でかつ側面ＭＲｃ１にも平行な方向）、または、封止部ＭＲの上面ＭＲａおよび側面ＭＲｃ１のそれぞれに平行な方向（すなわち上面ＭＲａに平行でかつ側面ＭＲｃ１にも平行な方向）である。言い換えると、封止部ＭＲの下面ＭＲｂと側面ＭＲｃ１とが交わる辺が延在する方向、または、封止部ＭＲの上面ＭＲａと側面ＭＲｃ１とが交わる辺が延在する方向である。また、封止部ＭＲの側面ＭＲｃ２を見たときの側面視の場合は、横方向とは、封止部ＭＲの下面ＭＲｂおよび側面ＭＲｃ２のそれぞれに平行な方向、または、封止部ＭＲの上面ＭＲａおよび側面ＭＲｃ２のそれぞれに平行な方向である。言い換えると、封止部ＭＲの下面ＭＲｂと側面ＭＲｃ２とが交わる辺が延在する方向、または、封止部ＭＲの上面ＭＲａと側面ＭＲｃ２とが交わる辺が延在する方向である。封止部ＭＲの側面ＭＲｃ３を見たときの側面視の場合や、封止部ＭＲの側面ＭＲｃ４を見たときの側面視の場合も、同様に考えることができる。
すなわち、製造された半導体装置ＰＫＧにおいて、封止部ＭＲの側面から露出するリードＬＤの端面ＴＭに金属バリ（ＭＢ）が発生し、その金属バリが横方向に発生している場合を仮定する。この場合は、本実施の形態とは異なり、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置をリードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしていなければ、リードＬＤの切断時に発生する金属バリを介してリードＬＤ間が短絡するリスクがあったことを示唆している。このため、この場合は、本実施の形態のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置をリードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしたことで、リードの切断時に発生する金属バリを介してリードＬＤ間が短絡するリスクを解消したと言える。このため、製造された半導体装置ＰＫＧにおいて、封止部ＭＲの側面から露出するリードＬＤの端面ＴＭに金属バリ（ＭＢ）が発生し、その金属バリが横方向に発生している場合には、本実施の形態を適用することが有効であり、それによって、上述のような効果を得ることができる。
また、ステップＳ３のワイヤボンディング工程においては、熱と荷重によりワイヤＢＷをパッド電極ＰＤやリードＬＤに接続する方式（熱圧着方式）を採用することもできるが、熱と荷重に加えて更に超音波も印加しながらワイヤＢＷをパッドＰＤやリードＬＤに接続する方式（超音波熱圧着方式）を採用すれば、より好ましい。超音波熱圧着方式を用いることで、パッド電極ＰＤやリードＬＤに対するワイヤＢＷの接続強度を高めることができる。
なお、銅（Ｃｕ）は金（Ａｕ）に比べて硬い材質であるため、金（Ａｕ）ワイヤに比べて、銅（Ｃｕ）ワイヤは、リードに対する接続強度を確保しにくい。このため、金ワイヤを使用する場合のワイヤボンディング工程に比べて、銅ワイヤを使用するワイヤボンディング工程の方が、印加する超音波の周波数を高くすることが望ましく、それによって銅ワイヤの接続強度を確保することができる。しかしながら、リードの幅（ワイヤボンディング領域におけるリードの幅）を細くしてしまうと、高い周波数の超音波を印加しにくくなる。このため、銅ワイヤを用いる場合は、ワイヤボンディング時に印加する超音波の周波数を高くすることに伴い、リードの幅（ワイヤボンディング領域におけるリードの幅）をある程度大きくすることが望ましい。
しかしながら、上記検討例の半導体装置ＰＫＧ１０１においては、銅ワイヤを用いることに伴いリードの幅（ワイヤボンディング領域におけるリードの幅）を大きくした分、隣り合うリードの間隔を小さくしてしまうと、リードの切断時に発生した金属バリを介してリード間が短絡するリスクが増加する虞がある。このため、上記検討例の半導体装置ＰＫＧ１０１においては、銅ワイヤを用いる場合は、リードの切断時に発生した金属バリを介してリード間が短絡しないようにするためには、隣り合うリードの間隔を維持しながら、リードの幅（ワイヤボンディング領域におけるリードの幅）を大きくすることになるが、これは、半導体装置ＰＫＧ１０１の平面寸法の増大を招いてしまう。
それに対して、本実施の形態では、上述のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしたことで、リードＬＤの切断時に発生した金属バリを介してリードＬＤ間が短絡しないようにしている。これにより、隣り合うリードＬＤの間隔が小さくなっても、リードＬＤの切断時に発生した金属バリを介してリードＬＤ間が短絡するのを防止することができる。このため、本実施の形態の半導体装置ＰＫＧにおいては、ワイヤＢＷとして銅ワイヤを用いた場合に、銅ワイヤを用いることに伴いリードＬＤの幅（ワイヤボンディング領域におけるリードＬＤの幅）を大きくした分、隣り合うリードＬＤの間隔を小さくしても、リードＬＤの切断時に発生した金属バリを介してリードＬＤ間が短絡しないようにすることができる。
このため、本実施の形態においては、ワイヤＢＷとして銅ワイヤを用いた場合に、リードＬＤの幅（ワイヤボンディング領域におけるリードＬＤの幅）をある程度大きくして、超音波熱圧着方式のワイヤボンディングを行いやすくすることができるとともに、隣り合うリードＬＤの間隔を小さくすることが許容されることで、半導体装置ＰＫＧの平面寸法を抑制することができる。このため、ワイヤＢＷとしては、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができるが、ワイヤＢＷとして銅ワイヤを用いる場合に本実施の形態を適用すれば、その効果は極めて大きい。
また、ワイヤＢＷとして金ワイヤを用いた場合には、銅ワイヤを用いた場合に比べて、ワイヤボンディング時に印加する超音波の周波数を低くすることができるため、リードＬＤの幅を小さくすることができる。これにより、ダイシング工程におけるリードの切断量（体積）を減らすことができるため、ダイシングブレードＢＲＤの使用寿命を長くすることができる。このため、ワイヤＢＷとして金ワイヤを用いる場合に本実施の形態を適用しても、その効果は期待できる。
また、本実施の形態では、上述のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしているが、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置と、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置との差（高さ方向の差）を、符号ＤＦを付して差ＤＦとすると（図１０参照）、この差ＤＦはゼロよりも大きい（すなわちＤＦ＞０）。なお、この差ＤＦは、封止部ＭＲの厚さ方向におけるリードＬＤ１の端面ＴＭ１の下辺ＫＨ１と封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離Ｌ２と、封止部ＭＲの厚さ方向におけるリードＬＤ２の端面ＴＭ２の上辺ＪＨ２と封止部ＭＲの上面ＭＲａ（すなわち、図９に示す上面ＭＲａの辺）との間の距離Ｌ３との差に対応している（ＤＦ＝Ｌ３−Ｌ２）。
この差ＤＦは、リードＬＤ１，ＬＤ２のうちの最も厚い部分の厚さ（ここでは厚肉部ＬＤ１ａの厚さＴ１ａまたは厚肉部ＬＤ２ａの厚さＴ２ａ）の１０〜４０％であることが好ましい。すなわち、Ｔ１ａ×０．１≦ＤＦ≦Ｔ１ａ×０．４またはＴ２ａ×０．１≦ＤＦ≦Ｔ２ａ×０．４が成り立つことが好ましい。差ＤＦをある程度大きくすれば、リードＬＤの切断時に発生するリードＬＤの金属バリ（ＭＢ）が、何らかの要因で横方向から多少傾斜して発生したとしても、隣り合うリードＬＤ１，ＬＤ２間が金属バリを介して短絡するのを的確に防止することができるようになる。この観点で、差ＤＦは、リードＬＤ１，ＬＤ２のうちの最も厚い部分の厚さ（ここでは厚肉部ＬＤ１ａの厚さＴ１ａまたは厚肉部ＬＤ２ａの厚さＴ２ａ）の１０％以上であることが好ましく、すなわち、Ｔ１ａ×０．１≦ＤＦまたはＴ２ａ×０．１≦ＤＦが成り立つことが好ましい。
しかしながら、この差ＤＦを大きくし過ぎてしまうと、リードＬＤ１，ＬＤ２の薄肉部ＬＤ１ｂ，ＬＤ２ｂの厚さＴ１ｂ，Ｔ２ｂがかなり薄くなってしまい、半導体装置ＰＫＧの製造工程を行いにくくなる懸念がある。この観点で、差ＤＦは、リードＬＤ１，ＬＤ２のうちの最も厚い部分の厚さ（ここでは厚肉部ＬＤ１ａの厚さＴ１ａまたは厚肉部ＬＤ２ａの厚さＴ２ａ）の４０％以下であることが好ましく、すなわち、ＤＦ≦Ｔ１ａ×０．４またはＤＦ≦Ｔ２ａ×０．４が成り立つことが好ましい。従って、差ＤＦは、リードＬＤ１，ＬＤ２のうちの最も厚い部分の厚さ（ここでは厚肉部ＬＤ１ａの厚さＴ１ａまたは厚肉部ＬＤ２ａの厚さＴ２ａ）の１０〜４０％であることが特に好ましく、すなわち、Ｔ１ａ×０．１≦ＤＦ≦Ｔ１ａ×０．４またはＴ２ａ×０．１≦ＤＦ≦Ｔ２ａ×０．４が成り立つことが特に好ましい。
一例を挙げれば、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの厚さＴ１ａ，Ｔ２ａを、それぞれ０．２ｍｍ程度とし、リードＬＤ１，ＬＤ２の薄肉部ＬＤ１ｂ，ＬＤ２ｂの厚さＴ１ｂ，Ｔ２ｂを、それぞれ０．０８ｍｍ程度とし、差ＤＦを０．０４ｍｍ程度とすることができる。
＜第１変形例について＞
次に、本実施の形態の半導体装置ＰＫＧの第１変形例について説明する。なお、以下では、第１変形例の半導体装置ＰＫＧを、符号ＰＫＧ１を付して半導体装置ＰＫＧ１と称することとする。また、上記図１〜図１１の半導体装置ＰＫＧを、以下では、上記半導体装置ＰＫＧと称することとする。
図４２および図４３は、第１変形例の半導体装置ＰＫＧ１の断面図であり、図４４は、第１変形例の半導体装置ＰＫＧ１の側面図であり、図４５は、図４４において点線で囲まれた領域ＲＧ２の拡大図を示す部分拡大側面図である。なお、図４２は上記図６に対応するものであり、図４３は上記図７に対応するものであり、図４４は上記図９に対応するものであり、図４５は上記図１０に対応するものである。
上記半導体装置ＰＫＧ（上記図１〜図１１の半導体装置ＰＫＧ）においては、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂと、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂとは、互いにほぼ同じ（Ｔ１ｂ＝Ｔ２ｂ）であった（図６および図７参照）。これを反映して、上記半導体装置ＰＫＧにおいては、リードＬＤ１の端面ＴＭ１の高さ方向の寸法Ｈ１と、リードＬＤ２の端面ＴＭ２の高さ方向の寸法Ｈ２とは、ほぼ同じ（Ｈ１＝Ｈ２）であった（図１０参照）。
それに対して、第１変形例の半導体装置ＰＫＧ１においては、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂは、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂよりも厚く（Ｔ１ｂ＞Ｔ２ｂ）なっている（図４２および図４３参照）。これを反映して、第１変形例の半導体装置ＰＫＧ１においては、リードＬＤ１の端面ＴＭ１の高さ方向の寸法Ｈ１は、リードＬＤ２の端面ＴＭ２の高さ方向の寸法Ｈ２よりも、大きく（Ｈ１＞Ｈ２）なっている（図４５参照）。
なお、リードＬＤ１の端面ＴＭ１の高さ方向の寸法Ｈ１が、そのリードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂと実質的に同じ（Ｈ１＝Ｔ１ｂ）になり、リードＬＤ２の端面ＴＭ２の高さ方向の寸法Ｈ２が、そのリードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂと実質的に同じ（Ｈ２＝Ｔ２ｂ）になることは、上記半導体装置ＰＫＧと第１変形例の半導体装置ＰＫＧ１とで共通である。
第１変形例の半導体装置ＰＫＧ１の他の構成は、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。また、第１変形例の半導体装置ＰＫＧ１の製造工程は、上記半導体装置ＰＫＧの製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
第１変形例の半導体装置ＰＫＧ１は、上記半導体装置ＰＫＧとほぼ同様の効果を得ることができるのに加えて、更に次のような効果も得ることができる。
半導体装置を製造する際に、リードフレームＬＦにおけるリードＬＤ２の下面全体とリードＬＤ１の厚肉部ＬＤ１ａの下面とは、支持部材の支持面で保持され得るが、リードＬＤ１の薄肉部ＬＤ１ｂの下面は、支持部材の支持面から離間し、保持されない状態になる。支持部材としては、例えば、リードフレームＬＦの下面全体に貼り付けられるシート状の部材（バックテープ）などが挙げられる。バックテープは、例えば、リードフレームＬＦを作製した後にリードフレームＬＦの下面全体に貼り付けられ、モールド工程で封止部ＭＲ１を形成した後、めっき工程（上記めっき層ＰＬを形成する工程）を行う前に、リードフレームＬＦから取り除かれる。リードフレームＬＦにおけるリードＬＤ２の下面全体とリードＬＤ１の厚肉部ＬＤ１ａの下面とは、バックテープが接触しているため、モールド工程を行っても、リードＬＤ２の下面とリードＬＤ１の厚肉部ＬＤ１ａの下面とは、封止部ＭＲ１で覆われない。一方、リードＬＤ１の薄肉部ＬＤ１ｂの下面は、バックテープから離間していることで、モールド工程を行うと、リードＬＤ１の薄肉部ＬＤ１ｂの下面は封止部ＭＲ１で覆われた状態になる。
半導体装置を製造する際に、リードＬＤ２は、厚肉部ＬＤ２ａだけでなく薄肉部ＬＤ２ｂもバックテープなどの支持部材に支持され得るため、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂを薄くしても、リードＬＤ２の支持強度は低下せずに済み、半導体装置の製造工程上の不具合は生じにくい。一方、半導体装置を製造する際に、リードＬＤ１の厚肉部ＬＤ１ａはバックテープなどの支持部材に支持され得るが、リードＬＤ１の薄肉部ＬＤ１ｂはバックテープなどの支持部材に支持されないため、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂを薄くし過ぎると、リードＬＤ１の支持強度が低下してしまい、リードＬＤ１の変形が生じる懸念がある。このため、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂは、ある程度厚くすることが望ましい。
そこで、第１変形例の半導体装置ＰＫＧ１では、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂを、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂよりも薄くし（Ｔ１ｂ＞Ｔ２ｂ）、それゆえ、リードＬＤ１の端面ＴＭ１の高さ方向の寸法Ｈ１は、リードＬＤ２の端面ＴＭ２の高さ方向の寸法Ｈ２よりも大きく（Ｈ１＞Ｈ２）なっている。これにより、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂを厚くすることで、リードＬＤ１の支持強度を確保して、リードＬＤ１の変形を的確に防止することができるとともに、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂを薄くすることで、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置がリードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高い構造を、的確に実現することができる。
なお、第１変形例の半導体装置ＰＫＧ１の場合も、上記半導体装置ＰＫＧと同様に、上記差ＤＦは、リードＬＤ１，ＬＤ２のうちの最も厚い部分の厚さ（ここでは厚肉部ＬＤ１ａの厚さＴ１ａまたは厚肉部ＬＤ２ａの厚さＴ２ａ）の１０〜４０％であることが特に好ましく、すなわち、Ｔ１ａ×０．１≦ＤＦ≦Ｔ１ａ×０．４またはＴ１ｂ×０．１≦ＤＦ≦Ｔ１ｂ×０．４が成り立つことが特に好ましい。一例を挙げれば、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの厚さＴ１ａ，Ｔ２ａを、それぞれ０．２ｍｍ程度とし、リードＬＤ１の薄肉部ＬＤ１ｂの厚さＴ１ｂを０．１ｍｍ程度とし、リードＬＤ２の薄肉部ＬＤ２ｂの厚さＴ２ｂを０．０６ｍｍ程度とし、差ＤＦを０．０４ｍｍ程度とすることができる。
＜第２変形例について＞
次に、本実施の形態の半導体装置ＰＫＧの第２変形例について説明する。なお、以下では、第２変形例の半導体装置ＰＫＧを、符号ＰＫＧ２を付して半導体装置ＰＫＧ２と称することとする。また、上記図１〜図１１の半導体装置ＰＫＧを、以下では、上記半導体装置ＰＫＧと称することとする。
図４６および図４７は、第２変形例の半導体装置ＰＫＧ２の平面透視図であり、図４８は、第２変形例の半導体装置ＰＫＧ２の側面図である。なお、図４６は上記図３に対応するものであり、図４７は上記図１１に対応するものであり、図４８は上記図９に対応するものである。図４７においても、上記図１１と同様のハッチングを付してある。また、第２変形例の半導体装置ＰＫＧ２の上面図は、上記図１と同様であり、第２変形例の半導体装置ＰＫＧ２の下面図は、上記図２と同様であり、第２変形例の半導体装置ＰＫＧ２の断面図は、上記図６〜図８と同様であるため、ここでは繰り返しの図示は省略している。
上記半導体装置ＰＫＧ（上記図１〜図１１の半導体装置ＰＫＧ）においては、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａとは、ほぼ同じ（Ｗ１ａ＝Ｗ１ｂ）であった（図１１参照）。また、上記半導体装置ＰＫＧにおいては、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとは、ほぼ同じ（Ｗ２ａ＝Ｗ２ｂ）であった（図１１参照）。また、上記半導体装置ＰＫＧにおいては、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂとは、ほぼ同じ（Ｗ１ｂ＝Ｗ２ｂ）であり、また、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとは、ほぼ同じ（Ｗ１ａ＝Ｗ２ａ）であった（図１１参照）。このため、上記半導体装置ＰＫＧにおいては、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４と同じ（Ｗ３＝Ｗ４）である（図９参照）。
それに対して、第２変形例の半導体装置ＰＫＧ２においては、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとが、互いにほぼ同じ（Ｗ２ａ＝Ｗ２ｂ）である点は、上記半導体装置ＰＫＧと共通である（図４７参照）。しかしながら、第２変形例の半導体装置ＰＫＧ２においては、上記半導体装置ＰＫＧとは異なり、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂは、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａよりも小さく（Ｗ１ａ＞Ｗ１ｂ）なっている（図４７参照）。また、第２変形例の半導体装置ＰＫＧ２においては、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとが、互いにほぼ同じ（Ｗ１ａ＝Ｗ２ａ）である点は、上記半導体装置ＰＫＧと共通である（図４７参照）。しかしながら、第２変形例の半導体装置ＰＫＧ２においては、上記半導体装置ＰＫＧとは異なり、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂは、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂよりも小さく（Ｗ１ｂ＜Ｗ２ｂ）なっている（図４７参照）。このため、第２変形例の半導体装置ＰＫＧ２においては、上記半導体装置ＰＫＧとは異なり、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４よりも小さく（Ｗ３＜Ｗ４）なっている。これは、リードＬＤ１の端面ＴＭ１の横方向の寸法は、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと実質的に同じであり、また、リードＬＤ２の端面ＴＭ２の横方向の寸法は、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと実質的に同じだからである（図４８参照）。
第２変形例の半導体装置ＰＫＧ２の他の構成は、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。また、第２変形例の半導体装置ＰＫＧ２の製造工程は、上記半導体装置ＰＫＧの製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
第２変形例の半導体装置ＰＫＧ２は、上記半導体装置ＰＫＧとほぼ同様の効果を得ることができるのに加えて、更に次のような効果も得ることができる。
半導体装置を実装用基板に実装した場合、リードＬＤ１，ＬＤ２のそれぞれの下部露出面は、実装用基板の端子に半田などで接合される。半導体装置に反りが発生したときに、反りよる応力が最も大きくなるのは、封止部ＭＲの下面ＭＲｂの外周側である。封止部ＭＲの下面ＭＲｂにおいては、リードＬＤ１の下部露出面よりもリードＬＤ２の下部露出面の方が外周側に位置している。このため、半導体装置に反りが発生したときには、リードＬＤ１の下部露出面と実装用基板の端子との接合部よりも、リードＬＤ２の下部露出面と実装用基板の端子との接合部の方が、反りに伴って印加される応力が大きくなる。このため、半導体装置に反りが発生したときに、リードと実装用基板の端子との間の接合部が剥離するリスク（可能性）が高いのは、リードＬＤ１，ＬＤ２のうちのリードＬＤ２である。
そこで、第２変形例の半導体装置ＰＫＧ２も、上記半導体装置ＰＫＧと同様に、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとをほぼ同じ（Ｗ２ａ＝Ｗ２ｂ）にすることで、封止部ＭＲの下面ＭＲｂから露出するリードＬＤ２の下部露出面の面積を確保している。これにより、半導体装置のリードＬＤ２と実装用基板の端子との間の接合強度を確保することができる。このため、半導体装置を実装用基板に実装した場合に、半導体装置に反りが発生したとしても、反りに伴って印加される応力が大きなリードＬＤ２については、リードＬＤ２の下部露出面の面積を大きくして、リードＬＤ２と実装用基板の端子との間の接合強度を高くすることで、リードＬＤ２と実装用基板の端子との接合部が剥離するのを的確に防止することができる。従って、半導体装置の実装信頼性を向上させることができる。
一方、半導体装置に反りが発生したときには、リードＬＤ１の下部露出面と実装用基板の端子との接合部よりも、リードＬＤ２の下部露出面と実装用基板の端子との接合部の方が、反りに伴って印加される応力は小さい。また、リードＬＤ２の下部露出面は、リードＬＤ１の厚肉部ＬＤ１ａの下面からなり、リードＬＤ１の薄肉部ＬＤ１ｂの下面は、封止部ＭＲで覆われている。このため、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを小さくしても、リードＬＤ２の下部露出面の面積は変化せず、それゆえ、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを小さくすることは、リードＬＤ１の下部露出面と実装用基板の端子との接合強度には影響を与えない。
そこで、第２変形例の半導体装置ＰＫＧ２では、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａよりも小さくしている（Ｗ１ａ＞Ｗ１ｂ）。これにより、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと平面寸法（平面積）とを確保しながら、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを小さくすることができる。リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと平面寸法（平面積）とをある程度大きくすることにより、リードＬＤ１の厚肉部ＬＤ１ａの上面にワイヤＢＷを接続しやすくなり、また、リードＬＤ１の厚肉部ＬＤ１ａの下面（すなわち下部露出面）と実装用基板の端子との接合強度を確保しやすくなる。また、樹脂封止部とリードとを切断するダイシング工程においては、切断する金属部材の切断量（体積）が少ない方が、ダイシング工程を行いやすい。第２変形例の場合は、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを小さくしたことにより、ステップＳ６のダイシング工程におけるリードＬＤ１の切断量（体積）を減らすことができるため、ステップＳ６のダイシング工程を行いやすくすることができる。また、ダイシングブレードＢＲＤの使用寿命を長くすることもできる。
このように第２変形例の半導体装置ＰＫＧ２では、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂよりも小さく（Ｗ１ｂ＜Ｗ２ｂ）しており、それゆえ、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ２の端面ＴＭ２の横方向の寸法幅Ｗ４よりも小さく（Ｗ３＜Ｗ４）なっている。これにより、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂ（端面ＴＭ２の横方向の寸法Ｗ４）を大きくして、リードＬＤ２の下部露出面と実装用基板の端子との接合強度を高めて、半導体装置の実装信頼性を向上することができるとともに、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂ（端面ＴＭ１の横方向の寸法Ｗ３）を小さくして、ステップＳ６のダイシング工程を行いやすくすることができる。また、ダイシングブレードＢＲＤの使用寿命を長くすることができる。
従って、第２変形例（半導体装置ＰＫＧ２）の場合は、上記半導体装置ＰＫＧとほぼ同等の実装信頼性を確保しながら、上記半導体装置ＰＫＧを製造する場合に比べて、ステップＳ６のダイシング工程における金属部材の切断量（体積）を小さくすることができるため、ステップＳ６のダイシング工程を行いやすくなるという利点を得られる。
また、ステップＳ５のめっき工程では、端面ＴＭ１，ＴＭ２，ＴＬＭはまだ形成されていないため、ステップＳ５で端面ＴＭ１，ＴＭ２，ＴＬＭ上にめっき層ＰＬが形成されることはない。しかしながら、ステップＳ６のダイシング工程でリードＬＤ２を切断した際には、リードＬＤ２の下部露出面（封止部ＭＲ１の下面ＭＲ１ｂから露出する部分）上に形成されているめっき層ＰＬもリードＬＤ２と一緒に切断されるため、そのめっき層ＰＬの一部が、めっき層ＰＬのバリとなってリードＬＤ２の切断面（端面ＴＭ２）の一部上に延在する場合がある。この場合、製造された半導体装置においては、リードＬＤ２の各端面ＴＭ２の一部をめっき層ＰＬが覆っている状態となる。リードＬＤ２の端面ＴＭ２の一部をめっき層ＰＬが覆っていれば、半導体装置を実装用基板に半田実装した際に、リードＬＤ２の端面ＴＭ２の一部を覆うめっき層ＰＬ上に半田が濡れ上がる。第２変形例の半導体装置ＰＫＧ２も、上記半導体装置ＰＫＧと同様に、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂは小さくしていないため、半導体装置を実装用基板に半田実装した際に、リードＬＤ２の端面ＴＭ２の一部を覆うめっき層ＰＬ上に半田が濡れ上がる量を大きくすることができる。この点でも、第２変形例の半導体装置ＰＫＧ２の場合は、上記半導体装置ＰＫＧとほぼ同等の実装信頼性を確保することができる。
＜第３変形例について＞
次に、本実施の形態の半導体装置ＰＫＧの第３変形例について説明する。なお、以下では、第３変形例の半導体装置ＰＫＧを、符号ＰＫＧ３を付して半導体装置ＰＫＧ３と称することとする。また、上記図１〜図１１の半導体装置ＰＫＧを、以下では、上記半導体装置ＰＫＧと称することとする。
図４９および図５０は、第３変形例の半導体装置ＰＫＧ３の平面透視図であり、図５１は、第３変形例の半導体装置ＰＫＧ３の下面図であり、図５２は、第３変形例の半導体装置ＰＫＧ３の側面図である。なお、図４９は上記図３に対応するものであり、図５０は上記図１１に対応するものであり、図５１は上記図２に対応するものであり、図５２は上記図９に対応するものである。図５０においても、上記図１１と同様のハッチングを付してある。また、第３変形例の半導体装置ＰＫＧ３の上面図は、上記図１と同様であり、第３変形例の半導体装置ＰＫＧ３の断面図は、上記図６〜図８と同様であるため、ここでは繰り返しの図示は省略している。
第３変形例の半導体装置ＰＫＧ３においては、上記半導体装置ＰＫＧおよび第２検討例の半導体装置ＰＫＧ２とは異なり、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂは、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａよりも小さく（Ｗ２ａ＞Ｗ２ｂ）なっている（図５０参照）。また、上記半導体装置ＰＫＧとは異なり、第３変形例の半導体装置ＰＫＧ３においては、第２変形例の半導体装置ＰＫＧ２と同様に、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂは、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａよりも小さく（Ｗ１ａ＞Ｗ１ｂ）なっている（図５０参照）。また、第３変形例の半導体装置ＰＫＧ３においては、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａとが、互いにほぼ同じ（Ｗ１ａ＝Ｗ２ａ）である点は、上記半導体装置ＰＫＧおよび第２検討例の半導体装置ＰＫＧ２と共通である（図５０参照）。また、第３変形例の半導体装置ＰＫＧ３においては、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂとは、ほぼ同じ（Ｗ１ｂ＝Ｗ２ｂ）になっている（図５０参照）。このため、第３変形例の半導体装置ＰＫＧ３においては、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３と、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４とは、ほぼ同じになっている（図５２参照）。これは、リードＬＤ１の端面ＴＭ１の横方向の寸法Ｗ３は、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂと実質的に同じになり、また、リードＬＤ２の端面ＴＭ２の横方向の寸法Ｗ４は、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂと実質的に同じになるからである。
第３変形例の半導体装置ＰＫＧ３の他の構成は、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。また、第３変形例の半導体装置ＰＫＧ３の製造工程は、上記半導体装置ＰＫＧの製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
第３変形例の半導体装置ＰＫＧ３は、上記半導体装置ＰＫＧとほぼ同様の効果を得ることができるのに加えて、更に次のような効果も得ることができる。
すなわち、第３変形例の半導体装置ＰＫＧ３では、第２変形例の半導体装置ＰＫＧ２と同様に、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａよりも小さくしている（Ｗ１ａ＞Ｗ１ｂ）。これにより、リードＬＤ１の厚肉部ＬＤ１ａの幅Ｗ１ａと平面寸法（平面積）とを確保しながら、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂを小さくすることができる。また、第３変形例の半導体装置ＰＫＧ３では、上記半導体装置ＰＫＧや第２変形例の半導体装置ＰＫＧ２とは異なり、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂを、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａよりも小さくしている（Ｗ２ａ＞Ｗ２ｂ）。これにより、リードＬＤ２の厚肉部ＬＤ２ａの幅Ｗ２ａと平面寸法（平面積）とを確保しながら、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂを小さくすることができる。リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの幅Ｗ１ａ，Ｗ２ａと平面寸法（平面積）とをある程度大きくすることにより、リードＬＤ１，ＬＤ２の厚肉部ＬＤ１ａ，ＬＤ２ａの各上面にワイヤＢＷを接続しやすくなり、また、リードＬＤ１，ＬＤ２と実装用基板の端子との接合強度を確保しやすくなる。また、樹脂封止部とリードとを切断するダイシング工程においては、切断する金属部材の切断量が少ない方がダイシング工程を行いやすい。第３変形例の場合は、リードＬＤ１の薄肉部ＬＤ１ｂの幅Ｗ１ｂ（端面ＴＭ１の横方向の寸法Ｗ３）だけでなく、リードＬＤ２の薄肉部ＬＤ２ｂの幅Ｗ２ｂ（端面ＴＭ２の横方向の寸法Ｗ４）も小さくしたことにより、ステップＳ６のダイシング工程におけるリードＬＤ１，ＬＤ２の各切断量（体積）を小さくすることができる。このため、第３変形例の場合は、ステップＳ６のダイシング工程を更に行いやすくすることができる。また、ダイシングブレードＢＲＤの使用寿命を長くすることができる。
従って、上記半導体装置ＰＫＧと第２変形例の半導体装置ＰＫＧ２と第３変形例の半導体装置ＰＫＧ３とを比べると、ステップＳ６のダイシング工程を行いやすいという点では、第３変形例の半導体装置ＰＫＧ３が最も有利であり、第２変形例の半導体装置ＰＫＧ２が次に有利である。一方、半導体装置の実装信頼性をできるだけ高める点では、第２変形例の半導体装置ＰＫＧ２および上記半導体装置ＰＫＧが有利である。
＜第４変形例について＞
次に、本実施の形態の半導体装置ＰＫＧの第４変形例について説明する。なお、以下では、第４変形例の半導体装置ＰＫＧを、符号ＰＫＧ４を付して半導体装置ＰＫＧ４と称することとする。また、上記図１〜図１１の半導体装置ＰＫＧを、以下では、上記半導体装置ＰＫＧと称することとする。
図５３および図５４は、第４変形例の半導体装置ＰＫＧ４の平面透視図であり、図５５は、第４変形例の半導体装置ＰＫＧ４の下面図であり、図５６および図５７は、第４変形例の半導体装置ＰＫＧ４の断面図である。なお、図５３は上記図３に対応するものであり、図５４は上記図１１に対応するものであり、図５５は上記図２に対応するものであり、図５６は上記図６に対応するものであり、図５７は上記図７に対応するものである。なお、図５３のＡ２−Ａ２線の位置での半導体装置ＰＫＧ４の断面図が、図５６に対応し、図５３のＢ２−Ｂ２線の位置での半導体装置ＰＫＧ４の断面図が、図５７に対応している。また、図５４においても、上記図１１と同様のハッチングを付してある。また、図５３においては、リードＬＤ１とリードＬＤ２とを判別可能なように、リードＬＤ１に斜線のハッチングを付してある。また、第４変形例の半導体装置ＰＫＧ４の上面図は、上記図１と同様であり、第４変形例の半導体装置ＰＫＧ４の側面図は、上記図９および図１０と同様であるため、ここでは繰り返しの図示は省略している。
上記半導体装置ＰＫＧでは、リードＬＤ２よりもリードＬＤ１の方が、ダイパッドＤＰの近くにまで延在していた。すなわち、上記半導体装置ＰＫＧでは、隣同士のリードＬＤ１とリードＬＤ２とを比べた場合には、リードＬＤ２の先端面（先端部）よりも、リードＬＤ１の先端面（先端部）の方が、ダイパッドＤＰの近くに位置していた。
それに対して、第４変形例の半導体装置ＰＫＧ４では、隣同士のリードＬＤ１とリードＬＤ２とを比べた場合には、リードＬＤ２の先端面からダイパッドＤＰまでの距離（間隔）と、リードＬＤ１の先端面からダイパッドＤＰまでの距離（間隔）とは、ほぼ同じになっている。
ダイパッドＤＰの周囲にリードＬＤ１とリードＬＤ２とが交互に配置（配列）され、各リードＬＤ１が、厚肉部ＬＤ１ａと薄肉部ＬＤ１ｂとを一体的に有し、各リードＬＤ２が、厚肉部ＬＤ２ａと薄肉部ＬＤ２ｂとを一体的に有している点は、第４変形例の半導体装置ＰＫＧ４も、上記半導体装置ＰＫＧと共通である。また、封止部ＭＲの下面ＭＲｂにおいて、リードＬＤ１の厚肉部ＬＤ１ａの下面が露出してリードＬＤ１の下部露出面となり、リードＬＤ２の下面全体が露出してリードＬＤ２の下部露出面となっている点は、第４変形例の半導体装置ＰＫＧ４も、上記半導体装置ＰＫＧと共通である。
上記半導体装置ＰＫＧでは、上記図２からも分かるように、封止部ＭＲの下面ＭＲｂにおいて、その下面ＭＲｂの外周（側辺）に沿うように、リードＬＤ１，ＬＤ２の下部露出面が千鳥状（千鳥配列）に二列に並んでいる。それに対して、第４変形例の半導体装置ＰＫＧ４では、図５５からも分かるように、封止部ＭＲの下面ＭＲｂにおいて、その下面ＭＲｂの外周（側辺）に沿うように、リードＬＤ１，ＬＤ２の下部露出面が一列に並んでいる（配列している）。
すなわち、第４変形例の半導体装置ＰＫＧ４においては、平面視において、リードＬＤ１の厚膜部ＬＤ１ａとダイパッドＤＰとの間の距離は、そのリードＬＤ１の隣のリードＬＤ２の厚膜部ＬＤ２ａとダイパッドＤＰとの間の距離とほぼ同じである。従って、平面視において、リードＬＤ１の下部露出面とダイパッドＤＰとの間の距離は、そのリードＬＤ１の隣のリードＬＤ２の下部露出面とダイパッドＤＰとの間の距離とほぼ同じである。このため、第４変形例の半導体装置ＰＫＧ４においては、平面視において、リードＬＤ１の両側に位置する２つのリードＬＤ２の厚膜部ＬＤ２ａの間にそのリードＬＤ１の厚膜部ＬＤ１ａが位置しており、従って、封止部ＭＲの下面ＭＲｂでは、リードＬＤ１の両側に位置する２つのリードＬＤ２の下部露出面の間にそのリードＬＤ１の下部露出面が位置している。同様に、第４変形例の半導体装置ＰＫＧ４においては、平面視において、リードＬＤ２の両側に位置する２つのリードＬＤ１の厚膜部ＬＤ１ａの間にそのリードＬＤ２の厚膜部ＬＤ２ａが位置しており、従って、封止部ＭＲの下面ＭＲｂでは、リードＬＤ２の両側に位置する２つのリードＬＤ１の下部露出面の間にそのリードＬＤ２の下部露出面が位置している。
第４変形例の半導体装置ＰＫＧ４の他の構成は、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。また、第４変形例の半導体装置ＰＫＧ４の製造工程は、上記半導体装置ＰＫＧの製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
第４変形例の半導体装置ＰＫＧ４においても、上記図９および図１０のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしていることで、上述したような効果を得ることができる。
但し、半導体装置ＰＫＧを実装用基板に半田実装する際に発生する恐れのある半田ブリッジ（半田の短絡）を考慮すると、上記半導体装置ＰＫＧのように、封止部ＭＲの下面ＭＲｂにおいて、その下面ＭＲｂの外周（側辺）に沿うように、リードＬＤ１，ＬＤ２の下部露出面を千鳥状（千鳥配列）に二列に並べることで、封止部ＭＲの下面ＭＲｂから露出するリードＬＤ１の露出面とリードＬＤ２の下部露出面との間隔を広げておくことが好ましい。
＜第５変形例について＞
次に、本実施の形態の半導体装置ＰＫＧの第５変形例について説明する。なお、以下では、第５変形例の半導体装置ＰＫＧを、符号ＰＫＧ５を付して半導体装置ＰＫＧ５と称することとする。また、上記図１〜図１１の半導体装置ＰＫＧを、以下では、上記半導体装置ＰＫＧと称することとする。
図５８および図５９は、第５変形例の半導体装置ＰＫＧ５の断面図であり、図６０は、第５変形例の半導体装置ＰＫＧ５の側面図であり、図６１は、図６０において点線で囲まれた領域ＲＧ３の拡大図を示す部分拡大側面図である。なお、図５８は上記図６に対応するものであり、図５９は上記図７に対応するものであり、図６０は上記図９に対応するものであり、図６１は上記図１０に対応するものである。また、第５変形例の半導体装置ＰＫＧ５の上面図は、上記図１と同様であり、第５変形例の半導体装置ＰＫＧ５の下面図は、上記図２と同様であり、第５変形例の半導体装置ＰＫＧ５の平面透視図は、上記図３と同様であるため、ここでは繰り返しの図示は省略している。
ダイパッドＤＰの周囲にリードＬＤ１とリードＬＤ２とが交互に配置（配列）されている点は、第５変形例の半導体装置ＰＫＧ５も、上記半導体装置ＰＫＧと共通である。上記半導体装置ＰＫＧでは、各リードＬＤ１は、厚肉部ＬＤ１ａと薄肉部ＬＤ１ｂとを一体的に有し、各リードＬＤ２は、厚肉部ＬＤ２ａと薄肉部ＬＤ２ｂとを一体的に有していたが、第５変形例の半導体装置ＰＫＧ５では、各リードＬＤ１，ＬＤ２において、厚さはほぼ均一である。
リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしていることは、第５変形例の半導体装置ＰＫＧ５も、上記半導体装置ＰＫＧと共通である（図９、図１０、図６０および図６１参照）。下辺ＫＨ１の高さ位置が上辺ＪＨ２の高さ位置よりも高いという関係を実現するために、上記半導体装置ＰＫＧでは、下面側からのハーフエッチングでリードＬＤ１の薄肉部ＬＤ１ｂを形成し、上面側からのハーフエッチングでリードＬＤ２の薄肉部ＬＤ２ｂを形成している。一方、第５変形例の半導体装置ＰＫＧ５の場合は、下辺ＫＨ１の高さ位置が上辺ＪＨ２の高さ位置よりも高いという関係を実現するために、リードＬＤ１を折り曲げ加工している。
すなわち、第５変形例の半導体装置ＰＫＧ５におけるリードＬＤ２は、上記半導体装置ＰＫＧにおけるリードＬＤ２の薄肉部ＬＤ２ｂの厚さを厚肉部ＬＤ２ａの厚さと同じにしたものに対応している。このため、第５変形例の半導体装置ＰＫＧ５においては、均一な厚みを有するリードＬＤ２は、折り曲げ加工されておらず、全体がほぼ平坦になっている。リードＬＤ２は、封止部ＭＲ１内に封止されているが、リードＬＤ２の下面全体が封止部ＭＲの下面ＭＲｂから露出され、リードＬＤ２の切断面である端面ＴＭ２が、封止部ＭＲの側面から露出されている。第５変形例の半導体装置ＰＫＧ５の場合は、リードＬＤ１は、リードフレーム（ＬＦ）を作製した段階で、既に折り曲げられている。このため、第５変形例の半導体装置ＰＫＧ５の場合は、リードＬＤ１は、折り曲がった状態で封止部ＭＲに封止されている。すなわち、第５変形例の半導体装置ＰＫＧ５の場合は、リードＬＤ１は、ダイパッドＤＰに対向する側の端部（先端部）付近の下面が、封止部ＭＲの下面ＭＲｂから露出して、リードＬＤ１の下部露出面となり、リードＬＤ１のうち、先端部付近から離れた部分が、先端部に対して持ち上げられている。すなわち、リードＬＤ１の先端部付近の下面が封止部ＭＲの下面ＭＲｂから露出し、リードＬＤ１の切断面である端面ＴＭ１が封止部ＭＲの下面ＭＲｂから離間し、封止部ＭＲの側面において、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置がリードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くなるように、封止部ＭＲ内でリードＬＤ１が折曲がっている。
第５変形例の半導体装置ＰＫＧ５の他の構成は、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。
また、第５変形例の半導体装置ＰＫＧ５を製造する場合は、リードフレーム（ＬＦ）はプレス加工により作製され、リードＬＤ１，ＬＤ２はそれぞれほぼ均一な厚みを有し、リードフレーム（ＬＦ）を作製した段階でリードＬＤ１が折り曲げられている。すなわち、リードフレーム（ＬＦ）において、リードＬＤ１はアップセット加工が施されている。それ以外は、第５変形例の半導体装置ＰＫＧ５の製造工程も、上記半導体装置ＰＫＧの製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
第５変形例の半導体装置ＰＫＧ５においても、図６０および図６１のように、リードＬＤ１の端面ＴＭ１の下辺ＫＨ１の高さ位置を、リードＬＤ２の端面ＴＭ２の上辺ＪＨ２の高さ位置よりも高くしていることで、上述したような効果を得ることができる。
なお、上記半導体装置ＰＫＧは、リードフレームＬＦをエッチング加工により作製することができるため、上述した下辺ＫＨ１の高さ位置が上辺ＪＨ２の高さ位置よりも高いという関係を実現できるリードフレームＬＦを容易かつ的確に作製することができる。このため、半導体装置の製造コストをより低減することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＤ 接合材
ＢＷ ワイヤ
ＣＰ 半導体チップ
ＤＢ ダムバー
ＤＰ ダイパッド
ＪＨ１，ＪＨ２，ＪＨ１０２ 上辺
ＫＨ１，ＫＨ２，ＫＨ１０１ 下辺
ＬＤ１，ＬＤ２，ＬＤ１０１，ＬＤ１０２ リード
ＬＤ１ａ，ＬＤ２ａ，ＬＤ１０１ａ 厚肉部
ＬＤ１ｂ，ＬＤ２ｂ 薄肉部
ＬＦ リードフレーム
ＭＢ 金属バリ
ＭＲ，ＭＲ１，ＭＲ１０１ 封止部
ＭＲａ，ＭＲ１ａ 上面
ＭＲｂ，ＭＲ１ｂ 下面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４ 側面
ＰＤ パッド電極
ＰＫＧ，ＰＫＧ１〜ＰＫＧ５、ＰＫＧ１０１ 半導体装置
ＰＬ めっき層
Ｈ１，Ｈ２ 寸法
ＴＬ 吊りリード
ＴＭ，ＴＭ１，ＴＭ２，ＴＭ１０１，ＴＭ１０２ 端面
Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂ，Ｔ３，Ｔ４ａ，Ｔ４ｂ，Ｔ４ｃ，Ｔ４ｄ 厚さ
Ｗ１ａ，Ｗ１ｂ，Ｗ２ａ，Ｗ２ｂ 幅

Claims (18)

  1. （ａ）チップ搭載部と複数のリードとを有するリードフレームを準備する工程、
    （ｂ）複数のパッド電極を有する半導体チップを、前記チップ搭載部上に搭載する工程、
    （ｃ）前記（ｂ）工程後、前記半導体チップの前記複数のパッド電極と前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程、
    （ｄ）前記（ｃ）工程後、前記半導体チップ、前記複数のワイヤ、前記チップ搭載部および前記複数のリードを封止する樹脂封止部を形成する工程、
    （ｅ）前記（ｄ）工程後、前記樹脂封止部および前記複数のリードを、回転刃を用いて切断する工程、
    を有し、
    前記（ｄ）工程で形成された前記樹脂封止部は、互いに反対側に位置する第１上面および第１下面を有し、
    前記（ｄ）工程では、前記複数のリードのそれぞれの少なくとも一部は、前記樹脂封止部の前記第１下面から露出され、
    前記（ｅ）工程により、前記回転刃による前記複数のリードのそれぞれの切断面は、前記回転刃による前記樹脂封止部の切断面から露出され、
    前記複数のリードは、第１リードと前記第１リードの隣に位置する第２リードとを有し、
    前記回転刃による前記第１リードの切断面である第１端面は、前記第１上面に近い側の第１上辺と、前記第１上面から遠い側の第１下辺とを有し、
    前記回転刃による前記第２リードの切断面である第２端面は、前記第１上面に近い側の第２上辺と、前記第１上面から遠い側の第２下辺とを有し、
    前記樹脂封止部の厚さ方向における前記第１下辺と前記第１上面との間の距離は、前記樹脂封止部の前記厚さ方向における前記第２上辺と前記第１上面との間の距離よりも小さく、
    前記第１下面に平行な方向における前記第１端面の寸法は、前記第１下面に平行な方向における前記第２端面の寸法よりも小さい、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、超音波を印加しながら、前記複数のワイヤを前記複数のリードにそれぞれ接続する、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記複数のワイヤのそれぞれは、銅ワイヤである、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記樹脂封止部の厚さ方向における前記第１端面の寸法は、前記樹脂封止部の厚さ方向における前記第２端面の寸法よりも大きい、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ａ）工程では、前記リードフレームは、エッチング加工により作製される、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記複数のリードは、前記チップ搭載部を囲むように配置され、
    前記複数のリードは、複数の前記第１リードと複数の前記第２リードとを有し、
    前記第１リードと前記第２リードとが交互に配置されている、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記第１リードは、前記第１リードの延在方向に隣り合う第１厚肉部と前記第１厚肉部よりも薄い第１薄肉部とを一体的に有し、
    前記第１厚肉部および前記第１薄肉部のうち、前記第１厚肉部が前記チップ搭載部に近い側に位置し、
    前記（ｄ）工程では、前記第１厚肉部の第２下面は、前記樹脂封止部の前記第１下面から露出され、前記第１薄肉部の第３下面は前記樹脂封止部で覆われ、
    前記第１端面は、前記回転刃による前記第１薄肉部の切断面であり、
    前記第２リードは、前記第２リードの延在方向に隣り合う第２厚肉部と前記第２厚肉部よりも薄い第２薄肉部とを一体的に有し、
    前記第２厚肉部および前記第２薄肉部のうち、前記第２厚肉部が前記チップ搭載部に近い側に位置し、
    前記第２端面は、前記回転刃による前記第２薄肉部の切断面である、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第１薄肉部の幅は、前記第１厚肉部の幅よりも小さい、半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記第２薄肉部の幅は、前記第２厚肉部の幅よりも小さい、半導体装置の製造方法。
  10. （ａ）第１デバイス形成領域と、ダムバーを介して前記第１デバイス形成領域の隣に位置する第２デバイス形成領域と、を有するリードフレームを準備する工程、
    ここで、
    前記第１デバイス形成領域および前記第２デバイス形成領域のそれぞれは、
    チップ搭載部と、
    前記チップ搭載部を支持する複数の吊りリードと、
    複数のリードと、
    を有し、
    （ｂ）前記第１デバイス形成領域の前記チップ搭載部上に第１半導体チップを搭載し、前記第２デバイス形成領域の前記チップ搭載部上に第２半導体チップを搭載する工程、
    ここで、前記第１半導体チップおよび前記第２半導体チップのそれぞれは、複数のパッド電極を有し、
    （ｃ）前記（ｂ）工程後、前記第１半導体チップの前記複数のパッド電極と前記第１デバイス形成領域の前記複数のリードとを、複数の第１ワイヤを介してそれぞれ電気的に接続し、前記第２半導体チップの前記複数のパッド電極と前記第２デバイス形成領域の前記複数のリードとを、複数の第２ワイヤを介してそれぞれ電気的に接続する工程、
    （ｄ）前記（ｃ）工程後、前記リードフレームの前記第１デバイス形成領域および前記第２デバイス形成領域を覆うように、樹脂封止部を形成する工程、
    ここで、
    前記樹脂封止部により、前記第１デバイス形成領域の前記第１半導体チップ、前記複数の第１ワイヤ、前記チップ搭載部および前記複数のリードと、前記第２デバイス形成領域の前記第２半導体チップ、前記複数の第２ワイヤ、前記チップ搭載部および前記複数のリードとが封止され、
    前記樹脂封止部は、互いに反対側に位置する第１上面および第１下面を有し、
    前記第１および第２デバイス形成領域の前記複数のリードのそれぞれの少なくとも一部は、前記樹脂封止部の前記第１下面から露出され、
    （ｅ）前記（ｄ）工程後、前記第１デバイス形成領域と前記第２デバイス形成領域との間において、前記樹脂封止部、前記複数のリード、前記複数の吊りリードおよび前記ダムバーを、回転刃を用いて切断する工程、
    を有し、
    前記（ｅ）工程により、前記回転刃による前記複数のリードの切断面は、前記回転刃による前記樹脂封止部の切断面から露出され、
    前記複数のリードは、第１リードと前記第１リードの隣に位置する第２リードとを有し、
    前記回転刃による前記第１リードの切断面である第１端面は、前記第１上面に近い側の第１上辺と、前記第１上面から遠い側の第１下辺とを有し、
    前記回転刃による前記第２リードの切断面である第２端面は、前記第１上面に近い側の第２上辺と、前記第１上面から遠い側の第２下辺とを有し、
    前記樹脂封止部の厚さ方向における前記第１下辺と前記第１上面との間の距離は、前記樹脂封止部の前記厚さ方向における前記第２上辺と前記第１上面との間の距離よりも小さく、
    前記第１下面に平行な方向における前記第１端面の寸法は、前記第１下面に平行な方向における前記第２端面の寸法よりも小さい、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記第１リードは、前記第１リードの延在方向に隣り合う第１厚肉部と前記第１厚肉部よりも薄い第１薄肉部とを一体的に有し、
    前記第１厚肉部および前記第１薄肉部のうち、前記第１厚肉部が前記チップ搭載部に近い側に位置し、前記第１薄肉部が前記ダムバーに接続され、
    前記第２リードは、前記第２リードの延在方向に隣り合う第２厚肉部と前記第２厚肉部よりも薄い第２薄肉部とを一体的に有し、
    前記第２厚肉部および前記第２薄肉部のうち、前記第２厚肉部が前記チップ搭載部に近い側に位置し、前記第２薄肉部が前記ダムバーに接続され、
    前記第１端面は、前記回転刃による前記第１薄肉部の切断面であり、
    前記第２端面は、前記回転刃による前記第２薄肉部の切断面であり、
    前記ダムバーのうちの前記第１リードの前記第１薄肉部と接続する第１部分は、前記第１リードの前記第１薄肉部と同じ厚さを有し、
    前記ダムバーのうちの前記第２リードの第２薄肉部と接続する第２部分は、前記第２リードの前記第２薄肉部と同じ厚さを有する、半導体装置の製造方法。
  12. チップ搭載部と、
    前記チップ搭載部上に搭載され、複数のパッド電極を有する半導体チップと、
    複数のリードと、
    前記半導体チップの前記複数のパッド電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記チップ搭載部、前記半導体チップ、前記複数のワイヤおよび前記複数のリードを封止する樹脂封止部と、
    を有する半導体装置であって、
    前記樹脂封止部は、互いに反対側に位置する第１上面、第１下面、および前記第１上面と前記第１下面との間に位置する複数の側面を有し、
    前記複数のリードのそれぞれの少なくとも一部は、前記樹脂封止部の第１下面から露出され、
    前記複数のリードは、第１リードと前記第１リードの隣に位置する第２リードとを有し、
    前記第１リードの第１端面と前記第２リードの第２端面とは、前記樹脂封止部の前記複数の側面のうちの第１側面から露出され、
    前記第１リードの前記第１端面は、前記第１上面に近い側の第１上辺と、前記第１上面から遠い側の第１下辺とを有し、
    前記第２リードの前記第２端面は、前記第１上面に近い側の第２上辺と、前記第１上面から遠い側の第２下辺とを有し、
    前記第１リードの前記第１端面および前記第２リードの前記第２端面では、前記第１下面および前記第１側面のそれぞれに平行な方向に金属バリが生じており、
    前記樹脂封止部の厚さ方向における前記第１下辺と前記第１上面との間の距離は、前記樹脂封止部の前記厚さ方向における前記第２上辺と前記第１上面との間の距離よりも小さく、
    前記第１下面に平行な方向における前記第１端面の寸法は、前記第１下面に平行な方向における前記第２端面の寸法よりも小さい、半導体装置。
  13. 請求項１２記載の半導体装置において、
    前記樹脂封止部の厚さ方向における前記第１端面の寸法は、前記樹脂封止部の厚さ方向における前記第２端面の寸法よりも大きい、半導体装置。
  14. 請求項１２記載の半導体装置において、
    前記複数のリードは、前記チップ搭載部を囲むように配置され、
    前記複数のリードは、複数の前記第１リードと複数の前記第２リードとを有し、
    前記第１リードと前記第２リードとが交互に配置されている、半導体装置。
  15. 請求項１２記載の半導体装置において、
    前記第１リードは、前記第１リードの延在方向に隣り合う第１厚肉部と前記第１厚肉部よりも薄い第１薄肉部とを一体的に有し、
    前記第１厚肉部および前記第１薄肉部のうち、前記第１厚肉部が前記チップ搭載部に近い側に位置し、
    前記第１厚肉部の第２下面は、前記樹脂封止部の第１下面から露出され、前記第１薄肉部の第３下面は前記樹脂封止部で覆われ、
    前記第１端面は、前記第１薄肉部により形成され、
    前記第２リードは、前記第２リードの延在方向に隣り合う第２厚肉部と前記第２厚肉部よりも薄い第２薄肉部とを一体的に有し、
    前記第２厚肉部および前記第２薄肉部のうち、前記第２厚肉部が前記チップ搭載部に近い側に位置し、
    前記第２端面は、前記第２薄肉部により形成されている、半導体装置。
  16. 請求項１５記載の半導体装置において、
    前記第２厚肉部の第４下面および前記第２薄肉部の第５下面は、前記樹脂封止部の前記第１下面から露出されている、半導体装置。
  17. 請求項１５記載の半導体装置において、
    前記第１薄肉部の幅は、前記第１厚肉部の幅よりも小さい、半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記第２薄肉部の幅は、前記第２厚肉部の幅よりも小さい、半導体装置。
JP2016086431A 2016-04-22 2016-04-22 半導体装置の製造方法および半導体装置 Active JP6603169B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016086431A JP6603169B2 (ja) 2016-04-22 2016-04-22 半導体装置の製造方法および半導体装置
US15/462,864 US9837339B2 (en) 2016-04-22 2017-03-19 Manufacturing method of semiconductor device and semiconductor device
TW106112843A TWI775747B (zh) 2016-04-22 2017-04-18 半導體裝置之製造方法及半導體裝置
KR1020170050265A KR20170121067A (ko) 2016-04-22 2017-04-19 반도체 장치의 제조 방법 및 반도체 장치
CN201710267226.1A CN107305851B (zh) 2016-04-22 2017-04-21 半导体器件的制造方法以及半导体器件
US15/818,684 US10083898B2 (en) 2016-04-22 2017-11-20 Manufacturing method of semiconductor device and semiconductor device
HK18105153.2A HK1245997A1 (zh) 2016-04-22 2018-04-20 半導體器件的製造方法以及半導體器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016086431A JP6603169B2 (ja) 2016-04-22 2016-04-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2017195344A JP2017195344A (ja) 2017-10-26
JP6603169B2 true JP6603169B2 (ja) 2019-11-06

Family

ID=60089075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016086431A Active JP6603169B2 (ja) 2016-04-22 2016-04-22 半導体装置の製造方法および半導体装置

Country Status (6)

Country Link
US (2) US9837339B2 (ja)
JP (1) JP6603169B2 (ja)
KR (1) KR20170121067A (ja)
CN (1) CN107305851B (ja)
HK (1) HK1245997A1 (ja)
TW (1) TWI775747B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI676252B (zh) * 2018-07-23 2019-11-01 長華科技股份有限公司 導線架及其製造方法
US11264309B2 (en) * 2019-06-24 2022-03-01 Mediatek Inc. Multi-row QFN semiconductor package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283645A (ja) * 1990-03-30 1991-12-13 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2003023134A (ja) 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2004214233A (ja) 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005026466A (ja) * 2003-07-02 2005-01-27 Renesas Technology Corp 半導体装置およびリードフレーム
JP2005057067A (ja) 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
TWI347664B (en) * 2007-02-07 2011-08-21 Advanced Semiconductor Eng Semiconductor chip package structure
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP2008113021A (ja) 2007-12-17 2008-05-15 Renesas Technology Corp 半導体装置の製造方法
TWI383478B (zh) * 2008-09-23 2013-01-21 Radiative semiconductor package and its lead frame and design method
WO2010098500A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置及びその製造方法
JP5411529B2 (ja) * 2009-02-27 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5183572B2 (ja) * 2009-06-08 2013-04-17 株式会社三井ハイテック リードフレーム及び半導体装置
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9257306B2 (en) * 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
KR102178587B1 (ko) * 2014-03-27 2020-11-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US9673122B2 (en) * 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Also Published As

Publication number Publication date
HK1245997A1 (zh) 2018-08-31
CN107305851A (zh) 2017-10-31
TWI775747B (zh) 2022-09-01
TW201739018A (zh) 2017-11-01
US20170309550A1 (en) 2017-10-26
KR20170121067A (ko) 2017-11-01
JP2017195344A (ja) 2017-10-26
US9837339B2 (en) 2017-12-05
US10083898B2 (en) 2018-09-25
CN107305851B (zh) 2021-11-30
US20180076115A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6125332B2 (ja) 半導体装置
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
JP2006100636A (ja) 半導体装置の製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2018107416A (ja) 半導体装置およびその製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP4732138B2 (ja) 半導体装置及びその製造方法
JP4400492B2 (ja) 電子装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2012164799A (ja) 半導体装置及びその製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2010050491A (ja) 半導体装置の製造方法
JP2012084806A (ja) 実装半導体装置とその製造方法
JP2013008901A (ja) 半導体装置及びその製造方法
JP2006013391A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191010

R150 Certificate of patent or registration of utility model

Ref document number: 6603169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150