JP2013225595A - リードフレーム及び半導体パッケージ並びにそれらの製造方法 - Google Patents

リードフレーム及び半導体パッケージ並びにそれらの製造方法 Download PDF

Info

Publication number
JP2013225595A
JP2013225595A JP2012097053A JP2012097053A JP2013225595A JP 2013225595 A JP2013225595 A JP 2013225595A JP 2012097053 A JP2012097053 A JP 2012097053A JP 2012097053 A JP2012097053 A JP 2012097053A JP 2013225595 A JP2013225595 A JP 2013225595A
Authority
JP
Japan
Prior art keywords
terminal
lead frame
semiconductor package
hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012097053A
Other languages
English (en)
Other versions
JP2013225595A5 (ja
Inventor
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012097053A priority Critical patent/JP2013225595A/ja
Priority to US13/855,840 priority patent/US8853841B2/en
Priority to TW102112628A priority patent/TW201405723A/zh
Priority to KR1020130041515A priority patent/KR20130118781A/ko
Priority to CN201310133137XA priority patent/CN103378045A/zh
Publication of JP2013225595A publication Critical patent/JP2013225595A/ja
Publication of JP2013225595A5 publication Critical patent/JP2013225595A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板に実装する際の接続信頼性を向上可能なリードフレーム及び半導体パッケージ並びにそれらの製造方法を提供すること。
【解決手段】本半導体パッケージは、半導体チップが搭載されるチップ搭載部、及び外部接続端子となる端子部を備えたリードフレームと、前記チップ搭載部に搭載され、前記端子部と電気的に接続された半導体チップと、前記端子部を前記半導体チップ側の面である一方の面から他方の面に厚さ方向に貫通する貫通溝と、前記端子部の前記一方の面側の前記貫通溝の端部を塞ぐ蓋部と、前記端子部の前記他方の面及び前記貫通溝の内側面を露出するように前記半導体チップを封止する樹脂部と、を有し、前記端子部の前記他方の面及び前記貫通溝の前記内側面がめっき膜で被覆されている。
【選択図】図１

Description

本発明は、リードフレーム、及び前記リードフレームを有する半導体パッケージ、並びにそれらの製造方法に関する。
従来、例えばＳＯＮ（Small-Outline No Lead）やＱＦＮ（Quad Flat No Lead）等のリードレスの半導体パッケージにおいて、基板等と接続するための外部接続端子が、例えば半導体パッケージ底面及び個片化時の切断により現れる側面に露出している。通常個片化前にめっき膜が形成されるため、半導体パッケージから露出する外部接続端子の底面にはめっき膜が形成されているが、半導体パッケージから露出する外部接続端子の側面にはめっき膜が形成されていない。
このため、半導体パッケージをはんだを用いて基板等に実装する際に、外部接続端子の側面ははんだの濡れや接続にほとんど寄与せす、外部接続端子の底面がはんだの濡れや接続に主に寄与する。その結果、半導体パッケージと基板間に形成されるはんだの量が少なくなるため、半導体パッケージと基板との熱膨張係数の差によって発生する応力が原因となり、半導体パッケージと基板との間の接続信頼性が損なわれる。
接続信頼性を向上させる対策としては、例えば、外部接続端子にスルーホールを形成し、樹脂封止の際にスルーホール中に樹脂が入らないようにするため、スルーホール内にはんだ材料や金、銀等の導電材料を充填する技術が提案されている。この技術では、個片化後に外部接続端子の一部としてスルーホール内に充填された導電材料を半導体パッケージの側面から露出させ、接続信頼性を向上させようと試みている。
米国特許出願公開第２０１１／０１０８９６５号明細書
ところで、スルーホール内に金や銀を充填する場合は、通常のめっき膜形成に比べて高価な材料を多く使用するため、半導体パッケージの製造コストが上昇する問題がある。そこで、通常は安価なはんだ材料をスルーホール内に充填すると考えられるが、はんだ材料は酸化しやすく、樹脂封止工程を含む半導体チップの実装工程で容易に表面が酸化し、半導体パッケージを基板に実装する際の接続信頼性を十分に確保できない。
本発明は、上記の点に鑑みてなされたものであり、基板に実装する際の接続信頼性を向上可能なリードフレーム及び半導体パッケージ並びにそれらの製造方法を提供することを課題とする。
本半導体パッケージは、半導体チップが搭載されるチップ搭載部、及び外部接続端子となる端子部を備えたリードフレームと、前記チップ搭載部に搭載され、前記端子部と電気的に接続された半導体チップと、前記端子部を前記半導体チップ側の面である一方の面から他方の面に厚さ方向に貫通する貫通溝と、前記端子部の前記一方の面側の前記貫通溝の端部を塞ぐ蓋部と、前記端子部の前記他方の面及び前記貫通溝の内側面を露出するように前記半導体チップを封止する樹脂部と、を有し、前記端子部の前記他方の面及び前記貫通溝の前記内側面がめっき膜で被覆されていることを要件とする。
本リードフレームは、個片化される複数の領域を備え、各領域は、半導体チップが搭載されるチップ搭載部と、外部接続端子となる端子部と、前記チップ搭載部と前記端子部を支持する支持部と、前記端子部を前記半導体チップが搭載される側の面である一方の面から他方の面に厚さ方向に貫通する貫通孔と、前記端子部の前記一方の面側の前記貫通孔の端部を塞ぐ蓋部と、を有し、前記貫通孔は、前記各領域を個片化する際の切断ラインを跨ぐように形成されていることを要件とする。
開示の技術によれば、基板に実装する際の接続信頼性を向上可能なリードフレーム及び半導体パッケージ並びにそれらの製造方法を提供できる。
第１の実施の形態に係る半導体パッケージを例示する図である。 端子部に形成されるメニスカスについて説明する図である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第２の実施の形態に係る半導体パッケージを例示する図である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第３の実施の形態に係る半導体パッケージを例示する図である。 第３の実施の形態に係る半導体パッケージの製造工程を例示する図である。 第４の実施の形態に係る半導体パッケージを例示する図である。 第４の実施の形態に係る半導体パッケージの製造工程を例示する図である。 切断ラインの設定に関するバリエーションの例を説明する図（その１）である。 切断ラインの設定に関するバリエーションの例を説明する図（その２）である。 切断ラインの設定に関するバリエーションの例を説明する図（その３）である。 切断ラインの設定に関するバリエーションの他の例を説明する図である。 変形例３に係る半導体パッケージを例示する断面図である。 変形例３に係る半導体パッケージの製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
まず、第１の実施の形態に係る半導体パッケージの構造について説明する。図１は、第１の実施の形態に係る半導体パッケージを例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。図１を参照するに、半導体パッケージ１０は、大略すると、リードフレーム２０と、めっき膜３０と、蓋部４０と、接合部５０と、半導体チップ６０と、金属線７０（ボンディングワイヤ）と、樹脂部８０とを有する。なお、便宜上、図１（ａ）において、蓋部４０を梨地模様で示している。又、図１（ａ）において、めっき膜３０は図示が省略されており、樹脂部８０は透明とされている。
リードフレーム２０は、例えば、薄い金属板にプレス加工やエッチング加工等を施して形成された導電性基材であり、半導体チップが搭載されるチップ搭載部２１（ダイパッド）と、外部接続端子となる端子部２２（リード）とを備えている。リードフレーム２０の材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができる。リードフレーム２０の厚さは、例えば、１００〜２５０μｍ程度とすることができる。
リードフレーム２０のチップ搭載部２１には、接合部５０を介して、半導体チップ６０がフェイスアップ状態で搭載されている。端子部２２はチップ搭載部２１と電気的に独立しており、チップ搭載部２１の周囲に所定のピッチで複数個設けられている。但し、端子部２２は必ずしもチップ搭載部２１の周囲に設けなくてもよく、例えば、チップ搭載部２１の両側に設けてもよい。端子部２２の幅は、例えば、０．２ｍｍ程度とすることができる。端子部２２のピッチは、例えば、０．４ｍｍ程度とすることができる。各端子部２２は、金線や銅線等である金属線７０を介して、半導体チップ６０の上面側に形成された各電極端子（図示せず）と電気的に接続されている。
チップ搭載部２１及び端子部２２の表面には、めっき膜３０が形成されている。めっき膜３０としては、例えば、Ａｕ膜やＡｇ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を挙げることができる。めっき膜３０の厚さは、例えば、０．１〜数μｍ程度とすることができる。
各端子部２２の半導体パッケージ１０の外周縁部側（以降、各端子部２２の外側面側とする）には、各端子部２２を一方の面（上面）からその反対面である他方の面（下面２２ａ）に厚さ方向に貫通する貫通溝２２ｘが形成されている。貫通溝２２ｘは、各端子部２２の下面２２ａに平行な方向の断面形状（以降、単に断面形状とする）が略半円形状の溝である。貫通溝２２ｘの直径は、例えば、０．１ｍｍ程度とすることができる。但し、貫通溝２２ｘの断面形状は略半円形状には限定されず、略半楕円形状や略矩形状、略多角形状等としても構わない。
各端子部２２の上面（半導体チップ６０側の面）の、半導体パッケージ１０の外周縁部側には、貫通溝２２ｘの上端部を塞ぐように蓋部４０が設けられている。なお、各貫通溝２２ｘの内側面にはめっき膜３０が形成されているが、各貫通溝２２ｘの内側面を除く各端子部２２の外側面にはめっき膜３０は形成されていなく、リードフレーム２０を構成する金属材料が露出している。
蓋部４０は、絶縁性の板状部材であり、例えば、各端子部２２の上面側に接着層が形成された樹脂フィルム等を用いることができる。蓋部４０として、予め樹脂材料を所定形状に成型した絶縁性の板状部材を用い、接着剤により各端子部２２の上面側に貼り付けてもよい。蓋部４０は、半導体パッケージ１０の製造工程において、半導体チップ６０等を樹脂部８０により封止する際に、最終的に貫通溝２２ｘとなる貫通孔２２０ｘ内に樹脂が流れ込まないようにするために設けられている。
蓋部４０に用いる樹脂としては、例えば、熱硬化性樹脂を用いることができる。より具体的には、蓋部４０に用いる樹脂として、例えば、エポキシ樹脂、変性エポキシ樹脂、ポリイミド樹脂、変性ポリイミド樹脂等を挙げることができる。蓋部４０の厚さは、例えば、７５〜１００μｍ程度とすることができる。なお、図１の例では、複数の端子部２２に各々貫通溝２２ｘが設けられ、貫通溝２２ｘ各々に対して１つずつ蓋部４０が設けられている。
リードフレーム２０、蓋部４０、接合部５０、半導体チップ６０、及び金属線７０は、樹脂部８０により封止されている。但し、チップ搭載部２１の下面２１ａを被覆するめっき膜３０、各端子部２２の下面２２ａを被覆するめっき膜３０、各貫通溝２２ｘの内側面を被覆するめっき膜３０、各貫通溝２２ｘの内側面を除く各端子部２２の外側面、蓋部４０の下面の各貫通溝２２ｘ内に露出する領域、及び蓋部４０の半導体パッケージ１０の外周縁部側の側面は、樹脂部８０から露出している。チップ搭載部２１の下面２１ａを被覆するめっき膜３０の下面、各端子部２２の下面２２ａを被覆するめっき膜３０の下面、及び樹脂部８０の下面とは略面一である。樹脂部８０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。
表面をめっき膜３０で被覆された各端子部２２の下面２２ａ及び表面をめっき膜３０で被覆された各貫通溝２２ｘの内側面は、半導体パッケージ１０を配線基板等と接続する際に、はんだや導電性ペースト等の導電材料と接続される部分となる。つまり、表面をめっき膜３０で被覆された各端子部２２の下面２２ａ及び表面をめっき膜３０で被覆された各貫通溝２２ｘの内側面には、メニスカスが形成される。例えば、図２に示すように、半導体パッケージ１０を配線基板１００のパッド１１０と接続する際に、はんだや導電性ペースト等の導電材料によるメニスカス１５０が形成される。
［第１の実施の形態に係る半導体パッケージの製造方法］
次に、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図３〜図５は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。
まず、図３（図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線に沿う断面図）に示す工程では、所定形状のリードフレーム２００を形成する。そして、所定形状のリードフレーム２００の表面に、めっき膜３０を形成する。なお、図３（ａ）では、便宜上、めっき膜３０を梨地模様で示している。又、めっき膜３０に被覆されている領域２１０、２２０及び２３０を括弧書きで示している。
リードフレーム２００は、例えば、薄い金属板にプレス加工やエッチング加工等を施すことにより形成できる。リードフレーム２００の材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができる。リードフレーム２００の厚さは、例えば、１００〜２５０μｍ程度とすることができる。
めっき膜３０は、例えば、電解めっき法等によりリードフレーム２００の表面に形成できる。めっき膜３０としては、例えば、Ａｕ膜やＡｇ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を挙げることができる。なお、必要に応じ、めっき膜３０を形成する前に、リードフレーム２００の表面に粗化処理を施してもよい。リードフレーム２００の表面に粗化処理を施すことにより、リードフレーム２００の表面とめっき膜３０との密着性を向上できる。
リードフレーム２００は、破線で示す切断ラインで囲まれた領域Ｃ（以降、個別パッケージ領域Ｃと称する）を複数個有する。リードフレーム２００は、最終的に破線で示す切断ラインに沿って切断され、かつ、破線で示す切断ライン内の一部（例えば、各端子部２２となる領域同士を連結する架橋部等）が除去されて個別パッケージ領域Ｃ毎に個片化され、リードフレーム２０となる。
各個別パッケージ領域Ｃは、最終的にチップ搭載部２１となる領域２１０と、最終的に複数の端子部２２となる複数の領域２２０と、領域２１０及び２２０を支持する（連結する）領域２３０（支持部）とを有する。各領域２２０には、各領域２２０を厚さ方向に貫通する貫通孔２２０ｘが形成されている。貫通孔２２０ｘの一部（略半分）は、最終的に貫通溝２２ｘとなる。リードフレーム２００を所定形状に加工してからめっき膜３０を形成するため、各貫通孔２２０ｘの内側面は、めっき膜３０により被覆されている。
なお、隣接する個別パッケージ領域Ｃにおいて、領域２２０同士が連結されており、連結された領域２２０には１つの貫通孔２２０ｘが形成されている。貫通孔２２０ｘの一部（略半分）は最終的に隣接する一方の個別パッケージ領域Ｃの貫通溝２２ｘとなり、貫通孔２２０ｘの残部（残りの略半分）は最終的に隣接する他方の個別パッケージ領域Ｃの貫通溝２２ｘとなる。貫通孔２２０ｘの断面形状は略円形状、略楕円形状、略矩形状、略多角形状等とすることができる。貫通孔２２０ｘが略円形状である場合の直径は、例えば、０．１ｍｍ程度とすることができる。
次に、図４（図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿う断面図）に示す工程では、各貫通孔２２０ｘの上端部（後述の工程で半導体チップ６０が搭載される側）を塞ぐように蓋部４００を形成する。
蓋部４００は、切断されて最終的に蓋部４０となる絶縁性の板状部材であり、例えば、リードフレーム２００の上面全体に接着層が形成された樹脂フィルムを貼り付け、その後、不要部分を除去することにより形成できる。又、接着層が形成された樹脂フィルムを予め所定形状に加工し、各貫通孔２２０ｘの上面側に貼り付けて蓋部４００を形成してもよい。或いは、樹脂フィルムに代えて、予め樹脂材料を所定形状に成型した絶縁性の板状部材を、各貫通孔２２０ｘの上面側に接着剤で貼り付けて蓋部４００を形成してもよい。
蓋部４００に用いる樹脂としては、後述する図５（ｂ）に示す工程での樹脂部８０の形成を含むリードフレーム２００上に半導体チップ６０を搭載する際の温度に耐え、リードフレーム２００及び樹脂部８０との密着性に優れた樹脂を選定することが好ましい。このような樹脂としては、例えば、エポキシ樹脂、変性エポキシ樹脂、ポリイミド樹脂、変性ポリイミド樹脂等を挙げることができる。蓋部４００の厚さは、例えば、７５〜１００μｍ程度とすることができる。蓋部４００の幅は、例えば、貫通孔２２０ｘの最大外形プラス１００μｍ程度とすることができる。
次に、図５（ａ）に示す工程では、各個別パッケージ領域Ｃのチップ搭載部２１となる領域２１０に、接合部５０を介して、半導体チップ６０を搭載する。接合部５０は、例えば、各領域２１０にダイアタッチフィルムを貼り付けることにより形成できる。その後、半導体チップ６０の上面側に形成された各電極端子（図示せず）を、金属線７０を介して、各領域２２０と電気的に接続する。金属線７０は、例えば、ワイヤボンディングにより、半導体チップ６０の各電極端子（図示せず）及び各領域２２０と接続できる。
次に、図５（ｂ）に示す工程では、リードフレーム２００上に、蓋部４００、接合部５０、半導体チップ６０、及び金属線７０被覆するように樹脂部８０を形成する。樹脂部８０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部８０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。なお、樹脂部８０を形成する前に、蓋部４００の表面に粗化処理を施しておくと、蓋部４００と樹脂部８０との密着性を向上でき好適である。
次に、図５（ｂ）に示す工程の後、領域２１０及び２２０を支持する（連結する）領域２３０を除去し、各個別パッケージ領域Ｃにチップ搭載部２１及び複数の端子部２２からなるリードフレーム２０を形成する。領域２３０は、例えば、領域２３０を除く部分（チップ搭載部２１及び複数の端子部２２となる部分）をマスクしてエッチングすることにより除去できる。或いは、ルータや金型ポンチ、レーザ等を用いて、領域２３０を機械的に除去してもよい。
更に、破線で示す切断ラインに沿って切断して個別パッケージ領域Ｃ毎に個片化することにより、複数の半導体パッケージ１０（図１参照）が完成する。破線で示す切断ラインに沿った切断は、例えば、ダイシングソー等により実行できる。これにより、各端子部２２には貫通孔２２０ｘから断面形状が略半円形状の貫通溝２２ｘが形成される。なお、各貫通溝２２ｘの内側面にはめっき膜３０が形成されているが、各貫通溝２２ｘの内側面を除く各端子部２２の外側面は切断面であるため、めっき膜３０は形成されていなく、リードフレーム２０を構成する金属材料が露出する。
以上、半導体パッケージ１０を１つの製品として出荷する際の製造工程について説明したが、図４に示す構造体（蓋部４００が設けられたリードフレーム２００）を１つの製品として出荷してもよい。この場合には、図４に示す構造体を製品として入手した者が図５以降の工程を実行し、半導体パッケージ１０を完成することになる。
このように、第１の実施の形態では、リードフレーム２０の各端子部２２を厚さ方向に貫通し、内側面がめっき膜３０に被覆された貫通溝２２ｘを形成した。これにより、半導体パッケージ１０を基板等に実装する際には、各端子部２２の下面２２ａを被覆するめっき膜３０に加えて、貫通溝２２ｘの内側面を被覆するめっき膜３０にもはんだが接合される。その結果、十分なはんだ量をメニスカス部に確保できるため、半導体パッケージ１０と基板等との接続信頼性を向上できる。
なお、例えば、端子部２２を貫通しない溝を設けて溝の内側面を被覆するめっき膜３０を形成する方法も考えられるが、メニスカス部に確保できるはんだ量が減少するため、十分な接続信頼性を得られない問題がある。第１の実施の形態のように端子部２２を厚さ方向に貫通する貫通溝２２ｘを設け、貫通溝２２ｘの内側面を被覆するめっき膜３０を形成することにより、このような問題を回避できる。
又、めっき膜３０に金（Ａｕ）等の高価な材料を含むとしても、めっき膜３０は貫通溝２２ｘの内側面等を覆うように極薄に形成され、貫通溝２２ｘを充填するものではないため、半導体パッケージ１０の製造コストには大きな影響を及ぼさない。
又、貫通溝２２ｘの内側面等に、はんだ等の酸化しやすい金属が形成されないため、半導体パッケージ１０を基板等に実装する際に、良好なはんだ付けが可能となる。つまり、良好なメニスカス部の確保と接続信頼性の向上を実現できる。
又、最終的に貫通溝２２ｘとなる貫通孔２２０ｘの上端部は蓋部４００で覆われており、半導体チップ６０を樹脂で封止する際に、樹脂が貫通孔２２０ｘ内に流れ込むことがないため、貫通孔２２０ｘを被覆するめっき膜３０の表面を良好な状態に維持できる。つまり、貫通孔２２０ｘを切断して形成される貫通溝２２ｘの内側面を被覆するめっき膜３０の表面を良好な状態に維持できる。そのため、半導体パッケージ１０を基板等に実装する際に、良好なはんだ付けが可能となる。つまり、良好なメニスカス部の確保と接続信頼性の向上を実現できる。
又、貫通溝２２ｘの内側面に良好なメニスカス部が確保されるため、はんだ付けの状態を目視や検査機等により容易に確認できる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる構造の半導体パッケージの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
［第２の実施の形態に係る半導体パッケージの構造］
まず、第２の実施の形態に係る半導体パッケージの構造について説明する。図６は、第２の実施の形態に係る半導体パッケージを例示する図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＡ−Ａ線に沿う断面図である。なお、便宜上、図６（ａ）において、蓋部４０を梨地模様で示している。又、図６（ａ）において、めっき膜３０は図示が省略されており、樹脂部８０は透明とされている。
図６を参照するに、半導体パッケージ１０Ａは、めっき膜３０がめっき膜３０Ａ及び３０Ｂから構成されている点が半導体パッケージ１０（図１参照）と相違する。リードフレーム２０の上面において、蓋部４０が設けられている領域近傍を除く領域には、めっき膜３０Ａが形成されている。つまり、蓋部４０は、リードフレーム２０の上面のめっき膜３０Ａが形成されていない領域に設けられている。但し、蓋部４０の一部がめっき膜３０Ａ上に形成されてもよい。
又、リードフレーム２０の下面（チップ搭載部２１の下面２１ａ及び端子部２２の下面２２ａ）及び各貫通溝２２ｘの内側面には、めっき膜３０Ｂが形成されている。リードフレーム２０において、チップ搭載部２１の側面及び貫通溝２２ｘの内側面を除く各端子部２２の側面には、めっき膜３０が形成されていない。なお、めっき膜３０Ａとめっき膜３０Ｂとが一部重なるようにして形成されてもよい。リードフレーム２０の下面（チップ搭載部２１の下面２１ａ及び端子部２２の下面２２ａ）と樹脂部８０の下面とは略面一である。
［第２の実施の形態に係る半導体パッケージの製造方法］
次に、第２の実施の形態に係る半導体パッケージの製造方法について説明する。図７〜図９は、第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。
まず、図７（図７（ａ）は平面図、図７（ｂ）は図７（ａ）のＢ−Ｂ線に沿う断面図）に示す工程では、第１の実施の形態の図３に示す工程と同様にして所定形状のリードフレーム２００を形成し、その後リードフレーム２００の上面の所定領域Ｄを除く領域に、めっき膜３０Ａを形成する。なお、リードフレーム２００の上面以外はマスキングしておき、めっき膜３０Ａが形成されないようにする。
ここで、所定領域Ｄとは、図８に示す工程で蓋部４００が設けられる領域近傍である。なお、図７（ａ）では、便宜上、めっき膜３０Ａを梨地模様で示し、所定領域Ｄをめっき膜３０Ａとは異なる梨地模様で示している。又、めっき膜３０Ａに被覆されている領域２１０、２２０及び２３０を括弧書きで示している。
次に、図８（図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＢ−Ｂ線に沿う断面図）に示す工程では、第１の実施の形態の図４に示す工程と同様にして各貫通孔２２０ｘの上端部（後述の工程で半導体チップ６０が搭載される側）を塞ぐように蓋部４００を形成する。但し、蓋部４００は、図７に示す工程でめっき膜３０Ａを形成しなかった所定領域Ｄに形成する。
次に、図９（ａ）に示す工程では、第１の実施の形態の図５（ａ）に示す工程と同様にして各個別パッケージ領域Ｃのチップ搭載部２１となる領域２１０に、接合部５０を介して、半導体チップ６０を搭載する。そして、第１の実施の形態の図５（ｂ）に示す工程と同様にしてリードフレーム２００上に、蓋部４００、接合部５０、半導体チップ６０、及び金属線７０被覆するように樹脂部８０を形成する。この段階では、各貫通孔２２０ｘの内側面及びリードフレーム２００の下面にはめっき膜３０Ａは形成されていない。又、リードフレーム２００の下面と樹脂部８０の下面とは略面一である。
次に、図９（ｂ）に示す工程では、第１の実施の形態の図３に示す工程と同様にして、各貫通孔２２０ｘの内側面及びリードフレーム２００の下面にめっき膜３０Ｂを形成する。なお、この工程において、蓋部４００の一部がめっき液に触れるため、蓋部４００の材料として、めっき液に耐性を有する材料を用いる必要がある。但し、蓋部４００として、前述のエポキシ樹脂やポリイミド樹脂等を用いていれば問題はない。
次に、図９（ｂ）に示す工程の後、第１の実施の形態と同様にして、領域２１０及び２２０を支持する領域２３０を除去し、各個別パッケージ領域Ｃにチップ搭載部２１及び複数の端子部２２からなるリードフレーム２０を形成する。更に、破線で示す切断ラインに沿って切断して個別パッケージ領域Ｃ毎に個片化することにより、複数の半導体パッケージ１０Ａ（図６参照）が完成する。これにより、第１の実施の形態と同様に、各端子部２２には貫通孔２２０ｘから貫通溝２２ｘが形成される。
このように、各貫通孔の上端部を塞ぐ蓋部を設けた後に、各貫通孔の内側面や各端子部の下面にめっき膜を形成してもよい。なお、第１の実施の形態と同様に、図８に示す構造体を１つの製品として出荷してもよい。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態とは異なる構造の半導体パッケージの他の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
［第３の実施の形態に係る半導体パッケージの構造］
まず、第３の実施の形態に係る半導体パッケージの構造について説明する。図１０は、第３の実施の形態に係る半導体パッケージを例示する図であり、図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）のＡ−Ａ線に沿う断面図である。なお、便宜上、図１０（ａ）において、蓋部４０Ｂを梨地模様で示している。又、図１０（ａ）において、めっき膜３０は図示が省略されており、樹脂部８０は透明とされている。
図１０を参照するに、半導体パッケージ１０Ｂは、蓋部４０が蓋部４０Ｂに置換された点が半導体パッケージ１０（図１参照）と相違する。蓋部４０Ｂは、各端子部２２の上面（半導体チップ６０側）の、半導体パッケージ１０の外周縁部側に、貫通溝２２ｘの上端部を塞ぐように枠状に設けられている。
なお、各貫通溝２２ｘの内側面にめっき膜３０が形成されており、各貫通溝２２ｘの内側面を除く各端子部２２の外側面にめっき膜３０は形成されていなくリードフレーム２０を構成する金属材料が露出している点は、半導体パッケージ１０と同様である。蓋部４０Ｂの材料や厚さ等は、蓋部４０と同様とすることができる。
なお、図１０の例では、チップ搭載部２１を囲むように配置された複数の端子部２２に各々貫通溝２２ｘが設けられ、全ての貫通溝２２ｘに対して平面形状が枠状の１つの蓋部４０Ｂが設けられているが、これには限定されない。隣接する少なくとも２つの貫通溝２２ｘに対して１つの蓋部を設けることができる。例えば、短冊状の４つの蓋部を平面視において半導体パッケージ１０の各辺に沿って設けることができる。
［第３の実施の形態に係る半導体パッケージの製造方法］
次に、第３の実施の形態に係る半導体パッケージの製造方法について説明する。図１１は、第３の実施の形態に係る半導体パッケージの製造工程を例示する図である。
半導体パッケージ１０Ｂを製造するには、第１の実施の形態の図４に示す工程に代えて、図１１に示す工程を実行すればよい。すなわち、リードフレーム２００の上面全体に接着層が形成された樹脂フィルムを貼り付け、その後、不要部分を除去して蓋部４００Ｂを形成すればよい。又、接着層が形成された樹脂フィルムを予め所定形状に加工し、各貫通孔２２０ｘの上面側に貼り付けて蓋部４００Ｂを形成してもよい。或いは、樹脂フィルムに代えて、予め樹脂材料を所定形状に成型した絶縁性の板状部材を、各貫通孔２２０ｘの上面側に貼り付けて蓋部４００Ｂを形成してもよい。なお、蓋部４００Ｂは、切断されて最終的に蓋部４０Ｂとなる部材である。
このように、隣接する少なくとも２つの貫通溝に対して１つの蓋部を設けてもよい。例えば、全ての貫通溝に対して平面形状が枠状の１つの蓋部を設けてもよい。なお、第１の実施の形態と同様に、図１１に示す構造体を１つの製品として出荷してもよい。
〈第４の実施の形態〉
第４の実施の形態では、第１の実施の形態とは異なる構造の半導体パッケージの更に他の例を示す。なお、第４の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
［第４の実施の形態に係る半導体パッケージの構造］
まず、第４の実施の形態に係る半導体パッケージの構造について説明する。図１２は、第４の実施の形態に係る半導体パッケージを例示する図であり、図１２（ａ）は平面図、図１２（ｂ）は図１２（ａ）のＡ−Ａ線に沿う断面図である。なお、便宜上、図１２（ａ）において、蓋部４０Ｃ及び接合部５０を梨地模様で示している。又、図１２（ａ）において、めっき膜３０は図示が省略されており、樹脂部８０は透明とされている。
図１２を参照するに、半導体パッケージ１０Ｃは、蓋部４０が蓋部４０Ｃに置換された点が半導体パッケージ１０（図１参照）と相違する。蓋部４０Ｃは、第１の実施の形態の蓋部４０と同様に、各端子部２２の上面（半導体チップ６０側）の、半導体パッケージ１０Ｃの外周縁部側に、貫通溝２２ｘの上端部を塞ぐように、貫通溝２２ｘ各々に対して１つずつ設けられている。
なお、各貫通溝２２ｘの内側面にめっき膜３０が形成されており、各貫通溝２２ｘの内側面を除く各端子部２２の外側面にめっき膜３０は形成されていなくリードフレーム２０を構成する金属材料が露出している点は、半導体パッケージ１０と同様である。但し、蓋部４０Ｃは、接合部５０と同一材料により、接合部５０と同一厚さに形成されている。
［第４の実施の形態に係る半導体パッケージの製造方法］
次に、第４の実施の形態に係る半導体パッケージの製造方法について説明する。図１３は、第４の実施の形態に係る半導体パッケージの製造工程を例示する図である。
半導体パッケージ１０Ｃを製造するには、第１の実施の形態の図４に示す工程に代えて、図１３に示す工程を実行すればよい。すなわち、リードフレーム２００の上面全体に接着層が形成された樹脂フィルムを貼り付け、その後、不要部分を除去して個別パッケージ領域Ｃに蓋部４００Ｃ及び接合部５０を形成すればよい。つまり、蓋部４００Ｃ及び接合部５０を同一の樹脂フィルム（例えば、ダイアタッチフィルム）から形成する。又、接着層が形成された樹脂フィルムを予め蓋部４００Ｃ及び接合部５０に対応する所定形状に加工し、各貫通孔２２０ｘの上面側及び領域２１０の上面側に各々貼り付けて蓋部４００Ｃ及び接合部５０を形成してもよい。なお、蓋部４００Ｃは、切断されて最終的に蓋部４０Ｃとなる部材である。
このように、蓋部と接合部とに同一材料を用い、同一工程で形成してもよい。なお、第１の実施の形態と同様に、図１３に示す構造体を１つの製品として出荷してもよい。
〈変形例１〉
変形例１では、切断ラインの設定に関するバリエーションの例を示す。なお、変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。又、変形例１は、第１の実施の形態に基づいて説明するが、変形例１は他の実施の形態にも適用可能である。
第１の実施の形態では、リードフレーム２００は、破線で示す切断ラインに沿って切断されて個片化された。図１４に示すように、変形例１では、図３等においてＣで示した部分（切断ライン）が、第１の実施の形態よりも広く設定されている（図１４の切断ラインＥ）。具体的には、切断ラインＥの幅Ｗ１が、各端子部２２となる領域同士を連結する架橋部の幅Ｗ２よりも広く設定されている。なお、隣接する個別パッケージ領域において確実に貫通溝２２ｘが形成されるようにするため、切断ラインＥは貫通孔２２０ｘの中心を通る位置に設定することが好ましい。
変形例１に係る半導体パッケージの製造工程は、図３〜図５については、第１の実施の形態に係る半導体パッケージの製造工程と同様である。但し、図５（ｂ）に示す工程の後、リードフレーム２００を個片化する際には図１４に示す切断ラインＥに沿って切断する。具体的には、切断ラインＥの幅Ｗ１よりも幅の広い（刃厚が厚い）ダイシングソーを用いて切断ラインＥに沿って切断してリードフレーム２００を個片化する。これにより、リードフレーム２００を個片化すると同時に各端子部２２となる領域同士を連結する架橋部が除去され各端子部２２が独立化されるため、半導体パッケージの製造工程の効率化を図ることができる。
なお、貫通孔２２０ｘの直径がダイシングソーの刃厚よりも小さいと個片化後に貫通溝２２ｘが形成されないことになる。そこで、貫通孔２２０ｘの直径は、ダイシングソーの刃厚よりも大きくなるように設計する。又、貫通孔２２０ｘの平面形状を円形とせずに、図１５に示す貫通孔２２０ｙのように切断ラインＥの幅方向を長径とする楕円形にすると、確実に貫通溝２２ｘが形成され好適である。又、貫通孔２２０ｙの平面形状を楕円形以外の縦長形状（例えば、切断ラインＥの幅方向を長辺とする長方形等）としてもよい。
或いは、図１６に示すように、端子部２２となる各々の領域内に２つの貫通孔２２０ｚを設けても、確実に貫通溝２２ｘが形成され好適である。なお、確実に貫通溝２２ｘが形成されれば、貫通孔２２０ｚの平面形状は円形でも楕円形でもその他の形状でもよい。又、端子部２２となる各々の領域内において、各貫通孔２２０ｚは平面視で互いに接するように設けてもよいし、平面視で互いに重複するように設けてもよいし、平面視で互いに離間するように設けてもよい。又、端子部２２となる各々の領域内に３つ以上の貫通孔２２０ｚを設けてもよい。
〈変形例２〉
変形例２では、切断ラインの設定に関するバリエーションの他の例を示す。なお、変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。又、変形例２は、第１の実施の形態に基づいて説明するが、変形例２は他の実施の形態にも適用可能である。
第１の実施の形態では、リードフレーム２００は、破線で示す切断ラインに沿って切断されて個片化された。図１７に示すように、変形例２では、図３等においてＣで示した部分（切断ライン）が、切断ラインＦ１及びＦ２に置換されている。切断ラインＦ１は各端子部２２となる領域同士を連結する架橋部の外側に設定され、切断ラインＦ２は各端子部２２となる領域同士を連結する架橋部の内側に設定されている。なお、切断ラインＦ２に囲まれた領域が個別パッケージ領域となる。
変形例２に係る半導体パッケージの製造工程は、図３〜図５については、第１の実施の形態に係る半導体パッケージの製造工程と同様である。但し、図５（ｂ）に示す工程の後、リードフレーム２００を個片化する際には図１７に示す切断ラインＦ１及びＦ２に沿ってダイシングソーを用いて切断してリードフレーム２００を個片化する。これにより、リードフレーム２００を個片化すると同時に各端子部２２となる領域同士を連結する架橋部が除去され各端子部２２が独立化されるため、半導体パッケージの製造工程の効率化を図ることができる。
なお、貫通孔２２０ｘの直径が切断ラインＦ１と切断ラインＦ２との距離（間隔）よりも小さいと個片化後に貫通溝２２ｘが形成されないことになる。そこで、貫通孔２２０ｘの直径は、切断ラインＦ１と切断ラインＦ２との距離（間隔）よりも大きくなるように設計する。又、図１５や図１６に示すような形態の貫通孔を形成すると好適である点は、変形例１と同様である。
又、リードフレーム２００の外周においては、切断ラインＦ１及びＦ２の２本を設けずに、領域２２０を支持する領域２３０を避けるように１本の切断ラインを設けてもよい。例えば、リードフレーム２００の外周においては、図１７の切断ラインＦ２の位置に設けられた１本の切断ラインのみとすることができる。この場合、リードフレーム２００の外周の貫通孔２２０ｘは、例えば図１７の切断ラインＦ２の位置に設けられた１本の切断ラインがその中心を通るような位置に形成してもよい。
又、切断ラインＦ１及びＦ２に沿って切断するダイシングソーは、変形例１で説明したような刃厚が厚いものではなく、第１の実施の形態と同様の刃厚が薄いものを用いることができる。
〈変形例３〉
変形例３では、樹脂部８０の形状のバリエーションの例を示す。なお、変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。又、変形例３は、第１の実施の形態に基づいて説明するが、変形例３は他の実施の形態にも適用可能である。
第１の実施の形態では、リードフレーム２００は、破線で示す切断ラインに沿って切断されて個片化された。そして、樹脂部８０は、図５（ｂ）等においてＣで示した切断ライン上にも形成されていた。つまり、リードフレーム２００を個片化する際には、切断ライン上の樹脂部８０を切断する必要があった。変形例３では、樹脂部８０は、Ｃで示した切断ライン上には形成しない。これについて、図１８及び図１９を参照しながら、以下に説明する。
図１８は、変形例３に係る半導体パッケージを例示する断面図である。図１８を参照するに、半導体パッケージ１０Ｄにおいて、樹脂部８０の側面８０ａは傾斜面とされており、Ｃで示した切断ラインの近傍に配置されているリードフレーム２０や蓋部４０は樹脂部８０から露出している。但し、樹脂部８０の側面８０ａは必ずしも傾斜面としなくてもよく、例えば、蓋部４０の上面に略垂直な面としてもよい。
図１９は、変形例３に係る半導体パッケージの製造工程を例示する図である。半導体パッケージ１０Ｄを製造するには、まず、第１の実施の形態の図３〜図５（ａ）と同様の工程を実行する。そして、図１９に示すように、リードフレーム２００上に、蓋部４００、接合部５０、半導体チップ６０、及び金属線７０被覆するように樹脂部８０を形成する。但し、樹脂部８０には、Ｃで示した切断ラインを露出する溝部８０ｘを形成する。溝部８０ｘは、例えば、トランスファーモールド法やコンプレッションモールド法等に用いる金型に、溝部８０ｘに対応する突起部を設けることにより形成できる。
図１９に示す工程の後、リードフレーム２００を個片化するが、その際に、Ｃで示した切断ラインは溝部８０ｘ内に露出しているため、樹脂部８０を切断する必要はない。樹脂部８０には、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いるが、フィラーの含有率が高い場合には、樹脂部８０を切断するとダイシングソーがフィラーにより破損するおそれがある。変形例３では、樹脂部８０を切断しないため、ダイシングソーがフィラーにより破損するおそれを排除できる。
なお、Ｃで示した切断ラインを樹脂部８０から露出させずに、Ｃで示した切断ラインを被覆する樹脂部８０の厚さを他の部分を被覆する樹脂部８０の厚さより薄くしてもよい。この場合には、ダイシングソーが樹脂部８０を切断するが、切断する部分の樹脂部８０が予め薄く設計されているため、ダイシングソーがフィラーにより破損するおそれを低減できる。
又、変形例３ではＣで示した切断ラインが溝部８０ｘ内に露出しているため、図１９に示す工程において、プレス加工による打ち抜き法を用いてＣで示した切断ラインを切断することも可能である。Ｃで示した切断ラインを被覆する樹脂部８０の厚さを他の部分を被覆する樹脂部８０の厚さよりも薄くした場合にも、同様に、プレス加工による打ち抜き法を用いてＣで示した切断ラインを切断することが可能である。
又、変形例３を変形例１又は２と組み合わせることも可能である。
以上、好ましい実施の形態及び変形例について詳説したが、上述した実施の形態及び変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及び変形例に種々の変形及び置換を加えることができる。
例えば、半導体チップをリードフレームにフリップチップ実装してもよい。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 半導体パッケージ
２０、２００ リードフレーム
２１ チップ搭載部
２１ａ、２２ａ 下面
２２ 端子部
２２ｘ 貫通溝
３０、３０Ａ、３０Ｂ めっき膜
４０、４０Ｂ、４０Ｃ、４００、４００Ｂ、４００Ｃ 蓋部
５０ 接合部
６０ 半導体チップ
７０ 金属線
８０ 樹脂部
８０ａ 側面
８０ｘ 溝部
１００ 配線基板
１１０ パッド
１５０ メニスカス
２１０、２２０、２３０ 領域
２２０ｘ、２２０ｙ、２２０ｚ 貫通孔

Claims (10)

  1. 半導体チップが搭載されるチップ搭載部、及び外部接続端子となる端子部を備えたリードフレームと、
    前記チップ搭載部に搭載され、前記端子部と電気的に接続された半導体チップと、
    前記端子部を前記半導体チップ側の面である一方の面から他方の面に厚さ方向に貫通する貫通溝と、
    前記端子部の前記一方の面側の前記貫通溝の端部を塞ぐ蓋部と、
    前記端子部の前記他方の面及び前記貫通溝の内側面を露出するように前記半導体チップを封止する樹脂部と、を有し、
    前記端子部の前記他方の面及び前記貫通溝の前記内側面がめっき膜で被覆されている半導体パッケージ。
  2. 前記端子部を複数有し、
    複数の前記端子部に前記貫通溝が設けられ、
    複数の前記貫通溝各々に対して１つずつ前記蓋部が設けられている請求項１記載の半導体パッケージ。
  3. 前記端子部を複数有し、
    複数の前記端子部に前記貫通溝が設けられ、
    隣接する少なくとも２つの前記貫通溝に対して１つの前記蓋部が設けられている請求項１記載の半導体パッケージ。
  4. 個片化される複数の領域を備え、
    前記領域の各々は、
    半導体チップが搭載されるチップ搭載部と、
    外部接続端子となる端子部と、
    前記チップ搭載部と前記端子部を支持する支持部と、
    前記端子部を前記半導体チップが搭載される側の面である一方の面から他方の面に厚さ方向に貫通する貫通孔と、
    前記端子部の前記一方の面側の前記貫通孔の端部を塞ぐ蓋部と、を有し、
    前記貫通孔は、前記領域を個片化する際の切断ラインを跨ぐように形成されているリードフレーム。
  5. 前記端子部の前記他方の面及び前記貫通孔の内側面がめっき膜で被覆されている請求項４記載のリードフレーム。
  6. 前記端子部を複数有し、
    複数の前記端子部に前記貫通孔が設けられ、
    複数の前記貫通孔各々に対して１つずつ前記蓋部が設けられている請求項４又は５記載のリードフレーム。
  7. 前記端子部を複数有し、
    複数の前記端子部に前記貫通孔が設けられ、
    隣接する少なくとも２つの前記貫通孔に対して１つの前記蓋部が設けられている請求項４又は５記載のリードフレーム。
  8. 請求項４乃至７の何れか一項記載のリードフレームの前記チップ搭載部に前記半導体チップを搭載する工程と、
    前記半導体チップと前記端子部とを電気的に接続する工程と、
    前記めっき膜で被覆された前記端子部の前記他方の面及び前記貫通孔の前記内側面を露出するように前記半導体チップを樹脂で封止する工程と、
    前記貫通孔を含む領域を厚さ方向に切断して、前記端子部に内側面がめっき膜で被覆されている貫通溝を形成する工程と、を有する半導体パッケージの製造方法。
  9. 金属板を加工し、半導体チップが搭載されるチップ搭載部、及び外部接続端子となる端子部であって前記半導体チップが搭載される側の面である一方の面から他方の面に厚さ方向に貫通する貫通孔を有する端子部を形成する工程と、
    前記端子部の前記一方の面側に前記貫通孔の端部を塞ぐ蓋部を設ける工程と、を有するリードフレームの製造方法。
  10. 前記端子部の前記他方の面及び前記貫通孔の内側面にめっき膜を形成する工程を更に有する請求項９記載のリードフレームの製造方法。
JP2012097053A 2012-04-20 2012-04-20 リードフレーム及び半導体パッケージ並びにそれらの製造方法 Pending JP2013225595A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012097053A JP2013225595A (ja) 2012-04-20 2012-04-20 リードフレーム及び半導体パッケージ並びにそれらの製造方法
US13/855,840 US8853841B2 (en) 2012-04-20 2013-04-03 Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
TW102112628A TW201405723A (zh) 2012-04-20 2013-04-10 引線框、半導體封裝以及該等裝置之製造方法
KR1020130041515A KR20130118781A (ko) 2012-04-20 2013-04-16 리드 프레임, 반도체 패키지, 및 그 제조 방법
CN201310133137XA CN103378045A (zh) 2012-04-20 2013-04-17 引线框架、半导体封装件及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097053A JP2013225595A (ja) 2012-04-20 2012-04-20 リードフレーム及び半導体パッケージ並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2013225595A true JP2013225595A (ja) 2013-10-31
JP2013225595A5 JP2013225595A5 (ja) 2015-04-30

Family

ID=49379343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012097053A Pending JP2013225595A (ja) 2012-04-20 2012-04-20 リードフレーム及び半導体パッケージ並びにそれらの製造方法

Country Status (5)

Country Link
US (1) US8853841B2 (ja)
JP (1) JP2013225595A (ja)
KR (1) KR20130118781A (ja)
CN (1) CN103378045A (ja)
TW (1) TW201405723A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072257A (ja) * 2014-09-26 2016-05-09 三菱電機株式会社 半導体装置
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014188632A1 (ja) * 2013-05-23 2017-02-23 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6850202B2 (ja) * 2017-06-02 2021-03-31 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
EP3736857A1 (en) 2019-05-07 2020-11-11 Nexperia B.V. Through hole side wettable flank
CN112652583A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种封装器件及其生产方法
CN111106089B (zh) * 2019-11-29 2021-08-17 青岛歌尔微电子研究院有限公司 高密度管脚qfn的封装结构与方法
IT202100005759A1 (it) * 2021-03-11 2022-09-11 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임
JP2023039266A (ja) * 2021-09-08 2023-03-20 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270627A (ja) * 2001-03-13 2002-09-20 New Japan Radio Co Ltd 半導体装置の製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2006019465A (ja) * 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004019465A (ja) * 2002-06-12 2004-01-22 Fuji Heavy Ind Ltd エンジンの圧縮圧力診断装置
EP1603158B1 (en) * 2003-03-11 2021-06-09 The Furukawa Electric Co., Ltd. Optical module, comprising printed wiring board, lead frame and multi-channel optical semiconductor element and method for manufacturing same
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP5546363B2 (ja) * 2010-06-11 2014-07-09 ローム株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270627A (ja) * 2001-03-13 2002-09-20 New Japan Radio Co Ltd 半導体装置の製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2006019465A (ja) * 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072257A (ja) * 2014-09-26 2016-05-09 三菱電機株式会社 半導体装置
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Also Published As

Publication number Publication date
US20130277817A1 (en) 2013-10-24
US8853841B2 (en) 2014-10-07
CN103378045A (zh) 2013-10-30
TW201405723A (zh) 2014-02-01
KR20130118781A (ko) 2013-10-30

Similar Documents

Publication Publication Date Title
JP2013225595A (ja) リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP6650723B2 (ja) リードフレーム及びその製造方法、半導体装置
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2022087155A (ja) 半導体装置
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP6244147B2 (ja) 半導体装置の製造方法
JP6840466B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP6603538B2 (ja) リードフレーム及びその製造方法
JP6325975B2 (ja) リードフレーム、半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
CN106847782B (zh) 半导体装置及其制造方法、引线框架及其制造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP4387566B2 (ja) 樹脂封止型半導体装置
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP2019134192A (ja) リードフレーム及びその製造方法
JP2006269719A (ja) 電子装置
JP2019102697A (ja) 半導体装置およびその製造方法
JP2021103712A (ja) 半導体装置およびその製造方法
JP2018152390A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160830