JP2019134192A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP2019134192A JP2019134192A JP2019094629A JP2019094629A JP2019134192A JP 2019134192 A JP2019134192 A JP 2019134192A JP 2019094629 A JP2019094629 A JP 2019094629A JP 2019094629 A JP2019094629 A JP 2019094629A JP 2019134192 A JP2019134192 A JP 2019134192A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- region
- semiconductor device
- lead
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
[第1の実施の形態に係る半導体装置の構造]
まず、第1の実施の形態に係る半導体装置の構造について説明する。図1は、第1の実施の形態に係る半導体装置を例示する図であり、図1(a)は底面図、図1(b)は図1(a)のA−A線に沿う断面図、図1(c)は図1(b)のBの部分拡大断面図、図1(d)は図1(b)のBの部分拡大底面図である。但し、図1(a)では、便宜上、樹脂部40を除いて図1(b)の断面図に対応するハッチングを施している。又、図1(d)では、便宜上、樹脂部40の図示は省略されている。
次に、第1の実施の形態に係る半導体装置の製造方法について説明する。図4〜図9は、第1の実施の形態に係る半導体装置の製造工程を例示する図である。
第2の実施の形態では、ダイパッドの上面等に高密度凹凸部を形成する例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
まず、第2の実施の形態に係る半導体装置の構造について説明する。図10は、第2の実施の形態に係る半導体装置を例示する図であり、図10(a)は平面図、図10(b)は図10(a)のA−A線に沿う断面図、図10(c)は図10(b)のBの部分拡大断面図、図10(d)は図10(b)のBの部分拡大平面図である。但し、図10(a)では、便宜上、接着材17、金属線30、樹脂部40の図示は省略され、図10(b)の断面図に対応するハッチングを施している。又、図10(d)では、便宜上、樹脂部40の図示は省略されている。
次に、第2の実施の形態に係る半導体装置の製造方法について説明する。図11〜図14は、第2の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図19に示す試験用サンプルを作製した。具体的には、銅からなる平坦な金属板であるリードフレーム材100の上面に、凹部の平面形状が直径0.02mm以上0.060mm以下の円である凹凸部を形成した。そして、凹凸部の表面にめっきを施さないで、凹凸部上に表1に示す作製条件で樹脂カップ140を形成した。なお、6種類のSレシオにおいて、各々6個の試験用サンプルを作製し、6回測定を行った。但し、Sレシオ=1は、凹凸部を形成しない試験用サンプル(比較例:従来品)である。又、Sレシオを求める際の表面積の測定は、3次元測定レーザ顕微鏡(オリンパス社製 LEXT OLS4100)を用いて行った。
銅からなるリードフレーム材100の上面に実施例1と同様の凹凸部を形成し、凹凸部の表面に銀めっきを施し、銀めっきを施した凹凸部上に樹脂カップ140を形成した以外は実施例1と同様にしてカップシェア試験を実施した。なお、銀めっき膜の厚さは約6μmとした。
銅からなるリードフレーム材100の上面に実施例1と同様の凹凸部を形成し、凹凸部の表面にNi/Pd/Auめっきを施し、Ni/Pd/Auめっきを施した凹凸部上に樹脂カップ140を形成した以外は実施例1と同様にしてカップシェア試験を実施した。
銅からなるリードフレームの上面に、凹部の平面形状が直径0.02mm以上0.060mm以下の円であって、Sレシオが1.7以上の凹凸部、すなわち高密度凹凸部を形成することにより、樹脂部と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレームと樹脂部との密着性を向上することができる。
10、10S、10T リードフレーム
11 ダイパッド
11d、12d 段差面
11x、12x 段差部
12 リード
13 高密度凹凸部
15 連結部
17 接着材
18 めっき膜
20 半導体チップ
30 金属線
40 樹脂部
151 外枠部
152 ダムバー
153 サポートバー
Claims (12)
- 一方の面に半導体チップが搭載され、封止樹脂により被覆されて半導体装置となるリードフレームであって、
前記半導体装置となる個片化領域と、
前記個片化領域を囲む外枠部と、を有し、
前記個片化領域には、前記個片化領域の他方の面側が薄型化された段差部が設けられ、
前記段差部の段差面は前記封止樹脂による被覆領域であり、
前記段差部の段差面には凹凸部が形成され、
前記個片化領域の厚さは、前記外枠部の厚さよりも薄いリードフレーム。 - 前記凹凸部における凹部の平面形状は直径0.02mm以上0.060mm以下の円、又は、直径0.02mm以上0.060mm以下の外接円に接する多角形であり、
表面積がS0の平坦面に凹凸部を形成し、凹凸部の表面積がSであった場合のS0とSとの比率S/S0が1.7以上である請求項1に記載のリードフレーム。 - 前記個片化領域に、外部接続端子となる端子部を有し、
前記端子部の下面側に前記段差部が設けられている請求項1又は2に記載のリードフレーム。 - 前記端子部の下面側の外周に前記段差部が設けられている請求項3に記載のリードフレーム。
- 前記個片化領域に、前記半導体チップを搭載するチップ搭載部を有し、
前記チップ搭載部の下面側に前記段差部が設けられている請求項1乃至4の何れか一項に記載のリードフレーム。 - 前記チップ搭載部の下面側の外周に前記段差部が設けられている請求項5に記載のリードフレーム。
- 一方の面に半導体チップが搭載され、封止樹脂により被覆されて半導体装置となるリードフレームの製造方法であって、
金属製の板材をエッチングして、前記半導体装置となる個片化領域を形成する工程と、
前記個片化領域の他方の面側が薄型化された段差部を形成すると共に、前記段差部の段差面に凹凸部を形成する工程と、
前記個片化領域を囲む外枠部を形成する工程と、
前記個片化領域を一方の面側から薄型化し、前記個片化領域の厚さを前記外枠部の厚さよりも薄型化する工程と、を有し、
前記段差部の段差面は前記封止樹脂による被覆領域であるリードフレームの製造方法。 - 前記凹凸部における凹部の平面形状は直径0.02mm以上0.060mm以下の円、又は、直径0.02mm以上0.060mm以下の外接円に接する多角形であり、
表面積がS0の平坦面に凹凸部を形成し、凹凸部の表面積がSであった場合のS0とSとの比率S/S0が1.7以上である請求項7に記載のリードフレームの製造方法。 - 前記個片化領域を形成する工程と、前記凹凸部を形成する工程と、は同一工程であり、
前記個片化領域、及び前記凹凸部は、同一のエッチングマスクを用いてエッチングにより形成される請求項7又は8に記載のリードフレームの製造方法。 - 前記個片化領域を形成する工程と、前記外枠部を形成する工程と、前記個片化領域を薄型化する工程と、は同一工程であり、
前記個片化領域の形成及び薄型化、並びに前記外枠部の形成は、同一のエッチングマスクを用いてエッチングにより行われる請求項7乃至9の何れか一項に記載のリードフレームの製造方法。 - 前記個片化領域に外部接続端子となる端子部を形成する工程を有し、前記端子部の下面側に前記段差部が形成される請求項7乃至10の何れか一項に記載のリードフレームの製造方法。
- 前記個片化領域に前記半導体チップを搭載するチップ搭載部を形成する工程を有し、前記チップ搭載部の下面側に前記段差部が形成される請求項7乃至11の何れか一項に記載のリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019094629A JP6774531B2 (ja) | 2019-05-20 | 2019-05-20 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019094629A JP6774531B2 (ja) | 2019-05-20 | 2019-05-20 | リードフレーム及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015217896A Division JP6576796B2 (ja) | 2015-11-05 | 2015-11-05 | リードフレーム及びその製造方法、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019134192A true JP2019134192A (ja) | 2019-08-08 |
JP6774531B2 JP6774531B2 (ja) | 2020-10-28 |
Family
ID=67546440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019094629A Active JP6774531B2 (ja) | 2019-05-20 | 2019-05-20 | リードフレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6774531B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210050379A (ko) * | 2019-10-28 | 2021-05-07 | 주식회사 코스텍시스 | 고방열 큐에프엔 패키지 |
-
2019
- 2019-05-20 JP JP2019094629A patent/JP6774531B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210050379A (ko) * | 2019-10-28 | 2021-05-07 | 주식회사 코스텍시스 | 고방열 큐에프엔 패키지 |
KR102260622B1 (ko) | 2019-10-28 | 2021-06-08 | 주식회사 코스텍시스 | 고방열 큐에프엔 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP6774531B2 (ja) | 2020-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6650723B2 (ja) | リードフレーム及びその製造方法、半導体装置 | |
JP6603538B2 (ja) | リードフレーム及びその製造方法 | |
JP6576796B2 (ja) | リードフレーム及びその製造方法、半導体装置 | |
JP2002261228A (ja) | リードフレーム | |
JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2013225595A (ja) | リードフレーム及び半導体パッケージ並びにそれらの製造方法 | |
CN106847782B (zh) | 半导体装置及其制造方法、引线框架及其制造方法 | |
JP7311226B2 (ja) | リードフレーム | |
JP6774531B2 (ja) | リードフレーム及びその製造方法 | |
JP2009038145A (ja) | リード端子型半導体装置 | |
JPH11260990A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
US10763196B1 (en) | Lead frame | |
US11062983B2 (en) | Substrate for mounting semiconductor element | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
TWI736409B (zh) | 封裝結構 | |
JP2002134654A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP6168589B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2014175578A (ja) | 半導体素子搭載用リードフレーム | |
JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2003110079A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200923 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6774531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |