KR102260622B1 - 고방열 큐에프엔 패키지 - Google Patents

고방열 큐에프엔 패키지 Download PDF

Info

Publication number
KR102260622B1
KR102260622B1 KR1020190134901A KR20190134901A KR102260622B1 KR 102260622 B1 KR102260622 B1 KR 102260622B1 KR 1020190134901 A KR1020190134901 A KR 1020190134901A KR 20190134901 A KR20190134901 A KR 20190134901A KR 102260622 B1 KR102260622 B1 KR 102260622B1
Authority
KR
South Korea
Prior art keywords
input
output terminal
heat dissipation
high heat
qfn package
Prior art date
Application number
KR1020190134901A
Other languages
English (en)
Other versions
KR20210050379A (ko
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020190134901A priority Critical patent/KR102260622B1/ko
Publication of KR20210050379A publication Critical patent/KR20210050379A/ko
Application granted granted Critical
Publication of KR102260622B1 publication Critical patent/KR102260622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

고방열 큐에프엔 패키지가 개시된다. 본 발명에 따른 고방열 큐에프엔 패키지는, 상면에 반도체 칩이 부착되는 패들, 반도체 칩과 전기적으로 연결되기 위한 입출력터미널, 및 패들 및 입출력터미널 사이를 절연시키기 위한 공간부를 포함하는 히트싱크(Heatsink)를 포함하는 고방열 큐에프엔 패키지에 있어서, 입출력터미널은, 몸체부 및 몸체부 일측 상부에서 돌출되어 공간부로 연장 형성된 내측 돌출부를 포함하고, 패들은, 몸체부 및 몸체부 일측 상부에서 공간부로 연장 형성된 상부 돌출부, 및 몸체부 일측 하부에서 공간부로 연장 형성된 하부 돌출부를 포함할 수 있다.

Description

고방열 큐에프엔 패키지{QFN PACKAGE WITH IMPROVED HEAT CHARACTERISTIC}
본 발명은 반도체 디바이스 패키지에 관한 것으로, 보다 상세하게는, 내부에 반도체 디바이스가 실장되도록 패키징하는 고방열 큐에프엔 패키지에 관한 것이다.
반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다. 이러한 패키징으로 플랫 노리드(Flat No-leads) 패키징이 있다.
플랫 노리드(Flat No-leads) 패키지는 표면 실장을 위한 집적 핀들을 갖는 집적 회로 패키지의 한 유형을 의미하며, 듀얼-플랫 노리드(DFN: dual-flat no-leads) 및 쿼드-플랫 노리드(QFN: quad-flat no-leads)를 포함한다. 플랫 노리드는 종종 마이크로 리드프레임(micro lead frames)이라고 지칭되며 고방열 큐에프엔 패키지는 캡슐화된 IC 부품과 인쇄 회로 기판(PCB) 등의 외부 회로 사이에 물리적 및 전기적 연결을 제공한다.
일반적으로, 고방열 큐에프엔 패키지의 컨택 핀들은 패키지의 가장자리를 넘어 연장되지 않는다. 그 컨택 핀들은 보통 집적 회로의 다이용 중앙 지지 구조체를 포함하는 단일 리드프레임에 의해 형성된다. 리드프레임 및 집적 회로는 전형적으로 플라스틱으로 만들어진 하우징에 캡슐화된다.
대한민국등록특허 10-1250529(공고일자 2013년 4월 3일)는 내부에 수용 공간을 가지는 그라운드 링 및 상기 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드프레임을 준비하는 단계, 상기 수용 공간 내에 제1 면 및 상기 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계, 상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어 및 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계, 및 상기 반도체 칩의 일부분과 상기 제1 및 제2 본딩 와이어를 감싸는 봉자재를 형성하는 단계를 포함하되, 상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 상기 제1 및 제2 본딩 와이어 각각 상기 반도체 칩의 제1 면으로 연결되도록 형성하고, 상기 봉자재를 형성하는 단계는, 상기 봉자재가 상기 반도체 칩의 제1 면 및 상기 반도체 칩의 측면만을 덮는 것을 특징으로 하는 QFN(Quad Flat No-leads) 패키지의 제조방법을 개시하고 있다.
대한민국공개특허 10-2017-0085500(공개일자 2017년 7월 24일)은 중앙 지지 구조체로부터 연장된 복수의 핀들 및 상기 중앙 지지 구조체로부터 멀리 이격된 복수의 핀들을 연결하는 바를 포함하는 리드프레임의 중앙 지지 구조체에 IC 칩을 실장하는 단계, IC 칩을 복수 핀들 중 적어도 일부에 결합시키는 단계, 리드프레임 및 결합된 IC 칩을 캡슐화하는 단계, 바(bar)로부터 결합된 IC 패키지를 분리하지 않고 제1 톱(saw) 폭을 이용하여 커팅 라인들의 세트를 따라 캡슐화된 리드프레임 내로 스텝 커트부(step cut)를 소잉하여 복수의 핀들의 적어도 일부를 노출시키는 단계, 복수의 핀들의 노출된 부분을 도금하는 단계, 제1 톱보다 작은 제2 톱 폭을 이용하여 커팅 라인들의 세트에서 캡슐화된 리드프레임을 커팅하여 바로부터 분리하여 IC 패키지를 커팅하는 고방열 큐에프엔 패키지 내에 집적 회로(IC) 디바이스를 제공하기 위한 방법을 개시하고 있다.
본 발명이 해결하고자 하는 과제는 리드프레임 내에 절연체가 견고하게 고정될 수 있는 고방열 큐에프엔 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 전기적 특성 및 무선 주파수 특성이 보다 우수한 회로적 구조를 갖는 고방열 큐에프엔 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 과제는 밀폐형 결합구조를 갖는 히트싱크를 형성할 수 있는 고방열 큐에프엔 패키지를 제공하는 데 있다.
상기 해결하고자 하는 과제를 달성하기 위한, 고방열 큐에프엔 패키지는 상면에 반도체 칩이 부착되는 패들, 상기 반도체 칩과 전기적으로 연결되기 위한 입출력터미널, 및 상기 패들 및 상기 입출력터미널 사이를 절연시키기 위한 공간부를 포함하는 히트싱크(Heatsink)를 포함하는 고방열 큐에프엔 패키지에 있어서, 상기 입출력터미널은, 몸체부, 및 상기 몸체부 일측 상부에서 돌출되어 상기 공간부로 연장 형성된 내측 돌출부를 포함하고, 상기 패들은, 몸체부, 상기 몸체부 일측 상부에서 상기 공간부로 연장 형성된 상부 돌출부, 및 상기 몸체부 일측 하부에서 상기 공간부로 연장 형성된 하부 돌출부를 포함할 수 있다.
상기 하부 돌출부는, 상기 패들의 몸체부와 연결된 몸체 및 상기 몸체 일측 상부에서 상기 공간부로 연장 형성된 접지단자를 포함하고, 상기 접지단자는, 상기 입출력터미널의 내측 돌출부 하부에 위치할 수 있다. 상기 접지단자 및 상기 입출력터미널의 내측 돌출부가 서로 오버랩되는 길이는 0mm 초과 내지 1mm 이하일 수 있다.
상기 입출력터미널은, 상기 몸체부 타측 하부에서 돌출되어 상기 히트싱크 외측으로 연장 형성된 외측 하부 돌출부, 및 상기 외측 하부 돌출부의 상부에 위치하며, 상기 몸체부 타측에서 돌출되어 상기 히트싱크는 외측으로 연장 형성된 외측 상부 돌출부를 더 포함할 수 있다.
상기 히트싱크는 무산소동 소재인 리드프레임으로 형성될 수 있다. 상기 리드프레임의 두께는 0.1mm 내지 0.5mm 일 수 있다. 상기 공간부는, 상기 리드프레임이 에칭되어 형성된 것일 수 있다.
상기 히트싱크는 복수의 리드프레임으로 형성될 수 있다. 상기 복수의 리드프레임은 2 내지 5장일 수 있고, 상기 복수의 리드프레임은 확산접합될 수 있다.
상기 반도체 칩 및 상기 입출력터미널을 전기적으로 연결시키는 본딩 와이어를 더 포함할 수 있다.
상기 공간부에 플라스틱 절연체가 게재되어, 상기 패들 및 상기 입출력터미널 사이를 절연시킬 수 있다.
본 발명에 따른 고방열 큐에프엔 패키지에 의하면, 패들의 상부 돌출부 및 하부 돌출부, 접지단자로 인해 복수의 홈이 생성되고, 입출력터미널의 내측 돌출부, 외측 하부 돌출부 및 외측 상부 돌출부로 인해 복수이 홈이 생성되어, 상기 생성된 복수의 홈들에 의해 절연체가 견고하게 고정될 수 있고,
패들의 접지단자가 입출력터미널의 내측 돌출부의 하부에 위치하면서 입출력터미널의 내측 돌출부와 오버랩되고 접지됨에 따라, 히트싱크의 입출력단자 하부에 접지단자가 위치하게 됨으로써, 전기적 특성 및 무선 주파수 특성이 보다 우수한 회로적 구조를 가질 수 있으며,
복수의 리드프레임을 접합시켜 히트싱크를 형성함으로써, 0.5mm 이상의 두께를 갖는 히트싱크를 형성할 수 있고, 이에 따라 방열성의 크게 향상되며, 강도가 강하며, 두꺼운 히트싱크에도 얇은 히트싱크와 동일 개수의 입출력터미널을 형성할 수 있고, 십자형의 홀을 형성하여 플라스틱 절연체가 밀폐형 결합구조를 갖도록 함으로써, 내습성이 보다 우수하고 강도가 보다 강한 고방열 큐에프엔 패키지를 제공할 수 있어, 저비용으로 신뢰성이 획기적으로 향상된 고방열 큐에프엔 패키지를 제조할 수 있다.
도 1은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 부분 형상을 간략하게 도시한 도면이다.
도 2는 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 정면도이다.
도 3은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 배면도이다.
도 4는 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 수직 단면도이다.
도 5는 도 2에서 AA선에 따른 수평 단면도이다.
도 6은 도 5에서 B 부분의 확대도이다.
도 7은 도 6에서 패들 및 입출력터미널을 도시한 도면이다.
도 8은 도 5에서 패들 및 입출력터미널을 도시한 도면이다.
도 9는 도 1의 실시예의 S 파라미터의 그래프를 도시한 도면이다.
도 10은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 부분 형상을 간략하게 도시한 도면이다.
도 11은 본 발명에 따른 바람직한 다른 실시예의 고방열 큐에프엔 패키지의 히트싱크의 정면도이다.
도 12는 본 발명에 따른 바람직한 다른 실시예의 고방열 큐에프엔 패키지의 히트싱크의 배면도이다.
도 13은 도 11에서 AA선에 따른 수평 단면도이다.
도 14는 도 13의 실시예의 S 파라미터의 그래프를 도시한 도면이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 고방열 큐에프엔(QFN: quad-flat no-leads) 패키지에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀 두고자 한다.
도 1은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 부분 형상을 간략하게 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 고방열 큐에프엔 패키지(10)는 반도체 칩(20), 히트싱크(Heatsink)(100) 및 본딩 와이어(30)를 포함할 수 있다.
반도체 칩(20)은 히트싱크(100) 상면에 위치할 수 있다. 반도체 칩(20)은 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다. 또한 반도체 칩(20)은 복수의 칩으로 구성될 수 있다.
도 2는 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 정면도이고, 도 3은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 배면도이며, 도 4는 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 히트싱크의 수직 단면도이고, 도 5는 도 2에서 AA선에 따른 수평 단면도이며, 도 6은 도 5에서 B 부분의 확대도이다.
도 2 내지 도 6을 참조하면, 히트싱크(100)는 패들(paddle)(110), 입출력터미널(I/O Terminal)(120), 절연체(130)를 포함할 수 있다.
일부 실시예로, 히트싱크(100)는 복수의 리드프레임을 포함할 수 있다. 바람직하게, 상기 복수의 리드프레임은 2 내지 4장일 수 있다. 여기서, 리드프레임은 에칭홀을 포함할 수 있다. 에칭홀은 리드프레임이 에칭 공정을 통해 에칭되어 형성될 수 있다. 리드프레임의 두께는 0.1mm 내지 0.5mm일 수 있다. 바람직하게, 리드프레임의 두께는 0.2mm일 수 있다. 리드프레임의 두께가 0.2mm 이 이상인 경우에는, 에칭홀을 형성하는 에칭 공정에 어려움이 증가하고, 특히 현재 에칭 기술로 리드프레임의 에칭홀 간의 간격을 0.2mm이하로 형성하는데 어려움이 있다. 여기서 리드프레임은 무산소동 소재로 형성될 수 있다. 복수의 리드프레임은 확산접합으로 접합될 수 있고, 복수의 리드프레임의 에칭홀이 서로 연결되게 상하로 접합되어 히트싱크(100)을 형성할 수 있다. 히트싱크(100)는, 무산소동 소재, 동 합금소재 또는 Cu/Mo/Cu복합소재 중 하나인 리드프레임으로 형성될 수 있다.
패들(110)은 상면에 반도체 칩(20)이 부착될 수 있다. 패들(110)은 금속 소재로 형성될 수 있다. 예를 들어, 패들(100)은 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 여기서 구리(Cu) 복합소재는 sCMC, CMC, CPC, CuMO 및 CuW를 중 적어도 하나를 포함할 수 있다. 바람직하게 패들(100)은 무산소동 소재로 형성될 수 있다.
일부 실시예로, 패들(100)은 0.2mm 내지 1.5mm의 두께를 가질 수 있다. 바람직하게 패들(100)은 0.5mm 이상의 두께를 가질 수 있다.
입출력터미널(120)은 패들(100)로부터 절연체(130)에 의해 절연되게 배치되며, 패들(100)과 함께 히트싱크(100)의 하면층을 형성할 수 있다. 입출력터미널(120)은 패들(100)과 동일한 높이를 가질 수 있고, 일부 실시예로 입출력터미널(120)은 0.2mm 내지 1.5mm의 높이를 가질 수 있으며, 이에 따라 히트싱크(100)의 하면층의 높이는 0.2mm 내지 1.5mm로 형성될 수 있다. 바람직하게 입출력터미널(120)은 0.5mm 이상의 두께를 가질 수 있다.
입출력터미널(120)은 패들(100)과 동일한 소재로 형성될 수 있고, 이에 따라 히트싱크(100)의 하면층이 금속으로만 형성될 수 있어, 열전도율이 높아, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 방열특성이 우수한 효과가 있다. 일예로, 입출력터미널(120)은 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 바람직하게 입출력터미널(120)은 무산소동 소재로 형성될 수 있다.
절연체(130)는 일부 실시예로 플라스틱 절연체일 수 있다. 절연체(130)는 입출력터미널(120)과 패들(110) 간의 전기적 연결을 차단한다.
본딩 와이어(30)는 히트싱크(100)와 반도체 칩(20)을 전기적으로 연결시킨다. 본딩 와이어(30)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 히트싱크(100)의 입출력터미널(120)과 직접 연결될 수 있다. 여기서 절연체(130)는 입출력터미널(120)과 패들(110) 간의 전기적 연결을 차단한다.
도 7은 도 6에서 패들 및 입출력터미널을 도시한 도면이며, 도 8은 도 5에서 패들 및 입출력터미널을 도시한 도면이다.
도 7 및 도 8을 참조하면, 히트싱크(100)는 패들(110) 및 입출력터미널(120) 사이를 절연시키기 위한 공간부(105)를 포함할 수 있다. 일부 실시예로, 공간부(105)는 복수의 리드프레임의 에칭홀이 연결되어 형성될 수 있다.
절연체(130)는 공간부(105)에 절연 소재가 게재되어 형성될 수 있다. 일부 실시예로, 절연체(130)는 공간부(105)에 플라스틱 소재가 사출되어 형성될 수 있다. 여기서. 사출시에 사용되는 플라스틱 소재는 바람직하게 액정고분자일 수 있다.
패들(110)은, 몸체부(111), 몸체부(111) 일측 상부에서 공간부(105)로 연장 형성된 상부 돌출부(113), 및 몸체부(111) 일측 하부에서 공간부(105)로 연장 형성된 하부 돌출부(115)를 포함할 수 있다. 하부 돌출부(115)는, 패들(110)의 몸체부(111)와 연결된 몸체(1151) 및 몸체(1151) 일측 상부에서 공간부(105)로 연장 형성된 접지단자(1153)를 포함할 수 있다. 접지단자(1153)은 그라운딩될 수 있다.
입출력터미널(120)은, 몸체부(121) 및 몸체부(121) 일측 상부에서 돌출되어 공간부(105)로 연장 형성된 내측 돌출부(123)를 포함할 수 있다. 입출력터미널(120)은, 몸체부(121) 타측 하부에서 돌출되어 히트싱크(100) 외측으로 연장 형성된 외측 하부 돌출부(125), 외측 하부 돌출부(125)의 상부에 위치하며, 몸체부(120) 타측에서 돌출되어 히트싱크(100)는 외측으로 연장 형성된 외측 상부 돌출부(127)를 포함할 수 있다.
히트싱크(100)에는 패들(110)의 상부 돌출부(113) 및 하부 돌출부(115)로 인해 형성된 홈(1051), 접지단자(1153)로 인해 형성된 홈(1053), 입출력터미널(120)의 내측 돌출부(123)로 인해 형성된 홈(1055), 외부 하부 돌출부(125)로 인해 형성된 홈(1057) 및 외부 상부 돌출부(127)로 인해 형성된 홈(1059)이 형성될 수 있다. 히트싱크(100)에 형성된 복수의 홈(1051 내지 1059)에 의해 절연체(130)가 보다 견고하게 고정될 수 있다.
도 9는 도 1의 실시예의 S 파라미터의 그래프를 도시한 도면이다.
도 9를 참조하면, 입출력터미널(120)의 내측 돌출부(123) 및 몸체부(121)의 노출된 부분은 히트싱크(100)의 입출력단자를 형성한다. 접지단자(1153)는, 입출력터미널(120)의 내측 돌출부(123) 하부에 위치할 수 있고, 접지단자(1153) 및 입출력터미널(120)는 서로 오버랩되게 배치될 수 있다. 여기서, 접지단자(1153) 및 입출력터미널(120)의 내측 돌출부(123)가 서로 오버랩되는 길이는 0mm 초과 1mm 이하일 수 있다.
접지단자(1153)는 접지될 수 있다. 접지단자(1153)가 입출력터미널(120)의 내측 돌출부(123)의 하부에 위치하면서 오버랩되고 접지됨에 따라, 히트싱크(100)의 입출력단자의 하부에 접지단자가 위치하게 됨으로써, 본 발명에 따른 고방열 큐에프엔 패키지(10)는 도 9에 도시된 그래프와 같이 전기적 특성 및 무선 주파수 특성이 보다 우수한 회로적 구조를 가질 수 있다.
도 10은 본 발명에 따른 바람직한 일실시예의 고방열 큐에프엔 패키지의 부분 형상을 간략하게 도시한 도면이고, 도 11은 본 발명에 따른 바람직한 다른 실시예의 고방열 큐에프엔 패키지의 히트싱크의 정면도이며, 도 12는 본 발명에 따른 바람직한 다른 실시예의 고방열 큐에프엔 패키지의 히트싱크의 배면도이고, 도 13은 도 11에서 AA선에 따른 수평 단면도이다.
도 10 내지 도 13을 참조하면, 본 발명에 따른 고방열 큐에프엔 패키지(50)는 반도체 칩(20), 본딩 와이어(30) 및 히트싱크(Heatsink)(100)를 포함할 수 있다. 반도체 칩(20) 및 본딩 와이어(30)은 도 1에 도시된 고방열 큐에프엔 패키지(10)의 반도체 칩(20) 및 본딩 와이어(30)과 각각 대응하며, 이하에서 상세한 설명은 생략한다.
히트싱크(100)는 패들(paddle)(110), 입출력터미널(I/O Terminal)(120), 절연체(130) 및 에어 캐비티 월(air cavity wall)(140)을 포함할 수 있다. 또한 히크싱크(100)는 패들(110) 및 입출력터미널(120) 사이를 절연시키기 위한 공간부(105)를 포함할 수 있다. 공간부(105), 패들(paddle)(110), 입출력터미널(I/O Terminal)(120) 및 절연체(130)은 도 1에 도시된 고방열 큐에프엔 패키지(10)의 공간부(105), 패들(paddle)(110), 입출력터미널(I/O Terminal)(120) 및 절연체(130) 각각 대응하며, 이하에서 상세한 설명은 생략한다.
에어 캐비티 월(140)은 절연체(130)와 같은 소재로 형성될 수 있다.
도 14는 도 10의 실시예의 S 파라미터의 그래프를 도시한 도면이다.
도 14를 참조하면, 접지단자(1153)가 입출력터미널(120)의 내측 돌출부(123)의 하부에 위치하면서 오버랩되고 접지됨에 따라, 히트싱크(100)의 입출력단자의 하부에 접지단자가 위치하게 됨으로써, 본 발명에 따른 고방열 큐에프엔 패키지(50)는 도 14에 도시된 그래프와 같이 전기적 특성 및 무선 주파수 특성이 보다 우수한 회로적 구조를 가질 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
고방열 큐에프엔 패키지 10, 50 반도체 칩 20
히트싱크(Heatsink) 100 본딩 와이어 30
패들 110 입출력터미널 120
절연체 130 공간부 105

Claims (9)

  1. 상면에 반도체 칩이 부착되는 패들, 상기 반도체 칩과 전기적으로 연결되기 위한 입출력터미널, 및 상기 패들 및 상기 입출력터미널 사이를 절연시키기 위한 공간부를 포함하는 히트싱크(Heatsink)를 포함하는 고방열 큐에프엔 패키지에 있어서,
    상기 입출력터미널은,
    몸체부, 및 상기 몸체부 일측 상부에서 돌출되어 상기 공간부로 연장 형성된 내측 돌출부를 포함하고,
    상기 패들은,
    몸체부, 상기 몸체부 일측 상부에서 상기 공간부로 연장 형성된 상부 돌출부, 및 상기 몸체부 일측 하부에서 상기 공간부로 연장 형성된 하부 돌출부를 포함하고,
    상기 하부 돌출부는,
    상기 패들의 몸체부와 연결된 몸체 및 상기 몸체 일측 상부에서 상기 공간부로 연장 형성된 접지단자를 포함하고,
    상기 접지단자는,
    상기 입출력터미널의 내측 돌출부 하부에 위치하며,
    상기 접지단자 하부에는 홈이 형성된 것을 특징으로 하는 고방열 큐에프엔 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 접지단자 및 상기 입출력터미널의 내측 돌출부가 서로 오버랩되는 길이는 0mm 초과 내지 1mm 이하인 것을 특징으로 하는 고방열 큐에프엔 패키지.
  4. 제 1항에 있어서,
    상기 입출력터미널은,
    상기 몸체부 타측 하부에서 돌출되어 상기 히트싱크 외측으로 연장 형성된 외측 하부 돌출부; 및
    상기 외측 하부 돌출부의 상부에 위치하며, 상기 몸체부 타측에서 돌출되어 상기 히트싱크 외측으로 연장 형성된 외측 상부 돌출부를 더 포함하는 것을 특징으로 하는 고방열 큐에프엔 패키지.
  5. 제 1항에 있어서,
    상기 히트싱크는,
    무산소동 소재, 동 합금소재 또는 Cu/Mo/Cu복합소재 중 하나인 리드프레임 으로 형성된 것을 특징으로 하는 고방열 큐에프엔 패키지.
  6. 제 5항에 있어서,
    상기 리드프레임의 두께는 0.1mm 내지 0.5mm인 것을 특징으로 하는 고방열 큐에프엔 패키지.
  7. 제 5항에 있어서,
    상기 공간부는,
    리드프레임이 에칭되어 형성된 것을 특징으로 하는 고방열 큐에프엔 패키지.
  8. 제 1항에 있어서,
    상기 공간부에 플라스틱 절연체가 게재되어, 상기 패들 및 상기 입출력터미널 사이를 절연시키는 것을 특징으로 하는 고방열 큐에프엔 패키지.
  9. 제 1항에 있어서,
    상기 반도체 칩 및 상기 입출력터미널을 전기적으로 연결시키는 본딩 와이어를 더 포함하는 것을 특징으로 하는 고방열 큐에프엔 패키지.
KR1020190134901A 2019-10-28 2019-10-28 고방열 큐에프엔 패키지 KR102260622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190134901A KR102260622B1 (ko) 2019-10-28 2019-10-28 고방열 큐에프엔 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190134901A KR102260622B1 (ko) 2019-10-28 2019-10-28 고방열 큐에프엔 패키지

Publications (2)

Publication Number Publication Date
KR20210050379A KR20210050379A (ko) 2021-05-07
KR102260622B1 true KR102260622B1 (ko) 2021-06-08

Family

ID=75916793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190134901A KR102260622B1 (ko) 2019-10-28 2019-10-28 고방열 큐에프엔 패키지

Country Status (1)

Country Link
KR (1) KR102260622B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522863A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス及びその製造方法
JP2012164877A (ja) 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2013045888A (ja) * 2011-08-24 2013-03-04 Toyoda Gosei Co Ltd 発光装置及びその製造方法
KR101250529B1 (ko) 2011-06-08 2013-04-03 에스티에스반도체통신 주식회사 Ｑｆｎ 패키지 및 그 제조 방법
JP2019134192A (ja) 2019-05-20 2019-08-08 新光電気工業株式会社 リードフレーム及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037575A (ko) * 2002-10-29 2004-05-07 한국시그네틱스 주식회사 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522863A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス及びその製造方法
JP2012164877A (ja) 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
KR101250529B1 (ko) 2011-06-08 2013-04-03 에스티에스반도체통신 주식회사 Ｑｆｎ 패키지 및 그 제조 방법
JP2013045888A (ja) * 2011-08-24 2013-03-04 Toyoda Gosei Co Ltd 発光装置及びその製造方法
JP2019134192A (ja) 2019-05-20 2019-08-08 新光電気工業株式会社 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
KR20210050379A (ko) 2021-05-07

Similar Documents

Publication Publication Date Title
US10468344B2 (en) Method of manufacturing semiconductor devices and corresponding product
US8698291B2 (en) Packaged leadless semiconductor device
US5172214A (en) Leadless semiconductor device and method for making the same
US8242588B2 (en) Lead frame based ceramic air cavity package
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
US11508646B2 (en) Semiconductor device
JP2001313363A (ja) 樹脂封止型半導体装置
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
KR102218766B1 (ko) 반도체 디바이스 패키지
KR101077887B1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
KR102260622B1 (ko) 고방열 큐에프엔 패키지
JP4252563B2 (ja) 半導体装置
KR102191728B1 (ko) 플랫 노리드 패키지
KR102597843B1 (ko) 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR102648997B1 (ko) 가이드 타입 플랜지 패키지 및 가이드 타입 플랜지 패키지를 제조하기 위한 방법
JP2002110889A (ja) 半導体装置及びその製造方法
JP7142714B2 (ja) 電力用半導体装置の製造方法
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
JPH0766322A (ja) 電力用半導体装置
JP2001127235A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR20100081530A (ko) 리드 프레임 제조 방법, 반도체 패키지 제조 방법 및 반도체 패키지
JP2003197842A (ja) 半導体装置、半導体装置の製造方法及び製造装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant