KR101250529B1 - Ｑｆｎ 패키지 및 그 제조 방법 - Google Patents

Ｑｆｎ 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101250529B1
KR101250529B1 KR1020110055276A KR20110055276A KR101250529B1 KR 101250529 B1 KR101250529 B1 KR 101250529B1 KR 1020110055276 A KR1020110055276 A KR 1020110055276A KR 20110055276 A KR20110055276 A KR 20110055276A KR 101250529 B1 KR101250529 B1 KR 101250529B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
ground ring
encapsulant
forming
temperature
Prior art date
Application number
KR1020110055276A
Other languages
English (en)
Other versions
KR20120136203A (ko
Inventor
손종명
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020110055276A priority Critical patent/KR101250529B1/ko
Publication of KR20120136203A publication Critical patent/KR20120136203A/ko
Application granted granted Critical
Publication of KR101250529B1 publication Critical patent/KR101250529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

부피를 최소화하고, 열방출 능력이 향상된 QFN 패키지 및 그 제조 방법을 제공한다. 본 발명에 따른 QFN(Quad Flat No-leads) 패키지의 제조 방법은 내부에 수용 공간을 가지는 그라운드 링 및 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드 프레임을 준비하는 단계, 수용 공간 내에 제1 면 및 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계, 반도체 칩과 그라운드 링을 연결하는 제1 본딩 와이어 및 반도체 칩과 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계 및 반도체 칩의 일부분과 제1 및 제2 본딩 와이어를 감싸는 봉지재를 형성하는 단계를 포함한다.

Description

ＱＦＮ 패키지 및 그 제조 방법{QFN(Quad Flat No-leads) package and the method of fabricating the same}
본 발명의 QFN 패키지 그 제조 방법에 관한 것으로, 열방출 능력이 향상된 QFN 패키지 및 그 제조 방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 소자의 고집적화 및 소형화가 요구되고 있다. 또한 전자 제품의 기능이 복합화됨에 반도체 소자의 기능 또한 복잡해지면서 발열량도 증가하고 있으며, 그에 따라 신뢰성을 확보하는데에 어려움을 겪고 있다.
본 발명의 기술적 과제는, 상기 문제점을 해결하기 위하여 부피를 최소화하고, 열방출 능력이 향상된 QFN 패키지 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 일 실시 예에 따른 QFN(Quad Flat No-leads) 패키지의 제조 방법은 다이 패블(die paddle)을 사용하지 않기 때문에, 두께가 얇고 그 결과 부피가 최소화되는 QFN 패키지를 제조할 수 있다.
또한 본 발명의 일 실시 예에 따른 QFN(Quad Flat No-leads) 패키지는 열방출을 쉽게 할 수 있으며, 그라운드 링에 의하여 노이즈의 영향이 최소화될 수 있기 때문에 신뢰성이 향상될 수 있다.
본 발명에 따른 QFN(Quad Flat No-leads) 패키지의 제조 방법은 내부에 수용 공간을 가지는 그라운드 링 및 상기 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드 프레임을 준비하는 단계, 상기 수용 공간 내에 제1 면 및 상기 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계, 상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어 및 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계 및 상기 반도체 칩의 일부분과 상기 제1 및 제2 본딩 와이어를 감싸는 봉지재를 형성하는 단계를 포함한다.
상기 수용 공간 내에 상기 반도체 칩을 배치하는 단계는, 상기 반도체 칩이 상기 그라운드 링과 이격되도록 할 수 있다.
상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 상기 제1 및 제2 본딩 와이어가 각각 상기 반도체 칩의 제1 면으로 연결되도록 형성하고,
상기 봉지재를 형성하는 단계는, 상기 봉지재가 상기 반도체 칩의 제1 면 및 상기 반도체 칩의 측면만을 덮는 것을 특징으로 하는 QFN 패키지의 제조 방법.
상기 리드 프레임을 준비하는 단계 후에, 상기 리드 프레임을 접착성 테이프 상에 부착하는 단계를 더 포함하며, 상기 수용 공간 내에 반도체 칩을 배치하는 단계는, 상기 반도체 칩을 상기 수용 공간을 통하여 노출되는 상기 접착성 테이프 상에 부착하며, 상기 봉지재를 형성하는 단계 후에 상기 접착성 테이프를 제거하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 제1 온도의 분위기에서 수행되고, 상기 봉지재를 형성하는 단계는, 제2 온도의 분위기에서 수행되며, 상기 접착성 테이프를 제거하는 단계는, 상기 접착성 테이프의 접착성이 감쇄되도록 상기 제1 온도 및 제2 온도보다 높은 제3 온도의 분위기에서 수행될 수 있다.
상기 봉지재를 형성하는 단계 후에, 상기 봉지재를 경화시키는 큐어링 단계를 더 포함하며, 상기 접착성 테이프를 제거하는 단계는, 상기 큐어링 단계 전에 수행될 수 있다.
상기 봉지재를 형성하는 단계 후에, 상기 봉지재를 경화시키는 큐어링 단계를 더 포함하며, 상기 큐어링 단계는, 상기 접착성 테이프를 제거하는 단계 중의 상기 제3 온도의 분위기에 의하여 수행될 수 있다.
또한 본 발명에 따른 QFN(Quad Flat No-leads) 패키지는. 내부에 수용 공간을 가지는 그라운드 링, 상기 그라운드 링과 이격되며 상기 그라운드 링 주위에 배치되는 복수의 외부 연결부, 상기 수용 공간 내에 배치되며 제1 면 및 상기 제1 면의 반대면인 제2 면을 가지는 반도체 칩, 상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어, 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어 및 상기 반도체 칩의 상기 제1 면와 상기 제1 및 제2 본딩 와이어를 감싸는 봉지재을 포함한다.
상기 반도체 칩의 상기 제2 면은 상기 봉지재에 의하여 노출될 수 있다.
상기 그라운드 링 및 상기 복수의 외부 연결부는 각각 상면 및 하면을 가지며, 상기 제1 및 제2 본딩 와이어는 각각 상기 그라운드 링 및 상기 복수의 외부 연결부의 상기 상면과 연결되며, 상기 그라운드 링 및 상기 복수의 외부 연결부의 상기 하면은 각각 상기 봉지재에 의하여 노출될 수 있다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 QFN 패키지를 제조하기 위한 리드 프레임을 준비하는 단계를 나타내는 평면도 및 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 지지 부재 상에 리드 프레임을 부착하는 단계를 나타내는 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 소용 공간 내에 반도체 칩을 배치하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 본딩 와이어를 형성하는 단계를 나타내는 단면도이다.
도 6은 본 발명의 일 실시 예에 따른 본딩 와이어를 형성하는 단계를 나타내는 평면도이다.
도 7은 본 발명의 일 실시 예에 따른 봉지재를 형성하는 단계를 나타내는 단면도이다.
도 8은 본 발명의 일 실시 예에 따른 지지 부재를 제거하는 단계를 나타내는 단면도이다.
도 9는 본 발명의 일 실시 예에 따른 싱글레이션 단계를 나타내는 단면도이다.
도 10은 본 발명의 일 실시 예에 따른 QFN 패키지를 형성하는 과정을 나타내는 순서도이다.
도 11은 본 발명의 일 실시 예의 변형에 따른 QFN 패키지를 형성하는 과정을 나타내는 순서도이다.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 연결된다고 기술될 때, 이는 다른 구성 요소의 바로 연결될 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 모양이나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 QFN 패키지를 제조하기 위한 리드 프레임을 준비하는 단계를 나타내는 평면도 및 단면도이다. 구체적으로 도 2는 도 1의 II-II'를 따라서 절단한 단면도이다.
도 1 및 도 2를 참조하면, 리드 프레임(100)은 그라운드 링(110) 및 복수의 외부 연결부(120)를 포함한다. 그라운드 링(110)과 복수의 외부 연결부(120)는 도전성 금속으로 이루어질 수 있다. 그라운드 링(110)과 복수의 외부 연결부(120)는 구리 동판에 선도금(pre-plating)을 하여 형성될 수 있으며, 상기 선도금은 니켈(Ni), 금(Au), 은(Ag)으로 이루어진 금속군에서 선택된 하나를 포함하는 단일층 혹은 다층 구조으로 이루어질 수 있다. 외부 연결부(120)는 리드 프레임(100)의 리드 형태를 하고 있으나, 후에 QFN(Quad Flat No-leads) 패키지의 제조에 사용되며, 상기 QFN(Quad Flat No-leads) 패키지에서 리드 형태로 돌출되지 않고 패키지 몸체에 부착된 형태로 사용되므로, 외부 연결부(120)라 지칭된다.
그라운드 링(110)은 개구부(115)가 형성될 수 있으며, 개구부(115)에 의하여 그라운드 링(110)의 내부에 수용 공간(130)을 가질 수 있다. 복수의 외부 연결부(120)는 그라운드 링(110)과 이격되어, 그라운드 링(110)을 둘러싸도록 배열될 수 있다. 복수의 외부 연결부(120)는 댐버 라인(150, Damber line)에 의하여 일체를 이룰 수 있으며, QFN 패키지를 제조하는 과정에서 댐버 라인(150)은 제거될 수 있다. 그라운드 링(110)은 타이 바(140, tie bar)에 의하여 댐버 라인(150)과 연결될 수 있다.
수용 공간(130)은 완성될 상기 QFN 패키지에 포함될 반도체 칩(미도시)의 크기를 고려하여 형성할 수 있다. 수용 공간(130)은 상기 반도체 칩보다 큰 단면적을 가지도록 형성될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 지지 부재 상에 리드 프레임을 부착하는 단계를 나타내는 단면도이다.
도 3을 참조하면, 리드 프레임(100)은 지지 부재(200) 상에 부착될 수 있다. 지지 부재(200)는 금속 또는 세라믹으로 이루어지는 플레이트이거나, 금속 또는 세라믹으로 이루어지는 플레이트 상에 접착 부재가 코딩된 것일 수 있다. 또는 지지 부재(200)는 접착 부재가 코팅되거나 접착성을 가지는 필름과 같은 접착성 테이프일 수 있다. 지지 부재(200)가 예를 들어, 접착성 테이프이거나 접착 부재가 코팅된 플레이트일 경우, 일정 온도 이상에서 접착성이 감쇄되어 접착 능력을 상실할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 소용 공간 내에 반도체 칩을 배치하는 단계를 나타내는 단면도이다.
도 4를 참조하면, 리드 프레임(100)의 수용 공간(130) 내에 반도체 칩(10)을 배치한다. 반도체 칩(10)은 DRAM, SRAM, 플래쉬 메모리 등의 고집적회로 반도체 메모리 소자, CPU(Central Processor Unit), DSP(Digital Signal Processor), CPU 와 DSP의 조합 등의 프로세서, ASIC(Application Specific Integrated Circuit), MEMS(Micro Electro Mechanical System) 소자, 광전자(optoelectronic) 소자 등을 이루는 개별 반도체 소자를 포함할 수 있다. 반도체 칩(10)는 반도체 웨이퍼(미도시) 상에 개별 반도체 소자를 형성한 후, 상기 반도체 웨이퍼를 백그라인딩(backgrinding 또는 back lap)한 후 분리하여 형성할 수 있다. 반도체 칩(10)은 상기 개별 반도체 소자가 형성된 활성면인 제1 면(12) 및 제1 면(12)의 반대면인 제2 면(14)을 가질 수 있다.
반도체 칩(10)은 수용 공간(130)을 통하여 노출되는 지지 부재(200) 상에 부착될 수 있다. 반도체 칩(10)은 제2 면(14)이 지지 부재(200)를 향하도록 수용 공간(130) 내에 배치될 수 있다. 지지 부재(200)가 예를 들어, 접착성 테이프인 경우, 반도체 칩(10)의 제2 면(14)은 상기 접착성 테이프에 부착될 수 있다. 반도체 칩(10)은 수용 공간(130) 내에 그라운드 링(110)과 이격될 수 있도록 부착될 수 있다.
이후에서 리드 프레임(100), 그라운드 링(110), 또는 외부 연결부(120)의 상면이라 호칭하는 것은 반도체 칩(10)의 제1 면(12)과 같은 방향을 바라보는 면을 의미하고, 하면이라 호칭하는 것은 반도체 칩(10)의 제2 면(14)과 같은 방향을 바라보는 면을 의미한다.
도 5는 본 발명의 일 실시 예에 따른 본딩 와이어를 형성하는 단계를 나타내는 단면도이다.
도 5를 참조하면, 반도체 칩(10)과 리드 프레임(100)을 전기적으로 연결하도록, 반도체 칩(10)과 리드 프레임(100)을 연결하는 본딩 와이어(20)를 형성한다. 본딩 와이어(20)는 제1 본딩 와이어(22) 및 제2 본딩 와이어(24)를 포함할 수 있다. 제1 본딩 와이어(22)는 반도체 칩(10)과 그라운드 링(110)을 연결하도록 형성할 수 있다. 본딩 와이어(20)는 예를 들면, 금선(gold wire)으로 이루어질 수 있다.
제1 본딩 와이어(22)는 반도체 칩(10)와 그라운드 링(110)을 연결하도록 형성될 수 있다. 제2 본딩 와이어(22)는 반도체 칩(10)과 외부 연결부(120)를 연결하도록 형성할 수 있다. 제1 본딩 와이어(22)는 반도체 칩(10)과 그라운드 링(110)을 연결하는 하나 또는 복수 개일 수 있다. 제2 본딩 와이어(24)는 반도체 칩(10)과 복수 개의 외부 연결부(120)를 각각 연결하도록 복수개가 형성될 수 있다.
제1 본딩 와이어(22) 및 제2 본딩 와이어(24)는 반도체 칩(10)의 제1 면(12)에 연결되도록 형성할 수 있다. 본딩 와이어(20)는 반도체 칩(10)의 제1 면(12)에 형성된 패드부(미도시)들과 각각 연결될 수 있다. 제1 본딩 와이어(20)는 상기 패드부 중 그라운드용 패드부(미도시)와 연결될 수 있다. 제2 본딩 와이어(22)는 상기 패드부 중 신호용 패드부(미도시) 또는 전원용 패드부(미도시)와 연결될 수 있다.
또한 제1 본딩 와이어(22) 및 제2 본딩 와이어(24)는 각각 그라운드 링(110) 및 복수 개의 외부 연결부(120)의 상면과 연결될 수 있다.
본딩 와이어(20), 즉 제1 본딩 와이어(22)와 제2 본딩 와이어(24)를 형성하는 과정은 제1 온도의 분위기에서 수행될 수 있다. 상기 제1 온도는 예를 들면, 100 내지 200℃일 수 있다. 본딩 와이어(20)를 상기 제1 온도의 분위기에서 형성하면, 본딩 와이어(20)가 반도체 칩(10), 그라운드 링(110) 및 외부 연결부(120)에 부착되는 부착력이 강해질 수 있다. 따라서 이후 공정 및 형성되는 QFN 패키지의 사용 과정에서 본딩 와이어(20)가 반도체 칩(10), 그라운드 링(110) 또는 외부 연결부(120)로부터 분리되는 것을 방지할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 본딩 와이어를 형성하는 단계를 나타내는 평면도이다.
도 6을 참조하면, 제1 본딩 와이어(22)는 그라운드 링(110)와 반도체 칩(10)이 전기적으로 연결되도록, 그라운드 링(110)과 반도체 칩(10) 사이에 형성될 수 있다. 제1 본딩 와이어(22)는 그라운드 링(110)을 따라서 각각 간격을 가지도록 복수 개가 형성될 수 있다. 그라운드 링(110) 자체가 도전성을 가지며 일체로 이루어져 있기 때문에, 제1 본딩 와이어(22)를 1개만 형성해도 되나, 안정적인 그라운드를 반도체 칩(10)에 제공하기 위하여 그라운드 링(110) 전체에 일정 개수의 제1 본딩 와이어(22)가 간격을 가지며 배치되도록 형성할 수 있다. 제2 본딩 와이어(22)는 복수의 외부 연결부(120)가 각각 반도체 칩(10)과 연결되도록 복수 개가 형성될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 봉지재를 형성하는 단계를 나타내는 단면도이다.
도 7을 참조하면, 봉지재(300)는 반도체 칩(10) 및 본딩 와이어(20)를 완전히 감싸도록 형성되어, 반도체 칩(10) 및 본딩 와이어(20)를 외부로부터 보호할 수 있다. 봉지재(300)는 예를 들면, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)로 이루어질 수 있다. 봉지재(300)는 반도체 칩(10)과 본딩 와이어(20) 외에 그라운드 링(110) 및 외부 연결부(120)를 모두 덮도록 형성할 수 있다. 반도체 칩(10), 그라운드 링(110) 및 외부 연결부(120)는 지지 부재(200)와 그 하면이 각각 접촉하므로, 반도체 칩(10)의 제2 면(14)과 지지 부재(200), 즉 그라운드 링(110) 및 외부 연결부(120)의 하면들은 봉지재(300)로 감싸지지 않을 수 있다. 즉, 봉지재(300)는 반도체 칩(10)의 제1 면(12)과 제2 면(14)의 사이인 제1 측면(16)과 제1 면(12)만을 덮도록 형성할 수 있다.
봉지재(300)는 제2 온도의 분위기에서 형성될 수 있다. 봉지재(300)를 제2 온도의 분위기에서 형성하면, 봉지재(300)를 형성하기 위한 에폭시 몰드 컴파운드가 보이드(void)를 형성하지 않고 완전히 채워질 수 있다. 상기 제2 온도는 도 6에서 설명한 상기 제1 온도와 유사하거나 높은 온도일 수 있다. 상기 제2 온도는 예를 들면, 150 내지 250℃일 수 있다.
도 8은 본 발명의 일 실시 예에 따른 지지 부재를 제거하는 단계를 나타내는 단면도이다.
도 8을 참조하면, 봉지재(300)가 형성된 후 지지 부재(200)를 제거할 수 있다. 지지 부재(200)를 제거하는 과정은 제3 온도의 분위기에서 수행될 수 있다. 상기 제3 온도는 상기 제1 온도 및 제2 온도보다 높은 온도일 수 있다. 상기 제3 온도는 예를 들면 175 내지 250℃일 수 있다. 지지 부재(200)를 제거한 후에 봉지재(300)을 경화시키는 큐어링 과정이 상기 제3 온도보다 높은 제4 온도에서 수행될 수 있다. 또는 큐어링 과정은 지지 부재(200)를 제거하기 위한 상기 제3 온도의 분위기에 의하여 동시에 수행될 수 있다.
지지 부재(200)에 접착 부재가 코팅된 플레이트 또는 접착 부재가 코팅되거나 접착성을 가지는 필름과 같은 접착성 테이프일 경우, 상기 제3 온도의 분위기에서 지지 부재(200)의 접착성이 감쇄되어 지지 부재(200)의 접착 능력을 상실할 수 있다. 따라서 지지 부재(200)를 손쉽게 제거할 수 있다. 지지 부재(200)는 상기 제1 온도 또는 상기 제2 온도에서는 유지가 되고, 상기 제3 온도에서는 접착성이 감쇄될 수 있는 접착 부재 또는 접착성 테이프를 포함할 수 있다.
또는 지지 부재(200)는 별도의 온도 분위기 없이 상온에서 제거될 수 있다. 이 경우, 지지 부재(200)는 접착성이 없거나, 봉지재(300)에 손상을 주지 않고 제거될 수 있는 물질로 이루어질 수 있다.
지지 부재(200)가 제거되면, 반도체 칩(10)의 제2 면(14)과 그라운드 링(110) 및 외부 연결부(120)의 일면이 노출될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 싱글레이션 단계를 나타내는 단면도이다.
도 9를 참조하면, 댐버 라인(150) 및 댐버 라인(150) 상에 형성된 봉지재(300) 부분을 제거하여, 개별 QFN 패키지(1000)를 분리하는 싱글레이션 공정이 수행된다. 상기 싱글레이션 공정을 통하여 QFN 패키지(1000)에 포함되는 복수의 외부 연결부(120) 각각이 서로 분리될 수 있으며, 외부 연결부(120)와 그라운드 링(110)도 분리될 수 있다.
이후, QFN 패키지(1000)는 노출되는 외부 연결부(120) 및 그라운드 링(110)을 통하여 신호, 전원, 그라운드 등이 공급될 수 있다. QFN 패키지(1000)는 다이 패들(die paddle)을 포함하지 않으므로, QFN 패키지(1000)의 두께를 얇게 형성할 수 있다.
또한 QFN 패키지(1000)는 반도체 칩(10)의 하면(12)이 노출되므로, QFN 패키지(1000)의 동작 중에 발생하는 열을 쉽게 방출할 수 있다. 선택적으로 QFN 패키지(1000)에서 노출되는 반도체 칩(10)의 하면(12)에 히트 싱크(heat sink) 등을 부착할 수 있다.
QFN 패키지(1000)는 반도체 칩(10)의 주변에 그라운드가 제공되는 그라운드 링(110)이 둘러싸고 있기 때문에 노이즈 등의 영향을 최소화할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 QFN 패키지를 형성하는 과정을 나타내는 순서도이다.
도 10을 도 1 내지 도 9와 함께 참조하면, 리드 프레임(100)과 반도체 칩(10)을 각각 별도로 준비한다(S10, S1). 그 후 리드 프레임(100)은 접착성 테이프와 같은 지지 부재(200)에 부착될 수 있다(S20). 반도체 칩(10)은 리드 프레임(100)의 수용 공간(130) 내에 배치되어, 수용 공간(130)을 통하여 노출되는 접착성 테이프와 같은 지지 부재(200) 상에 부착될 수 있다(S100).
이후 반도체 칩(10)과 리드 프레임(100), 특히 그라운드 링(110) 및 외부 연결부(120)와 각각 연결되는 제1 및 제2 본딩 와이어(22, 24)를 제1 온도의 분위기에서 형성할 수 있다(S200). 그 후 반도체 칩(10)과 본딩 와이어(20)를 감싸는 봉지재(300)를 제2 온도의 분위기에서 형성할 수 있다(S300). 지지 부재(200)는 본딩 와이어(20)와 봉지재(300)를 형성하는 상기 제1 및 제2 온도의 분위기에서 접착성이 감쇄하지 않을 수 있다.
봉지재(300)를 형성한 후 접착성 테이프와 같은 지지 부재(200)를 상기 제1 및 제2 온도보다 높은 제3 온도의 분위기에서 제거할 수 있다(S400). 상기 제3 온도의 분위기에서 지지 부재(200)의 접착성은 감쇄될 수 있다. 이후, 봉지재(300)를 경화하기 위한 큐어링을 상기 제3 온도보다 높은 제4 온도의 분위기에서 실시할 수 있다(S500). 봉지재(300)를 경화한 후, 개별 QFN 패키지(1000)로 분리하기 위한 싱글레이션 공정이 실시될 수 있다(S600).
도 11은 본 발명의 일 실시 예의 변형에 따른 QFN 패키지를 형성하는 과정을 나타내는 순서도이다.
도 10 및 도 11을 함께 참조하면, 봉지재(300)의 경화를 위한 큐어링을 실시하는 동시에 접착성 테이프와 같은 지지 부재(200)의 접착성을 감쇄시키도록 상기 제3 온도 분위기에서 봉지재(300)의 큐어링 및 접착성 테이프와 같은 지지 부재(200)의 제거를 동시에 수행할 수 있다(S450). 즉, 이 경우 봉지재(300)의 경화를 위해 상기 제3 온도 분위기를 조성한 후, 상기 제3 온도 분위기에 의하여 접착성 테이프와 같은 지지 부재(200)의 접착성이 감쇄되면 큐어링 중 또는 큐어링이 완료된 직후에 지지 부재(200)를 제거할 수 있다.

Claims (10)

  1. 내부에 수용 공간을 가지는 그라운드 링 및 상기 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드 프레임을 준비하는 단계;
    상기 수용 공간 내에 제1 면 및 상기 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계;
    상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어 및 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계; 및
    상기 반도체 칩의 일부분과 상기 제1 및 제2 본딩 와이어를 감싸는 봉지재를 형성하는 단계;를 포함하되,
    상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 상기 제1 및 제2 본딩 와이어가 각각 상기 반도체 칩의 제1 면으로 연결되도록 형성하고,
    상기 봉지재를 형성하는 단계는, 상기 봉지재가 상기 반도체 칩의 제1 면 및 상기 반도체 칩의 측면만을 덮는 것을 특징으로 하는 QFN(Quad Flat No-leads) 패키지의 제조 방법.
  2. 제1 항에 있어서,
    상기 수용 공간 내에 상기 반도체 칩을 배치하는 단계는, 상기 반도체 칩이 상기 그라운드 링과 이격되도록 하는 것을 특징으로 하는 QFN 패키지의 제조 방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 리드 프레임을 준비하는 단계; 후에, 상기 리드 프레임을 접착성 테이프 상에 부착하는 단계;를 더 포함하며,
    상기 수용 공간 내에 반도체 칩을 배치하는 단계는, 상기 반도체 칩을 상기 수용 공간을 통하여 노출되는 상기 접착성 테이프 상에 부착하며,
    상기 봉지재를 형성하는 단계; 후에 상기 접착성 테이프를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 QFN 패키지의 제조 방법.
  5. 제4 항에 있어서,
    상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 제1 온도의 분위기에서 수행되고,
    상기 봉지재를 형성하는 단계는, 제2 온도의 분위기에서 수행되며,
    상기 접착성 테이프를 제거하는 단계는, 상기 접착성 테이프의 접착성이 감쇄되도록 상기 제1 온도 및 제2 온도보다 높은 제3 온도의 분위기에서 수행되는 것을 특징으로 하는 QFN 패키지의 제조 방법.
  6. 제5 항에 있어서,
    상기 봉지재를 형성하는 단계 후에, 상기 봉지재를 경화시키는 큐어링 단계;를 더 포함하며,
    상기 접착성 테이프를 제거하는 단계는, 상기 큐어링 단계 전에 수행되는 것을 특징으로 하는 QFN 패키지의 제조 방법.
  7. 제5 항에 있어서,
    상기 봉지재를 형성하는 단계 후에, 상기 봉지재를 경화시키는 큐어링 단계;를 더 포함하며,
    상기 큐어링 단계는, 상기 접착성 테이프를 제거하는 단계 중의 상기 제3 온도의 분위기에 의하여 수행되는 것을 특징으로 하는 QFN 패키지의 제조 방법.
  8. 내부에 수용 공간을 가지는 그라운드 링;
    상기 그라운드 링과 이격되며, 상기 그라운드 링 주위에 배치되는 복수의 외부 연결부;
    상기 수용 공간 내에 배치되며 제1 면 및 상기 제1 면의 반대면인 제2 면을 가지는 반도체 칩;
    상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어;
    상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어; 및
    상기 반도체 칩의 상기 제1 면와 상기 제1 및 제2 본딩 와이어를 감싸는 봉지재;을 포함하되,
    상기 그라운드 링 및 상기 복수의 외부 연결부는 각각 상면 및 하면을 가지며, 상기 제1 및 제2 본딩 와이어는 각각 상기 그라운드 링 및 상기 복수의 외부 연결부의 상기 상면과 연결되며, 상기 반도체 칩의 상기 제2 면, 상기 그라운드 링 및 상기 복수의 외부 연결부의 상기 하면은 각각 상기 봉지재에 의하여 노출되는 것을 특징으로 하는 QFN(Quad Flat No-leads) 패키지.
  9. 삭제
  10. 삭제
KR1020110055276A 2011-06-08 2011-06-08 Ｑｆｎ 패키지 및 그 제조 방법 KR101250529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055276A KR101250529B1 (ko) 2011-06-08 2011-06-08 Ｑｆｎ 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055276A KR101250529B1 (ko) 2011-06-08 2011-06-08 Ｑｆｎ 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120136203A KR20120136203A (ko) 2012-12-18
KR101250529B1 true KR101250529B1 (ko) 2013-04-03

Family

ID=47903727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055276A KR101250529B1 (ko) 2011-06-08 2011-06-08 Ｑｆｎ 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101250529B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050379A (ko) * 2019-10-28 2021-05-07 주식회사 코스텍시스 고방열 큐에프엔 패키지
KR20220001674A (ko) 2020-06-30 2022-01-06 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디. Ｐｕｎｃｈ와 ｓａｗｎ 방식의 분리를 혼용하여 리드를 구비한 ｑｆｎ/ｄｆｎ 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039537A (ko) * 1999-10-15 2001-05-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법
KR20020076017A (ko) * 2001-03-27 2002-10-09 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039537A (ko) * 1999-10-15 2001-05-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법
KR20020076017A (ko) * 2001-03-27 2002-10-09 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050379A (ko) * 2019-10-28 2021-05-07 주식회사 코스텍시스 고방열 큐에프엔 패키지
KR102260622B1 (ko) 2019-10-28 2021-06-08 주식회사 코스텍시스 고방열 큐에프엔 패키지
KR20220001674A (ko) 2020-06-30 2022-01-06 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디. Ｐｕｎｃｈ와 ｓａｗｎ 방식의 분리를 혼용하여 리드를 구비한 ｑｆｎ/ｄｆｎ 패키지

Also Published As

Publication number Publication date
KR20120136203A (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US20200144167A1 (en) Method for fabricating carrier-free semiconductor package
TWI419301B (zh) 半導體封裝結構以及封裝製程
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
US8643158B2 (en) Semiconductor package and lead frame therefor
JP2014526793A (ja) 島プレパック成形化合物でリードフレーム構造を順次エッチングおよびめっき及びその製造方法
WO2021023306A1 (zh) 一种键合墙体扇出器件的三维封装结构和方法
US9412729B2 (en) Semiconductor package and fabricating method thereof
US9362479B2 (en) Package-in-package semiconductor sensor device
CN107527874B (zh) 腔式压力传感器器件
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
KR101250529B1 (ko) Ｑｆｎ 패키지 및 그 제조 방법
TWI538113B (zh) 微機電晶片封裝及其製造方法
KR20130120762A (ko) 반도체 패키지 및 그 제조방법
CN211125635U (zh) 半导体设备和电子设备
KR101238159B1 (ko) 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
US20150115420A1 (en) Sensor die grid array package
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
KR101356389B1 (ko) 상부면에 도전성 단자가 형성되는 반도체 패키지 및 그 제조방법
KR101214360B1 (ko) 반도체 패키지의 제조 방법
EP4071803A1 (en) Grid array type lead frame package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8