CN211125635U - 半导体设备和电子设备 - Google Patents

半导体设备和电子设备 Download PDF

Info

Publication number
CN211125635U
CN211125635U CN201922198328.XU CN201922198328U CN211125635U CN 211125635 U CN211125635 U CN 211125635U CN 201922198328 U CN201922198328 U CN 201922198328U CN 211125635 U CN211125635 U CN 211125635U
Authority
CN
China
Prior art keywords
die pad
encapsulant
semiconductor
leads
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922198328.XU
Other languages
English (en)
Inventor
J·塔利多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Application granted granted Critical
Publication of CN211125635U publication Critical patent/CN211125635U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及半导体设备和电子设备。在各种实施例中，本公开提供了半导体封装件、设备以及方法。在一个实施例中，设备包括裸片焊盘、与裸片焊盘间隔开的引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在半导体裸片、裸片焊盘以及引线上提供包封剂，并且包封剂具有与裸片焊盘和引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘和邻近引线之间延伸。包封剂的第二表面与包封剂的第一表面以第一距离间隔开，并且裸片焊盘的暴露表面与包封剂的第一表面以比第一距离大的第二距离间隔开。

Description

半导体设备和电子设备
技术领域
本公开的实施例总体上涉及具有裸片焊盘和引线的半导体封装件。
背景技术
半导体封装件通常包括：一个或多个半导体电子组件，诸如包括一个或多个集成电路(IC)的半导体裸片；以及用于保护半导体裸片和其他内部电子组件的壳体。半导体封装件流行许多形式，包括球栅阵列(BGA)封装件、着陆部栅阵列(LGA)封装件以及四方平坦无引线(“QFN”)封装件。
QFN封装件通常包括引线框架，该引线框架的裸片焊盘的背表面暴露在封装件的背侧上。引线也暴露在封装件的背侧上，并且与裸片焊盘间隔开并包围裸片焊盘。在封装件内，引线框架在中心位置支撑裸片，并且常常包括从裸片到引线的接线结合。在裸片、接线以及引线框架之上形成成型化合物或密封剂，以完成封装件。
实用新型内容
常规QFN封装件通常在厚度方面受到限制，因为这样的封装件的厚度至少部分地受到引线框架的厚度的限制。
本公开的实施例至少部分地克服现有技术的缺点。
在一个方面，提供了一种半导体设备，其包括：裸片焊盘；引线，其与所述裸片焊盘间隔开；半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；包封剂，其在所述半导体裸片、所述裸片焊盘以及所述引线上，所述包封剂具有与所述裸片焊盘和所述引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述引线中的邻近所述裸片焊盘的一个引线之间延伸，其中所述包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。
在一些实施例中，半导体设备进一步包括电耦合在所述半导体裸片与所述引线之间的导电接线。
在一些实施例中，所述裸片焊盘和所述引线包括镀覆导电层的相应部分。
在一些实施例中，所述镀覆导电层具有小于40μm的厚度。
在一些实施例中，所述镀覆导电层包括第一金属层、在所述第一金属层上的第二金属层、以及在所述第二金属层上的第三金属层，所述裸片焊盘被定位在所述第三金属层上。
在一些实施例中，所述第一金属层包括金，所述第二金属层包括镍，并且所述第三金属层包括银。
在一些实施例中，所述第一金属层具有小于0.5μm的厚度，所述第二金属层具有小于35μm的厚度，并且所述第三金属层具有小于5μm的厚度。
在一些实施例中，所述引线的暴露表面与所述包封剂的所述第一表面以第三距离间隔开，所述第三距离大于所述第一距离。
在一些实施例中，所述第三距离与所述第二距离基本上相同。
在一些实施例中，所述裸片焊盘和所述引线的部分是圆形的。
在一些实施例中，所述包封剂是环氧树脂成型化合物。
在另一方面，提供了一种电子设备，其包括：微处理器；以及半导体封装件，其电耦合到所述微处理器。所述半导体封装件包括：裸片焊盘；多个引线，其与所述裸片焊盘侧向地间隔开；半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；包封剂，其在所述裸片焊盘和所述多个引线上，所述包封剂具有与所述裸片焊盘和所述多个引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述多个引线中的邻近引线之间延伸。包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。
在一些实施例中，所述电子设备是以下中的至少一者：蜂窝电话、智能电话、平板计算机设备、相机、可穿戴计算设备、交通工具或机器人机器。
在各种实施例中，本公开提供了半导体封装件和设备，其中半导体裸片被定位在镀覆导电层上，并且相对于包封材料的下部外表面凹进。
在一个实施例中，本公开提供了一种设备，其包括裸片焊盘、与裸片焊盘间隔开的引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在裸片焊盘以及引线上提供包封剂，并且包封剂具有与裸片焊盘和引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘和邻近引线之间延伸。裸片焊盘的暴露表面与包封剂的第一表面以第一距离间隔开，并且包封剂的第二表面与包封剂的第一表面以比第一距离小的第二距离间隔开。
在又一个实施例中，本公开提供了一种电子设备，其包括微处理器以及电耦合到微处理器的半导体封装件。半导体封装件包括裸片焊盘、与裸片焊盘侧向地间隔开的多个引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在裸片焊盘和多个引线上提供包封剂，并且包封剂具有与裸片焊盘和多个引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘与多个引线中的邻近引线之间延伸。裸片焊盘的暴露表面与包封剂的第一表面以第一距离间隔开，并且包封剂的第二表面与包封剂的第一表面以比第一距离小的第二距离间隔开。
根据本公开的实施例的封装件的总厚度(或薄度)不受引线框架的厚度限制。
附图说明
图1是根据本公开的一个或多个实施例的半导体封装件的横截面图。
图2A至图2F是图示根据一个或多个实施例的制造(诸如图1所示的半导体封装件的)半导体封装件的方法的横截面图。
图3是图示根据一个或多个实施例的制造半导体封装件的方法的流程图。
图4是图示根据本公开的一个或多个实施例的包括半导体封装件的电子设备的框图。
具体实施方式
在下面的描述中阐述了某些具体细节，以便提供对公开的各种实施例的深入理解。但是，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个具体细节的情况下，或者使用其他方法、组件、材料等，来实践实施例。在其他实例中，未示出或详细描述与半导体裸片、引线框架以及半导体封装件相关联的众所周知的结构，以避免不必要地混淆本文所提供的各种实施例的描述。
除非上下文另外要求，否则在整个说明书和所附权利要求中，词语“包括”及其诸如“包含”和“含有”的变体要以开放式的、包含性的含义来解释，即要被解释为“包括，但不限于”。此外，除非上下文另外明确指出，否则术语“第一”、“第二”以及类似的顺序指示符要被解释为是可互换的。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定的特征、结构或特性包括在至少一个实施例中。因此，在整个说明书中的各种地方中出现的短语“在一个实施例中”或“在实施例中”不一定全部指代相同的实施例。此外，在本公开的一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构或特性。
如在说明书和所附权利要求中所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”包括复数个所指对象。还应该注意，除非上下文另外明确指出，否则术语“或”通常以其最广泛的含义使用，即意为“和/或”。
本公开总体上涉及半导体封装件以及形成半导体封装件的方法，其中封装件的总厚度(或薄度)不受引线框架的厚度限制。更特别地，本公开提供了各种半导体封装件和方法，其中去除或省略引线框架，并且半导体裸片和接线结合附接至导电镀覆层，该导电镀覆层可以大幅地比引线框架更薄。
图1是图示根据本公开的一个或多个实施例的半导体封装件10的横截面图。在一些实施例中，封装件10可以是QFN半导体封装件。在一些实施例中，如图1所示，封装件10可以是具有多排暴露的引线或引线焊盘的QFN多排(QFN-mr)封装件。
封装件10包括裸片焊盘12和多个引线14，多个引线14在侧向方向(例如，如图1所示的水平方向)上与裸片焊盘12间隔开。封装件10可以包括围绕裸片焊盘12的引线14的阵列。
半导体裸片16被定位在裸片焊盘12上。半导体裸片16可以是包括诸如集成电路的一个或多个电组件的任何半导体裸片。半导体裸片16由诸如硅的半导体材料制成，并且包括有源表面17，在该有源表面17中形成集成电路。集成电路可以是模拟或数字电路，模拟或数字电路被实现为形成在半导体裸片16内的、并且根据半导体裸片16的电设计和功能而电互连的有源设备、无源设备、导电层和介电层。
在一些实施例中，半导体裸片16由粘合材料18固定到裸片焊盘12的内表面。粘合材料18可以是适合于将半导体裸片16机械耦合和/或电耦合到裸片焊盘12的任何材料，诸如导电胶、糊剂、胶带等。在一个或多个实施例中，粘合材料18可以是适合于将半导体裸片16附接到裸片焊盘12的裸片附接膜。
如图1所示，半导体裸片16被固定到裸片焊盘12，其中半导体裸片16的有源表面17背对裸片焊盘12的内表面。
导电接线20将半导体裸片16电耦合到引线14。例如，导电接线20可以将半导体裸片16的有源表面17上的相应的结合焊盘电耦合到相应的引线14，并且导电接线20可以在半导体裸片16的有源表面17和引线14的内表面之间延伸。
包封材料22的层形成在半导体裸片16之上，并且覆盖半导体裸片16和导电接线20。包封材料22具有第一表面23(例如，如图1所示的上表面)和与第一表面23相对的第二表面25(例如，如图1所示的下表面)。第二表面25在裸片焊盘12和邻近裸片焊盘12的引线14之间延伸，并且第二表面25可以进一步在两个或更多相邻引线14之间延伸。第二表面25可以是暴露表面，该暴露表面形成半导体封装件10的外部的一部分。
如图1所示，裸片焊盘12和引线14向外(例如，在如图1所示的向下方向上)突出超过包封材料22的第二表面25。包封材料22的第二表面25可以与包封材料22的第一表面23以第一距离(d1)间隔开，并且裸片焊盘12的暴露表面(例如，裸片焊盘12的外表面)可以与包封材料22的第一表面23以第二距离(d2)间隔开，第二距离(d2)大于第一距离(d1)。
在一些实施例中，引线14的暴露表面(例如，引线14的外表面)与包封材料22的第一表面23以第三距离(d3)间隔开，并且第三距离(d3)大于第一距离(d1)。在一些实施例中，如图1所示，第三距离(d3)与第二距离(d2)基本上相同，并且引线14和裸片焊盘12的最外面的部分可以是基本上共面的或彼此对准的。因此，当半导体封装件10被定位在诸如印刷电路板等的另一组件上时，引线14和裸片焊盘12可以是相对于彼此齐平的，并且引线14和裸片焊盘12中的每个都可以接触该另一组件的区域(诸如印刷电路板上的对应的电连接)。
在一些实施例中，包封材料22的第二表面25是暴露表面，该暴露表面与裸片焊盘12和引线14的外表面一起形成封装件10的外部的一部分(例如，底表面的部分)。包封材料22可以基本上填充封装件10中的各种组件之间的任何空间或间隙。如图1所示，在一些实施例中，包封材料22形成在裸片焊盘12和引线14的内表面上，该内表面从包封材料22的第二表面25向外突出。因此，包封材料22可以填充或基本上填充从包封材料22的第二表面25向外突出的突出裸片焊盘区域26，并且可以填充或基本上填充从包封材料22的第二表面25向外突出的多个突出引线区域28。
包封材料22是电绝缘材料，该电绝缘材料保护半导体裸片16、导电接线20以及任何其他电组件或布线免受损坏，诸如腐蚀、物理损坏、湿气损坏或损坏电设备和材料的其他原因。此外，由于可以在突出裸片焊盘区域26和突出引线区域28中提供包封材料22，因此包封材料22向裸片焊盘12和引线14提供结构支撑。在一个或多个实施例中，包封材料22是成型化合物，该成型化合物可以包括例如聚合树脂。
引线14的暴露的底表面或外表面(其可以称为封装件10的着陆部)，以及裸片焊盘12的裸露的底表面或外表面，被配置为将封装件10电耦合或机械耦合到外部电路或另一设备或板，诸如外部印刷电路板。
如将在下面进一步详细讨论的，裸片焊盘12和引线14可以由镀覆导电层30(图2B)的相应部分形成。因此，与常规封装件对比，封装件10可以包括薄镀覆导电层30，该镀覆导电层30可以用作裸片焊盘12和引线14，并且因此可以省略诸如引线框架的附加基板。
镀覆导电层30可以包括任何导电和/或导热材料。在一些实施例中，镀覆导电层30由导电和导热材料形成。
在一些实施例中，镀覆导电层30包括多个金属层。镀覆导电层30可以包括第一金属层31、在第一金属层31上的第二金属层32、以及在第二金属层32上的第三金属层33。裸片焊盘12可以被定位在第三金属层33上，而第一金属层31可以形成半导体封装件10的暴露的外部部分。
在一些实施例中，第一金属层31是金层，第二金属层32是镍层，并且第三金属层33是银层。
镀覆导电层30的总厚度可以大幅地比常规引线框架更薄。在一些实施例中，镀覆导电层30可以具有小于大约50μm的厚度，并且在一些实施例中，镀覆导电层30可以具有小于大约40μm的厚度。在一些实施例中，第一金属层31具有小于大约0.5μm的厚度，第二金属层32具有小于大约35μm的厚度，并且第三金属层33具有小于大约5μm的厚度。
在一些实施例中，裸片焊盘12和引线14的部分可以是圆形的。例如，如图1所示，裸片焊盘12和引线14的、例如在包封材料22的第二表面25与裸片焊盘12和引线14的下表面之间的部分可以具有圆形的横截面轮廓。裸片焊盘12和引线14的圆形部分可以例如通过将在下面进一步详细说明的蚀刻工艺形成。在其他实施例中，裸片焊盘12和引线14可以具有基本上垂直的侧壁，该侧壁在包封材料22的第二表面25与裸片焊盘12和引线14的下表面之间延伸。
在半导体封装件10中，与其中包括引线框架的常规半导体封装件相比，可以减小导电接线20的线弧高度。更具体地，与常规半导体封装件相比，如在包封材料22的第二表面25与导电接线20的最高点之间测得的、导电接线20的线弧高度L1减小。这至少部分是由于引线14相对于包封材料22的第二表面25凹进(或向外突出)，与常规半导体封装件相比，这便于减小导电接线20的线弧高度，在常规半导体封装件中导电接线被连接到引线框架的内表面，该引线框架的内表面相对于包封材料的外表面升高(或被定位在包封材料的外表面之内)。此外，由于半导体裸片16的有源表面17相对于包封材料的第二表面25凹进，可以部分地减小导电接线20的线弧高度L1。因此，最终的封装件的总厚度小于标准封装件。
图2A至图2F是示出根据一个或多个实施例的制造诸如图1的半导体封装件10的半导体封装件的方法的各个阶段的横截面图。
如图2A所示，在基板100中形成多个腔。多个腔包括至少一个第一腔101和多个第二腔102，多个第二腔102与第一腔101的外围侧向地间隔开。在一些实施例中，第二腔102包括第二腔的多个排，该第二腔的多个排具有第二腔的外排和第二腔的一个或多个内排，该第二腔的一个或多个内排被定位在第一腔101与第二腔的外排之间。例如，如图2A所示，多个第二腔102包括外部第二腔102b和内部第二腔102a，外部第二腔102b中的每个腔都可以被包括在第二腔102的相应的外排中，内部第二腔102a中的每个腔都可以被包括在第二腔102的相应的内排中。
基板100可以是可以在其中形成第一腔101和第二腔102的任何合适的基板。在一些实施例中，基板100是诸如引线框架的金属基板。在一些实施例中，基板100是铜基板。在其他实施例中，基板100可以是塑料基板、陶瓷基板或可以在其中形成腔的任何其他合适材料的基板。
可以通过任何合适的技术(包括通过冲压、蚀刻、切割、激光处理等中的一种或多种)在基板100中形成多个腔。在一些实施例中，通过去除基板100的部分(例如，通过使用合适的蚀刻剂对基板100进行顶部蚀刻)，形成多个腔。在一些实施例中，例如在通过顶部蚀刻基板100形成多个腔的情况下，多个腔中的每个腔可以具有圆形的内侧表面。在其他实施例中，多个腔可以具有基本上垂直或笔直的侧表面，该基本上垂直或笔直的侧表面在基板100的上表面和下表面之间延伸。
如图2B所示，在基板100中的多个腔中的每个腔中，形成镀覆导电层30。镀覆导电层30可以包括在第一腔101和第二腔102中的每个腔中的单独的段，并且镀覆导电层30的在第一腔101中的段可以形成裸片焊盘12，同时镀覆导电层30的在第二腔102中的段可以形成引线14。
镀覆导电层30可以包括任何导电或导热材料。在一些实施例中，镀覆导电层30由导电和导热材料形成。
在一些实施例中，镀覆导电层30包括第一金属层31、在第一金属层31上的第二金属层32、以及在第二金属层32上的第三金属层33。在一些实施例中，第一金属层31是金层，第二金属层32是镍层，并且第三金属层33是银层。
可以通过任何合适的(包括例如沉积、电镀等的)技术来形成镀覆导电层30。在一些实施例中，在第一腔101和第二腔102的内表面与镀覆导电层30之间，可以提供一个或多个中间层。
在一些实施例中，可以在基板100的所有上表面上(例如，在第一腔101和第二腔102中，以及在腔101、102之间的平坦表面上)，形成镀覆导电层30。在这样的实施例中，可以去除镀覆导电层30的在相邻的腔101、102之间延伸的部分，以电隔离镀覆导电层30的每个区域，例如，镀覆导电层30的在第一腔101和第二腔102内的区域可以彼此电隔离。
在一些实施例中，镀覆导电层30可以具有小于大约50μm的厚度，并且在一些实施例中，镀覆导电层30可以具有小于大约40μm的厚度。在一些实施例中，第一金属层31具有小于大约0.5μm的厚度，第二金属层32具有小于大约35μm的厚度，并且第三金属层33具有小于大约5μm的厚度。
如图2C所示，半导体裸片16附接到镀覆导电层30的在第一腔101中的段(例如，镀覆导电层30的形成裸片焊盘12的段)，并且在半导体裸片16的有源表面17与多个第二腔102中的镀覆导电层30(例如，镀覆导电层30的形成引线14的段)之间，形成接线结合或导电接线20。
半导体裸片16可以由粘合材料18附接到裸片焊盘12的内表面。粘合材料18可以是适合于将半导体裸片16机械耦合和/或电耦合到裸片焊盘12的任何材料，诸如导电胶、糊剂、胶带等。在一个或多个实施例中，粘合材料18是适合于将半导体裸片16附接到裸片焊盘12的裸片附接膜。裸片焊盘12可以被定位在镀覆导电层30的第三金属层33上，并且第一金属层31可以被定位在基板100的腔中。
此外，如图2C所示，例如通过接线结合，形成导电接线20，并且导电接线20将半导体裸片16的有源表面17上的结合焊盘耦合到引线14。由于引线14形成在从基板100的上表面133延伸到基板100中的第二腔102中，所以与常规封装件相比，在本文所提供的实施例中可以减小导电接线20的线弧高度。
如图2D所示，包封材料22形成在半导体裸片16之上，并且覆盖半导体裸片16和导电接线20。包封材料22具有第一表面23和与第一表面23相对的第二表面25。第二表面25形成在包封材料22和基板100的上表面133之间的界面处，并且包封材料22的第二表面25在裸片焊盘12与和裸片焊盘12邻近或相邻的引线14之间延伸，并且第二表面25可以进一步在两个或更多相邻引线14之间(例如，在内部引线14和外部引线14之间)延伸。
此外，包封材料22形成在突出裸片焊盘区域26中，该区域26从包封材料22的第二表面25向外突出，并且包封材料22进一步形成在多个突出引线区域28中，该区域28从包封材料22的第二表面25向外突出。因此，包封材料22可以基本上包围第一腔101中的半导体裸片16的侧表面，并且基本上包围多个第二腔102中的导电接线20。
可以通过任何常规技术(诸如通过成型工艺)，来形成包封材料22。例如，成型工艺可以包括将图2C所示的结构(包括基板100、半导体裸片16和导电接线20)定位到模具中，并且注入诸如树脂成型化合物的成型材料。然后使成型材料硬化，这可以包括固化步骤。
如图2E所示，在形成包封材料22之后，去除基板100。基板100可以通过任何合适的技术(包括通过机械分离、切割、蚀刻等)被去除。在一些实施例中，通过使用任何合适的蚀刻剂从基板100的背侧蚀刻基板100，来去除基板100。蚀刻剂可以选择性地蚀刻掉基板100，同时保持裸片焊盘12、引线14以及包封材料22。
该包封材料22向裸片焊盘12和引线14提供合适的结构支撑，使得在去除基板100之后，裸片焊盘12和引线14通常可以保持其形状和结构。
如图2F所示，在去除基板之后，形成完成的半导体封装件10。通过去除基板，裸片焊盘12和引线14的外表面被暴露，并且裸片焊盘12和引线14向外突出超过包封材料22的第二表面25。引线14和裸片焊盘12的暴露的外表面以及包封材料22的第二表面25形成半导体封装件10的外表面。此外，引线14和裸片焊盘12的暴露的外表面可以电耦合和/或机械耦合到例如另一设备或板，诸如印刷电路板。
在一些实施例中，在半导体封装件10中可以包括多于一个的半导体裸片。例如，多个第一腔101可以形成在基板中，并且半导体裸片可以定位在第一腔101中的每个第一腔中(例如，在形成在第一腔101中的每个第一腔中的相应的裸片焊盘12上)。半导体裸片中的每个半导体裸片可以通过导电接线20耦合到引线14中的一个或多个引线14。在一些实施例中，两个或更多半导体裸片可以(例如，在相同的第一腔101中)堆叠在彼此上。
尽管图2A至图2F所示的制造半导体封装件的方法在上面被描述为使用通过蚀刻去除的基板100，但是应当理解，可以利用任何可去除的结构代替基板100。在一些实施例中，基板100可以是可重复使用的结构，使得基板100可以用于形成第一半导体封装件，并且可以被去除并且重复使用于形成多个附加的半导体封装件。在一些实施例中，可以利用任何材料的模具代替基板100，并且模具可以包括在其中形成镀覆导电层30的多个腔。
图3是图示根据本公开的一个或多个实施例的制造半导体封装件的方法300的流程图。
在302处，方法300包括在结构的第一腔101中以及在结构的多个第二腔102中形成镀覆导电层30，多个第二腔102与第一腔101间隔开。第一腔101和第二腔102可以在任何合适的结构(包括例如诸如本文先前所描述的基板)中形成，或者在其中已经形成腔的模具或其他可重复使用的结构中。在一些实施例中，方法300可以进一步包括在基板中形成腔101、102的步骤。
在一些实施例中，材料的一个或多个中间层可以形成在腔101、102的内表面与镀覆导电层30之间。这样的中间层可以便于在半导体封装件10的各种组件形成在结构或基板100上之后，去除结构或基板100。
在304处，方法300包括将半导体裸片16附接到第一腔101中的镀覆导电层30。半导体裸片16可以(例如，通过诸如裸片附接膜或任何其他合适的材料的粘合材料18)附接到镀覆导电层30。
在306处，方法300包括在半导体裸片16的有源表面17与多个第二腔102中的镀覆导电层30之间，形成接线结合或导电接线20。
在308处，方法300包括在半导体裸片16、导电接线20之上以及在多个腔101、102中，形成(例如，包封材料22的)包封层。
在310处，方法300包括通过去除基板100或其他结构(例如，可去除的并且可重复使用的模具)并且暴露镀覆导电层30的部分，来形成裸片焊盘12和引线焊盘或引线14。镀覆导电层30的暴露部分可以形成裸片焊盘12和引线14，例如，裸片焊盘12和引线14分别形成在第一腔101和第二腔102中。
在一些实施例中，去除基板100或其他结构可以包括蚀刻基板100或其他结构，以暴露镀覆导电层30的部分。在其他实施例中，基板100或其他结构可以是可重复使用的结构，并且可以在不消耗结构或未以其他方式使得结构不适宜重复使用的情况下，去除该结构。例如，结构可以是模具，该模具具有在模具内预先形成的腔101、102，并且在半导体裸片16、导电接线20上以及在多个腔101、102中形成包封材料22并且包封材料22硬化之后，完成的半导体封装件10可以从模具中被去除。随后，可以通过使用包括多个腔101、102的相同的模具或其他可重复使用的结构再次执行方法300，来形成一个或多个附加的半导体封装件。
图4示出了电子设备400，电子设备400包括本文所描述的半导体封装件，诸如半导体封装件10。半导体封装件10电耦合到微处理器402。微处理器402可以是被配置为接收电信号或向半导体封装件10发送电信号的任何电路。电子设备400可以进一步包括电源404，电源404被配置为向设备400提供电功率。可以是电池的电源404可以耦合到微处理器402。电子设备400还可以包括存储器406，存储器406耦合到微处理器402或并入在微处理器402中。
在一个或多个实施例中，电子设备400可以是蜂窝电话、智能电话、平板电脑、相机和/或可穿戴计算设备，该可穿戴计算设备可以位于衣物、鞋、手表、眼镜或任何其他可穿戴结构中。在一些实施例中，电子设备400或半导体封装件10本身可以位于诸如船和汽车的交通工具、机器人或任何其他可移动的结构或机械装置中。
如关于本文提供的半导体封装件的各种实施例所描述的，半导体裸片被定位在裸片焊盘上，该裸片焊盘可以是薄的镀覆导电层。包封剂或包封材料形成在半导体裸片和导电接线上，导电接线从半导体裸片的有源表面延伸到与裸片焊盘侧向地间隔开的相应引线。包封剂具有下表面，并且裸片焊盘和引线向外(例如，在下方)突出超过包封剂的下表面。因此，半导体裸片可以被定位在裸片焊盘的内表面上，并且半导体裸片可以相对于包封剂的下表面(例如，在下方)凹进。
本公开的实施例提供了优于常规半导体封装件的多个优点。例如，由本公开提供的半导体封装件可以大幅地比包括常规引线框架的常规半导体封装件更薄。在具有常规引线框架的常规半导体封装件中，引线框架的厚度通常不能非常薄，因为低于某个最小厚度，引线框架将变得脆弱并且可以起皱或以其他方式引起不期望有的处理问题。然而，在本公开的各种实施例中提供的薄镀覆导电层可以用作裸片焊盘和引线，并且因此可以代替引线框架。薄镀覆导电层具有与常规引线框架相比大幅减小的厚度。此外，本公开的实施例便于减小导电接线的线弧高度，因为导电接线可以结合到相对于包封材料的下表面凹进的引线。类似地，因为半导体裸片可以被定位在相对于包封材料的下表面凹进的裸片焊盘上(这降低了半导体裸片的水平面)，所以可以相对于包封材料的下表面减小线弧高度。
此外，与常规半导体封装件相比，本公开的实施例便于改善散热。这(至少部分地)是由于比较薄的(由薄镀覆导电层形成的)裸片焊盘，该比较薄的裸片焊盘提供了比由较厚的引线框架形成的常规裸片焊盘更短的传热路径。此外，镀覆导电层可以由是非常好的热导体的材料形成，从而改善从半导体封装件的散热。
此外，镀覆导电层可以减少或消除裸片焊盘分层。更特别地，镀覆导电层可以减轻不期望有的在引线框架材料和半导体裸片之间的热膨胀系数(CTE)失配效应。例如，在常规半导体封装件中，由于裸片焊盘由引线框架本身形成，并且引线框架可以以与半导体裸片不同的(例如，更快的)速率收缩或膨胀，因此CTE失配可以引起裸片焊盘分层。然而，在本公开的一个或多个实施例中，裸片焊盘由镀覆导电层的一部分代替或以其他方式形成，并且镀覆导电层可以比常规引线框架更柔顺。镀覆导电层具有比常规引线框架小的硬度，这可以部分地是由于镀覆导电层的减小的厚度，并且因此镀覆导电层可以响应于CTE失配效应而至少部分地变形，这减少或消除半导体裸片和裸片焊盘(例如，镀覆导电层)之间的分层。
类似地，本公开的实施例可以减少或消除引线分层或导电接线从引线的断开。这至少部分地是由于：通过提供在引线与包封材料的下部外表面之间的空间或腔内的包封材料，增强了接线结合区域。
可以将上面所描述的各种实施例组合，以提供进一步的实施例。根据上面的详细描述，可以对实施例做出这些和其他改变。一般而言，在所附权利要求书中，所使用的术语不应解释为将权利要求限制为在说明书和权利要求书中公开的具体实施例，而应当解释为包括所有可能的实施例、以及这样的权利要求有权享有的等同物的全范围。因此，权利要求不受本公开的限制。

Claims (13)

1.一种半导体设备，其特征在于，包括：
裸片焊盘；
引线，其与所述裸片焊盘间隔开；
半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；
包封剂，其在所述半导体裸片、所述裸片焊盘以及所述引线上，所述包封剂具有与所述裸片焊盘和所述引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述引线中的邻近所述裸片焊盘的一个引线之间延伸，
其中所述包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。
2.根据权利要求1所述的半导体设备，其特征在于，进一步包括电耦合在所述半导体裸片与所述引线之间的导电接线。
3.根据权利要求1所述的半导体设备，其特征在于，所述裸片焊盘和所述引线包括镀覆导电层的相应部分。
4.根据权利要求3所述的半导体设备，其特征在于，所述镀覆导电层具有小于40μm的厚度。
5.根据权利要求3所述的半导体设备，其特征在于，所述镀覆导电层包括第一金属层、在所述第一金属层上的第二金属层、以及在所述第二金属层上的第三金属层，所述裸片焊盘被定位在所述第三金属层上。
6.根据权利要求5所述的半导体设备，其特征在于，所述第一金属层包括金，所述第二金属层包括镍，并且所述第三金属层包括银。
7.根据权利要求6所述的半导体设备，其特征在于，所述第一金属层具有小于0.5μm的厚度，所述第二金属层具有小于35μm的厚度，并且所述第三金属层具有小于5μm的厚度。
8.根据权利要求1所述的半导体设备，其特征在于，所述引线的暴露表面与所述包封剂的所述第一表面以第三距离间隔开，所述第三距离大于所述第一距离。
9.根据权利要求8所述的半导体设备，其特征在于，所述第三距离与所述第二距离基本上相同。
10.根据权利要求1所述的半导体设备，其特征在于，所述裸片焊盘和所述引线的部分是圆形的。
11.根据权利要求1所述的半导体设备，其特征在于，所述包封剂是环氧树脂成型化合物。
12.一种电子设备，其特征在于，包括：
微处理器；以及
半导体封装件，其电耦合到所述微处理器，所述半导体封装件包括：
裸片焊盘；
多个引线，其与所述裸片焊盘侧向地间隔开；
半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；
包封剂，其在所述裸片焊盘和所述多个引线上，所述包封剂具有与所述裸片焊盘和所述多个引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述多个引线中的邻近引线之间延伸，
其中包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。
13.根据权利要求12所述的电子设备，其特征在于，所述电子设备是以下中的至少一者：蜂窝电话、智能电话、平板计算机设备、相机、可穿戴计算设备、交通工具或机器人机器。
CN201922198328.XU 2018-12-12 2019-12-10 半导体设备和电子设备 Active CN211125635U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862778629P 2018-12-12 2018-12-12
US62/778,629 2018-12-12
US16/706,414 2019-12-06
US16/706,414 US11348863B2 (en) 2018-12-12 2019-12-06 Semiconductor package having a semiconductor die on a plated conductive layer

Publications (1)

Publication Number Publication Date
CN211125635U true CN211125635U (zh) 2020-07-28

Family

ID=71071809

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201922198328.XU Active CN211125635U (zh) 2018-12-12 2019-12-10 半导体设备和电子设备
CN201911258979.1A Pending CN111312681A (zh) 2018-12-12 2019-12-10 具有在镀覆导电层上的半导体裸片的半导体封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911258979.1A Pending CN111312681A (zh) 2018-12-12 2019-12-10 具有在镀覆导电层上的半导体裸片的半导体封装件

Country Status (2)

Country Link
US (1) US11348863B2 (zh)
CN (2) CN211125635U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312681A (zh) * 2018-12-12 2020-06-19 意法半导体公司 具有在镀覆导电层上的半导体裸片的半导体封装件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020248212A1 (zh) * 2019-06-14 2020-12-17 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335804A (ja) 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP4464527B2 (ja) 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
TWI311352B (en) 2006-03-24 2009-06-21 Chipmos Technologies Inc Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
US20080135990A1 (en) 2006-12-07 2008-06-12 Texas Instruments Incorporated Stress-improved flip-chip semiconductor device having half-etched leadframe
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
KR101695352B1 (ko) * 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
US9431275B2 (en) 2010-09-17 2016-08-30 Pfg Ip Llc Wire bond through-via structure and method
US8502358B2 (en) 2010-11-30 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with multi-row leads and method of manufacture thereof
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN105161475B (zh) 2015-08-19 2017-12-22 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
US20180190575A1 (en) 2017-01-05 2018-07-05 Stmicroelectronics, Inc. Leadframe with lead protruding from the package
US11348863B2 (en) * 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312681A (zh) * 2018-12-12 2020-06-19 意法半导体公司 具有在镀覆导电层上的半导体裸片的半导体封装件

Also Published As

Publication number Publication date
US20200194349A1 (en) 2020-06-18
US11348863B2 (en) 2022-05-31
CN111312681A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US9209081B2 (en) Semiconductor grid array package
CN107644862B (zh) 具有银纳米层的粗糙引线框
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR101075241B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
CN209785926U (zh) 半导体器件
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US20170084519A1 (en) Semiconductor package and method of manufacturing same
US8105881B2 (en) Method of fabricating chip package structure
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
CN211125635U (zh) 半导体设备和电子设备
KR20180003042U (ko) 리드 프레임 디바이스
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
US20240162168A1 (en) Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
KR20130120762A (ko) 반도체 패키지 및 그 제조방법
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TWI757133B (zh) 四方扁平無引腳封裝結構
US20220155109A1 (en) Miniature sensor cavities
US10079162B1 (en) Method for making lead frames for integrated circuit packages
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
CN215731589U (zh) 无带引线框封装件和集成电路封装件
US20150243623A1 (en) Semiconductor device grid array package
KR101505088B1 (ko) 반도체 패키지와 리드프레임 패들 구조 및 방법
KR101214360B1 (ko) 반도체 패키지의 제조 방법
CN112930589A (zh) 衬底结构及其制造和封装方法
KR20120052149A (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant