KR101214360B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR101214360B1
KR101214360B1 KR1020110068558A KR20110068558A KR101214360B1 KR 101214360 B1 KR101214360 B1 KR 101214360B1 KR 1020110068558 A KR1020110068558 A KR 1020110068558A KR 20110068558 A KR20110068558 A KR 20110068558A KR 101214360 B1 KR101214360 B1 KR 101214360B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
temporary
attaching
encapsulant
Prior art date
Application number
KR1020110068558A
Other languages
English (en)
Inventor
부경택
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020110068558A priority Critical patent/KR101214360B1/ko
Application granted granted Critical
Publication of KR101214360B1 publication Critical patent/KR101214360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

열 방출 효율이 향상된 반도체 패키지의 제조 방법을 개시한다. 본 발명에 따른 반도체 패키지의 제조 방법은 반도체 기본 프레임 상에 반도체 칩을 부착하는 단계, 반도체 칩 상에 반도체 칩 상의 일부분을 덮는 임시 보조물을 부착하는 단계, 반도체 칩과 반도체 기본 프레임을 전기적으로 연결하는 본딩 와이어를 형성하는 단계, 반도체 칩 및 반도체 기본 프레임 상에 본딩 와이어를 감싸는 봉지재를 형성하는 단계 및 반도체 칩의 상면 일부분이 노출되도록 임시 보조물을 제거하는 단계를 포함한다.

Description

반도체 패키지의 제조 방법{Method for fabricating of semiconductor package}
본 발명은 반도체 패키지의 제조 방법으로, 열방출 효율이 향상된 반도체 패키지의 제조 방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 소자의 고집적화 및 소형화가 요구되고 있다. 또한 전자 제품의 기능이 복합화됨에 반도체 소자의 기능 또한 복잡해지면서 발열량도 증가하고 있으며, 그에 따라 신뢰성을 확보하는데에 어려움을 겪고 있다.
이에 따라 반도체 패키지 내의 반도체 칩을 봉지재로 완전히 감싸지 않도록 하여, 반도체 칩을 일부 노출시키거나 반도체 칩에 방열 부재를 접하도록 하는 연구가 시도되고 있다. 그러나 이를 위하여 몰드 금형을 변경하거나 몰드 금형에 봉지재 저지 부재를 부착할 경우 몰드 금형 또는 봉지재 저지 부재에 의하여 반도체 칩에 손상이 가해지는 문제점이 발생할 수 있다.
본 발명의 기술적 과제는, 상기 문제점을 해결하기 위하여 열방출 효율이 향상된 반도체 패키지의 제조 방법을 제공하는 데에 있다.
본 발명의 일 실시 예에 따른 반도체 패키지의 제조 방법은 반도체 기본 프레임 상에 반도체 칩을 부착하는 단계, 상기 반도체 칩 상에 상기 반도체 칩 상의 일부분을 덮는 임시 보조물을 부착하는 단계, 상기 반도체 칩과 상기 반도체 기본 프레임을 전기적으로 연결하는 본딩 와이어를 형성하는 단계, 상기 반도체 칩 및 상기 반도체 기본 프레임 상에 상기 본딩 와이어를 감싸는 봉지재를 형성하는 단계 및 상기 반도체 칩의 상면 일부분이 노출되도록 임시 보조물을 제거하는 단계를 포함한다.
상기 임시 보조물은 열박리 필름 및 상기 열박리 필름 상에 부착된 보조물 본체로 이루어지며, 상기 임시 보조물을 부착하는 단계는, 상기 열박리 필름이 상기 반도체 칩 상에 접하도록 할 수 있다.
상기 보조물 본체는 금속, 플라스틱 또는 고무로 이루어질 수 있다.
상기 임시 보조물을 제거하는 단계는, 상기 열박리 필름이 상기 반도체 칩의 상면으로부터 분리되도록 가열 처리를 할 수 있다.
상기 임시 보조물은 더미 실리콘 기판일 수 있다.
상기 임시 보조물을 제거하는 후에, 노출되는 상기 반도체 칩의 상면 일부분과 접하는 방열 부재를 부착하는 단계를 더 포함할 수 있다.
상기 방열 부재는 히트 싱크 또는 더미 실리콘 기판이고, 상기 방열 부재를 부착하는 단계는, 열 전도성 접착제를 이용하여 상기 반도체 칩 상에 상기 방열 부재를 부착할 수 있다.
상기 본딩 와이어를 형성하는 단계는, 상기 임시 보조물과 이격되도록 본딩 와이어를 형성할 수 있다.
상기 반도체 기본 프레임은 리드 프레임 또는 인쇄회로기판일 수 있다.
상기 반도체 기본 프레임은 상기 반도체 칩이 부착되는 다이 패들 및 상기 다이 패들과 이격되도록 배치되는 복수의 외부 단자를 포함하며, 상기 다이 패들의 상기 반도체 칩이 부착되는 반대면에 상기 다이 패들의 일부분을 덮는 추가 임시 보조물을 부착하는 단계를 더 포함하며, 상기 봉지재를 형성하는 단계는, 상기 봉지재가 상기 다이 패들을 감싸도록 형성하며, 상기 다이 패들의 일부분이 노출되도록 상기 추가 임시 보조물을 제거하는 단계를 더 포함할 수 있다.
상기 반도체 칩을 부착하는 단계는 적층되는 복수의 반도체 칩을 부착하며, 상기 임시 보조물을 부착하는 단계는 적층된 상기 복수의 반도체 칩 중 최상층의 반도체 칩 상에 상기 임시 보조물을 부착할 수 있다.
본 발명에 따른 반도체 패키지의 제조 방법은, 반도체 패키지에 포함되는 반도체 칩을 직접 노출시키거나 반도체 칩 상에 직접 방열 부재를 부착할 수 있기 때문에 열방출 효율이 향상된다. 또한 이를 위하여 몰드 금형을 변경할 필요가 없기 때문에 일반 범용 몰드 설비 및 몰드 금형을 그대로 사용할 수 있기 때문에 제조 비용의 증가를 최소화할 수 있다.
또한 직접 몰드 금형이 반도체 칩에 닿지 않고 임시 보조물을 이용하기 때문에 반도체 칩의 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 칩을 부착하는 단계를 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 반도체 칩 상에 임시 보조물을 부착시키는 단계를 나타내는 단면도이다.
도 3은 본 발명의 실시 예에 따른 본딩 와이어 및 봉지재를 형성하는 단계를 나타내는 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 칩 노출 개구부를 형성하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 방열 부재를 포함하는 반도체 패키지를 나타내는 단면도이다.
도 6 내지 도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다.
도 11 및 도 12는 본 발명의 또 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다.
도 13은 본 발명의 일 실시 예에 따른 임시 보조물(50)의 구조를 나타내는 단면도이다.
이하, 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 즉, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접하여" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접하여 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접하여" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1 내지 도 4는 본 발명의 일 실시 예에 따른 반도체 패키지의 제조 방법을 단계별로 나타내는 단면도이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 칩을 부착하는 단계를 나타내는 단면도이다.
도 1을 참조하면, 리드 프레임(100a)은 다이 패들(110a) 및 다이 패들(110a)과 이격되도록 배치되는 복수의 외부 단자(120a)를 포함하며, 다이 패들(110a)에 반도체 칩(10)이 부착된다. 반도체 칩(10)은 DRAM, SRAM, 플래쉬 메모리 등의 고집적회로 반도체 메모리 소자, CPU(Central Processor Unit), DSP(Digital Signal Processor), CPU 와 DSP의 조합 등의 프로세서, ASIC(Application Specific Integrated Circuit), MEMS(Micro Electro Mechanical System) 소자, 광전자(optoelectronic) 소자 등을 이루는 개별 반도체 소자를 포함할 수 있다. 반도체 칩(10)는 반도체 웨이퍼(미도시) 상에 개별 반도체 소자를 형성한 후, 상기 반도체 웨이퍼를 백그라인딩(backgrinding 또는 back lap)한 후 분리하여 형성할 수 있다.
복수의 외부 단자(120a)는 통상 리드라 호칭될 수 있다. 단, 외부 단자(120a)가 완성된 반도체 패키지의 봉지재를 지나 측방향 바깥쪽으로 연장되지 않는다면, 리드리스(leadless) 패키지로 고려될 수 있다. 또는 외부 단자(120a)가 완성된 반도체 패키지의 봉지재를 지나 측방향 바깥쪽으로 연장된다면, 리드 방식 패키지로 고려될 수 있다.
반도체 칩(10)을 다이 패들(110a) 상에 부착하기 위하여, 접착 부재(12)가 반도체 칩(10)과 다이 패들(110a)의 사이에 배치되도록 사용될 수 있다. 접착 부재(12)는 예를 들면, 에폭시 수지 또는 접착 부재가 코팅되거나 접착성을 가지는 필름일 수 있다. 반도체 칩(10)은 활성면이 다이 패들(110a)을 향하는 반대면이 되도록 다이 패들(110a) 상에 부착될 수 있다.
도 2는 본 발명의 실시 예에 따른 반도체 칩 상에 임시 보조물을 부착시키는 단계를 나타내는 단면도이다.
도 2를 참조하면, 다이 패들(110a) 상에 부착된 반도체 칩(10) 상에 임시 보조물(50)을 부착한다. 임시 보조물(50)은 반도체 칩(10)의 상면을 완전히 덮지 않도록, 반도체 칩(10)의 상면 일부분을 덮도록 반도체 칩(10) 상에 부착될 수 있다.
임시 보조물(50)을 반도체 칩(10) 상에 부착하기 위하여 박리 가능한 접착 부재가 사용될 수 있으며, 임시 보조물(50)은 예를 들면, 실리콘, 금속, 플라스틱, 고무 등으로 이루어질 수 있다. 임시 보조물(50)이 실리콘인 경우, 실리콘 베어 웨이퍼의 일부인 더미 실리콘 기판일 수 있다.
또는 임시 보조물(50)은 열박리 가능한 접착 부재가 포함될 수 있으며, 임시 보조물(50)은 예를 들면, 실리콘, 금속, 플라스틱, 고무 등으로 이루어질 수 있다. 열박리 가능한 접착 부재를 포함하는 임시 보조물(50)의 구체적인 구성에 대해서는 후술하도록 한다
또는 임시 보조물(50)은 후술할 봉지재를 형성하는 과정에서 EMC(Epoxy Molding Compound)의 주입 압력에는 접착력을 유지하나, 그보다 큰 기계적 힘에 의하여 분리되며, 반도체 칩(10) 및 후술할 봉지재에 손상을 주지 않고 제거될 수 있는 물질로 이루어질 수 있다.
도 3은 본 발명의 실시 예에 따른 본딩 와이어 및 봉지재를 형성하는 단계를 나타내는 단면도이다.
도 3을 참조하면, 반도체 칩(10)과 외부 단자(120a)를 전기적으로 연결하는 본딩 와이어(30)를 형성한다. 본딩 와이어(30)는 도전성 금속으로 이루어질 수 있다. 본딩 와이어(30)는 금 또는 금을 포함하는 합금으로 이루어질 수 있다. 본딩 와이어(30)는 은, 구리 등 전도성이 우수한 금속을 포함할 수 있다. 본딩 와이어(30)는 임시 보조물(50)과 이격되도록 형성하여, 본딩 와이어(30)과 임시 보조물(50)과 접하지 않을 수 있다.
본딩 와이어(30)는 반도체 칩(10)의 활성면에 형성되는 패드(미도시)와 외부 단자(120a) 사이를 연결하여, 외부로부터 신호, 전원, 그라운드 등을 반도체 칩(10)으로 전달할 수 있다. 또한 미도시하였으나, 반도체 칩(10)과 다이 패들(110a)을 연결하는 본딩 와이어가 더 형성될 수 있다.
본딩 와이어(30)를 형성한 후, 본딩 와이어(30)를 감싸도록 봉지재(60)를 형성한다. 봉지재(60)는 반도체 칩(10)을 감싸도록 형성할 수 있다. 봉지재(60)는 봉지재(60)의 상면과 임시 보조물(50)의 상면이 동일 평면상에 있도록 형성될 수 있다. 봉지재(60)는 봉지재(60)의 하면과 다이 패들(110a)의 하면이 동일 평면상에 있도록 형성될 수 있다. 다이 패들(110a) 및 외부 단자(120a)는 하면을 제외하고는 봉지재(60)에 의하여 감싸지도록, 봉지재(60)에 매립될 수 있다. 봉지재(60)는 예를 들면, EMC로 형성될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 칩 노출 개구부를 형성하는 단계를 나타내는 단면도이다.
도 3 및 도 4를 함께 참조하면, 임시 보조물(50)을 제거하여, 반도체 칩(10)의 상면이 노출되는 칩 노출 개구부(52)를 가지는 반도체 패키지(1)를 형성한다. 임시 보조물(50)이 박리 가능한 접착 부재를 사용하여 부착되거나, 임시 보조물(50)에 박리 가능한 접착 부재가 포함되는 경우, 임시 보조물(50)을 제거하기 위하여 상기 접착 부재의 접착성이 감쇄될 수 있는 온도 분위기에서 임시 보조물(50)을 제거할 수 있다. 예를 들면, 임시 보조물(50)은 175 내지 250℃의 온도 분위기에서 가열 처리를 하여 제거할 수 있다.
또는 임시 보조물(50)은 봉지재(60)를 경화시키는 큐어링 과정에서, 임시 보조물(50)을 반도체 칩(10)에 부착시키는 접착성이 감쇄되도록 하여, 별도의 추가적인 온도 분위기를 조정하지 않고, 상온 분위기에서 제거될 수 있다.
또는 임시 보조물(50)은 별도의 온도 분위기 없이 기계적 힘에 의하여 상온 분위기에서 제거될 수 있다.
반도체 칩(10)은 칩 노출 개구부(52)를 통하여 직접 공기와 접하거나 칩 노출 개구부(52)를 통하여 방열 부재가 부착될 수 있으며, 이를 통하여 반도체 패키지(1)의 열 방출 효율은 향상될 수 있다.
반도체 패키지(1)는 외부 단자(120a)가 봉지재(60)를 지나 측방향 바깥쪽으로 연장되지 않을 수 있으며, 리드리스(leadless) 패키지, 예를 들면, QFN(Quad Flat No-leads) 패키지일 수 있다.
도 5는 본 발명의 일 실시 예에 따른 방열 부재를 포함하는 반도체 패키지를 나타내는 단면도이다.
도 5를 참조하면, 반도체 패키지(1)의 칩 노출 개구부(52)를 통하여 반도체 칩(10) 상에 방열 부재(80)를 부착할 수 있다. 방열 부재(80)는 봉지재(60)보다 열 방출 능력이 우수한 물질로 이루어질 수 있다. 방열 부재(80)는 예를 들면, 예를 들면, 히트 싱크(heat sink) 또는 더미 실리콘 기판일 수 있다. 방열 부재(80)가 더미 실리콘 기판인 경우, 도 2 내지 도 3에서 보인 임시 보조물(50)을 더미 실리콘 기판으로 사용한 후, 도 4에서 보인 임시 보조물(50)을 제거하는 공정을 생략하여, 임시 보조물(50)을 방열 부재(80)로 사용할 수 있다.
방열 부재(80)는 열 전도성 접착제(82)를 이용하여 반도체 칩(10) 상에 부착될 수 있다. 방열 부재(80)는 봉지재(60)의 상면을 모두 덮고 있는 것으로 도시되었으나, 칩 노출 개구부(52) 내에만 형성되거나, 칩 노출 개구부(52) 상에만 돌출되도록 형성되거나, 봉지재(60)의 상면을 일부만 덮도록 형성될 수도 있다.
도 6 내지 도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다. 도 6 내지 도 8은 리드 방식인 반도체 패키지를 제조하는 단계를 나타내며, 도 1 내지 도 5에서 설명한 내용과 중복되는 점들은 생략될 수 있다.
도 6을 참조하면, 리드 프레임(100b)은 다이 패들(110b) 및 외부 단자(120b)를 포함하며, 반도에 칩(10)은 다이 패들(110b) 상에 부착된다. 반도체 칩(10) 상에는 임시 보조재(50)가 부착되며, 반도체 칩(10)과 외부 단자(30)를 전기적으로 연결하는 본딩 와이어(30)가 형성될 수 있다.
봉지재(60a)는 다이 패들(110b), 반도체 칩(10) 및 본딩 와이어(30)를 감싸도록 형성될 수 있다. 봉지재(60a)는 봉지재(60a)의 상면과 임시 보조물(50)의 상면이 동일 평면상에 있도록 형성될 수 있다. 봉지재(60a)는 다이 패들(110b)의 하면 상에도 형성되어, 다이 패들(110b)을 모두 감싸도록 형성할 수 있다. 봉지재(60a)는 외부 단자(120b) 중 본딩 와이어(30)가 연결된 부분을 포함하는 일부분만을 감싸도록 형성할 수 있다.
도 7을 참조하면, 외부 단자(120b)를 절곡시켜 외부 단자(120b)의 일단의 하면이 봉지재(60a)의 하면과 같거나 낮게 배치하도록하는 포밍(forming) 공정을 수행할 수 있다. 외부 단자(120b)에 대한 포밍(forming) 공정의 결과는 형성하고자 하는 반도체 패키지의 타입에 따라서 달라질 수 있다.
도 7 및 8을 함께 참조하면, 외부 단자(120b)에 대한 포밍 공정을 수행한 후, 임시 보조물(50)을 제거하여, 반도체 칩(10)의 상면을 노출시키는 칩 노출 개구부(52)를 가지는 반도체 패키지(2)를 형성한다.
반도체 칩(10)은 칩 노출 개구부(52)를 통하여 직접 공기와 접하거나 칩 노출 개구부(52)를 통하여 방열 부재가 부착될 수 있으며, 이를 통하여 반도체 패키지(2)의 열 방출 효율은 향상될 수 있다.
도 4에 보인 반도체 패키지(1)와 도 8에 보인 반도체 패키지(2)은 패키지 타입이 리드리스(leadless)와 리드 방식이라는 차이점이 있으며, 리드 방식 패키지(도 8에 보인 반도체 패키지(2))는 외부 단자(리드)에 대한 포밍 공정을 더 수행한 후에 도 7에 보인 임시 보조물(50)을 제거할 수 있다.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다. 도 9 및 도 10은 칩 노출 개구부가 앙면에 형성되는 반도체 패키지를 제조하는 단계를 나타내며, 도 1 내지 도 8에서 설명한 내용과 중복되는 점들은 생략될 수 있다.
도 9를 참조하면, 임시 보조물(50)을 반도체 칩(10) 상에 부착하고, 추가 임시 보조물(55)을 다이 패들(110b)의 하면 상에 부착한 후, 본딩 와이어(30) 및 봉지재(60b)를 형성한다. 봉지재(60b)는 봉지재(60b)이 상면이 임시 보조물(50)의 상면과 동일 면상에, 봉지재(60b)의 하면이 추가 임시 보조물(55)의 하면과 동일 면상에 있도록 형성할 수 있다. 이후 외부 단자(120b)에 대한 포밍 공정이 수행될 수 있다.
도시하지는 않았으나, 다이 패들(110b)의 하면 상에 반도체 칩이 더 부착될 수 있으며, 이 경우, 추가 임시 보조물(55)은 다이 패들(110b)의 하면 상에 부착된 반도체 칩 상에 부착될 수 있다.
도 9 및 10을 함께 참조하면, 외부 단자(120b)에 대한 포밍 공정을 수행한 후, 임시 보조물(50) 및 추가 임시 보조물(52)을 제거하여, 반도체 칩(10)의 상면을 노출시키는 칩 노출 개구부(52) 및 다이 패들(110b)의 하면을 노출시키는 추가 칩 노출 개구부(57)를 가지는 반도체 패키지(3)를 형성한다.
반도체 칩(10)은 칩 노출 개구부(52)를 통하여 직접 공기와 접하거나 칩 노출 개구부(52)를 통하여 방열 부재가 부착될 수 있고, 또한 다이 패들(110b)이 추가 칩 노출 개구부(57)를 통하여 직접 공기와 접하거나 추가 칩 노출 개구부(57)를 통하여 방열 부재가 부착될 수 있으며, 이를 통하여 반도체 패키지(3)의 열 방출 효율은 향상될 수 있다.
도 11 및 도 12는 본 발명의 또 다른 실시 예에 따른 반도체 패키지를 제조하는 단계를 나타내는 단면도들이다. 도 11 및 도 12은 인쇄회로기판 상에 복수의 반도체 칩이 적층된 반도체 패키지를 제조하는 단계를 나타내며, 도 1 내지 도 10에서 설명한 내용과 중복되는 점들은 생략될 수 있다.
도 11을 참조하면, 인쇄회로기판(100c) 상에 복수의 반도체 칩(10, 20)을 적층한 후, 임시 보조물(50)을 복수의 반도체 칩(10, 20) 중 최상층의 반도체 칩(20) 상에 부착한 후, 본딩 와이어(30) 및 봉지재(60c)를 형성한다. 봉지재(60c)는 봉지재(60c)이 상면이 임시 보조물(50)의 상면과 동일 면상에 있도록 형성할 수 있다. 인쇄회로기판(100c)의 하면 상에는 복수의 반도체 칩(10, 20)을 외부와 전기적으로 연결하기 위한 패키지 외부 단자(150)가 부착될 수 있다.
인쇄회로기판(100c) 상에 2개의 반도체 칩(10, 20), 즉 제1 반도체 칩(10) 및 제2 반도체 칩(20)이 적층된 경우, 제1 및 제2 반도체 칩(10, 20)은 각각 제1 및 제2 접착 부재(12, 22)에 의하며 인쇄기판회로(100c) 상 및 제1 반도체 칩(10) 상에 부착될 수 있다. 임시 보조물(50)은 제2 반도체 칩(20) 상에 부착되어, 제2 반도체 칩(20)의 상면의 일부를 덮을 수 있다. 제1 및 제2 본딩 와이어(31, 32)는 각각 제1 및 제2 반도체 칩(10, 20)과 인쇄회로기판(100c)을 전기적으로 연결될 수 있다.
도 11 및 12를 함께 참조하면, 임시 보조물(50)을 제거하여, 제2 반도체 칩(20)의 상면을 노출시키는 칩 노출 개구부(52)를 가지는 반도체 패키지(4)를 형성한다.
제2 반도체 칩(20)은 칩 노출 개구부(52)를 통하여 직접 공기와 접하거나 칩 노출 개구부(52)를 통하여 방열 부재가 부착될 수 있으며, 이를 통하여 반도체 패키지(4)의 열 방출 효율은 향상될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 임시 보조물(50)의 구조를 나타내는 단면도이다.
도 13을 참조하면, 임시 보조물(50)은 보조물 본체(50a), 접착층(50b), 베이스 필름(50c) 및 접착 부재(50d)를 포함할 수 있다. 보조물 본체(50a)는 실리콘, 금속, 플라스틱, 고무 등으로 이루어질 수 있다. 접착 부재(50d)는 열박리가 가능할 수 있다. 임시 보조물(50)을 반도체 칩 상에 부착하는 경우, 접착 부재(50d)는 상기 반도체 칩 상에 접하도록 할 수 있다. 접착 부재(50d)는 예를 들면, 열박리 필름일 수 있다. 열박리가 가능한 접착 부재(50d)가 일정 온도 이상의 온도 분위기에서 가열 처리를 하면 접착성이 감쇄되는 경우, 접착층(50b)은 상기 일정 온도 이상의 온도 분위기에서도 접착성을 유지할 수 있다. 접착층(50b)과 접착 부재(50d) 사이에는 베이스 필름(50c)이 배치될 수 있다.
도 1 내지 도 4에 보인 리드 프레임(100a), 도 6 내지 도 10에 보인 리드 프래임(100b) 또는 도 11 내지 도 12에 보인 인쇄회로기판(100c)을 반도체 기본 프레임이라 호칭할 수 있다. 즉, 반도체 기본 프레임은 반도체 패키지를 제조하기 위하여 반도체 칩이 부착될 수 있는 영역을 포함하며, 반도체 패키지의 일부가 될 수 있는 구조물(frame)을 의미한다.
10 : 반도체 칩, 30 : 본딩 와이어, 50 : 임시 보조물, 55 : 추가 임시 보조물, 60 : 봉지재, 100a, 100b : 리드 프레임, 110c : 인쇄회로기판

Claims (11)

  1. 반도체 기본 프레임 상에 반도체 칩을 부착하는 단계;
    상기 반도체 칩 상에 상기 반도체 칩 상의 일부분을 덮는 임시 보조물을 부착하는 단계;
    상기 반도체 칩과 상기 반도체 기본 프레임을 전기적으로 연결하는 본딩 와이어를 형성하는 단계;
    상기 반도체 칩 및 상기 반도체 기본 프레임 상에 상기 본딩 와이어를 감싸는 봉지재를 형성하는 단계; 및
    상기 반도체 칩의 상면 일부분이 노출되도록 임시 보조물을 제거하는 단계;를 포함하되,
    상기 반도체 기본 프레임은 상기 반도체 칩이 부착되는 다이 패들 및 상기 다이 패들과 이격되도록 배치되는 복수의 외부 단자를 포함하며,
    상기 다이 패들의 상기 반도체 칩이 부착되는 반대면에 상기 다이 패들의 일부분을 덮는 추가 임시 보조물을 부착하는 단계;를 더 포함하며,
    상기 봉지재를 형성하는 단계는, 상기 봉지재가 상기 다이 패들을 감싸도록 형성하며,
    상기 다이 패들의 일부분이 노출되도록 상기 추가 임시 보조물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제1 항에 있어서,
    상기 임시 보조물은 열박리 필름 및 상기 열박리 필름 상에 부착된 보조물 본체로 이루어지며,
    상기 임시 보조물을 부착하는 단계는, 상기 열박리 필름이 상기 반도체 칩 상에 접하도록 하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제2 항에 있어서,
    상기 보조물 본체는 금속, 플라스틱 또는 고무로 이루어지는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제2 항에 있어서,
    상기 임시 보조물을 제거하는 단계는,
    상기 열박리 필름이 상기 반도체 칩의 상면으로부터 분리되도록 가열 처리를 하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제1 항에 있어서,
    상기 임시 보조물은 더미 실리콘 기판인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제1 항에 있어서,
    상기 임시 보조물을 제거하는 후에,
    노출되는 상기 반도체 칩의 상면 일부분과 접하는 방열 부재를 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제6 항에 있어서,
    상기 방열 부재는 히트 싱크 또는 더미 실리콘 기판이고,
    상기 방열 부재를 부착하는 단계는, 열 전도성 접착제를 이용하여 상기 반도체 칩 상에 상기 방열 부재를 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제1 항에 있어서,
    상기 본딩 와이어를 형성하는 단계는, 상기 임시 보조물과 이격되도록 본딩 와이어를 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제1 항에 있어서,
    상기 반도체 기본 프레임은 리드 프레임 또는 인쇄회로기판인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 삭제
  11. 제1 항에 있어서,
    상기 반도체 칩을 부착하는 단계는 적층되는 복수의 반도체 칩을 부착하며,
    상기 임시 보조물을 부착하는 단계는 적층된 상기 복수의 반도체 칩 중 최상층의 반도체 칩 상에 상기 임시 보조물을 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020110068558A 2011-07-11 2011-07-11 반도체 패키지의 제조 방법 KR101214360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110068558A KR101214360B1 (ko) 2011-07-11 2011-07-11 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068558A KR101214360B1 (ko) 2011-07-11 2011-07-11 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR101214360B1 true KR101214360B1 (ko) 2012-12-21

Family

ID=47908029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068558A KR101214360B1 (ko) 2011-07-11 2011-07-11 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR101214360B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296079A1 (en) * 2006-06-12 2007-12-27 Siliconware Precision Industries Co., Ltd. Heat dissipating structure and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296079A1 (en) * 2006-06-12 2007-12-27 Siliconware Precision Industries Co., Ltd. Heat dissipating structure and method for fabricating the same

Similar Documents

Publication Publication Date Title
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US20170084519A1 (en) Semiconductor package and method of manufacturing same
KR20090031315A (ko) 휨 발생이 없는 칩을 구비한 집적회로 패키지 시스템
JP2007088453A (ja) スタックダイパッケージを製造する方法
US20160343593A1 (en) Semiconductor package including premold and method of manufacturing the same
US20120097430A1 (en) Packaging substrate and method of fabricating the same
TW200913194A (en) Semiconductor package and manufacturing method thereof
TW201901908A (zh) 電子封裝件及其製法
US20110068445A1 (en) Chip package and process thereof
US11004776B2 (en) Semiconductor device with frame having arms and related methods
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
CN211125635U (zh) 半导体设备和电子设备
TW201814854A (zh) 電子封裝件及其製法
TWI616994B (zh) 一種無基板器件及其製造方法
US9324641B2 (en) Integrated circuit packaging system with external interconnect and method of manufacture thereof
KR101214360B1 (ko) 반도체 패키지의 제조 방법
KR101250529B1 (ko) Ｑｆｎ 패키지 및 그 제조 방법
US20200135625A1 (en) Semiconductor package having die pad with cooling fins
US20150115420A1 (en) Sensor die grid array package
US9190355B2 (en) Multi-use substrate for integrated circuit
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee