TWI757133B - 四方扁平無引腳封裝結構 - Google Patents

四方扁平無引腳封裝結構 Download PDF

Info

Publication number
TWI757133B
TWI757133B TW110111469A TW110111469A TWI757133B TW I757133 B TWI757133 B TW I757133B TW 110111469 A TW110111469 A TW 110111469A TW 110111469 A TW110111469 A TW 110111469A TW I757133 B TWI757133 B TW I757133B
Authority
TW
Taiwan
Prior art keywords
package structure
quad flat
lead
contacts
die
Prior art date
Application number
TW110111469A
Other languages
English (en)
Other versions
TW202203386A (zh
Inventor
張宏迪
林泰宏
程智修
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202203386A publication Critical patent/TW202203386A/zh
Application granted granted Critical
Publication of TWI757133B publication Critical patent/TWI757133B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

一種四方扁平無引腳（QFN）封裝結構，包含導線架、半導體晶片以及包封材料。導線架包含晶片墊和環繞晶片墊的多個接點。半導體晶片安置在晶片墊上且電性連接到多個接點，其中半導體晶片與晶片墊的第一側之間的最短距離短於半導體晶片與晶片墊的第二側之間的最短距離，且第一側與第二側相對。包封材料包封導線架和半導體晶片且部分暴露多個接點，其中QFN封裝的縱橫比實質上等於或大於3。

Description

四方扁平無引腳封裝結構
本揭露是有關於一種封裝結構，且特別是有關於一種四方扁平無引腳封裝結構。
半導體行業由於多種電子元件（例如電晶體、二極體、電阻器、電容器等）的集成密度的持續提高而經歷快速增長。主要來說，集成密度的此提高來自最小特徵尺寸的反覆減小，其允許更多元件集成到給定區域中。隨著近來對甚至更小的電子裝置的需求增長，已出現對於更小且更具創造性的半導體晶片的封裝技術的需求。
隨著對較小電子產品的需求增加，電子行業必須持續研發較高密度的電子封裝。已研發出各種技術來滿足對更高品質和可靠度改善的需求，且已針對高密度封裝研發出各種晶片尺寸封裝（chip scale package；CSP）技術。
基於導線架且用於低引腳數的裝置，四方扁平無引腳（quad flat no-lead；QFN）封裝是這些CSP技術中的一種。QFN封裝的主要特性是其不由外部引腳組成，因此縮短傳輸距離，且減小電阻以改善訊號傳輸。
由於封裝的不同材料的熱膨脹係數（coefficients of thermal expansion；CTE）的失配，可能出現封裝翹曲。不加以控制，翹曲可能損壞QFN封裝，且導致半導體製造的良率減小。本領域中需要用於具有減小翹曲的QFN封裝的結構和製造方法。
本揭露提供一種具有較小翹曲的四方扁平無引腳封裝結構。
本揭露的一種四方扁平無引腳（QFN）封裝結構，包含導線架、半導體晶片以及包封材料。導線架包含晶片墊和環繞晶片墊的多個接點。半導體晶片安置在晶片墊上且電性連接到多個接點，其中半導體晶片與晶片墊的第一側之間的最短距離短於半導體晶片與晶片墊的第二側之間的最短距離，且第一側與第二側相對。包封材料包封導線架和半導體晶片且部分暴露多個接點，其中QFN封裝的縱橫比實質上等於或大於3。
在本揭露的一實施例中，QFN封裝結構更包含連接在半導體晶片與多個接點之間的多個導電線。
在本揭露的一實施例中，多個接點包括更靠近第一側的多個第一接點和更靠近第二側的多個第二接點，多個導電線包括連接在半導體晶片與多個第一接點之間的多個第一導電線，以及連接在半導體晶片與多個第二接點之間的多個第二導電線。
在本揭露的一實施例中，多個第一導電線中的每一個實質上等於或短於多個第二導電線中的每一個。
在本揭露的一實施例中，多個第一導電線中的每一個實質上等於或短於1000微米。
在本揭露的一實施例中，QFN封裝結構更包含環繞晶片墊的週邊的接地環，以及連接在半導體晶片與接地環之間的多個接地線。
在本揭露的一實施例中，多個接地線包括連接在半導體晶片與接地環在第一側上的一部分之間的多個第一接地線，以及連接在半導體晶片與接地環在第二側上的另一部分之間的多個第二接地線。
在本揭露的一實施例中，多個第一接地線中的每一個短於多個第二接地線中的每一個。
在本揭露的一實施例中，QFN封裝結構更包含安置在包封材料上方的翹曲控制金屬層。
在本揭露的一實施例中，翹曲控制金屬層的熱膨脹係數（CTE）與導線架的CTE之間的差實質上等於或小於10%。
在本揭露的一實施例中，翹曲控制金屬層和導線架位於包封材料的兩個相對側上。
在本揭露的一實施例中，QFN封裝結構更包含安置在翹曲控制金屬層與包封材料之間的阻焊層。
在本揭露的一實施例中，導線架更包括連接到晶片墊且向外延伸到包封材料的外邊緣的多個連接桿。
在本揭露的一實施例中，連接桿中的至少一個連接到晶片墊的第一側或第二側。
在本揭露的一實施例中，晶片墊更包括安置在其中不安置半導體晶片的留空區上的多個凹陷。
在本揭露的一實施例中，多個凹陷沿第二側安置。
在本揭露的一實施例中，半導體晶片的厚度實質上等於或大於10密耳。
在本揭露的一實施例中，導線架的最大厚度實質上等於或大於8密耳。
在本揭露的一實施例中，包封材料的厚度實質上等於或大於0.6毫米。
在本揭露的一實施例中，QFN封裝結構更包含安置在半導體晶片與晶片墊之間的晶片貼附膜。
本揭露提供一種QFN封裝結構，包含導線架、半導體晶片、包封材料以及翹曲控制金屬層。導線架包含晶片墊和環繞晶片墊的多個接點。半導體晶片安置在晶片墊上且電性連接到多個接點。包封材料包封導線架和半導體晶片且部分暴露多個接點，其中QFN封裝的縱橫比實質上等於或大於3。翹曲控制金屬層安置在包封材料上方。
在本揭露的一實施例中，翹曲控制金屬層的CTE與導線架的CTE之間的差實質上等於或小於10%。
在本揭露的一實施例中，翹曲控制金屬層和導線架位於包封材料的兩個相對側上。
在本揭露的一實施例中，QFN封裝結構更包含安置在翹曲控制金屬層與包封材料之間的阻焊層。
在本揭露的一實施例中，半導體晶片與晶片墊的第一側之間的最短距離短於半導體晶片與晶片墊的第二側之間的最短距離，且第一側與第二側相對。
基於上述，將QFN封裝結構設計成具有較高縱橫比（約等於或大於3）以具有更好的空間利用率。另外，對於具有較高縱橫比的QFN封裝結構，所述QFN封裝結構遭受更嚴重的翹曲。因此，QFN封裝結構還可包含安置在包封材料上方的翹曲控制金屬層，且翹曲控制金屬層的CTE與導線架的CTE之間的差實質上等於或小於10%。因此，翹曲控制金屬層不僅可有助於QFN封裝結構進行熱耗散，而且還可以對QFN封裝結構提供支撐和機械強度，且減小QFN封裝結構的翹曲。
現將參考隨附圖式更充分地描述本揭露，在隨附圖式中繪示了本揭露的示例性實施例。本文中所使用的如「在…上」、「在…上方」、「在…下方」、「在…前方」、「在…後方」、「在…左側」以及「在…右側」的術語僅僅是出於描述圖中的方向的目的，且並不意圖限制本揭露。現將詳細地參考本揭露的優選實施例，所述優選實施例的實例在隨附圖式中示出。此外，在以下實施例中，相同或類似附圖標號表示相同或相似組件。
圖1示出根據本揭露的一些實施例的QFN封裝結構的示意性俯視圖。圖2示出根據本揭露的一些實施例的QFN封裝結構的示意性橫截面視圖。稱為四方扁平無引腳（QFN）封裝的封裝配置類似於QFP，然而，相應接點（引腳（leads））不延伸出QFN封裝。利用隱藏引腳和在接合期間緊密黏附於電路板的特性，QFN封裝符合現代電性元件（尤其是用於如智慧手機、平板PC或筆記型電腦等移動電子裝置中的元件）的輕、薄、簡單以及緊湊配置的需求。
參考圖1，在一些實施例中，四方扁平無引腳（QFN）封裝結構100可包含導線架（lead frame）110、半導體晶片120以及包封材料130。在一些實施例中，導線架110包含晶片墊112和環繞晶片墊112的多個接點114。導線架110具有上部表面和與上部表面相對的下部表面。應注意，對上部表面和下部表面的設定僅僅是為描述方便起見，其並不代表導線架110的物理方向。在一些實施例中，導線架110的接點114可以是安置在晶片墊112周圍的多個引腳。如同此項技術中所已知的方法和製造工具可用於形成導線架110，此項技術中所已知的材料可用於形成導線架110。在一些實施例中，銅（Cu）、銅合金材料以及廣泛範圍的金屬和金屬合金材料可用於製作導線架110以適合具體應用。導線架110可由用於半導體晶片封裝中的任何合適的材料製成。當然，在特定目的下可針對某些封裝使用特定材料。
在一些實施例中，半導體晶片120具有主動表面122、與主動表面122相對的背表面124以及形成於半導體晶片120的主動表面122上的多個接合墊126。在一些實施例中，半導體晶片120安置在晶片墊112上，且電性連接到導線架110的接點114。在一個實施例中，半導體晶片120的背表面124黏附到晶片墊112的上部表面上。QFN封裝結構100可更包含多個導電線140，所述多個導電線連接在半導體晶片120與接點（引腳）114之間。更具體地說，導電線140使半導體晶片120的接合墊126與導線架110的接點114電性連接。即，半導體晶片120通過打線接合技術安置且接合到導線架110的接點114。在一些實施例中，包封材料130包封導線架110的一部分和半導體晶片120。在一個實施例中，包封材料130包封半導體晶片120、導電線140、晶片墊112的上部表面以及接點114的上部表面114。在一些實施例中，晶片墊112的下部表面和接點114的下部表面至少部分地由包封材料130暴露以供進一步連接。
在一些實施例中，為了更好的空間（佈局）利用率，將QFN封裝結構100的縱橫比設計成矩形封裝。即，將QFN封裝結構100設計成具有較高縱橫比（較大長寬比）。舉例來說，QFN封裝結構100的縱橫比可以是約等於或大於2.3。在本揭露實施例中，QFN封裝結構100的縱橫比實質上等於或大於3。在具有相同引腳（引腳）數量和引腳間距的條件下，與常規正四方QFN封裝相比，具有較高縱橫比的QFN封裝結構100的封裝尺寸（佔據面積）可減小高達約25%。另外，利用具有較高縱橫比的QFN封裝結構100的配置，可由每一導線架條帶（lead frame strip）生產的QFN封裝的數目增加。因此，可提高QFN封裝結構100的生產率，且另一方面可減少QFN封裝結構100的生產成本。
根據本揭露的一些實施例，晶片墊112可具有彼此相對的第一側S1和第二側S2。在呈矩形形狀（即具有較高縱橫比）的QFN封裝結構100的實施例中，晶片墊112對應地呈矩形形狀。在本揭露實施例中，第一側S1和第二側S2是晶片墊112的兩個長側邊。在一些實施例中，半導體晶片120與晶片墊112的第一側S1之間的最短距離D1短於半導體晶片120與晶片墊112的第二側S2之間的最短距離D2。換句話說，半導體晶片120以非對稱方式安置在晶片墊112上。即，半導體晶片120與晶片墊112的中心長軸偏移（偏離）。
因此，接點114可包含多個第一接點114a和多個第二接點114b。第一接點114a較靠近第一側S1，而第二接點114b較靠近第二側S2。類似地，導電線140包含多個第一導電線142和多個第二導電線144，其中第一導電線142連接在半導體晶片120與多個第一接點114a之間，且第二導電線144連接在半導體晶片120與第二接點114b之間。因此，第一導電線142中的每一個實質上等於或短於第二導電線144中的每一個，以減小第一導電線142的阻抗。舉例來說，第一導電線142中的每一個實質上等於或短於1000微米。對於作為顯示器的驅動器IC（如迷你LED或微型LED）的半導體晶片120的實施例，其中對阻抗具有較高敏感性的元件（如開關或MOS）可安置在半導體晶片120的更靠近第一側S1的側上，以使得可減小阻抗，且可顯著提高半導體晶片120的電學性能。
在一些實施例中，QFN封裝結構100可更包含環繞晶片墊112的週邊的接地環1121，以及連接在半導體晶片120與接地環1121之間的多個接地線150。如此，半導體晶片120的接地墊經由待接地的接地線150連接到接地環1121。在一些實施例中，接地環1121可以是鍍覆在晶片墊112上的銀環。在朝向晶片墊112的第一側S1偏移的半導體晶片120的實施例中，接地線150包含多個第一接地線152和多個第二接地線154，其中第一接地線152連接在半導體晶片120與接地環1121在第一側S1上的一部分之間，且第二接地線154連接在半導體晶片120與接地環1121在第二側S2上的另一部分之間。因此，第一接地線152中的每一個短於第二接地線154中的每一個以減小第一接地線152的阻抗。舉例來說，第一接地線152中的每一個實質上等於或短於600微米。
在具有較高縱橫比的QFN封裝結構100的實施例中，QFN封裝結構100可遭受更嚴重的翹曲。因此，QFN封裝結構100還可包含安置在包封材料130上方的翹曲控制金屬層160。在一些實施例中，翹曲控制金屬層160可以是散熱片。因此，翹曲控制金屬層160不僅可有助於QFN封裝結構100進行熱耗散，而且還可以對QFN封裝結構100提供支撐和機械強度。在一些實施例中，翹曲控制金屬層160和導線架110位於包封材料130的兩個相對側上，且翹曲控制金屬層160的熱膨脹係數（CTE）與導線架110的CTE之間的差實質上等於或小於10%。換句話說，包封材料130安置在具有類似CTE的導線架110與翹曲控制金屬層160之間。進而，由於翹曲控制金屬層160的CTE類似於導線架110的CTE，因而由導線架110與包封材料130之間的CTS失配所造成的熱應力和翹曲的問題可得到進一步改善。
在一些實施例中，可在翹曲控制金屬層160上方安置（沉積）如鎳/鉻層的阻擋層164以防止翹曲控制金屬層（例如銅層）160氧化。翹曲控制金屬層160可在經由熱壓（層壓）的模塑製程期間接合到包封材料130。在一些實施例中，阻焊層162可安置在包封材料130與翹曲控制金屬層160之間以增強包封材料130與翹曲控制金屬層160之間的接合。翹曲控制金屬層160的所述配置將QFN封裝結構100的熱阻減小約10%或高於10%。
在一些實施例中，導線架110更包含多個連接桿（tie bars）116，所述多個連接桿116連接到晶片墊112，且向外延伸到包封材料130的外邊緣。一般來說，連接桿116會在模塑製程期間突出到包封材料130外部以將晶片墊112連接到例如導線架條帶。在模塑製程之後，通過切割或分割製程等去除連接桿116的突出部分。在一些實施例中，連接桿116可具有引腳指（lead fingers）的形狀，且可由例如箔片產生，或以分別模塑的元件形式產生。在一些實施例中，連接桿116可安置在晶片墊112的向外延伸到包封材料130的外邊緣的角落（corners）處，如其在圖1中所繪示。
根據本揭露的一些實施例，對於遭受更嚴重翹曲的QFN封裝結構（如具有較高縱橫比的QFN封裝結構），可調整元件的某一部分以減小封裝的翹曲。舉例來說，半導體晶片120的厚度T1實質上等於或大於10密耳（mil），導線架110的最大厚度T2實質上等於或大於8密耳，且包封材料130的厚度T3實質上等於或大於0.6毫米。然而，上文所示出的標號僅出於圖示目的。本揭露不限於此。在一些實施例中，半導體晶片120可經由晶片貼附膜170而非習知的銀膏貼附到晶片墊112，以進一步減小QFN封裝結構100a的翹曲。即，QFN封裝結構100a可更包含安置在半導體晶片120與晶片墊112之間的晶片貼附膜170。
圖3示出根據本揭露的另一實施例的QFN封裝結構的示意性俯視圖。應注意，繪示於圖3中的QFN封裝結構100a含有與先前利用圖1和圖2揭露的QFN封裝結構100相同或類似的許多特徵。出於清楚和簡單的目的，可省略相同或類似特徵的詳細描述，且相同或類似附圖標號表示相同或相似組件。繪示於圖3中的QFN封裝結構100a與繪示於圖1和圖2中的QFN封裝結構100之間的主要差異描述如下。
參考圖3，在一些實施例中，對於遭受更嚴重翹曲的QFN封裝結構（如具有較高縱橫比的QFN封裝結構），來自安置在晶片墊112的拐角處的連接桿116的一部分、連接桿116中的至少一個可連接到晶片墊112的第一側S1或第二側S2。舉例來說，連接桿116可包含安置在晶片墊112的拐角處的多個連接桿1161，以及安置在晶片墊112的第一側S1或第二側S2處（連接到所述第一側S1或所述第二側S2）的至少一個連接桿1162。在本揭露實施例中，連接桿116包含安置在晶片墊112的第一側S1和第二側S2兩者處的多個連接桿1162。即，對於具有較高縱橫比的QFN封裝結構，連接桿116中的一些可安置在晶片墊112的長邊S1、長邊S2處以提供機械強度且進而減小翹曲。
圖4示出根據本揭露的又另一實施例的QFN封裝結構的示意性俯視圖。應注意，繪示於圖4中的QFN封裝結構100b含有與在先前實施例中所揭露的QFN封裝結構100、QFN封裝結構100a相同或類似的許多特徵。出於清楚和簡單的目的，可省略相同或類似特徵的詳細描述，且相同或類似附圖標號表示相同或相似組件。繪示於圖4中的QFN封裝結構100b與在先前實施例中所揭露的QFN封裝結構100、QFN封裝結構100a之間的主要差異描述如下。
參考圖4，在一些實施例中，晶片墊112可更包含安置在其中不安置半導體晶片120的留空區上的多個凹陷1122。舉例來說，在朝向晶片墊112的第一側S1移位（偏移）的半導體晶片120的實施例中，凹陷1122可沿晶片墊112的第二側S2安置。凹陷1122是朝向晶片墊112的下部表面凹陷的凹部，且包封材料130在包封QFN封裝結構100b時填充凹陷1122。如此，凹陷1122的所述配置增大包封材料130與晶片墊112之間的接觸面積，以提高包封材料130與導線架110之間的接合強度。因此，減小包封材料130與導線架110之間的脫層（delamination）的問題，且提高QFN封裝結構的可靠度。
綜上所述，將QFN封裝結構設計成具有較高縱橫比（約等於或大於3）以用於更好的空間（佈局）利用率。另外，半導體晶片朝向晶片墊的長側邊偏移（移位）以縮短長側邊上的導電線，以減小阻抗，且可顯著提高半導體晶片的電學性能。
另外，對於具有較高縱橫比的QFN封裝結構，所述QFN封裝結構可能遭受更嚴重的翹曲。因此，QFN封裝結構可更包含安置在包封材料上方的翹曲控制金屬層，且翹曲控制金屬層的CTE與導線架的CTE之間的差實質上等於或小於10%。因此，翹曲控制金屬層不僅可有助於QFN封裝結構進行熱耗散，而且還可以對QFN封裝結構提供支撐和機械強度，且減小QFN封裝結構的翹曲。
100、100a、100b：四方扁平無引腳封裝結構 110：導線架 112：晶片墊 114：接點 114a：第一接點 114b：第二接點 116、1161、1162：連接桿 120：半導體晶片 122：主動表面 124：背表面 126：接合墊 130：包封材料 140：導電線 142：第一導電線 144：第二導電線 150：接地線 152：第一接地線 154：第二接地線 160：翹曲控制金屬層 162：阻焊層 164：阻擋層 170：晶片貼附膜 1121：接地環 1122：凹陷 D1、D2：最短距離 S1：第一側 S2：第二側
圖1示出根據本揭露的一些實施例的QFN封裝結構的示意性俯視圖。 圖2示出根據本揭露的一些實施例的QFN封裝結構的示意性橫截面視圖。 圖3示出根據本揭露的另一實施例的QFN封裝結構的示意性俯視圖。 圖4示出根據本揭露的又另一實施例的QFN封裝結構的示意性俯視圖。
100：四方扁平無引腳封裝結構 110：導線架 112：晶片墊 1121：接地環 114：接點 114a：第一接點 114b：第二接點 116：連接桿 120：半導體晶片 130：包封材料 140：導電線 142：第一導電線 144：第二導電線 150：接地線 152：第一接地線 154：第二接地線 D1、D2：最短距離 S1：第一側 S2：第二側

Claims (21)

  1. 一種四方扁平無引腳(QFN)封裝結構，包括：導線架，包括晶片墊和環繞所述晶片墊的多個接點；半導體晶片，安置在所述晶片墊上且電性連接到所述多個接點，其中所述半導體晶片與所述晶片墊的第一側之間的最短距離短於所述半導體晶片與所述晶片墊的第二側之間的最短距離，且所述第一側與所述第二側相對；包封材料，包封所述導線架和所述半導體晶片且部分暴露所述多個接點，其中所述四方扁平無引腳封裝結構的縱橫比實質上等於或大於3；翹曲控制金屬層，安置在所述包封材料上方；以及阻焊層，安置在所述翹曲控制金屬層與所述包封材料之間。
  2. 如請求項1所述的四方扁平無引腳封裝結構，更包括多個導電線，所述多個導電線連接在所述半導體晶片與所述多個接點之間。
  3. 如請求項2所述的四方扁平無引腳封裝結構，其中所述多個接點包括更靠近所述第一側的多個第一接點和更靠近所述第二側的多個第二接點，所述多個導電線包括連接在所述半導體晶片與所述多個第一接點之間的多個第一導電線，以及連接在所述半導體晶片與所述多個第二接點之間的多個第二導電線。
  4. 如請求項3所述的四方扁平無引腳封裝結構，其中所述多個第一導電線中的每一個等於或短於所述多個第二導電線中的每一個。
  5. 如請求項3所述的四方扁平無引腳封裝結構，其中所述多個第一導電線中的每一個實質上等於或短於1000微米。
  6. 如請求項1所述的四方扁平無引腳封裝結構，更包括環繞所述晶片墊的週邊的接地環，以及連接在所述半導體晶片與所述接地環之間的多個接地線。
  7. 如請求項6所述的四方扁平無引腳封裝結構，其中所述多個接地線包括連接在所述半導體晶片與所述接地環在所述第一側上的一部分之間的多個第一接地線，以及連接在所述半導體晶片與所述接地環在所述第二側上的另一部分之間的多個第二接地線。
  8. 如請求項7所述的四方扁平無引腳封裝結構，其中所述多個第一接地線中的每一個短於所述多個第二接地線中的每一個。
  9. 如請求項1所述的四方扁平無引腳封裝結構，其中所述翹曲控制金屬層的熱膨脹係數(CTE)與所述導線架的熱膨脹係數之間的差實質上等於或小於10%。
  10. 如請求項1所述的四方扁平無引腳封裝結構，其中所述翹曲控制金屬層和所述導線架位於所述包封材料的兩個相對側上。
  11. 如請求項1所述的四方扁平無引腳封裝結構，其中所述導線架更包括多個連接桿，所述多個連接桿連接到所述晶片墊且向外延伸到所述包封材料的外邊緣。
  12. 如請求項11所述的四方扁平無引腳封裝結構，其中所述連接桿中的至少一個連接到所述晶片墊的所述第一側或所述第二側。
  13. 如請求項1所述的四方扁平無引腳封裝結構，其中所述晶片墊更包括多個凹陷，所述多個凹陷安置在其中不安置所述半導體晶片的留空區上。
  14. 如請求項13所述的四方扁平無引腳封裝結構，其中所述多個凹陷沿所述第二側安置。
  15. 如請求項1所述的四方扁平無引腳封裝結構，其中所述半導體晶片的厚度實質上等於或大於10密耳。
  16. 如請求項1所述的四方扁平無引腳封裝結構，其中所述導線架的最大厚度實質上等於或大於8密耳。
  17. 如請求項1所述的四方扁平無引腳封裝結構，其中所述包封材料的厚度實質上等於或大於0.6毫米。
  18. 如請求項1所述的四方扁平無引腳封裝結構，更包括晶片貼附膜，所述晶片貼附膜安置在所述半導體晶片與所述晶片墊之間。
  19. 一種四方扁平無引腳(QFN)封裝結構，包括：導線架，包括晶片墊和環繞所述晶片墊的多個接點； 半導體晶片，安置在所述晶片墊上且電性連接到所述多個接點；以及包封材料，包封所述導線架和所述半導體晶片且部分暴露所述多個接點，其中所述四方扁平無引腳封裝的縱橫比等於或大於3；翹曲控制金屬層，安置在所述包封材料上方；以及阻焊層，安置在所述翹曲控制金屬層與所述包封材料之間。
  20. 如請求項19所述的四方扁平無引腳封裝結構，其中所述翹曲控制金屬層的熱膨脹係數與所述導線架的熱膨脹係數之間的差等於或小於10%。
  21. 如請求項19所述的四方扁平無引腳封裝結構，其中所述翹曲控制金屬層和所述導線架位於所述包封材料的兩個相對側上。
TW110111469A 2020-07-14 2021-03-30 四方扁平無引腳封裝結構 TWI757133B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063051869P 2020-07-14 2020-07-14
US63/051,869 2020-07-14
US17/169,553 2021-02-08
US17/169,553 US11515239B2 (en) 2020-07-14 2021-02-08 Quad flat no-lead package structure

Publications (2)

Publication Number Publication Date
TW202203386A TW202203386A (zh) 2022-01-16
TWI757133B true TWI757133B (zh) 2022-03-01

Family

ID=78285504

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110111469A TWI757133B (zh) 2020-07-14 2021-03-30 四方扁平無引腳封裝結構
TW110203403U TWM615149U (zh) 2020-07-14 2021-03-30 四方扁平無引腳封裝結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110203403U TWM615149U (zh) 2020-07-14 2021-03-30 四方扁平無引腳封裝結構

Country Status (3)

Country Link
US (1) US11515239B2 (zh)
CN (2) CN113937074A (zh)
TW (2) TWI757133B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515239B2 (en) * 2020-07-14 2022-11-29 Novatek Microelectronics Corp. Quad flat no-lead package structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263861A1 (en) * 2004-05-25 2005-12-01 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
US20080142938A1 (en) * 2006-12-13 2008-06-19 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US20090243054A1 (en) * 2008-03-31 2009-10-01 Broadcom Corporation I/o connection scheme for qfn leadframe and package structures
US20100219518A1 (en) * 2009-02-27 2010-09-02 Advanced Semiconductor Engineering, Inc. Quad flat non-leaded package
US20180076177A1 (en) * 2016-03-29 2018-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
TWM615149U (zh) * 2020-07-14 2021-08-01 聯詠科技股份有限公司 四方扁平無引腳封裝結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8383962B2 (en) * 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263861A1 (en) * 2004-05-25 2005-12-01 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
US20080142938A1 (en) * 2006-12-13 2008-06-19 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US20090243054A1 (en) * 2008-03-31 2009-10-01 Broadcom Corporation I/o connection scheme for qfn leadframe and package structures
US20100219518A1 (en) * 2009-02-27 2010-09-02 Advanced Semiconductor Engineering, Inc. Quad flat non-leaded package
US20180076177A1 (en) * 2016-03-29 2018-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
TWM615149U (zh) * 2020-07-14 2021-08-01 聯詠科技股份有限公司 四方扁平無引腳封裝結構

Also Published As

Publication number Publication date
CN113937074A (zh) 2022-01-14
US11515239B2 (en) 2022-11-29
TWM615149U (zh) 2021-08-01
CN215183913U (zh) 2021-12-14
US20220020673A1 (en) 2022-01-20
TW202203386A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
US11908777B2 (en) Semiconductor package with plurality of leads and sealing resin
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
EP1179844A2 (en) Semiconductor packaging
JP2014515187A (ja) ダイレクト表面実装のための露出されたダイパッケージ
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
US20220157700A1 (en) Two sided bondable lead frame
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
TWI757133B (zh) 四方扁平無引腳封裝結構
TWI620258B (zh) 封裝結構及其製程
KR101474189B1 (ko) 집적회로 패키지
CN111312681A (zh) 具有在镀覆导电层上的半导体裸片的半导体封装件
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20010001069A1 (en) Metal stud array packaging
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
TWI596678B (zh) 半導體封裝結構及其製作方法
TW201721824A (zh) 半導體封裝結構及其製作方法
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR20040013736A (ko) 반도체 패키지 제조방법
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH0969588A (ja) 半導体装置
KR100404683B1 (ko) 멀티칩 패키지 및 그 제조 방법
KR20120131986A (ko) 반도체 패키지 및 그 제조 방법