CN113937074A - 四方扁平无引线封装结构 - Google Patents

四方扁平无引线封装结构 Download PDF

Info

Publication number
CN113937074A
CN113937074A CN202110590120.1A CN202110590120A CN113937074A CN 113937074 A CN113937074 A CN 113937074A CN 202110590120 A CN202110590120 A CN 202110590120A CN 113937074 A CN113937074 A CN 113937074A
Authority
CN
China
Prior art keywords
package structure
quad flat
semiconductor die
die pad
lead package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110590120.1A
Other languages
English (en)
Inventor
张宏迪
林泰宏
程智修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN113937074A publication Critical patent/CN113937074A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种四方扁平无引线(QFN)封装结构，包含引线框架、半导体管芯以及包封材料。引线框架包含管芯垫和环绕管芯垫的多个触点。半导体管芯安置在管芯垫上且电连接到多个触点，其中半导体管芯与管芯垫的第一侧之间的最短距离短于半导体管芯与管芯垫的第二侧之间的最短距离，且第一侧与第二侧相对。包封材料包封引线框架和半导体管芯且部分暴露多个触点，其中QFN封装的纵横比大体上等于或大于3。

Description

四方扁平无引线封装结构
技术领域
本发明涉及一种封装结构。更具体地说，本发明涉及一种四方扁平无引线封装结构。
背景技术
半导体行业由于多种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度的持续提高而经历快速增长。主要来说，集成密度的此提高来自最小特征尺寸的反复减小，其允许更多组件集成到给定区域中。随着近来对甚至更小的电子装置的需求增长，已出现对于更小且更具创造性的半导体管芯的封装技术的需求。
随着对较小电子产品的需求增加，电子行业必须持续研发较高密度的电子封装。已研发出各种技术来满足对更高品质和可靠度改善的需求，且已针对高密度封装研发出各种芯片尺寸封装(chip scale package；CSP)技术。
基于引线框架且用于低引脚计数装置，四方扁平无引线(quad flat no-lead；QFN)封装是这些CSP技术中的一种。QFN封装的主要特性是其不由外部引线组成，因此缩短传输距离，且减小电阻以改善信号传输。
由于封装的不同材料的热膨胀系数(coefficients of thermal expansion；CTE)的失配，可能出现封装翘曲。不加以控制，翘曲可能损坏QFN封装，且导致半导体制造的良率减小。本领域中需要用于具有减小翘曲的QFN封装的结构和制造方法。
发明内容
因此，本发明针对一种具有较小翘曲的四方扁平无引线封装结构。
本发明提供一种四方扁平无引线(QFN)封装结构，包含引线框架、半导体管芯以及包封材料。引线框架包含管芯垫和环绕管芯垫的多个触点。半导体管芯安置在管芯垫上且电连接到多个触点，其中半导体管芯与管芯垫的第一侧之间的最短距离短于半导体管芯与管芯垫的第二侧之间的最短距离，且第一侧与第二侧相对。包封材料包封引线框架和半导体管芯且部分暴露多个触点，其中QFN封装结构的纵横比大体上等于或大于3。
根据本发明的实施例，QFN封装结构还包含连接在半导体管芯与多个触点之间的多个导电线。
根据本发明的实施例，多个触点包括更靠近第一侧的多个第一触点和更靠近第二侧的多个第二触点，多个导电线包括连接在半导体管芯与多个第一触点之间的多个第一导电线，以及连接在半导体管芯与多个第二触点之间的多个第二导电线。
根据本发明的实施例，多个第一导电线中的每一个大体上等于或短于多个第二导电线中的每一个。
根据本发明的实施例，多个第一导电线中的每一个大体上等于或短于1000微米。
根据本发明的实施例，QFN封装结构还包含环绕管芯垫的外围的接地环，以及连接在半导体管芯与接地环之间的多个接地线。
根据本发明的实施例，多个接地线包括连接在半导体管芯与接地环在第一侧上的一部分之间的多个第一接地线，以及连接在半导体管芯与接地环在第二侧上的另一部分之间的多个第二接地线。
根据本发明的实施例，多个第一接地线中的每一个短于多个第二接地线中的每一个。
根据本发明的实施例，QFN封装结构还包含安置在包封材料上方的翘曲控制金属层。
根据本发明的实施例，翘曲控制金属层的热膨胀系数(CTE)与引线框架的CTE之间的差大体上等于或小于10％。
根据本发明的实施例，翘曲控制金属层和引线框架位于包封材料的两个相对侧上。
根据本发明的实施例，QFN封装结构还包含安置在翘曲控制金属层与包封材料之间的阻焊层。
根据本发明的实施例，引线框架还包括连接到管芯垫且向外延伸到包封材料的外边缘的多个连接杆。
根据本发明的实施例，连接杆中的至少一个连接到管芯垫的第一侧或第二侧。
根据本发明的实施例，管芯垫还包括安置在其中不安置半导体管芯的留空区上的多个凹陷。
根据本发明的实施例，多个凹陷沿第二侧安置。
根据本发明的实施例，半导体管芯的厚度大体上等于或大于10密耳。
根据本发明的实施例，引线框架的最大厚度大体上等于或大于8密耳。
根据本发明的实施例，包封材料的厚度大体上等于或大于0.6毫米。
根据本发明的实施例，QFN封装结构还包含安置在半导体管芯与管芯垫之间的管芯贴附膜。
本发明提供一种QFN封装结构，包含引线框架、半导体管芯、包封材料以及翘曲控制金属层。引线框架包含管芯垫和环绕管芯垫的多个触点。半导体管芯安置在管芯垫上且电连接到多个触点。包封材料包封引线框架和半导体管芯且部分暴露多个触点，其中QFN封装结构的纵横比大体上等于或大于3。翘曲控制金属层安置在包封材料上方。
根据本发明的实施例，翘曲控制金属层的CTE与引线框架的CTE之间的差大体上等于或小于10％。
根据本发明的实施例，翘曲控制金属层和引线框架位于包封材料的两个相对侧上。
根据本发明的实施例，QFN封装结构还包含安置在翘曲控制金属层与包封材料之间的阻焊层。
根据本发明的实施例，半导体管芯与管芯垫的第一侧之间的最短距离短于半导体管芯与管芯垫的第二侧之间的最短距离，且第一侧与第二侧相对。
基于上述，将QFN封装结构设计成具有较高纵横比(约等于或大于3)以具有更好的空间利用率。另外，对于具有较高纵横比的QFN封装结构，所述QFN封装结构遭受更严重的翘曲。因此，QFN封装结构还可包含安置在包封材料上方的翘曲控制金属层，且翘曲控制金属层的CTE与引线框架的CTE之间的差大体上等于或小于10％。因此，翘曲控制金属层不仅可有助于QFN封装结构进行热耗散，而且还可以对QFN封装结构提供支撑和机械强度，且减小QFN封装结构的翘曲。
为了可更好地理解前述内容，如下详细地描述附有附图的若干实施例。
附图说明
包含随附的附图以提供对本发明的进一步理解，且所述随附的附图并入本说明书中并构成本说明书的一部分。附图示出本发明的示例性实施例，且与描述一起用以解释本发明的原理。
图1为本发明的一些实施例的QFN封装结构的示意性俯视图；
图2为本发明的一些实施例的QFN封装结构的示意性横截面视图；
图3为本发明的另一实施例的QFN封装结构的示意性俯视图；
图4为本发明的又另一实施例的QFN封装结构的示意性俯视图。
附图标号说明
100、100a、100b：四方扁平无引线封装结构；
110：引线框架；
112：管芯垫；
114：触点；
114a：第一触点；
114b：第二触点；
116：连接杆；
120：半导体管芯；
122：有源表面；
124：背表面；
126：接合垫；
130：包封材料；
140：导电线；
142：第一导电线；
144：第二导电线；
150：接地线；
152：第一接地线；
154：第二接地线；
160：翘曲控制金属层；
162：阻焊层；
164：阻挡层；
170：管芯贴附膜；
1121：接地环；
1122：凹陷；
1161、1162：连接杆；
D1、D2：最短距离；
S1：第一侧；
S2：第二侧。
具体实施方式
现将参考随附的附图更充分地描述本发明，在随附的附图中绘示了本发明的示例性实施例。本文中所使用的如“在…上”、“在…上方”、“在…下方”、“在…前方”、“在…后方”、“在…左侧”以及“在…右侧”的术语仅仅是出于描述图中的方向的目的，且并不意图限制本发明。现将详细地参考本发明的优选实施例，所述优选实施例的实例在随附的附图中示出。此外，在以下实施例中，相同或类似附图标号表示相同或相似组件。
图1示出根据本发明的一些实施例的QFN封装结构的示意性俯视图。图2示出根据本发明的一些实施例的QFN封装结构的示意性横截面视图。称为四方扁平无引线(QFN)封装的封装配置类似于QFP，然而，相应触点(引线(leads))不延伸出QFN封装。利用隐藏引线和在接合期间紧密粘附于电路板的特性，QFN封装符合现代电性组件(尤其是用于如智能手机、平板PC或笔记本电脑等移动电子装置中的组件)的轻、薄、简单以及紧凑配置的需求。
参考图1，在一些实施例中，四方扁平无引线(QFN)封装结构100可包含引线框架(lead frame)110、半导体管芯120以及包封材料130。在一些实施例中，引线框架110包含管芯垫112和环绕管芯垫112的多个触点114。引线框架110具有上部表面和与上部表面相对的下部表面。应注意，对上部表面和下部表面的设定仅仅是为描述方便起见，其并不代表引线框架110的物理方向。在一些实施例中，引线框架110的触点114可以是安置在管芯垫112周围的多个引线。如同此项技术中所已知的方法和制造工具可用于形成引线框架110，此项技术中所已知的材料可用于形成引线框架110。在一些实施例中，铜(Cu)、铜合金材料以及广泛范围的金属和金属合金材料可用于制作引线框架110以适合具体应用。引线框架110可由用于半导体芯片封装中的任何合适的材料制成。当然，在特定目的下可针对某些封装使用特定材料。
在一些实施例中，半导体管芯120具有有源表面122、与有源表面122相对的背表面124以及形成于半导体管芯120的有源表面122上的多个接合垫126。在一些实施例中，半导体管芯120安置在管芯垫112上，且电连接到引线框架110的触点114。在一个实施例中，半导体管芯120的背表面124粘附到管芯垫112的上部表面上。QFN封装结构100可还包含多个导电线140，所述多个导电线连接在半导体管芯120与触点(引线)114之间。更具体地说，导电线140使半导体管芯120的接合垫126与引线框架110的触点114电连接。即，半导体管芯120通过打线接合技术安置且接合到引线框架110的触点114。在一些实施例中，包封材料130包封引线框架110的一部分和半导体管芯120。在一个实施例中，包封材料130包封半导体管芯120、导电线140、管芯垫112的上部表面以及触点114的上部表面114。在一些实施例中，管芯垫112的下部表面和触点114的下部表面至少部分地由包封材料130暴露以供进一步连接。
在一些实施例中，为了更好的空间(布局)利用率，将QFN封装结构100的纵横比设计成矩形封装。即，将QFN封装结构100设计成具有较高纵横比(较大长宽比)。举例来说，QFN封装结构100的纵横比可以是约等于或大于2.3。在本发明实施例中，QFN封装结构100的纵横比大体上等于或大于3。在具有相同引脚(引线)数量和引脚间距的条件下，与常规正四方QFN封装相比，具有较高纵横比的QFN封装结构100的封装尺寸(占据面积)可减小高达约25％。另外，利用具有较高纵横比的QFN封装结构100的配置，可由每一引线框架条带(leadframe strip)生产的QFN封装的数目增加。因此，可提高QFN封装结构100的生产率，且另一方面可减少QFN封装结构100的生产成本。
根据本发明的一些实施例，管芯垫112可具有彼此相对的第一侧S1和第二侧S2。在呈矩形形状(即具有较高纵横比)的QFN封装结构100的实施例中，管芯垫112对应地呈矩形形状。在本发明实施例中，第一侧S1和第二侧S2是管芯垫112的两个长侧边。在一些实施例中，半导体管芯120与管芯垫112的第一侧S1之间的最短距离D1短于半导体管芯120与管芯垫112的第二侧S2之间的最短距离D2。换句话说，半导体管芯120以非对称方式安置在管芯垫112上。即，半导体管芯120与管芯垫112的中心长轴偏移(偏离)。
因此，触点114可包含多个第一触点114a和多个第二触点114b。第一触点114a较靠近第一侧S1，而第二触点114b较靠近第二侧S2。类似地，导电线140包含多个第一导电线142和多个第二导电线144，其中第一导电线142连接在半导体管芯120与多个第一触点114a之间，且第二导电线144连接在半导体管芯120与第二触点114b之间。因此，第一导电线142中的每一个大体上等于或短于第二导电线144中的每一个，以减小第一导电线142的阻抗。举例来说，第一导电线142中的每一个大体上等于或短于1000微米。对于作为显示器的驱动器IC(如迷你LED或微型LED)的半导体管芯120的实施例，其中对阻抗具有较高敏感性的组件(如开关或MOS)可安置在半导体管芯120的更靠近第一侧S1的侧上，以使得可减小阻抗，且可显着提高半导体管芯120的电学性能。
在一些实施例中，QFN封装结构100可还包含环绕管芯垫112的外围的接地环1121，以及连接在半导体管芯120与接地环1121之间的多个接地线150。如此，半导体管芯120的接地垫经由待接地的接地线150连接到接地环1121。在一些实施例中，接地环1121可以是镀覆在管芯垫112上的银环。在朝向管芯垫112的第一侧S1偏移的半导体管芯120的实施例中，接地线150包含多个第一接地线152和多个第二接地线154，其中第一接地线152连接在半导体管芯120与接地环1121在第一侧S1上的一部分之间，且第二接地线154连接在半导体管芯120与接地环1121在第二侧S2上的另一部分之间。因此，第一接地线152中的每一个短于第二接地线154中的每一个以减小第一接地线152的阻抗。举例来说，第一接地线152中的每一个大体上等于或短于600微米。
在具有较高纵横比的QFN封装结构100的实施例中，QFN封装结构100可遭受更严重的翘曲。因此，QFN封装结构100还可包含安置在包封材料130上方的翘曲控制金属层160。在一些实施例中，翘曲控制金属层160可以是散热片。因此，翘曲控制金属层160不仅可有助于QFN封装结构100进行热耗散，而且还可以对QFN封装结构100提供支撑和机械强度。在一些实施例中，翘曲控制金属层160和引线框架110位于包封材料130的两个相对侧上，且翘曲控制金属层160的热膨胀系数(CTE)与引线框架110的CTE之间的差大体上等于或小于10％。换句话说，包封材料130安置在具有类似CTE的引线框架110与翘曲控制金属层160之间。进而，由于翘曲控制金属层160的CTE类似于引线框架110的CTE，因而由引线框架110与包封材料130之间的CTS失配所造成的热应力和翘曲的问题可得到进一步改善。
在一些实施例中，可在翘曲控制金属层160上方安置(沉积)如镍/铬层的阻挡层164以防止翘曲控制金属层(例如铜层)160氧化。翘曲控制金属层160可在经由热压(层压)的模塑工艺期间接合到包封材料130。在一些实施例中，阻焊层162可安置在包封材料130与翘曲控制金属层160之间以增强包封材料130与翘曲控制金属层160之间的接合。翘曲控制金属层160的所述配置将QFN封装结构100的热阻减小约10％或高于10％。
在一些实施例中，引线框架110还包含多个连接杆(tie bars)116，所述多个连接杆116连接到管芯垫112，且向外延伸到包封材料130的外边缘。一般来说，连接杆116会在模塑工艺期间突出到包封材料130外部以将管芯垫112连接到例如引线框架条带。在模塑工艺之后，通过切割或分割工艺等去除连接杆116的突出部分。在一些实施例中，连接杆116可具有引线指(lead fingers)的形状，且可由例如箔片产生，或以分别模塑的组件形式产生。在一些实施例中，连接杆116可安置在管芯垫112的向外延伸到包封材料130的外边缘的拐角(corners)处，如其在图1中所绘示。
根据本发明的一些实施例，对于遭受更严重翘曲的QFN封装结构(如具有较高纵横比的QFN封装结构)，可调整组件的某一部分以减小封装的翘曲。举例来说，半导体管芯120的厚度T1大体上等于或大于10密耳(mil)，引线框架110的最大厚度T2大体上等于或大于8密耳，且包封材料130的厚度T3大体上等于或大于0.6毫米。然而，上文所示出的标号仅出于图示目的。本发明不限于此。在一些实施例中，半导体管芯120可经由管芯贴附膜170而非常规银膏贴附到管芯垫112，以进一步减小QFN封装结构100a的翘曲。即，QFN封装结构100a可还包含安置在半导体管芯120与管芯垫112之间的管芯贴附膜170。
图3示出根据本发明的另一实施例的QFN封装结构的示意性俯视图。应注意，绘示于图3中的QFN封装结构100a含有与先前利用图1和图2公开的QFN封装结构100相同或类似的许多特征。出于清楚和简单的目的，可省略相同或类似特征的详细描述，且相同或类似附图标号表示相同或相似组件。绘示于图3中的QFN封装结构100a与绘示于图1和图2中的QFN封装结构100之间的主要差异描述如下。
参考图3，在一些实施例中，对于遭受更严重翘曲的QFN封装结构(如具有较高纵横比的QFN封装结构)，来自安置在管芯垫112的拐角处的连接杆116的一部分、连接杆116中的至少一个可连接到管芯垫112的第一侧S1或第二侧S2。举例来说，连接杆116可包含安置在管芯垫112的拐角处的多个连接杆1161，以及安置在管芯垫112的第一侧S1或第二侧S2处(连接到所述第一侧S1或所述第二侧S2)的至少一个连接杆1162。在本发明实施例中，连接杆116包含安置在管芯垫112的第一侧S1和第二侧S2两者处的多个连接杆1162。即，对于具有较高纵横比的QFN封装结构，连接杆116中的一些可安置在管芯垫112的长边S1、长边S2处以提供机械强度且进而减小翘曲。
图4示出根据本发明的又另一实施例的QFN封装结构的示意性俯视图。应注意，绘示于图4中的QFN封装结构100b含有与在先前实施例中所公开的QFN封装结构100、QFN封装结构100a相同或类似的许多特征。出于清楚和简单的目的，可省略相同或类似特征的详细描述，且相同或类似附图标号表示相同或相似组件。绘示于图4中的QFN封装结构100b与在先前实施例中所公开的QFN封装结构100、QFN封装结构100a之间的主要差异描述如下。
参考图4，在一些实施例中，管芯垫112可还包含安置在其中不安置半导体管芯120的留空区上的多个凹陷1122。举例来说，在朝向管芯垫112的第一侧S1移位(偏移)的半导体管芯120的实施例中，凹陷1122可沿管芯垫112的第二侧S2安置。凹陷1122是朝向管芯垫112的下部表面凹陷的凹部，且包封材料130在包封QFN封装结构100b时填充凹陷1122。如此，凹陷1122的所述配置增大包封材料130与管芯垫112之间的接触面积，以提高包封材料130与引线框架110之间的接合强度。因此，减小包封材料130与引线框架110之间的脱层(delamination)的问题，且提高QFN封装结构的可靠度。
综上所述，将QFN封装结构设计成具有较高纵横比(约等于或大于3)以用于更好的空间(布局)利用率。另外，半导体管芯朝向管芯垫的长侧边偏移(移位)以缩短长侧边上的导电线，以减小阻抗，且可显着提高半导体管芯的电学性能。
另外，对于具有较高纵横比的QFN封装结构，所述QFN封装结构可能遭受更严重的翘曲。因此，QFN封装结构可还包含安置在包封材料上方的翘曲控制金属层，且翘曲控制金属层的CTE与引线框架的CTE之间的差大体上等于或小于10％。因此，翘曲控制金属层不仅可有助于QFN封装结构进行热耗散，而且还可以对QFN封装结构提供支撑和机械强度，且减小QFN封装结构的翘曲。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (25)

1.一种四方扁平无引线(QFN)封装结构，包括：
引线框架，包括管芯垫和环绕所述管芯垫的多个触点；
半导体管芯，安置在所述管芯垫上且电连接到所述多个触点，其中所述半导体管芯与所述管芯垫的第一侧之间的最短距离短于所述半导体管芯与所述管芯垫的第二侧之间的最短距离，且所述第一侧与所述第二侧相对；以及
包封材料，包封所述引线框架和所述半导体管芯且部分暴露所述多个触点，其中所述四方扁平无引线封装结构的纵横比等于或大于3。
2.根据权利要求1所述的四方扁平无引线封装结构，还包括多个导电线，所述多个导电线连接在所述半导体管芯与所述多个触点之间。
3.根据权利要求2所述的四方扁平无引线封装结构，其中所述多个触点包括更靠近所述第一侧的多个第一触点和更靠近所述第二侧的多个第二触点，所述多个导电线包括连接在所述半导体管芯与所述多个第一触点之间的多个第一导电线，以及连接在所述半导体管芯与所述多个第二触点之间的多个第二导电线。
4.根据权利要求3所述的四方扁平无引线封装结构，其中所述多个第一导电线中的每一个等于或短于所述多个第二导电线中的每一个。
5.根据权利要求3所述的四方扁平无引线封装结构，其中所述多个第一导电线中的每一个等于或短于1000微米。
6.根据权利要求1所述的四方扁平无引线封装结构，还包括环绕所述管芯垫的外围的接地环，以及连接在所述半导体管芯与所述接地环之间的多个接地线。
7.根据权利要求6所述的四方扁平无引线封装结构，其中所述多个接地线包括连接在所述半导体管芯与所述接地环在所述第一侧上的一部分之间的多个第一接地线，以及连接在所述半导体管芯与所述接地环在所述第二侧上的另一部分之间的多个第二接地线。
8.根据权利要求7所述的四方扁平无引线封装结构，其中所述多个第一接地线中的每一个短于所述多个第二接地线中的每一个。
9.根据权利要求1所述的四方扁平无引线封装结构，还包括翘曲控制金属层，所述翘曲控制金属层安置在所述包封材料上方。
10.根据权利要求9所述的四方扁平无引线封装结构，其中所述翘曲控制金属层的热膨胀系数(CTE)与所述引线框架的热膨胀系数之间的差等于或小于10％。
11.根据权利要求9所述的四方扁平无引线封装结构，其中所述翘曲控制金属层和所述引线框架位于所述包封材料的两个相对侧上。
12.根据权利要求9所述的四方扁平无引线封装结构，还包括阻焊层，所述阻焊层安置在所述翘曲控制金属层与所述包封材料之间。
13.根据权利要求1所述的四方扁平无引线封装结构，其中所述引线框架更包括多个连接杆，所述多个连接杆连接到所述管芯垫且向外延伸到所述包封材料的外边缘。
14.根据权利要求13所述的四方扁平无引线封装结构，其中所述连接杆中的至少一个连接到所述管芯垫的所述第一侧或所述第二侧。
15.根据权利要求1所述的四方扁平无引线封装结构，其中所述管芯垫还包括多个凹陷，所述多个凹陷安置在其中不安置所述半导体管芯的留空区上。
16.根据权利要求15所述的四方扁平无引线封装结构，其中所述多个凹陷沿所述第二侧安置。
17.根据权利要求1所述的四方扁平无引线封装结构，其中所述半导体管芯的厚度等于或大于10密耳。
18.根据权利要求1所述的四方扁平无引线封装结构，其中所述引线框架的最大厚度等于或大于8密耳。
19.根据权利要求1所述的四方扁平无引线封装结构，其中所述包封材料的厚度等于或大于0.6毫米。
20.根据权利要求1所述的四方扁平无引线封装结构，还包括管芯贴附膜，所述管芯贴附膜安置在所述半导体管芯与所述管芯垫之间。
21.一种四方扁平无引线(QFN)封装结构，包括：
引线框架，包括管芯垫和环绕所述管芯垫的多个触点；
半导体管芯，安置在所述管芯垫上且电连接到所述多个触点；以及
包封材料，包封所述引线框架和所述半导体管芯且部分暴露所述多个触点，其中所述四方扁平无引线封装结构的纵横比等于或大于3；以及
翘曲控制金属层，安置在所述包封材料上方。
22.根据权利要求21所述的四方扁平无引线封装结构，其中所述翘曲控制金属层的热膨胀系数与所述引线框架的热膨胀系数之间的差等于或小于10％。
23.根据权利要求21所述的四方扁平无引线封装结构，其中所述翘曲控制金属层和所述引线框架位于所述包封材料的两个相对侧上。
24.根据权利要求21所述的四方扁平无引线封装结构，还包括阻焊层，所述阻焊层安置在所述翘曲控制金属层与所述包封材料之间。
25.根据权利要求21所述的四方扁平无引线封装结构，其中所述半导体管芯与所述管芯垫的第一侧之间的最短距离短于所述半导体管芯与所述管芯垫的第二侧之间的最短距离，且所述第一侧与所述第二侧相对。
CN202110590120.1A 2020-07-14 2021-05-28 四方扁平无引线封装结构 Pending CN113937074A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063051869P 2020-07-14 2020-07-14
US63/051,869 2020-07-14
US17/169,553 2021-02-08
US17/169,553 US11515239B2 (en) 2020-07-14 2021-02-08 Quad flat no-lead package structure

Publications (1)

Publication Number Publication Date
CN113937074A true CN113937074A (zh) 2022-01-14

Family

ID=78285504

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110590120.1A Pending CN113937074A (zh) 2020-07-14 2021-05-28 四方扁平无引线封装结构
CN202121171067.3U Active CN215183913U (zh) 2020-07-14 2021-05-28 四方扁平无引线封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202121171067.3U Active CN215183913U (zh) 2020-07-14 2021-05-28 四方扁平无引线封装结构

Country Status (3)

Country Link
US (1) US11515239B2 (zh)
CN (2) CN113937074A (zh)
TW (2) TWM615149U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515239B2 (en) 2020-07-14 2022-11-29 Novatek Microelectronics Corp. Quad flat no-lead package structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536688B2 (en) 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8422243B2 (en) 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US7646083B2 (en) 2008-03-31 2010-01-12 Broadcom Corporation I/O connection scheme for QFN leadframe and package structures
TWI382503B (zh) 2009-02-27 2013-01-11 Advanced Semiconductor Eng 四方扁平無引腳封裝
US8383962B2 (en) * 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9853011B2 (en) 2016-03-29 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11515239B2 (en) 2020-07-14 2022-11-29 Novatek Microelectronics Corp. Quad flat no-lead package structure

Also Published As

Publication number Publication date
US20220020673A1 (en) 2022-01-20
TW202203386A (zh) 2022-01-16
CN215183913U (zh) 2021-12-14
TWM615149U (zh) 2021-08-01
TWI757133B (zh) 2022-03-01
US11515239B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US7786557B2 (en) QFN Semiconductor package
US11721614B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device having vias and pads formed by laser
US6864566B2 (en) Duel die package
US7646083B2 (en) I/O connection scheme for QFN leadframe and package structures
CN209785926U (zh) 半导体器件
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP2014515187A (ja) ダイレクト表面実装のための露出されたダイパッケージ
US20090020859A1 (en) Quad flat package with exposed common electrode bars
US6661081B2 (en) Semiconductor device and its manufacturing method
US20220157700A1 (en) Two sided bondable lead frame
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN215183913U (zh) 四方扁平无引线封装结构
JP2009099905A (ja) 半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20010001069A1 (en) Metal stud array packaging
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JPH11354673A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH08162594A (ja) 複合リードフレーム及び半導体パッケージ
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination