TWI382503B - 四方扁平無引腳封裝 - Google Patents

四方扁平無引腳封裝 Download PDF

Info

Publication number
TWI382503B
TWI382503B TW098106482A TW98106482A TWI382503B TW I382503 B TWI382503 B TW I382503B TW 098106482 A TW098106482 A TW 098106482A TW 98106482 A TW98106482 A TW 98106482A TW I382503 B TWI382503 B TW I382503B
Authority
TW
Taiwan
Prior art keywords
pins
wafer
quad flat
lead
package
Prior art date
Application number
TW098106482A
Other languages
English (en)
Other versions
TW201032295A (en
Inventor
Yueh Liang Hsu
Chi Wen Chang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098106482A priority Critical patent/TWI382503B/zh
Priority to US12/578,749 priority patent/US8957506B2/en
Publication of TW201032295A publication Critical patent/TW201032295A/zh
Application granted granted Critical
Publication of TWI382503B publication Critical patent/TWI382503B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

四方扁平無引腳封裝
本發明是有關於一種四方扁平封裝(Quad Flat Package，QFP)，且特別是有關於一種四方扁平無引腳封裝(Quad Flat Non-leaded package，QFN package)。
積體電路(integrated circuits，IC)的生產主要包括積體電路的設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)。積體電路封裝的目的在於防止晶片受到外界溫度、濕氣的影響及雜塵污染，並提供晶片與外部電路之間電性連接的媒介。
半導體封裝技術包含有許多封裝形態，其中屬於四方扁平封裝系列的四方扁平無引腳封裝具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此四方扁平無引腳封裝適用於高頻傳輸(例如射頻頻帶)之晶片封裝，且為低腳位(low pin count)封裝型態的主流之一。
在四方扁平無引腳封裝的製程中，先將多個晶片配置於引腳框架(leadframe)上。然後，藉由多條焊線使這些晶片電性連接至引腳框架。之後，藉由封裝膠體來包覆部份引腳框架、這些焊線以及這些晶片。最後，藉由切割製程(punch process)或鋸切製程(sawing processs單體化上述結構而得到多個四方扁平無引腳封裝。
本發明提供一種四方扁平無引腳封裝，其晶片在引腳框架的上方且覆蓋引腳的一部分，使引腳可以取代晶片座，可縮小封裝尺寸。
本發明提供一種四方扁平無引腳封裝，其引腳之第一部分可提供焊線較大的支撐力，可提高四方扁平無引腳封裝的可靠度。
本發明提供一種四方扁平無引腳封裝，其可防止相鄰兩引腳之第二部分於單體化的過程中產生電性導通的現象，可提高四方扁平無引腳封裝的可靠度。
本發明提出一種四方扁平無引腳封裝，其包括一引腳框架、一晶片、多條第一焊線以及一封裝膠體。引腳框架包括多個第一引腳，且每一第一引腳具有一第一部分與一第二部分，其中第一部分與第二部分沿著一軸線來延伸，且第一部分的長度大於第二部分的長度，第一部分的厚度大於第二部分的厚度。晶片配置於引腳框架上，且覆蓋這些第一部分的一部分。第一焊線連接於晶片與這些第一部分的另一部分之間或晶片與該些第二部分之間，使晶片透過這些第一焊線與這些第一引腳電性連接。封裝膠體包覆部份這些第一引腳、晶片以及這些第一焊線。
在本發明之一實施例中，上述之引腳框架更包括多個第二引腳。這些第二引腳的厚度實質上與這些第一引腳之這些第一部分的厚度相同，且這些第二引腳與這些第一引腳的這些第一部分交錯排列(stagger)。
在本發明之一實施例中，上述之四方扁平無引腳封裝更包括多條第二焊線。這些第二焊線連接於晶片與這些第二引腳之間，使晶片透過這些第二焊線與這些第二引腳電性連接。
在本發明之一實施例中，上述之引腳框架更包括一晶片座。晶片配置於晶片座上，且這些第一引腳與這些第二引腳環繞晶片座配置。晶片座的尺寸小於晶片的尺寸。晶片座除了與第一引腳的一部分共同支撐晶片外，晶片座亦具有散熱功效。
在本發明之一實施例中，上述之四方扁平無引腳封裝更包括一黏著層。黏著層配置於晶片與晶片座之間以及晶片與這些第一引腳之這些第一部分之間。
在本發明之一實施例中，上述之這些第一引腳之一的第一部分與晶片座一體成型。
在本發明之一實施例中，上述之這些第一引腳之一為一接地引腳。
本發明更提出一種四方扁平無引腳封裝，其包括一引腳框架、一晶片、多條焊線及一封裝膠體。引腳框架包括多個引腳，每一引腳具有一第一部分與一第二部分，且第一部分與第二部分的交接處具有一缺口，其中第一部分與第二部分沿著一軸線來延伸，且任兩相鄰之這些第二部分之間的一第一間距實質上大於任兩相鄰之這些第一部分之間的一第二間距。晶片配置於引腳框架上。焊線連接於晶片及引腳框架之間，使晶片透過這些焊線與這些引腳電性連接。封裝膠體包覆晶片及這些焊線，並填充於這些缺口與這些引腳之間。
在本發明之一實施例中，上述之每一引腳之第一部分的一第一上表面與第二部分的一第二上表面實質上共平面，且第一部分的厚度大於第二部分的厚度，以於第二部分的一第一下表面與第一部分相鄰第二部分之第二下表面的一側面定義出一容置空間，封裝膠體填充於空置空間內。
在本發明之一實施例中，上述之每一引腳之第二部分的長度大於等於50微米且小於每一引腳之第一部分的長度。
在本發明之一實施例中，上述之這些引腳交錯排列。
在本發明之一實施例中，上述之引腳框架更包括一晶片座。晶片配置於晶片座上，且這些引腳環繞晶片座配置。
基於上述，由於本發明之每一第一引腳的第一部分與第二部分是沿著一軸線來延伸，且第一部分的長度大於第二部分的長度，第一部分的厚度大於第二部分的厚度，因此當晶片藉由第一焊線電性連接至第一引腳的第一部分時，除了可以減少焊線的長度外，第一部分亦可提供焊線較大的支撐力。故，本發明之四方扁平無引腳封裝具有較佳的可靠度。
此外，由於本發明之任兩相鄰之第二部分之間的間距實質上大於任兩相鄰之第一部分之間的間距，因此於單體化(singulation)的過程中，可防止相鄰兩引腳之第二部分產生電性導通的現象，而可增加四方扁平無引腳封裝的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種四方扁平無引腳封裝的俯視示意圖，圖1B為沿圖1A之線I-I的剖面示意圖。為了方便說明起見，圖1A中之晶片120與封裝膠體150皆以虛線來表示。請同時參考圖1A與圖1B，在本實施例中，四方扁平無引腳封裝100包括一引腳框架110、一晶片120、多條第一焊線130以及一封裝膠體150。
詳細而言，引腳框架110包括多個第一引腳110a，且每一第一引腳110a具有一第一部分112與一第二部分114，其中第一部分112與第二部分114沿著一軸線R1來延伸，且第一部分112的長度L1大於第二部分114的長度L2，第一部分112的厚度T1大於第二部分114的厚度T2，第一部分112的寬度W1大於第二部分114的寬度W2。在本實施例中，第一引腳110a之第二部分114的長度可小於400微米。
在本實施例中，引腳框架110更包括多個第二引腳110b與一晶片座110c，其中這些第一引腳110a與這些第二引腳110b環繞晶片座110c配置，且這些第一引腳110a之一的第一部分112與晶片座110c一體成型，意即這些第一引腳110a的第一部分112相對於第二部分114較接近晶片座110c，且與晶片座110c一體成型的這些第一引腳110a為接地引腳。進一步而言，這些第二引腳110b的厚度實質上與這些第一引腳110a之這些第一部分112的厚度T1相同，且這些第二引腳110b與這些第一引腳110a的這些第一部分112交錯排列。換句話說，這些第二引腳110b與這些第一引腳110a的這些第二部分114交替排列(alternately arranged)。簡言之，引腳框架110之這些第一引腳110a與這些第二引腳110b呈多行排列且環繞晶片座110c配置，意即本實施例之引腳框架110的設計，可增加引腳排列行數。
晶片120配置於引腳框架110之晶片座110c上，且覆蓋這些第一引腳110a之這些第一部分112的一部分，其中晶片座110c的尺寸小於晶片120的尺寸，且晶片座110c除了與第一引腳110a的這些第一部分112的一部分共同支撐晶片120外，晶片座110c亦具有散熱功效。第一焊線130連接於晶片120與這些第一引腳110a之這些第一部分112的另一部分之間，使晶片120透過這些第一焊線130與這些第一引腳110a電性連接。在本實施例中，四方扁平無引腳封裝100更包括多條第二焊線140。這些第二焊線140連接於晶片120與這些第二引腳110b之間，使晶片120透過這些第二焊線140與這些第二引腳110b電性連接。封裝膠體150包覆部份這些第一引腳110a、第二引腳110b、晶片120、這些第一焊線130以及這些第二焊線140。
此外，本實施例之四方扁平無引腳封裝100還包括一黏著層160，此黏著層160配置於晶片120與晶片座110c之間以及晶片120與這些第一引腳110a之這些第一部分112之間，用以增加晶片120與晶片座110c及這些第一引腳110a之間的附著力。在本實施例中，黏著層160的材質為環氧樹脂(epoxy)。
簡言之，由於本實施例之第一引腳110a之第一部分112的長度L1大於第一引腳110a之第二部分114的長度L2，且第一引腳110a之第一部分112的厚度T1大於第一引腳110a之第二部分114的厚度T2，因此當第一焊線130連接於晶片120與第一引腳110a之第一部分112之間時，除了可以減少第一焊線130的長度外，第一部分112亦可提供第一焊線130較大的支撐力，故，本實施例之四方扁平無引腳封裝100具有較佳的可靠度。
圖2A為本發明之另一實施例之一種四方扁平無引腳封裝的俯視示意圖，圖2B為沿圖2A之線II-II的剖面示意圖，圖2C為圖2A之四方扁平無引腳封裝之一第一引腳的放大立體示意圖。為了方便說明起見，圖2A中之晶片220與封裝膠體240皆以虛線來表示。請同時參考圖2A、圖2B與圖2C，在本實施例中，四方扁平無引腳封裝200包括一引腳框架210、一晶片220、多條焊線230以及一封裝膠體240。
詳細而言，引腳框架210包括多個第一引腳210a與多個第二引腳210b，其中這些第一引腳210a與第二引腳210b呈交錯排列，且引腳框架210的材質例如是金屬。每一第一引腳210a具有一第一部分212與一第二部分214，且每一第一部分212與相對應之第二部分214的交接處具有一缺口G，其中第一部分212與第二部分214沿著一軸線R2來延伸，且任兩相鄰之這些第二部分214之間的一第一間距D1實質上大於任兩相鄰之這些第一部分212之間的一第二間距D2。每一第二引腳210b具有一第三部分216與一第四部分218，其中第三部分216與第四部分218沿著一軸線R2’來延伸。
由於任兩相鄰之這些第二部分214之間的第一間距D1實質上大於任兩相鄰之這些第一部分212之間的第二間距D2，因此於單體化四方扁平無引腳封裝200的過程中，可以防止相鄰兩第一引腳210a之第二部分214產生電性導通的現象，意即可防止一第二部分214因切割過成中殘留於工具上的金屬材料連接於相鄰之另一第二部分214或一第四部分218而產生電性導通的現象。故，本實施例之四方扁平無引腳封裝200具有較佳的可靠度。
在本實施例中，每一第一引腳210a之第二部分214的長度L2’可大於等於50微米，且每一第一引腳210a之第二部分214的長度L2’小於每一第一引腳210a之第一部分212的長度L1’，其中第一部分212的長度可約為300微米。每一第二引腳210b之第三部分216的長度L3’大於第四部分218的長度L4’，其中第二引腳210b之第四部分218的長度可小於400微米，請參考圖2A。
四方扁平無引腳封裝200之引腳框架210更包括一晶片座210c，其中這些第一引腳210a與這些第二引腳210b環繞晶片座210b配置，且這些第二引腳210b之一的第三部分216與晶片座210c一體成型，意即這些第二引腳210b的第三部分216相對於第四部分218較接近晶片座210c。晶片220配置於引腳框架210的晶片座210c上。焊線230連接於晶片220及引腳框架210之間，使晶片220透過這些焊線230與這些第一引腳210a與這些第二引腳210b電性連接。封裝膠體240包覆晶片220及這些焊線230，並填充於這些缺口G與這些第一引腳210a及第二引腳210b之間。
特別是，在本實施例中，每一第一引腳210a之第一部分212的一第一上表面212a與第二部分214的一第二上表面214a實質上共平面，且第一部分212的厚度T1’大於第二部分214的厚度T2’，以於第二部分214的一第二下表面214b與第一部分212相鄰第二部分214b之第二下表面214b的一側面212b定義出一容置空間S，而封裝膠體240填充於空置空間S內。
由於第二部分214的第二下表面214b與第一部分212的側面212b定義出一容置空間S，且封裝膠體240填充於空置空間S內，因此引腳框架210與封裝膠體240之間不容易受外力而產生脫落(peeling)或脫層(delamination)的現象。換言之，本實施例之四方扁平無引腳封裝200具有較佳的可靠度。
綜上所述，本發明引腳框架是藉由引腳的交錯排列，來增加引腳排列行數，換言之，本發明之四方扁平無引腳封裝具有多行引腳排列的設計。此外，由於本發明之引腳的第一部分的長度大於第二部分的長度，且第一部分的厚度大於第二部分的厚度，因此當晶片藉由焊線電性連接至引腳的第一部分時，除了可以減少焊線的長度外，第一部分亦可提供焊線較大的支撐力。故，本發明之四方扁平無引腳封裝具有較佳的可靠度。
此外，由於本發明之任兩相鄰之第二部分之間的間距實質上大於任兩相鄰之第一部分之間的間距，因此於單體化的過程中，可以防止相鄰兩引腳之第二部分產生電性導通的現象。再者，封裝膠體填充於第二部分與第一部分所定義出的空置空間內，因此引腳框架與封裝膠體之間不容易受外力而產生脫落或脫層的現象。故，本發明之四方扁平無引腳封裝具有較佳的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．四方扁平無引腳封裝
110、210．．．引腳框架
110a、210a．．．第一引腳
110b、210b．．．第二引腳
110c、210c．．．晶片座
112、212．．．第一部分
114、214．．．第二部分
120、220．．．晶片
130．．．第一焊線
140．．．第二焊線
150、240．．．封裝膠體
160．．．黏著層
212a．．．第一上表面
212b．．．側面
214a．．．第二上表面
214b．．．第二下表面
216．．．第三部分
218．．．第四部分
230．．．焊線
D1．．．第一間距
D2．．．第二間距
G．．．缺口
L1、L2、L1’、L2’、L3’、L4’．．．長度
R1、R2、R2’．．．軸線
S．．．容置空間
T1、T2、T1’、T2’．．．厚度
W1、W2．．．寬度
圖1A為本發明之一實施例之一種四方扁平無引腳封裝的俯視示意圖。
圖1B為沿圖1A之線I-I的剖面示意圖。
圖2A為本發明之另一實施例之一種四方扁平無引腳封裝的俯視示意圖。
圖2B為沿圖2A之線II-II的剖面示意圖。
圖2C為圖2A之四方扁平無引腳封裝之一第一引腳的放大立體示意圖。
100．．．四方扁平無引腳封裝
110．．．引腳框架
110a．．．第一引腳
110b．．．第二引腳
110c．．．晶片座
112．．．第一部分
114．．．第二部分
120．．．晶片
130．．．第一焊線
140．．．第二焊線
150．．．封裝膠體
R1．．．軸線
W1、W2．．．寬度

Claims (12)

  1. 一種四方扁平無引腳封裝，包括：一引腳框架，包括多個第一引腳，且各該第一引腳具有一第一部分與一第二部分，其中該第一部分與該第二部分沿著一軸線來延伸，且該第一部分的長度大於該第二部分的長度，該第一部分的厚度大於該第二部分的厚度；一晶片，配置於該引腳框架上，且僅覆蓋該些第一部分的一部分；多條第一焊線，連接於該晶片與該些第一部分的另一部分之間或該晶片與該些第二部分之間，使該晶片透過該些第一焊線與該些第一引腳電性連接；以及一封裝膠體，包覆部份該些第一引腳、該晶片以及該些第一焊線。
  2. 如申請專利範圍第1項所述之四方扁平無引腳封裝，其中該引腳框架更包括多個第二引腳，該些第二引腳的厚度實質上與該些第一引腳之該些第一部分的厚度相同，且該些第二引腳與該些第一引腳的該些第一部分交錯排列。
  3. 如申請專利範圍第2項所述之四方扁平無引腳封裝，更包括：多條第二焊線，連接於該晶片與該些第二引腳之間，使該晶片透過該些第二焊線與該些第二引腳電性連接。
  4. 如申請專利範圍第2項所述之四方扁平無引腳封裝，其中該引腳框架更包括一晶片座，該晶片配置於該晶 片座上，且該些第一引腳與該些第二引腳環繞該晶片座配置。
  5. 如申請專利範圍第4項所述之四方扁平無引腳封裝，更包括一黏著層，該黏著層配置於該晶片與該晶片座之間以及該晶片與該些第一引腳之該些第一部分之間。
  6. 如申請專利範圍第4項所述之四方扁平無引腳封裝，其中該些第一引腳之一的該第一部分與該晶片座一體成型。
  7. 如申請專利範圍第6項所述之四方扁平無引腳封裝，其中該些第一引腳之一為一接地引腳。
  8. 一種四方扁平無引腳封裝，包括：一引腳框架，包括多個引腳，各該引腳具有一第一部分與一第二部分，且該第一部分與該第二部分的交接處具有一缺口，其中該第一部分與該第二部分沿著一軸線來延伸，該第一部分的厚度大於該第二部分的厚度且任兩相鄰之該些第二部分之間的一第一間距實質上大於任兩相鄰之該些第一部分之間的一第二間距；一晶片，配置於該引腳框架上，且僅覆蓋該些第一部分的一部分；多條焊線，連接於該晶片及該引腳框架之間，使該晶片透過該些焊線與該些引腳電性連接；以及一封裝膠體，包覆該晶片及該些焊線，並填充於該些缺口與該些引腳之間。
  9. 如申請專利範圍第8項所述之四方扁平無引腳封 裝，其中各該引腳之該第一部分的一第一上表面與該第二部分的一第二上表面實質上共平面，且該第一部分的厚度大於該第二部分的厚度，以於該第二部分的一第二下表面與該第一部分相鄰該第二部分之該第一下表面的一側面定義出一容置空間，該封裝膠體填充於該空置空間內。
  10. 如申請專利範圍第8項所述之四方扁平無引腳封裝，其中各該引腳之該第二部分的長度大於等於50微米且小於各該引腳之該第一部分的長度。
  11. 如申請專利範圍第8項所述之四方扁平無引腳封裝，其中該些引腳交錯排列。
  12. 如申請專利範圍第8項所述之四方扁平無引腳封裝，其中該引腳框架更包括一晶片座，該晶片配置於該晶片座上，且該些引腳環繞該晶片座配置。
TW098106482A 2009-02-27 2009-02-27 四方扁平無引腳封裝 TWI382503B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098106482A TWI382503B (zh) 2009-02-27 2009-02-27 四方扁平無引腳封裝
US12/578,749 US8957506B2 (en) 2009-02-27 2009-10-14 Quad flat non-leaded package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098106482A TWI382503B (zh) 2009-02-27 2009-02-27 四方扁平無引腳封裝

Publications (2)

Publication Number Publication Date
TW201032295A TW201032295A (en) 2010-09-01
TWI382503B true TWI382503B (zh) 2013-01-11

Family

ID=42666672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106482A TWI382503B (zh) 2009-02-27 2009-02-27 四方扁平無引腳封裝

Country Status (2)

Country Link
US (1) US8957506B2 (zh)
TW (1) TWI382503B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447889B (zh) * 2011-08-05 2014-08-01 Chipmos Technologies Inc 晶片封裝結構
JP6366806B1 (ja) * 2017-10-25 2018-08-01 三菱電機株式会社 電力用半導体装置
US11373936B2 (en) * 2019-11-14 2022-06-28 Rohde & Schwarz Gmbh & Co. Kg Flat no-leads package, packaged electronic component, printed circuit board and measurement device
US11515239B2 (en) 2020-07-14 2022-11-29 Novatek Microelectronics Corp. Quad flat no-lead package structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
TW200709360A (en) * 2005-06-30 2007-03-01 Fairchild Semiconductor Semiconductor die package and method for making the same
US20080217662A1 (en) * 2003-01-03 2008-09-11 Gem Services, Inc. Space-efficient package for laterally conducting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841854B2 (en) 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
US7298026B2 (en) * 2005-05-09 2007-11-20 Stats Chippac Ltd. Large die package and method for the fabrication thereof
KR101146973B1 (ko) 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US20080157299A1 (en) 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
US7911067B2 (en) * 2008-09-22 2011-03-22 Stats Chippac Ltd. Semiconductor package system with die support pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217662A1 (en) * 2003-01-03 2008-09-11 Gem Services, Inc. Space-efficient package for laterally conducting device
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
TW200709360A (en) * 2005-06-30 2007-03-01 Fairchild Semiconductor Semiconductor die package and method for making the same

Also Published As

Publication number Publication date
US20100219518A1 (en) 2010-09-02
US8957506B2 (en) 2015-02-17
TW201032295A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US6437429B1 (en) Semiconductor package with metal pads
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US7554179B2 (en) Multi-leadframe semiconductor package and method of manufacture
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US8148200B2 (en) Semiconductor device and manufacturing method of the same
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
JP4146290B2 (ja) 半導体装置
TWI382503B (zh) 四方扁平無引腳封裝
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
US10186432B2 (en) Method for manufacturing semiconductor device
US10290593B2 (en) Method of assembling QFP type semiconductor device
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
JP2009182004A (ja) 半導体装置
TWI462238B (zh) 無外引腳封裝結構
US20090096070A1 (en) Semiconductor package and substrate for the same
TWI792588B (zh) 半導體封裝
US20080093719A1 (en) Chip package structure
KR20040013736A (ko) 반도체 패키지 제조방법
JP2010177692A (ja) 半導体装置の製造方法
JP2004056032A (ja) 半導体装置の製造方法
JP2006100651A (ja) 半導体装置の製造方法