JP2006100651A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006100651A
JP2006100651A JP2004286184A JP2004286184A JP2006100651A JP 2006100651 A JP2006100651 A JP 2006100651A JP 2004286184 A JP2004286184 A JP 2004286184A JP 2004286184 A JP2004286184 A JP 2004286184A JP 2006100651 A JP2006100651 A JP 2006100651A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
sealing body
resin
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004286184A
Other languages
English (en)
Other versions
JP2006100651A5 (ja
JP4477976B2 (ja
Inventor
Haruhiko Harada
晴彦 原田
Takao Matsuura
隆男 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004286184A priority Critical patent/JP4477976B2/ja
Publication of JP2006100651A publication Critical patent/JP2006100651A/ja
Publication of JP2006100651A5 publication Critical patent/JP2006100651A5/ja
Application granted granted Critical
Publication of JP4477976B2 publication Critical patent/JP4477976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置の信頼性の向上を図る。
【解決手段】 個片モールディングを行い、その後のダイシングによる個片化の際に、樹脂薄膜部２ａと給電線５ｄとをいっしょに切断することにより、樹脂薄膜部２ａを形成する封止用樹脂がブレード１３に対してドレス作用を引き起し、引きずられて絡みつこうとする銅バリを前記封止用樹脂が切断してブレード１３への前記銅バリの付着を抑制することができ、その結果、配線基板の切断面への前記銅バリの発生を防止してＢＧＡ（半導体装置）の信頼性の向上を図る。
【選択図】 図１７

Description

本発明は、半導体製造技術に関し、特に、製品の信頼性の向上に適用して有効な技術に関する。
大型基板の主面に半田バンプを介して複数個の半導体チップを搭載した後、各半導体チップをエポキシ樹脂でモールドし、ダイシング装置を使って大型基板を切断した後、次いでバーンイン試験および電気特性評価試験を行い、複数個のＢＧＡ（Ball Grid Array)を製造する（例えば、特許文献１参照）。
特開平９−３２１０８８号公報（図７）
例えば、３ｍｍ×３ｍｍ程度もしくはそれ以上の比較的大きなパッケージサイズのＢＧＡ（Ball Grid Array)では、樹脂モールディングにおいて、配線基板上の１つの装置形成領域を樹脂成形金型の１つのキャビティで覆って樹脂封止を行っている（このような樹脂モールディング方法を以降、個片モールディング方法という）。
これに対して、半導体装置の取得数を向上させるために、配線基板上の複数の装置形成領域を１つのキャビティで覆って樹脂封止する一括モールディング方法が有効である。しかし、樹脂は配線基板に比べてその線膨張係数が高いため、配線基板の片面側にしか樹脂を形成しない場合には、配線基板が反りやすい。一括モールディング方法を採用すると、樹脂の形成領域および樹脂の量が個別モールディング方法に比べ大きくなるため、配線基板の反りは顕著に発生する。その結果、比較的大きなパッケージサイズのＢＧＡでは、個片モールディング方法を採用して樹脂封止を行っている。
このように比較的大きなパッケージサイズのＢＧＡの組み立てでは、個片モールディング方法を採用することにより、個々の装置形成領域での基板の反りを低減している。また、樹脂封止後の個片化の際には、ダイシングによって個片化を行っており、切断金型より安い設備投資によりコスト負担の軽減を図っている。
個別モールディング方法により樹脂封止した後、配線基板のみダイシングにより個片化する。ところが、回転するブレードを使用したダイシングによる個片化では、切削時の切削抵抗と、切断面のビビリ（振動）とで配線基板の金属バリなどの切り屑がブレードの表面の凹部に入り込んでしまい、ブレードの目詰まりを引き起こす。
その結果、配線基板の金属配線（銅配線あるいは銅リード）の切断が不十分になり、配線基板の切断面に金属バリ（銅バリ）が発生することが問題となる。
なお、半導体装置（製品）の配線基板の切断面に金属バリが付着すると、配線ショート不良に至り、製品の信頼性が低下することが問題である。
また、配線基板の切断面に金属バリが付着すると、ダイシング後に金属バリを除去するためのバリ除去作業を実施する必要があり、半導体装置の組み立てにおいても効率が悪いことが問題である。
また、配線基板の金属配線に電解メッキが施されている場合には、それぞれの装置形成領域においてその内側から外側に向けて給電用配線（給電線）が形成されており、したがって、この給電用配線による金属バリ（銅バリ）が切断面に出やすく、その結果、製品の信頼性が低下することが問題である。
本発明の目的は、信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、組み立ての効率向上を図ることができる半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、主面と、前記主面に対向する裏面と、前記主面上に形成された複数の装置形成領域と、複数の配線を有する配線基板を準備する工程と、主面と、前記主面に対向する裏面と、前記主面上に形成された複数の電極を有する半導体チップを準備する工程と、前記配線基板の前記複数の装置形成領域上にそれぞれ前記半導体チップを搭載する工程と、前記複数の配線の一部と前記半導体チップの複数の電極とを電気的に接続する工程と、前記配線基板の主面および前記半導体チップを樹脂封止する第１封止体と、前記装置形成領域の外側に配置される第２封止体とを一体に形成する工程と、前記第２封止体と前記複数の配線とをダイシングによって同時に切断して個片化する工程とを有するものである。
また、本発明は、複数の装置形成領域が基板長手方向に沿って並んで形成されており、各装置形成領域それぞれの前記基板長手方向の両側にスリットが形成され、複数の金属配線および電極を有する配線基板を準備する工程と、前記配線基板と半導体チップとを接続する工程と、前記配線基板の電極と前記半導体チップの電極とを電気的に接続する工程と、樹脂成形金型の１つのキャビティで１つの前記装置形成領域を覆った状態で前記半導体チップを封止用樹脂によって封止して、第１封止体とその外側に配置される第２封止体とを形成する工程と、前記装置形成領域に沿って、かつ前記スリットと直角を成す方向に前記第２封止体と前記金属配線とをダイシングによっていっしょに切断して個片化する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ダイシングによる個片化の際に、樹脂切断部と金属配線とをいっしょに切断することにより、樹脂切断部を形成する封止用樹脂がブレードに対してドレス作用を引き起し、金属バリによるブレードの目詰まりを抑制することができる。これにより、配線基板の切断面への金属バリの発生を防止することができ、配線ショート不良の発生を防止して半導体装置の信頼性の向上を図ることができる。また、金属バリの発生を防止できるため、ダイシング後のバリ除去作業を実施する回数が低減できるため、半導体装置の組立の効率が向上できる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造の一例を示す側面図、図３は図１に示す半導体装置の構造の一例を示す断面図、図４は図１に示す半導体装置の構造の一例を示す裏面図、図５は図１に示す半導体装置の組み立ての一例を示す製造プロセスフロー図、図６は図１に示す半導体装置の組み立てに用いられる配線基板の構造の一例を示す平面図、図７は図６に示す配線基板の裏面の構造の一例を示す裏面図、図８は図１に示す半導体装置の組み立ての樹脂封止工程で用いられる樹脂成形金型の上型の構造の一例を示す平面図、図９は図８に示すＡ−Ａ線に沿って切断した樹脂成形金型の構造の一例を示す断面図、図１０は図８に示すＢ−Ｂ線に沿って切断した樹脂成形金型の構造の一例を示す断面図、図１１は図１に示す半導体装置の組み立ての樹脂封止工程における金型クランプ前の構造の一例を示す部分断面図、図１２は図１に示す半導体装置の組み立ての樹脂封止工程における樹脂充填時の構造の一例を示す部分断面図、図１３は図１に示す半導体装置の組み立ての樹脂封止工程における型開き時の構造の一例を示す部分断面図、図１４は図１に示す半導体装置の組み立ての樹脂封止後の基板の構造の一例を示す部分平面図、図１５は図１４に示す基板の構造を示す部分裏面図、図１６は図１に示す半導体装置の組み立ての個片化工程におけるダイシング時の構造の一例を示す断面図、図１７は図１６に示すＣ部の構造を示す拡大部分断面図、図１８は本発明の実施の形態の変形例の半導体装置の組み立ての個片化工程におけるダイシング時の構造を示す拡大部分断面図、図１９は本発明の実施の形態の変形例の半導体装置の構造を示す断面図である。
図１〜図４に示す本実施の形態の半導体装置は、樹脂封止型で、かつ配線基板を有した比較的大型の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、多ピンのＢＧＡ（Ball Grid Array）４を取り上げて説明する。
ＢＧＡ４の構成について説明すると、図３に示すように主面５ａ上にダイボンド剤６を介して半導体チップ１が搭載された配線基板であるパッケージ基板５と、半導体チップ１の主面１ａに形成されたパッド（電極）１ｃとこれに対応するパッケージ基板５の主面５ａに形成されたボンディング電極（電極）５ｅとを電気的に接続する複数のワイヤ３と、パッケージ基板５の主面５ａ上において半導体チップ１と複数のワイヤ３を樹脂封止する封止体２（第１封止体）と、パッケージ基板５の裏面５ｂに設けられた複数の外部端子である半田ボール１０と、図２に示すように封止体２の表面２ｂに接着剤８を介して取り付けられたヒートスプレッダ７とからなる。半導体チップ１は、厚さ方向と交差する平面形状が四角形である。
さらに、パッケージ基板（配線基板）５は、厚さ方向と交差する平面形状が本実施の形態では正方形であり、パッケージ基板５の主面５ａ上に形成される封止体２の平面形状は、方形状である。図１および図３に示すように、封止体２の対向する２方向のうちの一方の方向の両側の外側には樹脂切断部であり、かつ、封止体２において半導体チップ１が搭載される領域の厚さよりも薄い樹脂薄膜部２ａ（第２封止体）が形成されている。樹脂薄膜部２ａは、図３に示すように、封止体２と一体で形成されたものである。すなわち、封止体２と樹脂薄膜部２ａは、樹脂封止時に、図１２に示す封止用樹脂１１を樹脂成形金型１２のキャビティ１２ｂに充填することによって一体で形成されたものであり、樹脂薄膜部２ａは、例えば、７０μｍ程度の厚さのものである。
また、図４に示すように、外部端子である複数の半田ボール１０は、パッケージ基板５の裏面５ｂにその中央部を除いた状態で外周部に格子状に配列されている。
なお、ＢＧＡ４は、比較的大型の多ピンの半導体パッケージであり、例えば、３３ｍｍ×３３ｍｍのパッケージサイズで、５２０ピンのものであるが、これらの数値は、限定されるものではない。
また、封止体２の表面２ｂに取り付けられたヒートスプレッダ７は、ＢＧＡ４の放熱効果を向上させるものであるが、ＢＧＡ４の基板実装時のリフローの際などの高温処理時のパッケージ反りを抑制させることも可能である。
ＢＧＡ４に組み込まれるパッケージ基板５は、例えば、ガラスエポキシ樹脂などの基材から成るものであり、多層配線構造のものである。さらに、図３に示すようにパッケージ基板５の主面５ａにはワイヤ３と接続される複数のボンディング電極５ｅが設けられており、一方、裏面５ｂには、図５に示すように半田ボール１０が接続される複数のランド５ｈが設けられている。
また、パッケージ基板５に設けられている主配線（金属配線）５ｃやボンディング電極５ｅおよびランド５ｈには、電解メッキが施されており、したがって、上記課題にて説明したように、パッケージ基板５にはその外周端に露出する金属配線である給電線５ｄが設けられている。
なお、ＢＧＡ４は、大型の半導体パッケージであるため、その組み立てにおいて用いる配線基板（図６に示す多数個取り基板９）が大きな薄板部材（基板、配線基板）となる。この時、薄板部材は厚さ方向と交差する平面形状が長方形である。したがって、多数個取り基板９上の１つのデバイス領域（装置形成領域）９ｃを樹脂成形金型１２の１つのキャビティ１２ｂで覆って樹脂封止を行う個片モールディング方法を採用して組み立てたものであり、これにより、個々のデバイス領域９ｃすなわちパッケージ基板５での反りを低減しているとともに、樹脂封止後の個片化の際には、回転するブレード１３を使用したダイシングによって個片化を行っており、切断金型によって個片化を行うことに比較してより安い設備投資でコスト負担の軽減を図ることができる。
個片モールディング方法によって樹脂封止が行われ、かつダイシングによって個片化が行われるため、ダイシング後のＢＧＡ４には、図２に示すようにそのパッケージ基板５の側面に給電線５ｄの切断面が露出している。
なお、パッケージ基板５における主配線５ｃ、給電線５ｄ、ボンディング電極５ｅおよびランド５ｈは、例えば、銅合金によって形成されており、切断面を除く各表面には電解メッキが施されている。主配線５ｃおよび給電線５ｄは、銅配線または銅リード（導体リード）でもある。
また、パッケージ基板５の表裏面のボンディング電極５ｅやランド５ｈが露出している以外の領域は、絶縁膜であるソルダレジスト５ｇによって覆われている。
また、図１に示すように、ＢＧＡ４においてそのパッケージ基板５の主面５ａの角部付近には、ＢＧＡ４の方向を表すインデックス５ｆが形成されており、さらにゲート用メタル部５ｉとしてゲート用Ａｕメッキが施されている。
なお、ＢＧＡ４における封止体２および樹脂薄膜部２ａを形成する封止用樹脂１１は、例えば、フィラーが混入された熱硬化性のエポキシ樹脂などである。また、半導体チップ１は、例えば、シリコンによって形成されたものであり、その主面１ａに複数のパッド１ｃや半導体集積回路が形成されている。さらに、ワイヤ３は、例えば、金線である。
次に、本実施の形態のＢＧＡ４の製造方法を、図５に示す製造プロセスフロー図に沿って説明する。
まず、図６および図７に示す多数個取り基板９を準備する。多数個取り基板９には、図６に示すように、複数の装置形成領域であるデバイス領域９ｃが基板長手方向９ｅに沿って並んで形成されており、さらに各デバイス領域９ｃそれぞれの基板長手方向９ｅの両側には基板長手方向９ｅと略直角を成す方向にデバイス領域９ｃに沿ってスリット９ｄが形成されている。
また、各デバイス領域９ｃには、それぞれ銅合金からなる複数の主配線５ｃや給電線５ｄなどの金属配線と、ボンディング電極５ｅやランド５ｈなどの電極が形成されており、これらの金属配線や電極には電解メッキが施されている。したがって、各給電線５ｄは、図１４および図１５に示すように、ダイシングライン９ｇを跨がってその内側から外側に向かって配置されている。さらに、図６に示すように、多数個取り基板９の主面９ａの各デバイス領域９ｃには、それぞれの中央部にチップ搭載エリア９ｈが設けられており、各チップ搭載エリア９ｈの周囲に複数のボンディング電極５ｅが形成されている。
また、多数個取り基板９の主面９ａの各デバイス領域９ｃの角部には、図８に示す樹脂成形金型１２の上型１２ａのゲート１２ｃに対応した箇所にゲート用メタル部５ｉとしてゲート用Ａｕメッキが施されている。このゲート用メタル部５ｉは、基板上に残留したゲートレジンを剥離し易くするためのものである。
また、図７に示すように、多数個取り基板９の裏面９ｂの各デバイス領域９ｃには、複数のランド５ｈがその中央部を除いて格子状に配置されて設けられている。さらに、多数個取り基板９の幅方向の両側の端部には複数の位置決め孔９ｆが形成されている。
その後、図５に示すステップＳ１のダイボンディングを行う。すなわち、多数個取り基板９のパッケージ基板５と半導体チップ１とを接続する。ここでは、図６に示す各デバイス領域９ｃのチップ搭載エリア９ｈにダイボンド剤６を介して半導体チップ１を固定する。これにより、半導体チップ１の裏面１ｂと多数個取り基板９とがダイボンド剤６を介して接続される。
ダイボンディング後、ステップＳ２に示すワイヤボンディングを行う。すなわち、図３に示すように半導体チップ１のパッド１ｃとこれに対応するパッケージ基板５のボンディング電極５ｅとをワイヤ３で接続して半導体チップ１とパッケージ基板５とを電気的に接続する。
ワイヤボンディング後、ステップＳ３に示す樹脂モールディングを行う。ＢＧＡ４は、大型の半導体パッケージであるため、その組み立てで用いる図６に示す多数個取り基板９が大きな薄板部材となる。したがって、上記課題にて説明したように、多数個取り基板９上の１つのデバイス領域（装置形成領域）９ｃを樹脂成形金型１２の１つのキャビティ１２ｂで覆って樹脂封止を行う個片モールディング方法を採用して組み立てることにより、個々のデバイス領域９ｃすなわちパッケージ基板５での反りを低減できる。さらに、樹脂封止後の個片化の際には、ダイシングによって個片化を行うことにより、切断金型によって個片化を行うことに比較してより安い設備投資でコスト負担の軽減を図ることができる。
したがって、個片モールディング用の樹脂成形金型１２の上型１２ａには、多数個取り基板９の各デバイス領域９ｃに１対１で対応して、図８に示すようにキャビティ１２ｂが個別に複数個形成されている。さらに、各キャビティ１２ｂのゲート１２ｃ側の辺とこれに対向する辺の２辺において、図５に示す樹脂薄膜部２ａを形成するための凹部１２ｄがキャビティ１２ｂの辺の外側に、図９および図１０に示すようにキャビティ１２ｂに連通する形で形成されている。なお、下型１２ｅから上型１２ａの方向に形成される凹部１２ｄの深さは、例えば、７０μｍ程度である。
また、上型１２ａには、キャビティ１２ｂを有するキャビティブロック１２ｇと、カル１２ｉを有するカルブロック１２ｈが配置されており、カル１２ｉからキャビティ１２ｂまでの流路となるランナ１２ｊが形成されている。
このような上型１２ａおよび下型１２ｅを有する樹脂成形金型１２を用いて個片モールディングを行う。まず、図１１に示すように、下型１２ｅの金型面１２ｆ上にワイヤボンディング済の多数個取り基板９を配置する。その後、図１２に示すように上型１２ａと下型１２ｅをクランプして型締めを行い、この状態でゲート１２ｃを介してキャビティ１２ｂに封止用樹脂１１を充填する。なお、封止用樹脂１１は、例えば、フィラーが混入された熱硬化性のエポキシ樹脂などである。
キャビティ１２ｂおよび凹部１２ｄへの封止用樹脂１１の充填を完了させて図１３に示すように封止体２とこれに一体で樹脂薄膜部２ａを形成する。その後、封止用樹脂１１を硬化させ、さらに型開きを行って樹脂成形金型１２から多数個取り基板９を取り出す。
樹脂成形金型１２から取り出された多数個取り基板９の各デバイス領域９ｃには、図１４に示すように、封止体２と、その外側で、かつ対向する一方の２辺側のみに封止体２と一体で厚さ７０μｍ程度の樹脂薄膜部２ａが形成されている。
樹脂モールディング後、図５に示すステップＳ４のボールマウントを行う。ここでは、図１５に示す多数個取り基板９の裏面９ｂの各デバイス領域９ｃの複数のランド５ｈに、図５に示すように半田ボール１０を取り付ける。
その後、ステップＳ５に示すダイシングを行う。すなわち、ダイシングによって個片化を行う。その際、まず、図１６に示すようにダイシング用治具１４上に押さえゴム１５を介在させて多数個取り基板９をその裏面９ｂを上方に向けて配置する。すなわち、半田ボール１０が取り付けられた裏面９ｂ側を上方に向けてダイシング用治具１４上に押さえゴム１５を介して多数個取り基板９を配置する。さらに説明すると、封止体２の表面２ｂと、その外側で、かつ対向する一方の2辺側のみに封止体２と一体で形成される樹脂薄膜部２ａと、封止体２の表面２ｂから樹脂薄膜部２ａに亘って形成される側面（テーパ）を押えゴム１５に接触させた状態でダイシングを行う。これにより、封止体２の表面２ｂのみで多数個取り基板９を押えゴム１５に接触し、固定する場合よりも、確実に固定できるため、ダイシングにより多数個取り基板９に生じる振動を抑制できる。
この状態で、図１４に示すダイシングライン９ｇに沿って図１６に示すブレード１３を用いてダイシングを行って個片化する。図１４に示す多数個取り基板９の場合、デバイス領域９ｃに沿って、かつスリット９ｄと直角を成す方向にブレード１３を走行させてダイシングする。その際、本実施の形態の半導体装置の製造方法では、図１４および図１５に示すように、ダイシングライン９ｇを跨がってその内側から外側に向かって給電線５ｄが設けられており、さらに図１７に示すように、封止体２の外側のダイシングライン９ｇに対応した箇所に封止体２と一体に形成された樹脂薄膜部２ａが配置されているため、樹脂切断部である樹脂薄膜部２ａと給電線５ｄとをブレード１３によっていっしょ（同時）に切断する。
すなわち、給電線５ｄと、樹脂薄膜部２ａを形成する封止用樹脂１１とをブレード１３によっていっしょに切断する。
このように本実施の形態の半導体装置の製造方法では、ダイシングによる個片化の際に、樹脂切断部である樹脂薄膜部２ａと給電線（金属配線）５ｄとをいっしょに切断することにより、樹脂薄膜部２ａを形成する封止用樹脂１１がブレード１３に対してドレス作用を引き起し、引きずられて絡みつこうとする銅バリ（金属バリ）を封止用樹脂１１が切断してブレード１３への銅バリの付着すなわち銅バリによる目詰まりを抑制することができる。
これにより、パッケージ基板（配線基板）５の切断面への銅バリの発生を防止することができ、したがって、配線ショート不良の発生を防止してＢＧＡ（半導体装置）４の信頼性の向上を図ることができる。
さらに、パッケージ基板５の切断面への銅バリの発生を防止することができるため、ダイシング後の銅バリの除去作業を廃止することができ、ＢＧＡ４の組み立ての効率向上を図ることができる。
また、個片モールディングによる樹脂封止の際に、上型１２ａのキャビティ１２ｂに連通して形成された凹部１２ｄがエアベントの機能も有することになり、封止用樹脂１１を凹部１２ｄに確実に充填させることができる。したがって、従来のエアベントで発生していたレジンバリの脱落を防ぐことができる。
これにより、レジンバリの脱落を抑制することができ、ＢＧＡ４の実装基板への実装時の実装不良を低減することができる。
ダイシングによる個片化終了後、図５のステップＳ６に示すヒートスプレッダ貼り付けを行う。すなわち、個片化されたＢＧＡ４における封止体２の表面２ｂに接着剤８によってヒートスプレッダ７を固定し、これによってＢＧＡ４の組み立て完了となる。なお、ヒートスプレッダ７の貼り付けは、必ずしも行わなくてもよい。
次に本実施の形態の変形例について説明する。
図１８に示す変形例の半導体装置の製造方法は、金属配線といっしょに切断する樹脂切断部として、封止体２の外側に図１７に示すような樹脂薄膜部２ａではなく、封止体２と一体で、かつ封止体２と同じ厚さの第２樹脂切断部（樹脂切断部）２ｃを形成しておき、ダイシングによる個片化の際に、この第２樹脂切断部２ｃと給電線５ｄとをいっしょに切断するものである。
これにより、ダイシング時には、第２樹脂切断部２ｃを形成する封止用樹脂１１（図１２参照）がブレード１３に対してドレス作用を引き起し、引きずられて絡みつこうとする銅バリを封止用樹脂１１が切断してブレード１３への銅バリの付着すなわち銅バリによる目詰まりを抑制することができる。
その結果、パッケージ基板５の切断面への銅バリの発生を防止することができ、配線ショート不良の発生を防止して半導体装置の信頼性の向上を図ることができる。
ただし、図１８に示すように、封止体２と同じ厚さの第２樹脂切断部２ｃを形成した場合、図３に示すような樹脂薄膜部２ａよりもダイシングにより切断する封止体２の量が増えるため、ブレード１３の寿命は低減する。さらには、上記課題にて説明したように、第２樹脂切断部２ｃの樹脂の量が樹脂薄膜部２ａよりも多くなるため、パッケージ基板５の反りが顕著となる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、多数個取り基板９にスリット９ｄが形成されている場合を説明したが、スリット９ｄは必ずしも形成されていなくてもよい。その場合、樹脂薄膜部２ａなどの樹脂切断部は、デバイス領域９ｃの４辺それぞれに沿って４つ形成されることになる。
また、前記実施の形態では、半導体装置の一例としてＢＧＡ４を取り上げて説明したが、個片モールディング方法を採用し、かつ金属配線を有する配線基板などの薄板部材を用いて組み立てられる半導体装置であれば、ＢＧＡ以外のＬＧＡ（Land Grid Array)などであってもよい。
さらに、配線基板に限らず、銅合金からなるリードフレームなどの薄板部材を用いて、かつ個片モールディング方法によって樹脂封止が行われる半導体装置であれば、図１９の変形例に示すようなＱＦＮ（Quad Flat Non-leaded Package) １６であってもよい。
ＱＦＮ１６は、銅フレーム（薄板部材）を用いて組み立てられた半導体パッケージであり、半導体チップ１がダイボンド剤６を介してタブ１７に固定されている。また、複数の銅リード（導体リード）１８が封止体２の裏面２ｄの周縁部に配置されている。このＱＦＮ１６の組み立てにおいて、個片モールディング方法によって封止体２を形成するとともに、封止体２の外側に樹脂切断部である樹脂薄膜部２ａを形成する。
さらに、樹脂封止後のダイシング時に、銅リード１８と樹脂薄膜部２ａとをいっしょに切断することにより、ＢＧＡ４の場合と同様に、樹脂薄膜部２ａを形成する封止用樹脂１１がブレード１３に対してドレス作用を引き起してブレード１３への銅バリの付着を防ぐことができる。これにより、銅バリによるブレード１３の目詰まりを抑制して銅リード１８の切断面への銅バリの発生を防止することができ、その結果、リード間ショート不良の発生を防止してＱＦＮ（半導体装置）１６の信頼性の向上を図ることができる。
また、ＢＧＡ４などの半導体装置において、ヒートスプレッダ７は必ずしも取り付けられていなくてもよい。
本発明は、電子装置の組み立ておよび半導体装置の製造方法に好適である。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造の一例を示す側面図である。 図１に示す半導体装置の構造の一例を示す断面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図１に示す半導体装置の組み立ての一例を示す製造プロセスフロー図である。 図１に示す半導体装置の組み立てに用いられる配線基板の構造の一例を示す平面図である。 図６に示す配線基板の裏面の構造の一例を示す裏面図である。 図１に示す半導体装置の組み立ての樹脂封止工程で用いられる樹脂成形金型の上型の構造の一例を示す平面図である。 図８に示すＡ−Ａ線に沿って切断した樹脂成形金型の構造の一例を示す断面図である。 図８に示すＢ−Ｂ線に沿って切断した樹脂成形金型の構造の一例を示す断面図である。 図１に示す半導体装置の組み立ての樹脂封止工程における金型クランプ前の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての樹脂封止工程における樹脂充填時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての樹脂封止工程における型開き時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての樹脂封止後の基板の構造の一例を示す部分平面図である。 図１４に示す基板の構造を示す部分裏面図である。 図１に示す半導体装置の組み立ての個片化工程におけるダイシング時の構造の一例を示す断面図である。 図１６に示すＣ部の構造を示す拡大部分断面図である。 本発明の実施の形態の変形例の半導体装置の組み立ての個片化工程におけるダイシング時の構造を示す拡大部分断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す断面図である。
符号の説明
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ パッド（電極）
２ 封止体
２ａ 樹脂薄膜部（樹脂切断部）
２ｂ 表面
２ｃ 第２樹脂切断部（樹脂切断部）
２ｄ 裏面
３ ワイヤ
４ ＢＧＡ（半導体装置）
５ パッケージ基板（配線基板）
５ａ 主面
５ｂ 裏面
５ｃ 主配線（金属配線）
５ｄ 給電線（金属配線）
５ｅ ボンディング電極（電極）
５ｆ インデックス
５ｇ ソルダレジスト
５ｈ ランド
５ｉ ゲート用メタル部
６ ダイボンド剤
７ ヒートスプレッダ
８ 接着剤
９ 多数個取り基板（配線基板）
９ａ 主面
９ｂ 裏面
９ｃ デバイス領域（装置形成領域）
９ｄ スリット
９ｅ 基板長手方向
９ｆ 位置決め孔
９ｇ ダイシングライン
９ｈ チップ搭載エリア
１０ 半田ボール
１１ 封止用樹脂
１２ 樹脂成形金型
１２ａ 上型
１２ｂ キャビティ
１２ｃ ゲート
１２ｄ 凹部
１２ｅ 下型
１２ｆ 金型面
１２ｇ キャビティブロック
１２ｈ カルブロック
１２ｉ カル
１２ｊ ランナ
１３ ブレード
１４ ダイシング用治具
１５ 押さえゴム
１６ ＱＦＮ（半導体装置）
１７ タブ
１８ 銅リード（導体リード）

Claims (15)

  1. （ａ）主面と、前記主面に対向する裏面と、前記主面上に形成された複数の装置形成領域と、複数の配線を有する配線基板を準備する工程と、
    （ｂ）主面と、前記主面に対向する裏面と、前記主面上に形成された複数の電極を有する半導体チップを準備する工程と、
    （ｃ）前記配線基板の前記複数の装置形成領域上にそれぞれ前記半導体チップを搭載する工程と、
    （ｄ）前記複数の配線の一部と前記半導体チップの複数の電極とを電気的に接続する工程と、
    （ｅ）前記配線基板の主面および前記半導体チップを樹脂封止する第１封止体と、前記装置形成領域の外側に配置される第２封止体とを一体に形成する工程と、
    （ｆ）前記第２封止体と前記複数の配線とをダイシングによって同時に切断して個片化する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程では、樹脂成形金型の１つのキャビティで１つの前記装置形成領域を覆った状態で封止することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記第２封止体の厚さは、前記第１封止体の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記第２封止体の厚さは、前記第１封止体の厚さと同じであることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記（ｆ）工程では、回転するブレードを使用して切断することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記複数の配線は導体リードからなることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記複数の配線は金属配線からなることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、前記複数の配線は銅配線からなることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、前記複数の配線の一部には電解メッキを施されていることを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程の後、前記配線基板の裏面に複数の外部端子を形成することを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、前記（ｄ）工程では、前記複数の配線の一部と前記半導体チップの複数の電極とをそれぞれ複数のワイヤを介して電気的に接続することを特徴とする半導体装置の製造方法。
  12. 請求項１記載の半導体装置の製造方法において、前記配線基板の厚さと交差する平面形状は長方形であり、前記複数の装置形成領域は前記配線基板の長手方向に沿って並んで形成されていることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、前記配線基板の長手方向に沿って、かつ、前記装置形成領域の両側にスリットが形成されていることを特徴とする半導体装置の製造方法。
  14. 請求項１２記載の半導体装置の製造方法において、前記第２封止体は前記配線基板の短手方向に沿って、かつ、前記装置形成領域の両側に形成されることを特徴とする半導体装置の製造方法。
  15. （ａ）複数の装置形成領域が基板長手方向に沿って並んで形成されており、各装置形成領域それぞれの前記基板長手方向の両側にスリットが形成され、複数の金属配線および電極を有する配線基板を準備する工程と、
    （ｂ）前記配線基板と半導体チップとを接続する工程と、
    （ｃ）前記配線基板の電極と前記半導体チップの電極とを電気的に接続する工程と、
    （ｄ）樹脂成形金型の１つのキャビティで１つの前記装置形成領域を覆った状態で前記半導体チップを封止用樹脂によって封止して、第１封止体とその外側に配置される第２封止体とを形成する工程と、
    （ｅ）前記装置形成領域に沿って、かつ前記スリットと直角を成す方向に前記第２封止体と前記金属配線とをダイシングによっていっしょに切断して個片化する工程とを有することを特徴とする半導体装置の製造方法。
JP2004286184A 2004-09-30 2004-09-30 半導体装置の製造方法 Expired - Fee Related JP4477976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004286184A JP4477976B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004286184A JP4477976B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006100651A true JP2006100651A (ja) 2006-04-13
JP2006100651A5 JP2006100651A5 (ja) 2007-10-25
JP4477976B2 JP4477976B2 (ja) 2010-06-09

Family

ID=36240149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286184A Expired - Fee Related JP4477976B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4477976B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114338A1 (ja) 2006-03-31 2007-10-11 Takeda Pharmaceutical Company Limited 酸分泌抑制薬
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114338A1 (ja) 2006-03-31 2007-10-11 Takeda Pharmaceutical Company Limited 酸分泌抑制薬
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP4477976B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
US10249595B2 (en) Method of manufacturing a semiconductor device
JP5689462B2 (ja) 半導体装置およびその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
US8597989B2 (en) Manufacturing method of semiconductor device
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2006344827A (ja) 半導体装置の製造方法
JP2011211159A (ja) 半導体装置の製造方法
US10186432B2 (en) Method for manufacturing semiconductor device
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP4477976B2 (ja) 半導体装置の製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
US9842807B2 (en) Integrated circuit assembly
JP2017108191A (ja) 半導体装置
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
JP4252391B2 (ja) 集合半導体装置
JP2009231322A (ja) 半導体装置の製造方法
JP2001203293A (ja) 半導体装置の製造方法
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees