JP2015026811A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP2015026811A
JP2015026811A JP2014065942A JP2014065942A JP2015026811A JP 2015026811 A JP2015026811 A JP 2015026811A JP 2014065942 A JP2014065942 A JP 2014065942A JP 2014065942 A JP2014065942 A JP 2014065942A JP 2015026811 A JP2015026811 A JP 2015026811A
Authority
JP
Japan
Prior art keywords
substrate
mold resin
electronic device
cut
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014065942A
Other languages
English (en)
Other versions
JP2015026811A5 (ja
JP6115505B2 (ja
Inventor
典久 今泉
Norihisa Imaizumi
典久 今泉
祐紀 眞田
Yuki Sanada
祐紀 眞田
竹中　正幸
Masayuki Takenaka
正幸 竹中
慎也 内堀
Shinya Uchibori
慎也 内堀
賢吾 岡
Kengo Oka
賢吾 岡
太助 福田
Tasuke Fukuda
太助 福田
圭太郎 中間
Keitaro Nakama
圭太郎 中間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014065942A priority Critical patent/JP6115505B2/ja
Priority to PCT/JP2014/002924 priority patent/WO2014203477A1/ja
Priority to US14/894,637 priority patent/US9941182B2/en
Publication of JP2015026811A publication Critical patent/JP2015026811A/ja
Publication of JP2015026811A5 publication Critical patent/JP2015026811A5/ja
Application granted granted Critical
Publication of JP6115505B2 publication Critical patent/JP6115505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】ダイシングブレードでモールド樹脂を切断する際、ダイシングブレードが蛇行することを抑制する。【解決手段】基板１０は、一面１１と他面１２との間の側面の少なくとも１つの側面１０ａがモールド樹脂４０と共に切断された切断面であるものとする。そして、モールド樹脂４０は、基板１０と共に切断され、切断面と同一平面となる面４０ｃを有し、当該面４０ｃを構成する部分は同一平面となる面４０ｃと連結され、かつ基板１０の一面１１と平行な面４０ｂを有すると共に電子部品２０、３０を封止する部分の厚さよりも薄いものとする。これによれば、モールド樹脂４０は基板１０の一面１１と平行な面にダイシングブレード２１０が当接されて切断される。このため、切断方向とダイシングブレード２１０が当接する面とが垂直となり、ダイシングブレードが蛇行することを抑制できる。【選択図】図１

Description

本発明は、基板の一面側に電子部品が搭載されると共に電子部品および基板の一面側がモールド樹脂で封止された電子装置およびその製造方法に関するものである。
従来より、この種の電子装置の製造方法として、例えば、特許文献１に次の製造方法が提案されている。
すなわち、まず、複数個の基板が一体に連結されると共にダイシングラインで区画された多連基板を用意し、多連基板における各基板の一面に電子部品を搭載する。その後、電子部品と共に多連基板の一面を封止するモールド樹脂を形成する。このとき、モールド樹脂のうちダイシングライン上に位置する部分には溝部が形成され、当該溝部は開口部から深さ方向に向かって先細り形状とされている。つまり、モールド樹脂のうちダイシングライン上に位置する部分には、断面Ｖ字状の溝部が形成されている。そして、ダイシングライン（溝部）に沿ってモールド樹脂が配置された多連基板をダイシングブレードで切断することにより、基板の一面側に電子部品が搭載されると共に電子部品および基板の一面側がモールド樹脂で封止された電子装置が製造される。なお、ダイシングブレードで切断する際には、切断方向が当該多連基板の一面に対する法線方向と平行となるようにして行う。
これによれば、モールド樹脂の厚さが一定とされている場合と比較して、ダイシングブレードで切断するモールド樹脂が減少するため、切断時間の短縮化を図ることができる。
特開２００２−１１０７１８号公報
しかしながら、上記製造方法では、溝部が断面Ｖ字状とされており、溝部の側壁が多連基板の一面に対する法線方向に対して傾いている。このため、ダイシングブレードでモールド樹脂を切断する際、ダイシングブレードを溝部の側壁に当接させるが、切断方向と溝部の側壁とが非垂直となるため、ダイシングブレードが溝部の側壁に沿って滑りやすく、ダイシングブレードが蛇行してしまうという問題がある。
本発明は上記点に鑑みて、ダイシングブレードでモールド樹脂を切断する際、ダイシングブレードが蛇行することを抑制できる電子装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１〜５に記載の発明では、基板（１０）と、基板の一面（１１）上に搭載された電子部品（２０、３０）と、電子部品と共に基板の一面を封止するモールド樹脂（４０）とを備え、基板における一面と反対側の他面（１２）がモールド樹脂から露出する電子装置であって、以下の点を特徴としている。
すなわち、基板の一面と他面との間の側面の少なくとも１つの側面（１０ａ）は、モールド樹脂と共に切断された切断面とされており、モールド樹脂は、基板と共に切断され、切断面と同一平面となる面（４０ｃ）を有し、当該面を構成する部分は同一平面となる面と連結され、かつ基板の一面と平行な面（４０ｂ）を有すると共に電子部品を封止する部分の厚さよりも薄くされていることを特徴としている。
これによれば、モールド樹脂は、基板と共に切断される面と、この面と連結され、かつ基板の一面と平行な面を有している。つまり、モールド樹脂は基板の一面と平行な面にダイシングブレードが当接されて切断される。このため、切断方向とダイシングブレードが当接する面とが垂直となり、ダイシングブレードが蛇行することを抑制できる。
また、請求項６、７に記載の発明では、複数の基板が一体化されていると共に基板がそれぞれダイシングライン（１０１）で区画された多連基板（１００）を用意する用意工程と、多連基板の一面（１００ａ）において、基板それぞれに電子部品を搭載する搭載工程と、多連基板の一面を電子部品と共にモールド樹脂により封止するモールド工程と、モールド樹脂で封止された多連基板において、多連基板の一面側からモールド樹脂および多連基板をダイシングラインに沿ってダイシングブレード（２１０）で切断することにより、多連基板を分割する切断工程とを行い、以下の点を特徴としている。
すなわち、モールド工程では、モールド樹脂として、基板の一面を封止するそれぞれのモールド樹脂がダイシングライン上に位置する部分で連結されて一体化され、ダイシングライン上に位置する部分に溝部（４１）が形成されることにより、電子部品を封止する部分よりダイシングライン上に位置する部分の厚さが薄くされ、溝部の底面が多連基板の一面と平行となると共に底面の幅がダイシングブレードの厚さよりも長くされたものを形成し、切断工程では、ダイシングブレードを溝部の底面に当接させてモールド樹脂を切断することを特徴としている。
これによれば、溝部の底面を多連基板の一面と平行とすると共に当該底面の幅をダイシングブレードの厚さよりも長くし、ダイシングブレードを溝部の底面に当接させてモールド樹脂を切断している。このため、切断方向と溝部の底面とが垂直となり、ダイシングブレードが蛇行することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における電子装置の断面図である。 本発明の第１実施形態における図１とは別断面となる電子装置の断面図である。 本発明の第１実施形態における図１および図２に示す電子装置の平面図である。 図１に示す電子装置の製造工程を示す断面図である。 図４（ｃ）の平面図である。 図４中の領域Ａの拡大図である。 本発明の第２実施形態における電子装置の断面図である。 図７に示す電子装置の平面図である。 本発明の第２実施形態における図４（ｃ）の工程に対応する平面図である。 本発明の第２実施形態の変形例における図４（ｃ）の工程に対応する平面図である。 本発明の他の実施形態における図４（ｃ）の工程に対応する平面図である。 本発明の第３実施形態における電子装置の断面図である。 本発明の第３実施形態における電子装置についての図１２および図１５とは別断面を示す図である。 図１２、図１３および図１５に示す電子装置の平面図である。 本発明の第３実施形態における電子装置についての図１２および図１３とは別断面を示す図である。 本発明の第３実施形態における電子装置についての図４（ｃ）のモールド工程におけるワークの平面図である。 本発明の第３実施形態の変形例における電子装置の断面図である。 本発明の第３実施形態の変形例における電子装置についての図１７とは別断面を示す図である。 図１７および図１８に示す電子装置の平面図である。 本発明の第３実施形態の変形例における電子装置についての図４（ｃ）のモールド工程におけるワークの平面図である。 本発明の第４実施形態における電子装置の断面図である。 図２１に示す電子装置の平面図である。 本発明の第４実施形態における電子装置についての図４（ｃ）のモールド工程におけるワークの平面図である。 本発明の第５実施形態における電子装置の断面図である。 図２４に示す電子装置の平面図である。 電子装置をマガジン６に収容した状態を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、この電子装置は、例えば自動車等の車両に搭載され、車両用の各装置を駆動するための装置として適用されると好適である。
図１〜図３に示されるように、電子装置は、基板１０、基板１０に搭載される電子部品２０、３０、電子部品２０、３０を封止するモールド樹脂４０等を有した構成とされている。なお、図１は図３中のI−I線に沿った断面図であり、図２は図３中のII−II断面に沿った断面図である。
基板１０は、電子部品２０、３０が搭載されると共にモールド樹脂４０が配置される一面１１と、一面１１の反対面となる他面１２とを有する板状部材であり、本実施形態では平面形状が矩形状の板状部材とされている。そして、本実施形態の基板１０は、エポキシ樹脂等の樹脂をベースとした配線基板とされ、例えば、貫通基板やビルドアップ基板等によって構成されている。
また、基板１０には、内層配線もしくは表層配線等によって構成される図示しない配線パターンが形成されている。この配線パターン（表層配線）は、電子部品２０、３０と共にモールド樹脂４０で封止されていると共にモールド樹脂４０の外側まで延設されている。
さらに、基板１０のうちの長手方向（図３中紙面上下方向）の両端には、配線パターンに繋がる金属メッキ等が施されたスルーホール１３およびケース等の被搭載部材に固定されるための固定用孔１４が形成されている。
電子部品２０、３０は、基板１０に搭載されることで配線パターンに電気的に接続されるものであり、表面実装部品やスルーホール実装部品等が用いられる。本実施形態では、電子部品２０、３０として、半導体素子２０および受動素子３０を例に挙げてある。
半導体素子２０としては、マイコンや制御素子もしくはＩＧＢＴ（（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のパワー素子等が挙げられる。そして、この半導体素子２０は、ボンディングワイヤ２１およびはんだ等のダイボンド材２２により、基板１０のランド１５に接続されている。
また、受動素子３０としては、チップ抵抗、チップコンデンサ、水晶振動子等が挙げられる。そして、この受動素子３０は、はんだ等のダイボンド材３１により、基板１０のランド１５に接続されている。
なお、ランド１５は、配線パターンと接続されているか、もしくは配線パターンの一部によって構成されている。このため、電子部品２０、３０は、基板１０に形成された配線パターンに電気的に接続され、配線パターンに接続されたスルーホール１３を通じて外部回路と電気的に接続可能とされている。
モールド樹脂４０は、エポキシ樹脂等の熱硬化性樹脂等によって構成され、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成されたものである。本実施形態では、基板１０の一面１１側をモールド樹脂４０で封止しつつ、基板１０の他面１２側をモールド樹脂４０で封止せずに露出させた、いわゆるハーフモールド構造とされている。
ここで、本実施形態のモールド樹脂４０について具体的に説明する。モールド樹脂４０は、図１〜図３に示されるように、電子部品２０、３０を封止する部分の上面形状が矩形状とされている。そして、モールド樹脂４０は、基板１０の一面１１における長手方向（図３中紙面上下方向）と垂直となる相対する二辺を露出させるように、この両辺よりも内側にのみ形成されている。つまり、モールド樹脂４０は、基板１０の長手方向における両端部に形成されたスルーホール１３や固定用孔１４等が露出するように形成されている。
なお、モールド樹脂４０は、基板１０の一面１１における長手方向と平行となる二辺（図３中紙面上下方向に延びる二辺）の両端部を除く部分には配置されている。
そして、モールド樹脂４０は、電子部品２０、３０上に位置する第１面４０ａと、第１面４０ａよりも基板１０の一面１１における長手方向と平行となる辺側（第１面４０ａの外側）に位置して当該辺上にも位置する第２面４０ｂとを有している。これら第１、第２面４０ａ、４０ｂは、基板１０の一面１１と平行とされている。また、第２面４０ｂの基板１０の長手方向の長さは第１面４０ａの基板１０の長手方向の長さよりも長くされている。
そして、モールド樹脂４０は、第２面４０ｂと基板１０の一面１１との間隔が第１面４０ａと基板１０の一面１１との間隔より短くされている。つまり、モールド樹脂４０は、基板１０の一面１１における長手方向と平行となる辺の近傍に形成された部分の厚さが電子部品２０、３０を覆う部分の厚さよりも薄くされている。本実施形態では、基板１０の一面１１における長手方向と平行となる辺の近傍に形成された部分の厚さは、０．５〜１．５ｍｍとされている。
また、モールド樹脂４０のうち基板１０の一面１１における長手方向と平行となる辺上の部分（面）は、それぞれ当該辺を有する基板１０の側面１０ａと同一平面とされた第３面４０ｃとされている。なお、基板１０の側面１０ａおよびモールド樹脂４０の第３面４０ｃは、後述する切断工程によって形成される切断面であり、本実施形態の電子装置は、側面１０ａおよび第３面４０ｃを２つ有している。
また、モールド樹脂４０は、第１面４０ａと第２面４０ｂとを繋ぐ第４面４０ｄおよび第１面４０ａと基板１０の一面１１とを繋ぐ第５面４０ｅを有している。本実施形態では、第４面４０ｄは、基板１０の一面１１に対する法線方向に対して傾斜したテーパ面とされている。また、第５面４０ｅは、第１面４０ａ側の部分が基板１０の一面１１に対する法線方向に対して傾斜したテーパ面とされ、基板１０の一面１１側の部分が基板１０の一面１１に対する法線方向と平行な面とされている。第５面４０ｅのうち基板１０の一面１１側の部分を基板１０の一面１１に対する法線方向と平行な面とするのは、モールド樹脂４０の剥離状態の観察を行い易くするためである。
以上が本実施形態における電子装置の構造である。次に、上記電子装置の製造方法について図４を参照しつつ説明する。
まず、図４（ａ）に示されるように、複数個の基板１０が平面的に一体に連結され、各基板１０がダイシングライン１０１によって区画された多連基板１００を用意する。
なお、本実施形態の多連基板１００は、４個の基板１０を有している。また、各基板１０のうちモールド樹脂４０で封止されない部分には、図４（ａ）とは別断面において、スルーホール１３や固定用孔１４等が形成されている。そして、図４は、各基板１０の長手方向が図４中の紙面奥行き方向とされている。
次に、図４（ｂ）に示されるように、多連基板１００の一面１００ａにおいて、各基板１０のランド１５にそれぞれ電子部品２０、３０を搭載してランド１５と各電子部品２０、３０とを適宜電気的に接続する。
続いて、図４（ｃ）および図５に示されるように、電子部品２０、３０および多連基板１００の一面１００ａ側が封止されるように、金型２００を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂４０を形成する。なお、図５では、金型２００を省略して示してある。
具体的には、一面２００ａにモールド樹脂４０の外形を構成する凹部２０１が形成されていると共に当該凹部２０１のうち多連基板１００のダイシングライン１０１と対向する部分に突出部２０２が形成された金型２００を用意する。そして、凹部２０１内に電子部品２０、３０が配置され、凹部２０１の底面と多連基板１００の一面１００ａが平行となるように一面２００ａを多連基板１０の外縁に当接させてモールド樹脂４０を成形する。
なお、モールド樹脂４０は、ダイシングライン１０１上にも形成され、各基板１０に形成された部分はダイシングライン１０１上に形成された部分にて連結されて一体化される。また、突出部２０２の突出方向先端面（以下では、単に先端面という）は、凹部２０１の底面と平行とされ、幅（図４（ｃ）中紙面左右方向の長さ）がダイシングライン１０１の幅および後述するダイシングブレード２１０の厚さよりも長くされている。
このため、ダイシングライン１０１上に位置する部分および各基板１０のうちダイシングライン１０１と接する部分に突出部２０２によって溝部４１が構成されたモールド樹脂４０が形成される。そして、モールド樹脂４０は、電子部品２０、３０を封止する部分よりダイシングライン１０１上に位置する部分および各基板１０のうちダイシングライン１０１と接する部分の厚さが薄くされる。また、溝部４１の底面が多連基板１００の一面１００ａと平行となると共に幅が後述するダイシングブレード２１０の厚さよりも長くされる。
また、突出部２０２の先端面と多連基板１００の一面１００ａとの間隔は、０．５〜１．５ｍｍとすることが好ましい。つまり、ダイシングライン１０１および各基板１０のうちダイシングライン１０１と接する部分上に位置するモールド樹脂４０の厚さは、０．５〜１．５ｍｍとすることが好ましい。
突出部２０２の先端面と多連基板１００の一面１００ａとの間隔が０．５ｍｍより短くとなると、突出部２０２の先端面と多連基板１００の一面１００ａとの間で樹脂の流れが阻害され、モールド樹脂４０内にボイド等が発生する可能性があるためである。
また、突出部２０２の先端面と多連基板１００の一面１００ａとの間隔が１．５ｍｍより長くなると、後述する図４（ｄ）の工程において、多連基板１００の端部のダイシングライン１０１を切断する際にダイシングブレード２１０が蛇行する可能性があるためである。
なお、多連基板１００の端部のダイシングライン１０１とは、隣接する基板１０の間に位置しないダイシングライン１０１のことであり、図４中では、５個のダイシングライン１０１のうちの両端に位置するダイシングライン１０１のことである。そして、このダイシングライン１０１を切断する際、モールド樹脂４０の厚さが１．５ｍｍより厚くなると蛇行が発生するのは、当該ダイシングライン１０１を挟んで基板１０側と反対側に位置する部分の切断時の変動が大きくなるためである。
その後、図４（ｄ）および図６に示されるように、ダイシングブレード２１０を側面に触れさせないように溝部４１の底面にのみ当接させて多連基板１００をダイシングライン１０１に沿って切断することで各基板１０を分割する。これにより、上記電子装置が製造される。
このとき、溝部４１の底面は多連基板１００の一面１００ａと平行となるため、ダイシングブレード２１０の切断方向とダイシングブレード２１０が当接される面とが垂直となる。このため、ダイシングブレード２１０が蛇行することを抑制できる。
なお、溝部４１の底面は、ダイシングライン１０１上および各基板１０のうちダイシングライン１０１と接する部分上に渡って形成されている。このため、多連基板１０を切断した際に残る溝部４１の底面によって上記モールド樹脂４０の第２面４０ｂが構成される。
以上説明したように、本実施形態では、ダイシングライン１０１上に位置する部分および各基板１０のうちダイシングライン１０１と接する部分に突出部２０２によって溝部４１が構成されたモールド樹脂４０を形成している。そして、モールド樹脂４０は、電子部品２０、３０を封止する部分よりダイシングライン１０１上に位置する部分および各基板１０のうちダイシングライン１０１と接する部分の厚さが薄くされている。また、溝部４１の底面は、多連基板１００の一面１００ａと平行とされていると共に幅が後述するダイシングブレード２１０の厚さよりも長くされている。そして、ダイシングブレード２１０でモールド樹脂４０を切断する際、ダイシングブレード２１０を溝部４１の底面に当接させて行っている。
このため、切断方向とダイシングブレード２１０が当接するモールド樹脂４０とが垂直となり、ダイシングブレード２１０が蛇行することを抑制できる。
また、モールド樹脂４０は、第３面４０ｃを構成する部分の厚さが電子部品２０、３０を構成する部分の厚さよりも薄くされている。このため、モールド樹脂４０が電子部品２０、３０を封止する部分の厚さで一定とされている場合と比較して、基板１０とモールド樹脂４０のうち第３面４０ｃを構成する部分との間に発生する応力を低減でき、モールド樹脂４０が剥離することを抑制できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２面４０ｂの形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
図２、図７、図８に示されるように、本実施形態の電子装置では、モールド樹脂４０の第２面４０ｂを構成する部分は、基板１０の一面１１における長手方向と平行となる二辺（図８中紙面左右方向に延びる二辺）の近傍の領域のうち、当該二辺の中央部近傍の領域にのみ形成されている。つまり、第２面４０ｂは、第１面４０ａより基板１０の長手方向の長さが短くされている。そして、基板１０のうち当該二辺の中央部近傍の領域の外側は、モールド樹脂４０から露出している。
なお、図７は、図８中のVII−VII線に沿った断面図である。また、特に限定されるものではないが、本実施形態では、第２面４０ｂの基板１０の長手方向の長さが基板１０の長手方向の長さの１／５〜２／３とされている。
そして、基板１０の長手方向と平行となる二辺近傍の領域のうち、モールド樹脂４０から露出している部分には、スルーホール１３や表層配線等が形成されている。
このような電子装置は、図９に示されるように、図４（ｃ）のモールド工程において、各基板１０に形成されたモールド樹脂４０がダイシングライン１０１の中央部上のみで連結されるように当該モールド樹脂４０を形成することにより製造される。
なお、各基板１０に形成されたモールド樹脂４０を連結する部分の基板１０の長手方向の長さ（モールド樹脂４０のうちダイシングライン１０１上に位置する部分の長さ）は、基板１０の長手方向の１／５〜２／３程度にすることが好ましい。
基板１０の長手方向の長さが１／５より短くなると、突出部２０２の先端面と多連基板１００の一面１００ａとの間で樹脂の流れが阻害され、モールド樹脂４０内にボイド等が発生する可能性があるためである。また、基板１０の長手方向の長さが２／３より長くなると、基板１０における長手方向と平行となる二辺近傍の領域のうちモールド樹脂４０から露出する部分が少なくなり、スルーホール１３等を形成するための十分なスペースを確保し難いためである。
以上説明したように、本実施形態では、ダイシングライン１０１上に位置するモールド樹脂４０が少なくなるため、モールド樹脂４０の総量を低減でき、コストの削減を図ることができる。また、基板１０のうち長手方向と平行となる二辺近傍のモールド樹脂４０で封止されない部分にスルーホール１３等を形成でき、基板１０の面積を有効利用できる。さらに、基板１０のうち長手方向と平行となる二辺近傍のモールド樹脂４０で封止されない部分をエアベント（空気抜き部）として利用でき、モールド樹脂４０内にボイドが発生することを抑制できる。
（第２実施形態の変形例）
上記第２実施形態では、ダイシングライン１０１の中央部上のみでモールド樹脂４０が連結されるようにモールド樹脂４０を形成する例について説明した。しかしながら、図１０に示されるように、ダイシングライン１０１の中央部上では、各基板１０に連結されたモールド樹脂４０が連結されず、その両側で各基板１０に連結されたモールド樹脂４０が連結されるようにしてもよい。
（第３実施形態）
本発明の第３実施形態について図２、図１２〜図１６を参照して説明する。本実施形態は、第１実施形態に対して、モールド樹脂４０のうち電子部品２０、３０を覆う部分の厚さよりも薄くされた部分（以下、薄肉部４２という）の構成を変更したものである。薄肉部４２は、具体的には、上記第１実施形態に記載のモールド樹脂４０のうち電子部品２０、３０を覆う部分であって、基板１０の一面１１における長手方向と平行となる辺の近傍に形成された部分のことである。その他に関しては基本的には第１実施形態と同様であるため、ここでは第１実施形態と異なる部分についてのみを説明する。
図２に示されるように、本実施形態では、図１２、図１３、図１５とは別断面となる電子装置の断面図においては、上記第１実施形態における断面と同様となる。
第１実施形態では、図１、図３に示すように、基板１０の一面１１に対する法線の方向から見て、薄肉部４２が、基板１０の一面１１の長手方向における第４面４０ｄが位置する全範囲において、第４面４０ｄから基板１０の一面１１の端まで延設されていた。しかしながら、本実施形態では、図１２〜図１５に示すように、薄肉部４２が、基板１０の一面１１における長手方向において第４面４０ｄが位置する全範囲の一部のみにおいて、第４面４０ｄから基板１０の一面１１の端まで延設されている。具体的には、本実施形態では、基板１０の一面１１の長手方向において、第４面４０ｄから基板１０の一面１１の端まで薄肉部４２が延設された部分と、第４面４０ｄから薄肉部４２が全く延設されていない部分とが交互に配置されている。したがって、本実施形態の電子装置は、基板１０の一面１１とモールド樹脂４０の切断面（第３面４０ｃ）との境界線の方向において、薄肉部４２が形成された封止領域と薄肉部４２が形成されていない露出領域とが交互に配置された部分５を有する。以下において、この部分５を交互配置部分５という。ここで、封止領域は、基板１０の一面１１に対する法線の方向から見て、薄肉部４２によって基板１０の一面１１が封止された領域を指す。また、露出領域は、基板１０の一面１１に対する法線の方向から見て、薄肉部４２によって基板１０の一面１１が封止されずに基板１０の一面１１が外部に露出した領域を指す。
また、本実施形態では、図１４に示すように、基板１０の一面１１に配置された複数の露出領域それぞれに、電極（以下、第１電極という）１６が１個ずつ配置されている。これらの第１電極１６は、互いに電位の異なる電極として構成されている。したがって、本実施形態では、交互配置部分５における異なる露出領域において、基板１０の一面１１上に異なる電位の電極である複数の第１電極１６が設けられている。なお、第１電極１６は、例えば、基板１０に設けられた図示しない配線パターンを介して電子部品２０、３０に電気的に接続されると共に、図示しない配線を介して外部の装置（モータなど）に電気的に接続される。
異なる露出領域に配置された電位の異なる２つの第１電極１６の間に配置された封止領域に位置するモールド樹脂４０の厚さは、これら２つの第１電極１６の厚さよりも厚くされている。例えば、このモールド樹脂４０の厚さは、０．５〜１．５ｍｍとされ、これら２つの第１電極１６の厚さは、０．１〜１．０ｍｍとされる。
このような電子装置は、図１６に示されるように、図４（ｃ）のモールド工程において、各基板１０に形成されたモールド樹脂４０が、基板１０の一面１１の長手方向において断続的にダイシングライン１０１で連結されている。
このように、本実施形態の電子装置は、基板１０の一面１１と切断面（第３面４０ｃ）との境界線の方向において、薄肉部４２が形成された封止領域と薄肉部４２が形成されていない露出領域とが交互に配置された交互配置部分５を有する。また、異なる露出領域において異なる電位の電極である第１電極１６が配置されるように、基板１０の一面１１において複数の第１電極１６が設けられている。
このため、本実施形態の電子装置では、基板１０の一面１１のうち薄肉部４２を除去した部分に第１電極１６を配置することで、基板１０の一面１１の面積を大きくしなくとも第１電極１６を配置することができ、電子装置を小型化することができる。また、本実施形態の電子装置では、複数の第１電極１６それぞれの周辺における少なくとも３辺（モールド樹脂４０のうち、第１電極１６が配置された露出領域に隣接する２つの封止領域、および、電子部品２０、３０を封止する部分）が、封止領域とされる。封止領域においては基板１０とモールド樹脂４０とが連結された構成とされるため、本実施形態の電子装置では、上記周辺が全く封止されずに外部に露出した場合に比べて、上記周辺が高い強度とされ、耐振性に優れた電子装置とすることができる。また、基板１０の一面１１のうち、異なる露出領域に配置された電位の異なる２つの第１電極１６の間において、モールド樹脂４０が配置されることとなる。これにより、これら２つの第１電極１６の間の沿面距離が長くなるため、本実施形態の電子装置では、絶縁性を高めることができ、リーク電流が流れ難くなる。
さらに、本実施形態の電子装置は、異なる露出領域に配置された電位の異なる第１電極１６それぞれの間に配置された封止領域に位置するモールド樹脂４０の厚さが、該電位の異なる第１電極１６の厚さよりも厚くされた構成とされている。
このため、本実施形態の電子装置では、異なる露出領域に配置された電位の異なる２つの第１電極１６の間の空間距離が長くなる。このように、本実施形態の電子装置では、沿面距離のみならず空間距離が長くなるため、特に、絶縁性を高めることができ、リーク電流が流れ難くなる。
（第３実施形態の変形例）
上記第３実施形態では、薄肉部４２が、基板１０の一面１１の長手方向において、第４面４０ｄから基板１０の一面１１の端まで薄肉部４２が延設された部分と、第４面４０ｄから薄肉部４２が全く延設されていない部分とが交互に配置されていた。しかしながら、図１７〜図１９に示されるように、第３実施形態において、薄肉部４２が第４面４０ｄから全く延設されていない部分における露出領域を挟んで電子部品２０、３０を封止する部分とは反対側において、該露出領域に当接して封止領域が配置されてもよい。そして、複数の第１電極１６は、それぞれ、モールド樹脂４０のうち、交互配置部分５の封止領域に位置する部分と、電子部品２０、３０を封止する部分と、電子部品２０、３０を封止する部分とは反対側に配置された封止領域に位置する部分とによって囲まれていてもよい。この場合、複数の第１電極１６それぞれの周辺が、より高い強度とされるため、より耐振性が優れた電子装置とすることができる。
このような電子装置は、図２０に示されるように、図４（ｃ）のモールド工程において、ダイシングライン１０１に沿って薄肉部４２が延設されるようにモールド樹脂４０を形成することで製造可能である。
（第４実施形態）
本発明の第４実施形態について図２、図１２、図２１〜図２３を参照して説明する。本実施形態は、第３実施形態に対して薄肉部４２の形状を変更したものであり、その他に関しては基本的には第３実施形態と同様であるため、ここでは第３実施形態と異なる部分のみについて説明する。
図２、図１２に示されるように、本実施形態では、図２１とは別断面となる電子装置の断面図においては、上記第３実施形態における断面と同様となる。
図２２に示されるように、本実施形態では、薄肉部４２が、モールド樹脂４０のうち電子部品２０、３０を封止する部分を挟んで両側にそれぞれ配置されている。
ここで、図１４に示されるように、上記第３実施形態では、薄肉部４２が、基板１０の一面１１の長手方向において、スルーホール１３が位置する範囲においては配置されていなかった。しかしながら、図２１、図２２に示されるように、本実施形態では、上記のように両側にそれぞれ配置された薄肉部４２が、基板１０の一面１１の長手方向において、スルーホール（以下、第２電極という）１３が位置する範囲にも配置されるように延設されている。なお、ここでは特に、上記のように両側にそれぞれ配置された薄肉部４２が、第２電極１３の基板１０の一面１１の長手方向における端から端までを含むように配置されている。したがって、上記のように両側にそれぞれ配置された薄肉部４２は、それぞれ、基板１０の一面１１と切断面（第３面４０ｃ）との境界線の方向において、モールド樹脂４０のうち電子部品２０、３０を封止する部分よりも外側に突出したモールド突出部４３を有する。本実施形態では、基板１０の一面１１には、上記のように両側にそれぞれ配置された薄肉部４２（モールド突出部４３を有する薄肉部４２）におけるそれぞれのモールド突出部４３の間の領域において、第１電極とは別の電極である第２電極１３が設けられている。
このため、本実施形態の電子装置では、第２電極１３の周辺が封止領域とされたことで、該周辺がより高い強度とされ、より耐振性が優れた電子装置とすることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記第１実施形態では、４個の基板１０が一体化された多連基板１００を用いて電子装置を製造する方法を説明したが、多連基板１００に含まれる基板１０は何個であってもよい。例えば、図１１に示されるように、８個の基板１０が一体化され、各基板１０が長手方向および当該長手方向と垂直な方向に延びるダイシングライン１０１によって区画されたものを用いて電子装置を製造してもよい。なお、このような多連基板１００を用いて電子装置を構成した場合には、基板１０に切断面となる側面１０ａが３つ形成されると共にモールド樹脂４０に切断面となる第３面４０ｃが３つ形成される。同様に、上記第２実施形態においても、多連基板１００に含まれる基板１０は何個であってもよい。
また、上記各実施形態において、第１面４０ａと第２面４０ｂとを繋ぐ第４面４０ｄおよび第１面４０ａと基板１０の一面１１とを繋ぐ第５面４０ｅは、基板１０の一面１１に対する法線方向と平行な面とされていてもよい。さらに、第４面４０ｄおよび第５面４０ｅは、第１面４０ａ側の部分が基板１０の一面１１に対する法線方向と平行な面であり、第２面４０ｂ側または基板１０の一面１１側の部分が基板１０の一面１１に対する法線方向に対して傾斜したテーパ面とされていてもよい。
また、図４（ｄ）の切断工程において、断面中の左右方向の最も端のダイシングライン１０１の位置を、薄肉部４２のうち左側の先端部から該ダイシングライン１０１までの距離が薄肉部４２の厚さの１／２以上となる位置とすることが特に好ましい。この場合、切断により端材となる部分（多連基板１００の端部）の安定性が確保され易く、切断中において、該端材が該ダイシングラインから離されるように流されてダイシングブレードが蛇行するという事態が生じ難くなる。
また、第１、２実施形態において、第４実施形態のようにモールド突出部４３を有する構成としてもよい。この場合、第４実施形態の場合と同様の効果が得られる。すなわち、この場合でも、第２電極１３の周辺が封止領域とされたことで、該周辺がより高い強度とされ、より耐振性が優れた電子装置とすることができる。
図１、図２４、図２５に示すように、基板１０の一面１１に対する法線の方向から見て、モールド樹脂４０の外縁の全周において、基板１０の一面１１と平行な第２面４０ｂを有し、電子部品２０、３０を覆う部分の厚さよりも薄い薄肉部４２とされてもよい。すなわち、モールド樹脂４０の外縁の全周が平面である第２面４０ｂとされてもよい。このように、モールド樹脂４０の外縁が平面とされることで、超音波探傷による検査が可能となり、モールド樹脂４０の端部におけるモールド樹脂４０の基板１０からの剥離を検知することができる。また、モールド樹脂４０の外縁が薄い薄肉部４２とされることで、モールド樹脂４０のうち電子部品２０、３０を封止する部分の厚さが一定の場合に比べて、基板１０とモールド樹脂４０との間に発生する応力を低減でき、モールド樹脂４０の剥離を抑制できる。
なお、上記第１〜６実施形態の電子装置では、図２６に示すように、電子装置をマガジン６に収容する際、平面である第２面４０ｂをマガジン６における支持面６ａに当接させて収容することができる。電子装置をマガジン６に収容した場合、モールド樹脂４０が基板１０から剥離する問題が生じることがあるが、上記のように収容した場合、基板１０の自重が基板１０とモールド樹脂４０を近づける向きの力として作用するため、モールド樹脂４０が基板１０から剥離し難くなる。
１０ 基板
１１ 一面
１２ 他面
２０、３０ 電子部品
４０ モールド樹脂
４１ 溝部
４２ 薄肉部
４３ モールド突出部
１００ 多連基板
１００ａ 一面
１０１ ダイシングライン
２１０ ダイシングブレード

Claims (7)

  1. 基板（１０）と、
    前記基板の一面（１１）上に搭載された電子部品（２０、３０）と、
    前記電子部品と共に前記基板の一面を封止するモールド樹脂（４０）と、を備え、
    前記基板における前記一面と反対側の他面（１２）が前記モールド樹脂から露出する電子装置であって、
    前記基板の一面と他面との間の側面の少なくとも１つの側面（１０ａ）は、前記モールド樹脂と共に切断された切断面とされており、
    前記モールド樹脂は、前記基板と共に切断され、前記切断面と同一平面となる面（４０ｃ）を有し、当該面を構成する部分は前記同一平面となる面と連結され、かつ前記基板の一面と平行な面（４０ｂ）を有すると共に前記電子部品を封止する部分の厚さよりも薄くされていることを特徴とする電子装置。
  2. 前記モールド樹脂のうち前記切断面と同一平面となる面（４０ｃ）を構成する部分は、前記基板の一面と平行な面であって前記同一平面となる面と連結された面である平行面（４０ｂ）を有すると共に、前記モールド樹脂のうち前記平行面を挟んで前記切断面とは反対側に位置する部分であって前記電子部品を封止する部分の厚さよりも薄くされた薄肉部（４２）として構成されており、
    前記基板の一面と前記モールド樹脂のうち前記切断面と同一平面となる面との境界線の方向において、前記薄肉部が形成された封止領域と前記薄肉部が形成されていない露出領域とが交互に配置された部分である交互配置部分（５）を有する構成とされ、
    前記交互配置部分における異なる前記露出領域において、前記基板の一面上に異なる電位の電極である複数の第１電極（１６）が設けられていることを特徴とする請求項１に記載の電子装置。
  3. 前記薄肉部は、異なる前記露出領域に配置された電位の異なる前記第１電極それぞれの間に配置された前記封止領域に位置する前記モールド樹脂の厚さが、該電位の異なる前記第１電極の厚さよりも厚くされていることを特徴とする請求項２に記載の電子装置。
  4. 前記薄肉部は、前記交互配置部分における前記露出領域を挟んで前記モールド樹脂のうち前記電子部品を封止する部分とは反対側において、前記封止領域が配置された構成とされており、
    前記複数の第１電極は、それぞれ、前記モールド樹脂のうち、前記交互配置部分における前記封止領域に位置する部分と、前記電子部品を封止する部分と、前記電子部品を封止する部分とは反対側に配置された前記封止領域に位置する部分と、によって囲まれた構成とされていることを特徴とする請求項２または３に記載の電子装置。
  5. 前記薄肉部が、前記モールド樹脂のうち前記電子部品を封止する部分を挟んで両側にそれぞれ配置されており、前記基板の一面と前記モールド樹脂のうち前記切断面と同一平面となる面との境界線の方向において、前記モールド樹脂のうち前記電子部品を封止する部分よりも外側に突出したモールド突出部（４３）を有し、
    前記基板の一面には、前記モールド突出部を有する前記薄肉部におけるそれぞれの前記突き出し部の間の領域において、第１電極とは別の電極である第２電極（１３）が設けられていることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置。
  6. 基板（１０）と、
    前記基板の一面（１１）上に搭載された電子部品（２０、３０）と、
    前記電子部品と共に前記基板の一面を封止するモールド樹脂（４０）と、を備え、
    前記基板における前記一面と反対側の他面（１２）が前記モールド樹脂から露出する電子装置の製造方法であって、
    複数の前記基板が一体化されていると共に前記基板がそれぞれダイシングライン（１０１）で区画された多連基板（１００）を用意する用意工程と、
    前記多連基板の一面（１００ａ）において、前記基板それぞれに前記電子部品を搭載する搭載工程と、
    前記多連基板の一面を前記電子部品と共に前記モールド樹脂により封止するモールド工程と、
    前記モールド樹脂で封止された前記多連基板において、前記多連基板の一面側から前記モールド樹脂および前記多連基板を前記ダイシングラインに沿ってダイシングブレード（２１０）で切断することにより、前記多連基板を分割する切断工程と、を行い、
    前記モールド工程では、前記モールド樹脂として、前記基板の一面を封止するそれぞれの前記モールド樹脂が前記ダイシングライン上に位置する部分で連結されて一体化され、
    前記ダイシングライン上に位置する部分に溝部（４１）が形成されることにより、前記電子部品を封止する部分より前記ダイシングライン上に位置する部分の厚さが薄くされ、前記溝部の底面が前記多連基板の一面と平行となると共に前記底面の幅が前記ダイシングブレードの厚さよりも長くされたものを形成し、
    前記切断工程では、前記ダイシングブレードを前記溝部の底面に当接させて前記モールド樹脂を切断することを特徴とする電子装置の製造方法。
  7. 前記モールド工程では、前記モールド樹脂のうち、前記ダイシングライン上に位置する部分の前記ダイシングラインに沿った方向の長さを前記電子部品を封止する部分の前記ダイシングラインに沿った方向の長さより短くすることを特徴とする請求項６に記載の電子装置の製造方法。
JP2014065942A 2013-06-21 2014-03-27 電子装置 Active JP6115505B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014065942A JP6115505B2 (ja) 2013-06-21 2014-03-27 電子装置
PCT/JP2014/002924 WO2014203477A1 (ja) 2013-06-21 2014-06-03 電子装置およびその製造方法
US14/894,637 US9941182B2 (en) 2013-06-21 2014-06-03 Electronic device and method for manufacturing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013130304 2013-06-21
JP2013130304 2013-06-21
JP2014065942A JP6115505B2 (ja) 2013-06-21 2014-03-27 電子装置

Publications (3)

Publication Number Publication Date
JP2015026811A true JP2015026811A (ja) 2015-02-05
JP2015026811A5 JP2015026811A5 (ja) 2015-10-15
JP6115505B2 JP6115505B2 (ja) 2017-04-19

Family

ID=52104229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014065942A Active JP6115505B2 (ja) 2013-06-21 2014-03-27 電子装置

Country Status (3)

Country Link
US (1) US9941182B2 (ja)
JP (1) JP6115505B2 (ja)
WO (1) WO2014203477A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020519029A (ja) * 2017-05-02 2020-06-25 アーベーベー・シュバイツ・アーゲー 露出した端子領域を有する樹脂封止パワー半導体モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6194804B2 (ja) 2014-01-23 2017-09-13 株式会社デンソー モールドパッケージ
JP7369510B2 (ja) 2017-10-16 2023-10-26 大倉工業株式会社 ストレッチフィルムを用いたスリーブ包装方法、スリーブ包装用ストレッチフィルム、およびスリーブ包装体の製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204018A (ja) * 2002-01-08 2003-07-18 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006100651A (ja) * 2004-09-30 2006-04-13 Renesas Technology Corp 半導体装置の製造方法
US20070114654A1 (en) * 2005-11-21 2007-05-24 Stmicroelectronics S.A. Stackable semiconductor package and method for its fabrication
JP2007307766A (ja) * 2006-05-17 2007-11-29 Towa Corp 電子部品の樹脂封止成形方法
US20080076208A1 (en) * 2006-09-27 2008-03-27 Yen-Yi Wu Method of making a semiconductor package and method of making a semiconductor device
JP2008078335A (ja) * 2006-09-20 2008-04-03 Sharp Corp 半導体装置及び、半導体装置の製造方法
JP2009164358A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2011077199A (ja) * 2009-09-29 2011-04-14 Sumitomo Bakelite Co Ltd 半導体パッケージおよび半導体装置
JP2011249834A (ja) * 2011-08-01 2011-12-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014112590A (ja) * 2012-12-05 2014-06-19 Denso Corp 電子装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175240A (ja) 1987-12-28 1989-07-11 Sharp Corp 半導体チップの製造方法
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
JP3569386B2 (ja) 1996-05-27 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
JP2000040711A (ja) 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2002110718A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2002190565A (ja) 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及びその製造方法
WO2006129926A1 (en) 2005-06-02 2006-12-07 Tsp Co., Ltd. Mold for manufacturing semiconductor device and semiconductor device manufactred using the same
JP2007109831A (ja) 2005-10-13 2007-04-26 Towa Corp 電子部品の樹脂封止成形方法
JP2007281207A (ja) 2006-04-07 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2008082768A (ja) 2006-09-26 2008-04-10 Kobe Steel Ltd 熱式流量センサ
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102008052393B3 (de) 2008-10-21 2010-02-25 Continental Automotive Gmbh Massenstromsensorvorrichtung
JP2012238725A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 半導体装置とその製造方法、およびそれを用いた半導体モジュール
CN102931105A (zh) * 2011-08-10 2013-02-13 飞思卡尔半导体公司 半导体器件管芯键合
CN106158778B (zh) * 2015-03-12 2020-07-17 恩智浦美国有限公司 具有侧面接触垫和底部接触垫的集成电路封装
US9443830B1 (en) * 2015-06-09 2016-09-13 Apple Inc. Printed circuits with embedded semiconductor dies

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204018A (ja) * 2002-01-08 2003-07-18 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006100651A (ja) * 2004-09-30 2006-04-13 Renesas Technology Corp 半導体装置の製造方法
US20070114654A1 (en) * 2005-11-21 2007-05-24 Stmicroelectronics S.A. Stackable semiconductor package and method for its fabrication
JP2007307766A (ja) * 2006-05-17 2007-11-29 Towa Corp 電子部品の樹脂封止成形方法
JP2008078335A (ja) * 2006-09-20 2008-04-03 Sharp Corp 半導体装置及び、半導体装置の製造方法
US20080076208A1 (en) * 2006-09-27 2008-03-27 Yen-Yi Wu Method of making a semiconductor package and method of making a semiconductor device
JP2009164358A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2011077199A (ja) * 2009-09-29 2011-04-14 Sumitomo Bakelite Co Ltd 半導体パッケージおよび半導体装置
JP2011249834A (ja) * 2011-08-01 2011-12-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014112590A (ja) * 2012-12-05 2014-06-19 Denso Corp 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020519029A (ja) * 2017-05-02 2020-06-25 アーベーベー・シュバイツ・アーゲー 露出した端子領域を有する樹脂封止パワー半導体モジュール
JP7030844B2 (ja) 2017-05-02 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 露出した端子領域を有する樹脂封止パワー半導体モジュール

Also Published As

Publication number Publication date
US9941182B2 (en) 2018-04-10
JP6115505B2 (ja) 2017-04-19
WO2014203477A1 (ja) 2014-12-24
US20160104653A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
US10083900B2 (en) Semiconductor device
JP6305302B2 (ja) 半導体装置およびその製造方法
JP5076549B2 (ja) 半導体装置
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP6138500B2 (ja) パワー半導体装置
JP6226068B2 (ja) 半導体装置
JP7247574B2 (ja) 半導体装置
JP6115505B2 (ja) 電子装置
US9905490B2 (en) Semiconductor device
JP6165025B2 (ja) 半導体モジュール
US9455208B2 (en) Semiconductor device
KR20190005736A (ko) 반도체 모듈
JP2021072329A (ja) パワー半導体装置
JP2018157070A (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP5037398B2 (ja) 半導体装置
JP5109740B2 (ja) 電子装置およびその製造方法
JP5408039B2 (ja) 電子装置
JP6171841B2 (ja) 半導体装置
US20180166620A1 (en) Electronic device
JP2020202292A (ja) 半導体装置、および半導体装置の製造方法
CN113013129A (zh) 功率模块
JP2017183657A (ja) 半導体装置
JP2016051830A (ja) 半導体装置
JP2010135373A (ja) モールドパッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R151 Written notification of patent or utility model registration

Ref document number: 6115505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250